JPH0728130B2 - 立体パターン配線構造およびその製造方法 - Google Patents

立体パターン配線構造およびその製造方法

Info

Publication number
JPH0728130B2
JPH0728130B2 JP62310281A JP31028187A JPH0728130B2 JP H0728130 B2 JPH0728130 B2 JP H0728130B2 JP 62310281 A JP62310281 A JP 62310281A JP 31028187 A JP31028187 A JP 31028187A JP H0728130 B2 JPH0728130 B2 JP H0728130B2
Authority
JP
Japan
Prior art keywords
layer
thin film
electrode body
film layer
body layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP62310281A
Other languages
English (en)
Other versions
JPH01150390A (ja
Inventor
順 有明
貴久 田久保
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitutoyo Corp
Original Assignee
Mitutoyo Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitutoyo Corp filed Critical Mitutoyo Corp
Priority to JP62310281A priority Critical patent/JPH0728130B2/ja
Publication of JPH01150390A publication Critical patent/JPH01150390A/ja
Publication of JPH0728130B2 publication Critical patent/JPH0728130B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Manufacturing Of Electrical Connectors (AREA)
  • Multi-Conductor Connections (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は立体パターン配線構造およびその製造方法に係
り、基板に立体パターン配線を有するとともに高温多湿
の悪環境下で使用される変位検出用のセンサ素子等に利
用できる。
〔従来の技術〕
従来より、半導体素子やセンサ素子等においては、基板
表面に金属を蒸着させるなどして薄膜の電極体を形成
し、この電極体を適宜マスキングしたうえでエッチング
する等により基板上に所定パターンの回路を形成してい
る。
また、実装密度を高める必要がある場合、前述のような
パターン配線を2重以上に積層して立体パターン配線と
することがなされている。この場合、立体的に交叉する
各層間には、電気絶縁性および耐環境性の高い二酸化ケ
イ素(SiO2)あるいは窒化ケイ素(Si3N4)等の絶縁体
の保護層を介在させることが不可欠であり、例えば、基
板上に2重の電極体層を用いた立体パターン配線を形成
する場合、第1の電極体層、第1の絶縁体層、第2の電
極体層および第2の絶縁体層という4重の階層構造を形
成する必要があり、上下のパターン配線間の配線が必要
な部分には第1の絶縁体層を貫通するスルーホールを形
成して第1および第2の電極体層間を接続することがな
されている。
ところで、前述の電極体としては多様な金属が利用され
ているが、このうちクロム(Cr)は、電気的特性が良好
で、ガラス基板等との密着性が良いとともに、加工性に
優れ、かつ、通常の環境下で不動態化しやすく、しか
も、その不動態化被膜は緻密で安定した酸化物もしくは
水酸化物であるために耐蝕性が優れているという理由で
多用されている。
しかし、変位検出用のセンサ素子として近年注目されて
いる静電容量型変位検出センサ等においては、ダイヤル
ゲージ、ノギス、マイクロメータ等といった測長器に組
み込まれて利用されることが多く、工場などの高温多湿
といった悪環境下での使用頻度も高い。このため、高温
高圧下といった悪環境下では、、電極体として用いる場
合にかけられる電圧によって通常は耐蝕性のよいクロム
であっても電蝕が発生することが確認されており、セン
サを構成する電極が腐蝕されて良好な電気的特性が得ら
れなくなるという問題があり、腐蝕の進行に伴って断線
などを生じて動作不能となる可能性があった。
これに対し、パターン配線を形成するにあたって、電極
体層を多段化する必要がなくとも前述の二酸化ケイ素あ
るいは窒化ケイ素等の耐蝕性の絶縁体層を電極体層の表
面に形成し、2重の階層構造として電極体を被覆して保
護することがなされている。
また、電極体の材質を、クロムに代えてもともと腐蝕し
にくい金(Au)などの貴金属材料とし、あるいは通常の
利用環境では不動態化して腐蝕の進行を阻止しうるタン
タル(Ta)等の金属材料とすることが提案されている。
〔発明が解決しようとする問題点〕
しかし、実際問題として、前述のようなケイ素材料によ
る保護層はクラック等を生じ易く、このクラック部分か
ら外部雰囲気中の湿気やイオン等が侵入して電極を腐蝕
することがある。また、基板上の回路を外部と接続する
ためのエッジ部分等の接続部分では電極体を露出させる
ことが不可欠であるため、この部分の電極体を保護層に
よって保護することができず、外気との接触による当該
電極部分の腐蝕および特性の劣化を避けられないという
問題がある。
また、電極体として耐蝕性の金属を用いるとしても、例
えば、金はガラス基板等との密着性が悪く剥離しやす
く、耐久性に問題があるほか、タンタル等は電気抵抗が
大きく(厚さ3500Åtのタンタルの場合で200Ω)、セン
サ素子等に用いた場合、検出用電極への電荷チャージ量
が不充分となって誤動作したり、消費電力が増加する等
といった問題がある。
特に、今日においてはセンサ素子の高分解能化の要請を
満たすために回路のパターン配線を細線化する傾向にあ
り、電気抵抗の増加あるいは腐蝕による損傷は僅かであ
っても影響が大きく、新たな電極体およびそれを有効利
用できる立体パターン配線の開発が望まれていた。
本発明の目的は、耐環境性および電気的特性がよく、か
つ製造が容易な立体パターン配線構造およびその製造方
法を提供することにある。
〔問題点を解決するための手段〕
本発明は、前記問題点に鑑み、性質の異なる金属材料を
層状に形成して電極体とし、各々の特性を相補的に活用
して前記問題点を解決するとともに、このような異なる
金属による層状のパターン配線用電極体を用いて立体パ
ターン配線を行う場合のスルーホール形成時の問題を実
験的に確認してなされたものである。
すなわち、本発明の第1の発明は、高温多湿環境下で使
用されるセンサ素子を構成するために基板上に絶縁体層
と交互に積層される電極体層として、前記基板または絶
縁体層の表面に形成されて当該基板および絶縁体層と密
着性のよい金属からなる第1の薄膜層と、この第1の薄
膜層の表面に形成されて電気抵抗が小さく耐蝕性が高い
貴金属からなる第2の薄膜層と、この第2の薄膜層の表
面に形成されて第1の薄膜層の金属と接続性が良好でエ
ッチング性の低い金属からなる第3の薄膜層とを積層し
て構成される3層構造のパターン配線用電極体を用い、
各電極体層の外部との接続部分を当該電極体層の第2の
薄膜層が露出され、かつ前記接続部分以外は階層構造最
外側の絶縁体層で覆われるように形成するとともに、各
々隣合う電極体層を、上側の電極体層の第1の薄膜層が
両電極体層間に介在する絶縁体層を所定位置において貫
通するスルーホールを通して下側の電極体層の第3の薄
膜層に接触することにより接続させて立体パターン配線
構造を構成したものである。
また、本発明の第2の発明は、第1の工程により、前記
3層構造のパターン配線用電極体を用いた所定パターン
の第1の電極体層およびこれを被覆する第1の絶縁体層
を形成しておくとともに、第2の工程により、前記第1
の絶縁体層にスルーホールを形成したうえで前記3層構
造のパターン配線用電極体を積層し、スルーホールを介
して第1の電極体層と接続された第2の電極体層を形成
するとともに、第2の電極体層を所定パターンに形成し
たうえで第2の絶縁体層を形成することを繰り返して所
期の段数の階層構造を形成し、さらに、第3の工程とし
て、前記階層構造の表面から所定の電極体層までの切欠
きを形成したのち、この切欠き部分に当該電極体層の第
2の薄膜層を露出させて外部との接続部分を形成し、こ
れにより立体パターン配線の製造方法を構成したもので
ある。
〔作用〕
このように構成された本発明の第1の発明においては、
第1の薄膜層の金属としてクロム(Cr)等を用い、ガラ
ス基板等との密着性や加工性を良好にするとともに、第
2の薄膜層の貴金属として金(Au)、銀(Ag)、白金
(Pt)、ロジウム(Rh)、パラジスム(Pd)等を用い、
パターン配線の全体にわたって良好な電気的特性を得る
とともに、表面を覆う保護膜のクラック等から侵入する
湿気やイオン等から第1の薄膜層を遮蔽し、腐蝕から保
護する。また、接続部分においては露出された第2の薄
膜層によって接続される外部配線等との接触抵抗その他
の電気的特性の劣化を防止するとともに、外気との接触
による腐蝕を防止する。さらに、スルーホール形成のた
めのエッチング等の際に、微細なピンホールからのエッ
チング液等の侵入により損傷され易い金等の第2の薄膜
層を、緻密でピンホールが少なくエッチング耐性のよい
クロム等の第3の薄膜層で被覆することにより保護する
とともに、例えば、第3の薄膜層として第1の薄膜層と
同じクロムを用いることによりスルーホールで接続され
る第2の電極体層の第1の薄膜層のクロムとの接続性を
向上するものである。
一方、本発明の第2の発明は、第1ないし第3の工程に
よって前述のような立体パターン配線構造を製造するも
のであるが、その際、第2の工程においては、エッチン
グ等により第1の絶縁体層の表面にスルーホールを形成
しておき、その上から3層構造のパターン配線用電極体
を積層することにより、第2の電極体層の形成と第1お
よび第2の電極体層の接続を同時に行うことを可能とす
る。また、第1の電極体層の第3の薄膜層における耐エ
ッチング性により、エッチング時に第1の絶縁体層に局
所的な膜厚分布があった場合でもエッチングの終了時点
の判定を厳密にする必要を回避して製造時の作業を容易
かつ確実にする。本発明は、以上により前記目的を達成
するものである。
〔実施例〕
以下、本発明の一実施例を図面に基づいて説明する。
第1図および第2図に示すように、本実施例は本発明の
パターン配線用電極体を変位検出手段としてダイヤルゲ
ージ10内に組み込まれた静電容量型変位検出センサ20の
電極基板に適用したものである。
この静電容量型変位検出センサ20は、ダイヤルゲージ10
のケース11側に取付けられたグリッド21と、スピンドル
12側に取付けられたスケール22という2枚の電極基板を
有し、これらグリッド21およびスケール22を互いに僅か
な間隔で対向配置するとともに、各々の対向する側の表
面に所定パターンの電極を形成して両者の相対移動に伴
って相互の静電容量が変化するように構成されており、
これらグリッド21とスケール22との静電容量変化をダイ
ヤルゲージ10内に設けられた処理回路13において所定演
算処理し、ケース11とスピンドル12との相対変位として
ダイヤルゲージ10の表面に配置された表示回路14に表示
するものである。
すなわち、グリッド21のスケール22と対向する面には、
スケール22との相対移動方向に沿って多数の送信電極23
が形成されるとともに、この送信電極23の列に沿って帯
状の受信電極24が形成されており、この受信電極24は配
線24Aにより処理回路13に接続されているとともに、送
信電極23は電極リード23Aを介して立体配線された並列
8線式の平行配線25に8個毎にまとめられ、平行配線25
から引き出された入力リード25Aの先端の入力端子25Bに
接続されたフレキシブル配線26を介して処理回路13に接
続されている。
一方、スケール22のグリッド21と対向する面には、送信
電極23と受信電極4とを同時に覆うような大きさの結合
電極27およびアース電極28がグリッド21との相対移動方
向に交互に配列され、それぞれは送信電極23の組数(8
個を一組とした組数)と同数設けられており、このうち
アース電極28は各々前記配列に沿ったアース配線28Aに
接続され、アース端子28Bを介してケース11に接地され
ている。
このため、グリッド21の各送信電極23にフレキシブル配
線26を介して位相の異なる交流電圧(ここでは各組の電
極数に対応した8相の電圧)を印加した場合、送信電極
23に対向するアース電極28は接地されているため誘導電
圧は発生しないが、交互に配置された結合電極27には誘
導電圧が発生し、この結合電極27は対向する受信電極24
に送信電極23の電圧信号に応じた電圧信号を誘起させる
ように構成されている。従って、以上のようなグリッド
21およびスケール22を有する静電容量型変位検出センサ
20は、スケール22がグリッド21に対して相対変位した際
に受信電極24にスケール22の変位量に応じた静電容量信
号を誘起され、その信号を処理回路13で演算処理して送
信電極23に印加した電圧信号の基準位相と比較すること
によりグリッド21とスケール22との相対変位量を検出可
能である。
ここで、グリッド21の送信電極23、受信電極24および平
行配線25等は本発明の第2の発明である3層構造のパタ
ーン配線用電極体を用いた4重の階層構造の立体パター
ン配線30により形成されている。
第3図および第4図に示すように、グリッド21として用
いられるガラス基板31の表面には3層構造のパターン配
線用電極体を用いた第1の電極体層32が形成され、この
電極体層32はガラス基板31との密着性の良い金属である
クロム(Cr)による第1の薄膜層32Aと、電気抵抗が小
さく耐蝕性が高い貴金属である金(Au)による第2の薄
膜層32Bと、第1の薄膜層の金属と接続性が良好でエッ
チング性の低い金属であるクロム(Cr)による第3の薄
膜層32Cとを積層して構成されている。このような第1
の電極体層32により送信電極23、受信電極24、電極リー
ド23A、入力リード25Aおよび入力端子25Bが形成され、
これらは二酸化ケイ素(SiO2)からなる第1の絶縁体層
33によって被覆されている。
また、第1の絶縁体層33の表面には、第1の電極体層32
と同様な3層構造のパターン配線用電極体を用いた第2
の電極体層34が形成され、クロム(Cr)/金(Au)/ク
ロム(Cr)を用いた第1、第2および第3の薄膜層34A,
34B,34Cが積層されている。この第2の電極体層34によ
り電極リード23Aおよび入力リード25Aと立体的に交叉す
る平行配線25が形成されており、その表面は第1の絶縁
体層33と同様な二酸化ケイ素(SiO2)による第2の絶縁
体層35により被覆されている。
この第2の電極体層34は、第1の絶縁体層33を貫通する
スルーホール36を通して第1の電極体層32に接続され、
このスルーホール36においては第2の電極体層34の第1
の薄膜層34Aと対向する第1の電極体層32の第3の薄膜
層32Cとが接触されており、これにより平行配線25と電
極リード23Aおよび入力リード25Aとが接続されている。
なお、入力端子25B部分には表面の第2の絶縁体層35か
ら第1の電極体層32の第2の薄膜層32Bにおよぶ切欠き3
7によって第2の薄膜層32Bの金(Au)が露出され、フレ
キシブル配線26は第2の薄膜層32Bに直接接触されるよ
うに構成され、以上によりグリッド21の表面には4重の
階層構造の立体パターン配線30が構成されている。
このように構成された本実施例は、以下に示す第1ない
し第3の工程により形成される。
すなわち、第1の工程として、第5図(A)に示すよう
に、ガラス基板31の表面にクロム/金/クロムを順次ス
パッタ蒸着して第1、第2および第3の薄膜層32A,32B,
32Cを積層して第1の電極体層32を形成する。
次に、第5図(B)に示すように、第1の電極体層32を
所定パターンにエッチングして電極23,24等を形成し、
第5図(C)に示すように、その表面に第1の絶縁体層
33として二酸化ケイ素をスパッタ蒸着しておく。
続いて、第2の工程として、第5図(D)に示すよう
に、第1の絶縁体層33にエッチングを行ってスルーホー
ル36を形成して第1の電極体層32の第3の薄膜層32Cを
露出させておき、第5図(E)に示すように、第1の絶
縁体層33の表面およびスルーホール36上にクロム/金/
クロムを順次スパッタ蒸着して第1、第2および第3の
薄膜層34A,34B,34Cを積層し、第2の電極体層34を形成
するとともに、スルーホール36において第1の電極体層
32の第3の薄膜層32Cと第2の電極体層34の第1の薄膜
層34Aとを互いに接触させる。
この後、第5図(F)に示すように、第2の電極体層34
を所定パターンにエッチングして平行配線25を形成し、
第5図(G)に示すように、その表面に第2の絶縁体層
35として二酸化ケイ素をスパッタ蒸着する。
さらに、第3の工程として、第5図(H)に示すよう
に、入力端子25B部分の第1および第2の絶縁体層33,35
をエッチングして切欠き37を形成して第1の電極体層32
を露出させ、第5図(I)に示すように、第3の薄膜層
32Cをエッチングして第2の薄膜層32Bを露出させて接続
部分である入力端子25Bを形成する。
このような本実施例によれば、以下に示すような効果を
得ることができる。
すなわち、グリッド21の立体パターン配線30において
は、第1の薄膜層32Aのクロムによりガラス基板31との
密着性を高めることができ、経時変化によって剥離等を
生じることがないため長期間にわたって安定した検出を
行うことができる。
また、第2の薄膜層32B,34Bの金により、パターン全体
にわたって電気抵抗を低く抑えて信号の導通性を高める
ことができ、電極23,24等における電荷チャージ量を大
きくすることができ、静電容量型変位センサ20の精度を
向上できるとともに、電荷チャージ効率の向上にともな
って入力信号を供給するアンプ等に余裕をもたせること
ができる。
さらに、第2の薄膜層32B,34Bの金は、印加電圧の如何
に拘らず電蝕を発生しにくいとともに、表面を覆う絶縁
体層35にクラック等が生じた際等に絶縁体層35を通して
侵入する湿気やイオン等に対する耐蝕性が高いため長期
間にわたって安定した電導性を維持することができる。
また、入力端子25B等の接続部分においては、露出され
た第2の薄膜層32Bに配線等を直接接触させて接続抵抗
を低く抑えることができるとともに、金の耐蝕性によ
り、導電性を阻害して十分な出力信号が得られなくなる
ような酸化物等が発生することがないため信号の減衰も
少なく、時間経過に伴う酸化等による機能低下を防止し
て長期間にわたって安定した接続を維持することができ
る。
一方、グリッド21の立体パターン配線30においては、ス
ルーホール36の上から3層構造のパターン配線用電極体
を積層することにより、第2の電極体層34を形成すると
同時に第1の電極体層32との接続が形成でき、製造を容
易にすることができる。
また、スルーホール36における接続にあたっては、第1
の電極体層32と第2の電極体層34とが互いに接触しあう
各々の第3の薄膜層32Cおよび第1の薄膜層34Aをともに
クロムとしたため接触性を高めることができるととも
に、クロムの耐エッチング性により第1の絶縁体層33を
貫通するスルーホール36を形成する際に、エッチング液
の浸透による第2の薄膜層32Bの金の剥離あるいは損傷
を防止することができる。
さらに、第3の薄膜層32Cのクロムを厚く形成しておく
ことにより、スルーホール36形成時に一部が侵食されて
もそれ自身ないしは第2の薄膜層32Bまでは侵食が及ば
ないようにし、第1の絶縁体層33の厚みの不均一に伴う
各スルーホール36のエッチング終了時間のばらつきを許
容し、これによりエッチング終了判定の厳密さを緩和す
ることができ、製造作業を容易にできるとともに、製品
の完成品率(いわゆる歩留り)を向上することができ
る。
なお、本発明は前記実施例に限定されるものではなく、
以下に示すような変形をも含むものである。
すなわち、立体パターン配線30を形成する基板として
は、ガラス基板31に限らず、他の材質あるいは形状など
であってもよく、例えばエポキシ等の樹脂材料による硬
質基板あるいはフレキシブル基板等を用いてもよい。
また、第1の薄膜層32A,34Aに用いる金属としてはクロ
ム(Cr)に限らず、立体パターン配線30を形成する基板
との密着性がよい金属であれば他の金属であってもよ
く、実施にあたって適宜選択してよい。
さらに、第2の薄膜層32B,34Bに用いる貴金属としては
金(Au)に限らず、実施に当たって、銀(Ag)、白金
(Pt)、ロジウム(Rh)、パラジウム(Pd)等を用いて
もよい。
また、第3の薄膜層32C,34Cに用いる金属としてはクロ
ム(Cr)に限らず、エッチングレートが小さく、かつ第
1の薄膜層の金属と接続性のよい金属であれば他の金属
であってもよく、実施にあたって適宜選択してよいが、
第1の薄膜層の金属と同じとすれば接続性を良好にでき
るため、第1および第3の薄膜層の双方に各々の条件を
満足するクロム等を用いて一致させることが望ましい。
さらに、絶縁体層33,35等に用いる材質としては二酸化
ケイ素(SiO2)に限らず、電気絶縁性および耐環境性の
高い材料であればよく、例えば、窒化ケイ素(Si3N4
等が利用できる。
また、以上の各電極体層、薄膜層あるいは絶縁体層など
を形成するにあたっては、前記実施例のようなスパッタ
蒸着に限らず、他の手段により形成してもよく、かつ電
極体層を所定パターンに形成する際のエッチングの種類
も特に限定されるものではなく、あるいはエッチング以
外の手段によるとしてもよい。
一方、前記実施例では、グリッド21に送信電極23および
受信電極24を、スケール22に結合電極27およびアース電
極28を形成したが、これらは逆でもよく、要するにその
パターン形状等は測定器などの形態や機能に応じて決定
すればよい。
また、前記実施例では、本発明のパターン配線用電極体
をダイヤルゲージ10に組み込まれた静電容量型変位検出
センサ20に適用したが、ダイヤルゲージ10に限らずノギ
スやマイクロメータなどの測長器に組み込まれるもので
あってもよく、あるいは静電容量型変位検出センサ20に
限らず、他形式のセンサ素子等の電極としても応用でき
る。
〔発明の効果〕
以上に述べたように、本発明の立体パターン配線構造お
よびその製造方法によれば、耐環境性および電気的特性
が良好で安定した立体パターン配線を簡単かつ安価に製
造することができる。
【図面の簡単な説明】
第1図は本発明の一実施例を示す分解斜視図、第2図は
前記第1図の断面図、第3図は前記実施例の要部を示す
上面図、第4図は第3図のIV-IV線による断面図、第5
図(A)〜(I)は各々前記実施例の製造手順を示す前
記第4図相当の断面図である。 10……ダイヤルゲージ、11……ケース、12……スピンド
ル、20……静電容量型変位検出センサ、21……グリッ
ド、22……スケール、23……送信電極、24……受信電
極、25……平行配線、25A……接続部分である入力端
子、27……結合電極、28……アース電極、30……立体パ
ターン配線、31……ガラス基板、32,34……3層構造の
パターン配線用電極体からなる第1および第2の電極
体、35,35……第1および第2の絶縁体層、36……スル
ーホール、37……接続部分の切欠き。

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】高温多湿環境下で使用されるセンサ素子を
    構成するべく、基板上に交互に積層された所定パターン
    の電極体層および絶縁体層を備えて階層構造の回路を形
    成する立体パターン配線構造において、 前記電極体層は、前記基板または絶縁体層の表面に形成
    されて当該基板および絶縁体層と密着性のよい金属から
    なる第1の薄膜層と、この第1の薄膜層の表面に形成さ
    れて電気抵抗が小さく耐蝕性が高い貴金属からなる第2
    の薄膜層と、この第2の薄膜層の表面に形成されて第1
    の薄膜層の金属と接続性が良好でエッチング性の低い金
    属からなる第3の薄膜層とを積層して構成される3層構
    造のパターン配線用電極体により構成され、 各電極体層の外部との接続部分は当該電極体層の第2の
    薄膜層を露出され、かつ前記接続部分以外は階層構造最
    外側の絶縁体層で覆われているとともに、 各々隣合う電極体層は、上側の電極体層の第1の薄膜層
    を両電極体層間に介在する絶縁体層を所定位置において
    貫通するスルーホールを通して下側の電極体層の第3の
    薄膜層に接触させることにより接続されていることを特
    徴とする立体パターン配線構造。
  2. 【請求項2】高温多湿環境下で使用されるセンサ素子を
    構成するべく、基板状に交互に積層された所定パターン
    の電極体層および絶縁体層を備えて階層構造の回路を形
    成する立体パターン配線の製造方法において、 前記基板の表面に形成されて当該基板および絶縁体層と
    密着性のよい金属からなる第1の薄膜層と、この第1の
    薄膜層の表面に形成されて電気抵抗が小さく耐蝕性が高
    い貴金属からなる第2の薄膜層と、この第2の薄膜層の
    表面に形成されて第1の薄膜層の金属と接続性が良好で
    エッチング性の低い金属からなる第3の薄膜層とを積層
    して構成される3層構造のパターン配線用電極体により
    第1の電極体層を形成し、この第1の電極体層を所定パ
    ターンに加工したのち、この第1の電極体層の表面を第
    1の絶縁体層で被覆する第1の工程と、 前記第1の絶縁体層の所定部分を除去して当該部分に第
    1の電極体層の第3の薄膜層が露出するようにスルーホ
    ールを形成し、前記第1の絶縁体層およびスルーホール
    の表面に前記第1の電極体層と同様な3層構造のパター
    ン配線用電極体を積層することにより第1の薄膜層がス
    ルーホールを通して第1の電極体層に接触する第2の電
    極体層を形成し、この第2の電極体層を所定パターンに
    加工したのち、この第2の電極体層の表面を第2の絶縁
    体層で被覆することの繰り返しにより所期の段数の階層
    構造を形成する第2の工程と、 前記階層構造の一部を表面から所定の電極体層まで除去
    して切欠きを形成したのち、この切欠き部分の当該電極
    体層の第3の薄膜層を除去して第2の薄膜層を露出させ
    ることにより外部との接続部分を形成する第3の工程と を含んで構成されたことを特徴とする立体パターン配線
    の製造方法。
JP62310281A 1987-12-07 1987-12-07 立体パターン配線構造およびその製造方法 Expired - Fee Related JPH0728130B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62310281A JPH0728130B2 (ja) 1987-12-07 1987-12-07 立体パターン配線構造およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62310281A JPH0728130B2 (ja) 1987-12-07 1987-12-07 立体パターン配線構造およびその製造方法

Publications (2)

Publication Number Publication Date
JPH01150390A JPH01150390A (ja) 1989-06-13
JPH0728130B2 true JPH0728130B2 (ja) 1995-03-29

Family

ID=18003346

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62310281A Expired - Fee Related JPH0728130B2 (ja) 1987-12-07 1987-12-07 立体パターン配線構造およびその製造方法

Country Status (1)

Country Link
JP (1) JPH0728130B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4640802B2 (ja) 2005-07-07 2011-03-02 日東電工株式会社 回路付サスペンション基板
JP4615427B2 (ja) 2005-12-01 2011-01-19 日東電工株式会社 配線回路基板
JP4865453B2 (ja) 2006-08-30 2012-02-01 日東電工株式会社 配線回路基板およびその製造方法
JP2008282995A (ja) 2007-05-10 2008-11-20 Nitto Denko Corp 配線回路基板

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5233076A (en) * 1975-09-10 1977-03-12 Hitachi Ltd Method of forming multiilayer wiring circuit
JPS59151498A (ja) * 1983-02-18 1984-08-29 日本電気株式会社 高密度多層配線基板
JPS62295493A (ja) * 1986-06-14 1987-12-22 工業技術院長 高速素子実装用回路基板の製造方法

Also Published As

Publication number Publication date
JPH01150390A (ja) 1989-06-13

Similar Documents

Publication Publication Date Title
JP5547296B2 (ja) 湿度検出センサ及びその製造方法
JP4732902B2 (ja) 湿度センサおよびそれを有する半導体装置
JP3604243B2 (ja) 静電容量型トランスデューサ
CN112416178B (zh) 触控模组及触控显示屏
US4633212A (en) Electrical strain gauge
KR100914026B1 (ko) 압전 박막형 지문 센서 제조방법
JPH0728130B2 (ja) 立体パターン配線構造およびその製造方法
JPH01150383A (ja) パターン配線用電極体
CN107490337B (zh) 应变检测器及其制造方法
CN109426397B (zh) 触控结构的制备方法、触控结构
JPH09116173A (ja) 半導体センサおよびその製造方法
JP4273847B2 (ja) 磁気センサの製造方法
TW202301922A (zh) 感壓電路板及感壓電路板的製作方法
LU100594B1 (en) Piezoelectric device with a sensor and method for measuring the behaviour of said peizoelectric device
JPH03167463A (ja) 感湿素子
JP4029376B2 (ja) 磁気式センサーとその製造方法、およびエンコーダー
JPH08278105A (ja) 静電容量式センサ
JP2707717B2 (ja) 混成集積回路
US5204655A (en) Resistor element with a planar ceramic substrate covered with a resistive metallic film and having apertures for lead wire connection
JPS6239927B2 (ja)
WO2022163324A1 (ja) 歪みセンサ
JP2000299203A (ja) 抵抗器およびその製造方法
WO2023037832A1 (ja) 脈波センサ
JPS6175535A (ja) 半導体装置
JP2023165275A (ja) ひずみゲージ

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees