JPH01150383A - パターン配線用電極体 - Google Patents

パターン配線用電極体

Info

Publication number
JPH01150383A
JPH01150383A JP62310280A JP31028087A JPH01150383A JP H01150383 A JPH01150383 A JP H01150383A JP 62310280 A JP62310280 A JP 62310280A JP 31028087 A JP31028087 A JP 31028087A JP H01150383 A JPH01150383 A JP H01150383A
Authority
JP
Japan
Prior art keywords
thin film
layer
electrode
film layer
electrode body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62310280A
Other languages
English (en)
Inventor
Jun Ariake
順 有明
Takahisa Takubo
貴久 田久保
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitutoyo Corp
Mitsutoyo Kiko Co Ltd
Original Assignee
Mitutoyo Corp
Mitsutoyo Kiko Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitutoyo Corp, Mitsutoyo Kiko Co Ltd filed Critical Mitutoyo Corp
Priority to JP62310280A priority Critical patent/JPH01150383A/ja
Publication of JPH01150383A publication Critical patent/JPH01150383A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Multi-Conductor Connections (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野〕 本発明はパターン配線用電極体に係り、半導体素子ある
いはセンサ素子の回路用の薄膜パターン配線等に利用で
きる。
〔従来の技術〕
従来より、半導体素子やセンサ素子等においては、基板
表面に金属を蒸着させるなどして薄膜の電極体を形成し
、この電極体を適宜マスキングしたうえでエツチングす
る等により基板上に所定パターンの回路を形成している
また、実装密度を高める必要がある場合、前述のような
パターン配線を2重以上に積層して立体パターン配線と
することがなされている。この場合、立体的に交叉する
各層間には、電気絶縁性および耐環境性の高い二酸化ケ
イ素(SiO□)あるいは窒化ケイ素(SisNn)等
の絶縁体の保護層を介在させることが不可欠であり、例
えば、基板上に2重の電極体層を用いた立体パターン配
線を形成する場合、第1の電極体層、第1の絶縁体層、
第2の電極体層および第2の絶縁体層という4重の階層
構造を形成する必要があり、上下のパターン配線間の配
線が必要な部分には第1の絶縁体層を貫通するスルーホ
ールを形成して第1および第2の電極体層間を接続する
ことがなされている。
ところで、前述の電極体としては多様な金属が利用され
ているが、このうちクロム(Cr)は、電気的特性が良
好で、ガラス基板等との密着性が良いとともに、加工性
に優れ、がっ、通常の環境下で不動態化しやすく、しが
も、その不動態化被膜は緻密で安定した酸化物もしくは
水酸化物であるために耐蝕性が優れているという理由で
多用されている。
しかし、変位検出用のセンサ素子として近年注目されて
いる静電容量型変位検出センサ等においては、ダイヤル
ゲージ、ノギス、マイクロメータ等といった測長器に組
み込まれて利用されることが多く、工場などの高温多湿
といった悪環境下での使用頻度も高い、このため、高温
高圧下といった悪環境下では1、電極体として用いる場
合にかけられる電圧によって通常は耐蝕性のよいクロム
であっても電蝕が発生することが確認されており、セン
サを構成する電極が腐蝕されて良好な電気的特性が得ら
れなくなるという問題があり、腐蝕の進行に伴って断線
などを生して動作不能となる可能性があった。
これに対し、パターン配線を形成するにあたって、電極
体層を多段化する必要がなくとも前述の二酸化ケイ素あ
るいは窒化ケイ素等の耐蝕性の絶縁体層を電極体層の表
面に形成し、2重の階層構造として電極体を被覆して保
護することがなされている。
また、電極体の材質を、クロムに代えてもともと腐蝕し
にくい金(Au)などの貴金属材料とし、あるいは通常
の利用環境では不動態化して腐蝕の進行を阻止しうるタ
ンタル(Ta)等の金属材料とすることが提案されてい
る。
(発明が解決しようとする問題点〕 しかし、実際問題として、前述のようなケイ素材料によ
る保護層はクラック等を生じ易く、このクラック部分か
ら外部雰囲気中の湿気やイオン等が侵入して電極を腐蝕
することがある。また、基板上の回路を外部と接続する
ためのエツジ部分等の接続部分では電極体を露出させる
ことが不可欠であるため、この部分の電極体を保護層に
よって保護することができず、外気との接触による当該
電極部分の腐蝕および特性の劣化を避けられないという
問題がある。
また、電極体として耐蝕性の金属を用いるとしても、例
えば、金はガラス基板等との密着性が悪く剥離しやすく
、耐久性に問題があるほか、タンタル等は電気抵抗が大
きく(厚さ3500人tのタンタルの場合で200Ω)
、センサ素子等に用いた場合、検出用電極への電荷チャ
ージ量が不充分となって誤動作したり、消費電力が増加
する等といった問題がある。
特に、今日においては半導体素子の高集積化あるいはセ
ンサ素子の高分解能化の要請を満たすために回路のパタ
ーン配線を細線化する傾向にあり、電気抵抗の増加ある
いは腐蝕による損傷は僅かであっても影響が大きく、新
たな電極体の開発が望まれていた。
本発明の目的は、耐環境性が良好で、しかも電気抵抗が
小さいパターン配線用電極体を提供することにある。
〔問題点を解決するための手段〕
本発明は、前記問題点に鑑み、性質の異なる金属材料を
層状に形成して電極体とし、各々の特性を相補的に活用
して前記問題点を解決しようとするものである。
すなわち、本発明の第1の発明は、基板表面に所定パタ
ーンの回路を形成するためのパターン配線用電極体とし
て、前記基板の表面に当該基板と密着性のよい金属から
なる第1の薄膜層を形成し、この第1の薄膜層の表面に
電気抵抗が小さく耐蝕性が高い貴金属からなる第2のF
il膜層を形成し、これにより2層構造のパターン配線
用電極体を構成するものである。
また、本発明の第2の発明は、このような2N構造のパ
ターン配線用電極体を用いて前述の4重の階層構造とい
った立体パターン配線を行う場合のスルーホール形成時
の問題を実験的に確認してなされたものであり、基板表
面に所定パターンの回路を形成するためのパターン配線
用電極体として、前記基板の表面に当該基板と密着性の
よい金属からなる第1の薄膜層を形成し、この第1の薄
膜層の表面に電気抵抗が小さく耐蝕性が高い貴金属から
なる第2の薄膜層を形成するとともに、この第2の薄膜
層の表面に第1の薄膜層の金属と接続性が良好でエツチ
ング性の低い金属からなる第3の薄膜層を形成し、これ
により3層構造のパターン配線用電極体を構成するもの
である。
〔作用〕
このように構成された本発明の第1の発明においては、
第1の薄膜層の金属としてクロム(Cr)等を用い、ガ
ラス基板等との密着性や加工性を良好にするとともに、
第2の薄膜層の貴金属として金(Au)、j艮(Ag)
、白金(Pt)、ロジウム(Rh)、パラジウム(Pd
)等を用い、パターン配線の全体にわたって良好な電気
的特性を得るとともに、外部との接続部分等の露出部分
あるいは表面を覆う絶縁体層のクラック等から侵入する
湿気やイオン等から第1の薄膜層を遮蔽し、腐蝕から保
護する。
ところで、このような2層構造のパターン配線用電極体
を用いて前述の4重の階層構造の立体パターン配線を行
う場合、第1の電極体層を第1の絶縁体層で被覆したの
ち、この第1の絶縁体層の表面に第2の電極体層を形成
する前に第1の絶縁体層にエツチング等によりスルーホ
ールを形成しておく必要があるが、第1の絶縁体層に局
所的な膜厚分布があった場合、エツチングの終了時点の
判定が困難となって第1の電極体層までがエツチングさ
れ、第1の電極体層の第2の薄膜層の金等が腐蝕ないし
剥離され、第1の薄膜層であるクロム等を外部の湿気や
イオン等から保護できず、腐蝕されてコンタクト抵抗が
増加し、あるいは動作不良を生じる恐れがある。
しかし、本発明の第2の発明においては、エツチング耐
性に劣る微細なビンホーJしを有する金等の第2のy1
1重を、緻密で安定した不動態化被膜を有するクロム等
の第3の薄膜層で被覆し、この第3の1111層として
ピンホールが少なく第1の絶縁体層のエツチング時に良
好なエツチング耐性を示すクロム等を用いることにより
、第2の薄膜層がエツチングにより腐蝕ないし剥離され
ることを防止し、これにより電極体としての耐環境性お
よび電気的特性を良好に維持して前記目的を達成するも
のである。
〔実施例〕 以下、本発明の一実施例を図面に基づむ1て説明する。
第1図および第2図に示すように、本実施例番よ本発明
のパターン配線用電極体を変位検出手段としてダイヤル
ゲージ10内に組み込まれた静電容量型変位検出センサ
20の電極基板に適用したものである。
この静電容量型変位検出センサ20は、ダイヤルゲージ
10のケース11側に取付けられたグリッド21と、ス
ピンドル12側に取付けられたスケール22という2枚
の電極基板を有し、これらグリッド21およびスケール
22を互いに僅かな間隔で対向配置するとともに、各々
の対向する側の表面に所定パターンの電極を形成して両
者の相対移動に伴って相互の静電容量が変化するように
構成されており、これらグリッド21とスケール22と
の静電容量変化をダイヤルゲージ10内に設けられた処
理回路13において所定演算処理し、ケース11とスピ
ンドル12との相対変位としてダイヤルゲージ10の表
面に配置された表示回路14に表示するものである。
すなわち、グリッド21のスケール22と対向する面に
は、スケール22との相対移動方向に沿って多数の送信
電極23が形成されるとともに、この送信電極23の列
に沿って帯状の受信電極24が形成されており、この受
信電極24は配線24Aにより処理回路13に接続され
ているとともに、送信電極23は電極リード23Aを介
して立体配線された並列8線式の平行配線25に8個毎
にまとめられ、平行配線25から引き出された人力リー
ド25Aの先端の入力端子25Bに接続されたフレキシ
ブル配線26を介して処理回路13に接続されている。
一方、スケール22のグリッド21と対向する面には、
送信電極23と受信電極4とを同時に覆うような大きさ
の結合電極27およびアース電極28がグリッド21と
の相対移動方向に交互に配列され、それぞれは送信電極
23の総数(8個を一組とした総数)と同数設けられて
おり、このうちアース電極2日は各々前記配列に沿った
アース配HJA 28 Aに接続され、アース端子28
Bを介してケース11に接地されている。
このため、グリッド21の各送信電極23にフレキシブ
ル配線26を介して位相の異なる交流電圧(ここでは各
組の電極数に対応した8相の電圧)を印加した場合、送
信電極23に対向するアース電極28は接地されている
ため誘導電圧は発生しないが、交互に配置された結合電
極27には誘導電圧が発生し、この結合電極27は対向
する受信電極24に送信電極23の電圧信号に応じた電
圧信号を誘起させるように構成されている。従って、以
上のようなグリッド21およびスケール22を有する静
電容量型変位検出センサ20は、スケール22がグリッ
ド21に対して相対変位した際に受信電極24にスケー
ル22の変位量に応じた静電容量信号を誘起され、その
信号を処理回路13で演算処理して送信電極23に印加
した電圧信号の基準位相と比較することによりグリッド
21とスケール22との相対変位量を検出可能である。
ここで、グリッド21の送信電極23、受信電極24お
よび平行配線25等は本発明の第2の発明である3層構
造のパターン配線用電極体を用いた4重の階層構造の立
体パターン配線30により形成されている。
第3図および第4図に示すように、グリッド21として
用いられるガラス基板31の表面には3層構造のパター
ン配線用電極体を用いた第1の電極体層32が形成され
、この電極体層32はガラス基板31との密着性の良い
金属であるクロム(Cr)による第1の薄1111!1
32Aと、電気抵抗が小さく耐蝕性が高い貴金属である
金(Au)による第2の薄膜層32Bと、第1の薄膜層
の金属と接続性が良好でエツチング性の低い金属である
クロム(Cr)による第3の薄膜層32Gとを積層して
構成されている。このような第1の電極体層32により
送信電極23、受信電極24、電極リード23A1人カ
リード25Aおよび入力端子25Bが形成され、これら
は二酸化ケイ素(SiO□)からなる第1の絶縁体層3
3によって被覆されている。
また、第1の絶縁体層33の表面には、第1の電極体層
32と同様な3N構造のパターン配線用電極体を用いた
第2の電極体層34が形成され、クロム(Cr)/金(
Au)/クロム(Cr)を用いた第1、第2および第3
の薄膜層34A、34B、34Gが積層されている。こ
の第2の電極体層34により電極リード23Aおよび人
力リード25Aと立体的に交叉する平行配線25が形成
されており、その表面は第1の絶縁体層33と同様な二
酸化ケイ素(SiOオ)による第2の絶縁体層35によ
り被覆されている。
この第2の電極体層34は、第1のwA総体層33を貫
通するスルーホール36を通して第1の電極体7132
に接続され、このスルーホール36においては第2の電
極体層34の第1の薄膜層34Aと対向する第1の電極
体層32の第3のFi膜層32Gとが接触されており、
これにより平行配線25と電極リード23Aおよび入力
リード25Aとが接続されている。
なお、入力端子25B部分には表面の第2の絶縁体層3
5から第1の電極体N32の第2の薄膜層32Bにおよ
ぶ切欠き37によって第2の薄膜層32Bの金(Au)
が露出され、フレキシブル配線26は第2の薄膜層32
Bに直接接触されるように構成され、以上によりグリッ
ド21の表面には4重の階層構造の立体パターン配線3
0が構成されている。
一方、スケール22の接続電極27、アース電極2日お
よびアース配線29等は本発明の第1の発明である2層
構造のパターン配線用電極体を用いた2重の階層構造の
パターン配線40により形成されている。
第5図および第6図に示すように、スケール22として
用いられるガラス基板41の表面には2層構造のパター
ン配線用電極体を用いた電極体層42が形成されており
、この電極体層42はガラス基板41との密着性の良い
金属であるクロム(Cr)による第1の薄膜層42Aと
、電気抵抗が小さく耐蝕性が高い貴金属である金(Au
)による第2の薄膜層42Bとを積層して構成されてい
る。この電極体層42により接続電極27、アース電極
28、アース配線28Aおよびアース端子28Bが形成
され、これらは二酸化ケイ素(Si02)からなる絶縁
体層43によって被覆されている。なお、アース端子2
8B部分は、表面の絶縁体層43に形成された切欠き4
4によって第2の薄膜層42Bの金(Au)が露出され
、この第2の薄膜N42Bに直接接触された所定配線に
よりケース12に接地されるように構成されており、以
上によりスケール22の表面には2重の階層構造からな
るパターン配線40が構成されている。
このように構成された本実施例においては、次のような
手順でグリッド21の立体パターン配線30およびスケ
ール22のパターン配線40を形成する。
すなわち、グリッド21のパターン配線30を形成する
にあたっては、ガラス基板31の表面にクロム/金/ク
ロムを順次スパッタ蒸着して第1、第2および第3の薄
膜層32A、32B、32Cを積層して第1の電極体層
32を形成する。
次に、第1の電極体層32を所定パターンにエツチング
して電極23.24等を形成し、その表面に第1の絶縁
体層33として二酸化ケイ素をスパッタ蒸着しておく。
続いて、第1の絶縁体層33にエツチングを行ってスル
ーホール36を形成して第1の電極体層32の第3の薄
膜層32Cを露出させておき、第1の絶縁体層33の表
面およびスルーホール36上にクロム/金/クロムを順
次スパッタ蒸着して第1、第2および第3の薄膜層34
A、34B。
34Cを積層し、第2の電極体層34を形成するととも
に、スルーホール36において第1の電極体層32の第
3の薄膜層32Cと第2の電極体層34の第1の薄膜層
34Aとを互いに接触させる。
この後、第2の電極体層34を所定パターンにエツチン
グして平行配線25を形成し、その表面に第2の絶縁体
Ji35として二酸化ケイ素をスパッタ蒸着する。
さらに、入力端子25B部分の第2の絶縁体層35から
第1の電極体層32の第3のFJIIi層32Cまでを
エツチングして切欠き37を形成し、第2の薄膜IJ3
2Bを露出させて入力端子25Bを形成する。
一方、スケール22にパターン配線40を形成するにあ
たっては、ガラス基板41の表面にクロムおよび金を順
次スパッタ蒸着して第1および第2の薄膜層42A、4
2Bを積層して電極体層42を形成し、その表面に絶縁
体層43として二酸化ケイ素をスパッタ蒸着し、そのう
えでアース端子28B部分の絶縁体層43をエツチング
して切欠き44を形成し、アース端子28Bを形成する
このような本実施例によれば、以下に示すような効果を
得ることができる。
すなわち、グリッド21の立体パターン配線30および
スケール22のパターン配線40においては、第1の薄
膜層32A、42Aのクロムにより各々ガラス基板31
.41との密着性を高めることができ、経時変化によっ
て剥離等を生じることがないため長期間にわたって安定
した検出を行うことができる。
また、第2の薄膜層32B、34B、42Bの金により
、パターン全体にわたって電気抵抗を低く抑えて信号の
導通性を高めることができ、電極23.24.27等に
おける電荷チャージ量を大きくすることができ、静電容
量型変位センサ2゜の精度を向上できるとともに、電荷
チャージ効率の向上にともなって入力信号を供給するア
ンプ等に余裕をもたせることができる。
さらに、第2の薄膜層32B、34B、42Bの金は、
印加電圧の如何に拘らず電蝕を発生しにくいとともに、
絶縁体N35,43にクラック等が生じた際等に絶縁体
層35.43を通して侵入する湿気やイオン等に対する
耐蝕性が高いため長期間にわたって安定した電導性を維
持することができる。
また、入力端子25Bおよびアース端子28B等の接続
部分においては、露出された第2の薄膜層32B、42
Bの金に配線等を直接接触させて接続抵抗を低く抑える
ことができるとともに、金の耐蝕性により、導電性を阻
害して十分な出力信号が得られなくなるような酸化物等
が発生することがないため信号の減衰も少なく、時間経
過に伴う酸化等による機能低下を防止して長期間にわた
って安定した接続を維持することができる。
一方、グリッド21の立体パターン配線30においては
、スルーホール36の上から3層構造のパターン配線用
電極体を積層することにより、第2の電極体層34を形
成すると同時に第1の電極体1532との接続が形成で
き、製造を容易にすることができる。
また、スルーホール36における接続にあたっては、第
1の電極体層32と第2の電極体層34とが互いに接触
しあう各々の第3の薄膜層32Cおよび第1の薄膜層3
4Aをともにクロムとしたため接触性を高めることがで
きるとともに、クロムの耐エツチング性により第1の絶
縁体層33を貫通するスルーホール36を形成する際に
、エツチング液の浸透による第2の薄膜層32Bの金の
剥離あるいは損傷を防止することができる。
さらに、第3の薄膜層32Cのクロムを厚く形成してお
くことにより、スルーホール36形成時に一部が侵食さ
れてもそれ自身ないしは第2の薄膜1!132Bまでは
侵食が及ばないようにし、第1の絶縁体層33の厚みの
不均一に伴う各スルーホール36のエツチング終了時間
のばらつきを許容し、これによりエツチング終了判定の
厳密さを緩和することができ、製造作業を容易にできる
とともに、製品の完成品率(いわゆる歩留り)を向上す
ることができる。
このように、本実施例においては、グリッド21に本発
明の第2の発明である3層構造のパターン配線用電極体
を用いることにより、立体パターン配線30におけるス
ルーホール36による立体接続を確実にできるとともに
、スケール22においては第1の発明である2層構造の
パターン配線用電極体を用いることにより、通常のパタ
ーン配線40の製造を容易かつ安価にでき、スケール2
2のように比較的面積の大きい電極等に利用してもコス
トを低減できる。
なお、本発明は前記実施例に限定されるものではなく、
以下に示すような変形をも含むものである。
すなわち、立体パターン配線30あるいはパターン配線
40を形成する基板としては、ガラス基板31.41に
限らず、他の材質あるいは形状などであってもよく、例
えばエポキシ等の樹脂材料による硬質基板あるいはフレ
キシブル基板等を用いてもよい。
また、第1の薄膜N32A、34A、42Aに用いる金
属としてはクロム(Cr)に限らず、立体パターン配線
30あるいはパターン配線40を形成する基板との密着
性がよい金属であれば他の金属であってもよく、実施に
あたって適宜選択してよい。
さらに、第2の薄膜層32B、34B、42Bに用いる
貴金属としては金(Au)に限らず、実施に当たって、
!i(Ag)、白金(Pt)、ロジウム(Rh)、パラ
ジウム(Pd)などを用いてもよい。
マタ、13(7)fill!32 C,34Cニ用イル
金属としてはクロム(C「)に限らず、エツチングレー
トが小さく、かつ第1の薄膜層の金属と接続性のよい金
属であれば他の金属であってもよく、実施にあたって適
宜選択してよいが、第1の薄膜層の金属と同じとすれば
接続性を良好にできるため、第1および第3の薄膜層の
双方に各々の条件を満足するクロム等を用いて一致させ
ることが望ましい。
さらに、絶縁体層33,35.43等に用いる材質とし
ては二酸化ケイ素(SiO□)に限らず、電気絶縁性お
よび耐環境性の高い材料であればよく、例えば、窒化ケ
イ素(SiaN4)等が利用できる。
また、以上の各電極体層、薄膜層あるいは絶縁体層など
を形成するにあたっては、前記実施例のようなスバンタ
蒸着に限らず、他の手段により形成してもよく、かつ電
極体層を所定パターンに形成する際のエツチングの種類
も特に限定されるものではなく、あるいはエツチング以
外の手段によるとしてもよい。
一方、前記実施例では、スルーホール36により第1お
よび第2の電極体層32.34を接続するとしたが、こ
れは他の手段によって接続してもよく、例えば、予め積
層した第1の電極体132から第2の絶縁体層35まで
を貫通する孔を設けてこの孔に金属等を充填してスルー
ホールを形成してもよい。しかし、前記実施例のような
スルーホール36によれば第2の電極体層34の形成と
同時に接続を完了でき、製造が容易かつ接触性も良好に
できる。
また、入力端子25B等の接続部分においては、切欠き
37を形成して第1の電極体層32の第3の薄膜層32
Aないし第2の絶縁体層35を除去し、これにより第2
の薄膜層32Bの金等を露出させるとしたが、例えば、
第1のTH,h体層32の第2の薄膜層32Bまでを形
成したのち入力端子25B相当部分をマスクしておき、
入力端子25B部分に第3の薄膜層32Aないし第2の
絶縁体層35を形成させないようにしてもよい。しかし
、マスキングおよびマスクの除去の手間を勘案すると、
接続部分に第2の薄膜層32Bを露出させるにあたって
は前記実施例のような切欠き37を採用したほうが製造
を容易にできる。
さらに、前記実施例では、グリッド21に送信電極23
および受信電極24を、スケール22に結合電極27お
よびアース電極2日を形成したが、これらは逆でもよく
、要するにそのパターン形状等は測定器などの形態や機
能に応じて決定すればよい。
また、前記実施例では、本発明のパターン配線用電極体
をダイヤルゲージ10に組み込まれた静電容量型変位検
出センサ20に適用したが1.ダイヤルゲージ10に限
らずノギスやマイクロメータなどの測長器に組み込まれ
るものであってもよく、あるいは静電容量型変位検出セ
ンサ20に限らず、電子回路を形成するプリント配線基
板あるいは接続コネクタ等の電極としても応用できる。
〔発明の効果〕
以上に述べたように、本発明のパターン配線用電極体に
よれば、悪環境下での使用にも長期間にわたって安定し
た電気特性を維持することができる。
【図面の簡単な説明】
第1図は本発明の一実施例を示す分解斜視図、第2図は
前記第1図の断面図、第3図は前記実於例の要部を示す
上面図、第4図は第3図のIV−IV線による断面図、
第5図は前記実施例の別の要部を示す上面図、第6図は
第5図の■−Vl線による断面図である。 10・・・ダイヤルゲージ、11・・・ケース、12・
・・スピンドル、20・・・静電容量型変位検出センサ
、21・・・グリッド、22・・・スケール、23・・
・送信電極、24・・・受信電極、25・・・平行配線
、25A。 28A・・・接続部分である入力端子およびアース端子
、27・・・結合電極、28・・・アース電極、30・
・・立体パターン配線、31.41・・・ガラス基板、
32.34・・・3層構造のパターン配線用電極体から
なる第1および第2の電極体、33.35・・・第1お
よび第2の絶縁体層、36・・・スルーホール、37.
44・・・接続部分の切欠き、40・・・パターン配線
、42・・・2N構造のパターン配線用電極体からなる
電極体、43・・・絶縁体層。

Claims (2)

    【特許請求の範囲】
  1. (1)基板表面に所定パターンの回路を形成するための
    パターン配線用電極体において、前記基板の表面に当該
    基板と密着性のよい金属からなる第1の薄膜層を形成し
    、この第1の薄膜層の表面に電気抵抗が小さく耐蝕性が
    高い貴金属からなる第2の薄膜層を形成したことを特徴
    とする2層構造のパターン配線用電極体。
  2. (2)基板表面に所定パターンの回路を形成するための
    パターン配線用電極体において、前記基板の表面に当該
    基板と密着性のよい金属からなる第1の薄膜層を形成し
    、この第1の薄膜層の表面に電気抵抗が小さく耐蝕性が
    高い貴金属からなる第2の薄膜層を形成するとともに、
    この第2の薄膜層の表面に第1の薄膜層の金属と接続性
    が良好でエッチング性の低い金属からなる第3の薄膜層
    を形成したことを特徴とする3層構造のパターン配線用
    電極体。
JP62310280A 1987-12-07 1987-12-07 パターン配線用電極体 Pending JPH01150383A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62310280A JPH01150383A (ja) 1987-12-07 1987-12-07 パターン配線用電極体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62310280A JPH01150383A (ja) 1987-12-07 1987-12-07 パターン配線用電極体

Publications (1)

Publication Number Publication Date
JPH01150383A true JPH01150383A (ja) 1989-06-13

Family

ID=18003333

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62310280A Pending JPH01150383A (ja) 1987-12-07 1987-12-07 パターン配線用電極体

Country Status (1)

Country Link
JP (1) JPH01150383A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0767363A3 (en) * 1990-10-12 1997-07-02 Kazuhiro Okada A method of manufacturing a physical quantity detector using electrostatic capacitance change
US6282956B1 (en) 1994-12-29 2001-09-04 Kazuhiro Okada Multi-axial angular velocity sensor
US6314823B1 (en) 1991-09-20 2001-11-13 Kazuhiro Okada Force detector and acceleration detector and method of manufacturing the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5298634A (en) * 1976-02-16 1977-08-18 Hitachi Ltd Method of etching stratified films
JPS5425692A (en) * 1977-07-29 1979-02-26 Nippon Denpa Kogyo Kk Thin film structure
JPS62295493A (ja) * 1986-06-14 1987-12-22 工業技術院長 高速素子実装用回路基板の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5298634A (en) * 1976-02-16 1977-08-18 Hitachi Ltd Method of etching stratified films
JPS5425692A (en) * 1977-07-29 1979-02-26 Nippon Denpa Kogyo Kk Thin film structure
JPS62295493A (ja) * 1986-06-14 1987-12-22 工業技術院長 高速素子実装用回路基板の製造方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0767363A3 (en) * 1990-10-12 1997-07-02 Kazuhiro Okada A method of manufacturing a physical quantity detector using electrostatic capacitance change
US5811693A (en) * 1990-10-12 1998-09-22 Okada; Kazuhiro Force detector and acceleration detector and method of manufacturing the same
US6053057A (en) * 1990-10-12 2000-04-25 Okada; Kazuhiro Force detector
US6158291A (en) * 1990-10-12 2000-12-12 Okada; Kazuhiro Force detector and acceleration detector
US6477903B2 (en) 1990-10-12 2002-11-12 Kazuhiro Okada Force detector and acceleration detector and method of manufacturing the same
US6716253B2 (en) 1990-10-12 2004-04-06 Kazuhiro Okada Force detector
US7533582B2 (en) 1990-10-12 2009-05-19 Kazuhiro Okada Force detector and acceleration detector and method of manufacturing the same
US6314823B1 (en) 1991-09-20 2001-11-13 Kazuhiro Okada Force detector and acceleration detector and method of manufacturing the same
US6282956B1 (en) 1994-12-29 2001-09-04 Kazuhiro Okada Multi-axial angular velocity sensor
US6865943B2 (en) 1994-12-29 2005-03-15 Kazuhiro Okada Angular velocity sensor

Similar Documents

Publication Publication Date Title
JP5588466B2 (ja) タッチパネルの配線構造
JP5547296B2 (ja) 湿度検出センサ及びその製造方法
JP2007192622A (ja) 湿度センサおよびそれを有する半導体装置
CN112416178B (zh) 触控模组及触控显示屏
CN111326540B (zh) 一种显示面板、显示面板的制备方法及显示装置
US4633212A (en) Electrical strain gauge
JPH01150383A (ja) パターン配線用電極体
JPH01150390A (ja) 立体パターン配線構造およびその製造方法
CN103025057A (zh) 布线基板及其制造方法
JPS636829Y2 (ja)
TWI317610B (en) Method of forming conductor wiring pattern
JP4219876B2 (ja) 容量式湿度センサ及びその製造方法
CN107490337B (zh) 应变检测器及其制造方法
WO2022266811A1 (zh) 感压电路板及感压电路板的制作方法
CN114521065B (zh) 带隐埋电阻的印制板及其制备方法
CN210986579U (zh) 基板以及显示装置
KR20100093204A (ko) 정전용량 방식 터치패널
JP6883777B2 (ja) 半導体装置及び半導体装置の製造方法
JP2002231502A (ja) フィレットレス形チップ抵抗器及びその製造方法
JP2002107433A (ja) 磁気式センサーとその製造方法、およびエンコーダー
GB1369689A (en) Method of forming thin film circuitry
EP3729530A1 (en) Piezoelectric device with a sensor and method for measuring the behaviour of said piezoelectric device
CN108604634A (zh) 集成各向异性磁阻器件
TWI419033B (zh) Method for manufacturing two - layer circuit board structure for capacitive touch panel
JPH07249667A (ja) 多層配線における層間膜の膜厚測定方法