CN1306856C - 印制电路板的电镀方法 - Google Patents

印制电路板的电镀方法 Download PDF

Info

Publication number
CN1306856C
CN1306856C CNB031593828A CN03159382A CN1306856C CN 1306856 C CN1306856 C CN 1306856C CN B031593828 A CNB031593828 A CN B031593828A CN 03159382 A CN03159382 A CN 03159382A CN 1306856 C CN1306856 C CN 1306856C
Authority
CN
China
Prior art keywords
substrate
power supply
coupling part
dielectric substrate
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB031593828A
Other languages
English (en)
Other versions
CN1494369A (zh
Inventor
梁有皙
李圣揆
张容舜
金亨根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Electronics Inc
Original Assignee
LG Electronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Electronics Inc filed Critical LG Electronics Inc
Publication of CN1494369A publication Critical patent/CN1494369A/zh
Application granted granted Critical
Publication of CN1306856C publication Critical patent/CN1306856C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02—Electroplating of selected surface areas
    • C25D5/022—Electroplating of selected surface areas using masking means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/241—Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus
    • H05K3/242—Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus characterised by using temporary conductors on the printed circuit for electrically connecting areas which are to be electroplated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/243—Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/0959—Plated through-holes or plated blind vias filled with insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0502—Patterning and lithography
    • H05K2203/054—Continuous temporary metal layer over resist, e.g. for selective electroplating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1572—Processing both sides of a PCB by the same process; Providing a similar arrangement of components on both sides; Making interlayer connections from two sides
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/427—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates

Abstract

印制电路板的一种电镀方法，包括：提供衬底的第一步骤，所述衬底具有多个连接焊盘和连接到连接焊盘的电路图案；使用某些电路图案的第二步骤，在衬底表面上提供所述电路图案作为电源连接部分，并把电源连接部分连接到外部电源；用阻止电镀保护膜覆盖除了连接焊盘之外的衬底表面对它进行屏蔽的第三步骤；通过电源连接部分把电源提供给连接焊盘以及在连接焊盘上形成镀金层的第四步骤；以及使电源连接部分和外部电源断路的第五步骤。具有这种方法，可以得到印制电路板而无需用于镀金的电源线。

Description

印制电路板的电镀方法
技术领域
本发明涉及印制电路板，尤其涉及印制电路板的电镀方法，所述方法能够形成电镀层而无需用于在焊盘上镀金的电源线。
背景技术
图1是平面视图，示出根据传统技术的印制电路板的主要部分，而图2是截面图，示出根据传统技术的印制电路板的主要部分。
如在图1和2中所示，在一个衬底1上形成多层印制电路板1a和1b，当把它们分开时，完整地形成多块印制电路板1a和1b。
在传统印制电路板中，在基本材料8的表面上形成多个结合焊盘3以及多个球形焊盘4，在焊盘3上连接了要在电气上连接到半导体芯片的多根连接导线，在焊盘4上附有用于与其它印制电路板连接的焊料球。通过印制电路板中的单层或多层形成电路图案。结合焊盘3和球形焊盘4在电气上连接到电路图案。
结合焊盘3和球形焊盘4是镀金的，以提高与金导线和焊料球的结合强度。在印制电路板的表面上形成电源线5和多根引入导线，用于把电源提供给结合焊盘3和球形焊盘4，因此提供给焊盘3和4上的金镀层。
在基本材料8的表面中央形成具有某个宽度的长电源线5，使引入导线6从电源线5分支出来，并连接到结合焊盘3或球形焊盘4。因为许多电流在电源线5中流动，所以所形成的电源线5的宽度比引入导线6的宽度要宽。
在传统技术的印制电路板中，当从外部源把电源提供给电源线5时，通过多根引入导线6把电源提供给结合焊盘3和球形焊盘4，执行镀金。
当完成镀金过程时，执行把多块印制电路板分开的一个过程。即，通过使用划线器(router)沿划线切割线7切割而分开印制电路板1a和1b。
此时，因为划线切割线7比电源线5宽，所以当分开印制电路板1a和1b时，除去了电源线5，以致每个结合焊盘3和球形焊盘4断路，而且只保留引入导线6。
然而，根据传统的印制电路板电镀方法具有下列问题。
即，因为结合焊盘和球形焊盘4所连接的引入导线6保留在完成印制电路板1a和1b的表面，所以当安装印制电路板上使用的半导体芯片时，引入导线6导致对周围电路的干扰或增加功率损耗，而且作用如妨碍信号流的一个元件，结果使产品的性能降质。
如在图3中所示，为了解决问题，在执行结合焊盘3和球形焊盘4上的镀金之后，通过蚀刻方法除去引入导线。
然而，既然是这样，只在结合焊盘3和球形焊盘4的区域处正确地放置蚀刻保护膜是较困难的。还有，发送另一个问题，当除去引入导线时，所结合的蚀刻溶液渗透到结合焊盘3和球形焊盘4中，甚至除去了结合焊盘3和球形焊盘4。因此，为了避免这种问题，不完全除去引入导线6而保留残余的引入导线。
然而，即使在这种情况中，残余引入导线10的存在或多或少地引起上述相同的问题。
此外，在传统技术的印制电路板中，处理阻焊层较困难，因为在电路处理之后除去了引入导线。
发明内容
因此，本发明的目的是提供一种印制电路板的电镀方法，所述方法通过提供具有引入导线的印制电路板而能够减少功率损耗和提高产品的性能。
为了达到这些和其它优点，以及根据本发明的目的，如这里实施和广泛地描述的，所提供用于印制电路板的一种电镀方法，包括：用于印制电路板的一种电镀方法包括：提供衬底的第一步骤，所述衬底具有多个连接焊盘和连接到连接焊盘的电路图案；使用某些电路图案的第二步骤，在衬底表面上提供所述电路图案作为电源连接部分，并把电源连接部分连接到外部电源；用阻止电镀保护膜覆盖除了连接焊盘之外的衬底表面对其进行屏蔽的第三步骤；通过电源连接部分把电源提供给连接焊盘以及在连接焊盘上形成镀金层的第四步骤；以及使电源连接部分和外部电源断路的第五步骤。
在本发明的印制电路板电镀方法中，第二步骤包括：在衬底表面上涂覆光刻胶；除去一部分光刻胶使连接焊盘暴露，以及使某些电路图案暴露，以形成电源连接部分；以及在衬底的表面上涂覆电解质层，用于电源连接部分和外部电源之间的连接。
在本发明的印制电路板的电镀方法中，通过化学镀方法形成电解质层，电解质层具有0.3～0.7μm的厚度。
在本发明的印制电路板的电镀方法中，在第三步骤中，在有电解质层形成在其上的衬底表面涂覆阻止电镀保护膜，并且第五步骤包括：除去电解质层以及阻止电镀保护膜；以及在除去电解质层和阻止电镀保护层的衬底的表面上涂覆光刻胶，以覆盖电源连接部分使之与外部电源断路。
为了达到上述目的，还提供的一种印制电路板电镀方法包括：提供衬底的第一步骤，所述衬底的两面具有多个结合焊盘和球形焊盘以及连接到结合焊盘和球形焊盘的电路图案；使用某些电路图案的第二步骤，在衬底表面上提供所述电路图案作为第一和第二电源连接部分，并把第一电源连接部分连接到外部电源；用阻止电镀保护膜覆盖有球形焊盘形成在其上的衬底表面对其进行屏蔽的第三步骤；通过第一电源连接部分把电源提供给结合焊盘以在结合焊盘上形成镀金层的第四步骤；以及使第一电源连接部分和外部电源断路的第五步骤；把第二电源连接部分连接到外部电源和用阻止电镀保护膜覆盖有球形焊盘形成在其上的衬底表面对其进行屏蔽的第六步骤；通过第二电源连接部分把电源提供给球形焊盘以在球形焊盘上形成镀金层的第七步骤；以及使第二电源连接部分和外部电源断路的第八步骤。
在本发明的印制电路板电镀方法中，第五步骤包括：除去电解质层和阻止电镀保护膜；以及在除去电解质层和阻止电镀保护膜的衬底的表面上涂覆光刻胶，以覆盖第一电源连接部分使之与外部电源断路。
在本发明的印制电路板的电镀方法中，第六步骤包括：在形成结合焊盘以把它在电气上连接到第二电源连接部分的地方的衬底表面上形成电解质层；以及在电解质层的表面上涂覆阻止电镀保护膜。
在本发明的印制电路板的电镀方法中，第八步骤包括：除去阻止电镀保护膜和电解质层；以及用光刻胶覆盖第二电源连接部分，使第二电源连接部分与外部电源断路。
从下面结合附图的详细描述中，对本发明的上述的和其它的目的、特性、方面和优点将更为明了。
附图说明
包括以提供对本发明的进一步理解、以及结合在此和构成本说明书的一个部分的附图示出本发明的实施例，与说明书一起的作用是解释本发明的原理。在附图中：
图1是平面图，示出根据传统技术的印制电路板的一个例子；
图2是透视图，示出根据传统技术的印制电路板；
图3是平面图，示出根据传统技术的印制电路板的另一个例子；
图4A到4L示出一种方法的顺序的过程，所述方法用于制造根据本发明的较佳实施例的印制电路板的电路图案；以及
图5A到5E是平面图，顺序示出根据本发明的较佳实施例的印制电路板的电路图案制造过程。
具体实施方式
现在将详细出空本发明的较佳实施例，在附图中示出较佳实施例例子。
图4A到4L示出一种方法的顺序的过程，所述方法用于制造根据本发明的较佳实施例的印制电路板的电路图案。
现在将参考图4A到4L来描述本发明的印制电路板的电镀方法。
首先，准备衬底50。衬底50包括对至少一种或多种绝缘材料进行热压缩而形成的绝缘层52以及堆叠在绝缘层52内部的多个电路图案54。在绝缘层52的两个表面上形成金属层56，以及形成多个通孔58以在电气上连接电路图案54和金属层56(参考图4A)。
通过一般多层印制电路板的制造过程来制造衬底50，在所述多层印制电路板中，在通过复合绝缘板堆叠和热压缩的多层绝缘板上形成电路图案。
通过电镀过程在衬底50的表面上形成金属电镀层60。在金属层56的表面上以及通孔58的内壁上形成金属电镀层60。
在金属层56的表面上形成的金属电镀层60是用来形成电路图案54的，而在通孔58的内壁上形成的金属电镀层60是用来在接下来的过程(参考图4B)中在电气上连接电路图案的。
接着，选择地除去金属层56和金属电镀层60以形成电路图案62。即，通过一般的曝光/显影过程以及蚀刻过程在衬底50的两个表面上形成电路图案62，使用某些电路图案62作为在电气上连接到半导体芯片的结合焊盘64，而使用某些其它电路图案作为在电气上连接到另外印制电路板的球形焊盘66。一般，使球形焊盘66形成在形成结合焊盘65的一面的相对面上。
把结合焊盘(bonding pad)64连接到用于与安装在印制电路板上的半导体芯片在电气上连接的金导线，以及在电气上连接到通过连接图案68在通孔58处形成的电路图案62。
把焊料球附加到球形焊盘66，用于与不同的印制电路板连接，并且通过连接图案68把球形焊盘66在电气上连接到在通孔58处形成的电路图案62。
在电路图案62之后，在衬底50的表面上形成结合焊盘64和球形焊盘66，在衬底50的表面上涂覆光刻胶70。光刻胶70是保护电路图案62的，并且不涂覆在构成结合焊盘64和球形焊盘66的连接焊盘64和66处。
即，在衬底50的整个表面上涂覆光刻胶70之后，通过另外的过程除去在连接焊盘64和66部分处的光刻胶70，以暴露连接焊盘64和66。
形成第一和第二电源连接部分72和74，用作为把电源提供给连接焊盘64和66的路径。
通过除去一部分光刻胶70使一部分电路图案62暴露(expose)而形成第一和第二电源连接部分72和74。即，使所形成的连接到通孔58的一部分电路图案62暴露(参考图4D)。
现在将描述在连接焊盘64和66处形成镀金层的过程。
首先，在衬底50的两个表面上形成电解质层76和78，以把第一和第二电源连接部分72和74连接到外部电源。
电解质层76和78是铜构成的，并通过化学镀方法或喷射而形成(参考图4E和5A)。通过化学镀方法形成电解质层76和78还使电解质层76在光刻胶70的表面上形成得较好。
电解质层76和78是通过化学镀方法的镀铜，另外，为了得到所要求的厚度，电解质层76和78是通过电解铜电镀方法的镀铜。
最好，形成尽可能薄的电解质层76和78，使得在接下来的过程中容易除去。例如，最好，电解质层76和78具有0.3μm～0.7μm的厚度。
然后，在形成结合焊盘64的一面的相对面上用阻止电镀保护膜80执行屏蔽过程(参考图4F)。
此后，通过蚀刻方法等除去形成结合焊盘64的表面上的电解质层76(参考图4G和5B)。此时，因为已经在形成球形焊盘66的表面(即，结合焊盘64的相对面)上涂覆了阻止电镀保护膜80，所以不除去电解质层78。
除了上述方法之外，可以只在形成球形焊盘66的表面上形成电解质层78，而在形成结合焊盘64的表面上不形成电解质层76。
在这个状态中，当从外部通过第一电源连接部分72提供电源(P)时，通过电解质层78、形成在通孔58处的电路图案62和连接焊盘68把电源提供给结合焊盘64。
然后，在结合焊盘64的表面上形成镀金层82(参考图4H)。在图4中示出的箭头表示电源路径，电路图案62是在通孔58的表面上的环形形状中形成的，并且在电气上连接到第一电源连接部分72和结合焊盘64。
在结合焊盘64处完全形成镀金层82之后，除去在提供球形焊盘66的表面上形成的阻止电镀保护膜80和电解质层78。然后，用光刻胶70涂覆第一电源连接部分72，使它断路(参考图4I、5C和5D)。
在结合焊盘64上形成镀金层82之后，在球形焊盘66上形成镀金层92。
首先，在完成上述过程的衬底50的两个表面上形成电解质层86和88。然后，在电气上连接第二电源连接部分74和电解质层88。
接着，在提供结合焊盘64的一面上形成的电解质层88的表面上涂覆阻止电镀保护膜90。
然后，通过蚀刻方法等除去在提供球形焊盘66的表面上涂覆的电解质层86(参考图4J)。
在这个状态中，通过第二电源连接部分74把外部电源(P)施加到球形焊盘66，以在球形焊盘66处形成镀金层92(参考图4K和5E)。
把外部电源(P)提供给电解质层88，并通过连接到电解质层88和形成在通孔58和连接焊盘68处的电路图案62的第二电源连接部分74施加到球形焊盘66。
在球形焊盘66处形成镀金层92之后，除去阻止电镀保护膜90和电解质层88，并用光刻胶70覆盖第二电源连接部分74，以致可以断路第二电源连接部分74。
描述至此，通过上述过程制造的印制电路板的电路图案的制造方法具有下列优点。
即，因为使用某些电路图案作为电源连接部分以及在衬底表面上形成电解质层，以通过电源连接部分把外部电源传送到连接焊盘，所以不需要电源的引入导线，因此，可以减少电源损耗以及可以提高产品的性能。
本发明可以在数种形式中实施而不偏离本发明的精神或本质的特征，还应该理解，上述说明的任何细节并不限制上述实施例，除非另行指出，而是应该广义地解释为在所附的权利要求书定义的本发明的精神和范围内，因此，指定所附的权利要求书包含所有落在权利要求书的边界和范围内或这种边界和范围的等效物内的改变和修改。

Claims (5)

1.一种印制电路板的电镀方法，其特征在于，它包括：
提供衬底的第一步骤，所述衬底具有多个连接焊盘和连接到所述连接焊盘的电路图案；
将在所述衬底表面上提供的某些电路图案用作电源连接部分并把所述电源连接部分连接到外部电源的第二步骤；
用阻止电镀保护膜覆盖除了所述连接焊盘之外的衬底表面的第三步骤；
通过所述电源连接部分把电源提供给所述连接焊盘并且在所述连接焊盘上形成镀金层的第四步骤；以及
使所述电源连接部分和所述外部电源断路的第五步骤；
其中，所述第二步骤包括下列步骤：
在所述衬底表面上涂覆光刻胶；
除去一部分光刻胶使连接焊盘暴露，并且使所述某些电路图案暴露以形成电源连接部分；以及
在所述衬底的表面上涂覆电解质层，用于连接电源连接部分和外部电源；
其中，通过形成的电解质层上另外执行电解电镀方法而形成具有所要求的厚度的所述电解质层。
2.如权利要求1所述的方法，其特征在于，通过无电极电镀方法形成所述电解质层。
3.如权利要求1所述的方法，其特征在于，所述电解质层具有0.3～0.7μm的厚度。
4.如权利要求1所述的方法，其特征在于，在第二步骤中，把阻止电镀保护膜涂覆在有电解质层形成在其上的衬底表面上。
5.如权利要求1所述的方法，其特征在于，所述第五步骤包括：
除去所述电解质层和阻止电镀保护膜；并且在除去电解质层和阻止电镀保护膜的衬底表面上涂覆光刻胶，以覆盖电源连接部分使之与外部电源断路。
CNB031593828A 2002-09-14 2003-09-11 印制电路板的电镀方法 Expired - Fee Related CN1306856C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020020055977 2002-09-14
KR1020020055977A KR20040024381A (ko) 2002-09-14 2002-09-14 인쇄회로기판의 도금방법
KR10-2002-0055977 2002-09-14

Publications (2)

Publication Number Publication Date
CN1494369A CN1494369A (zh) 2004-05-05
CN1306856C true CN1306856C (zh) 2007-03-21

Family

ID=31987440

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB031593828A Expired - Fee Related CN1306856C (zh) 2002-09-14 2003-09-11 印制电路板的电镀方法

Country Status (3)

Country Link
US (1) US20040050708A1 (zh)
KR (1) KR20040024381A (zh)
CN (1) CN1306856C (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1310297C (zh) * 2004-06-22 2007-04-11 威盛电子股份有限公司 无电镀条的封装基板及其制作方法
KR100641851B1 (ko) * 2004-10-25 2006-11-03 엘지전자 주식회사 인쇄회로기판의 제조방법
CN100455161C (zh) * 2004-12-07 2009-01-21 鸿富锦精密工业（深圳）有限公司 一种印刷电路板设计方法及印刷电路板
US20070111491A1 (en) * 2005-11-13 2007-05-17 Hsu Jun C Process for electroplating metal layer without plating lines after the solder mask process
CN101437357B (zh) * 2007-11-14 2010-07-14 英业达股份有限公司 印刷电路板的焊垫结构及其形成方法
CN102268718B (zh) * 2011-07-13 2013-07-10 番禺得意精密电子工业有限公司 输入设备、电镀装置及利用该电镀装置进行电镀的方法
CN103046031B (zh) * 2012-12-11 2014-08-13 胜宏科技（惠州）股份有限公司 一种线路板电镀金方法
CN114883252B (zh) * 2022-05-26 2024-02-23 业成光电（深圳）有限公司 基板电镀方法、基板、显示面板、显示装置及电子设备

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0335594A (ja) * 1989-07-03 1991-02-15 Matsushita Electric Works Ltd 多層プリント配線板の加工方法
JPH04110491A (ja) * 1990-08-31 1992-04-10 Sony Corp 配線基板
JP2001110939A (ja) * 1999-10-12 2001-04-20 Nippon Circuit Kogyo Kk 半導体パッケージ用基板とその製造方法
JP2002158423A (ja) * 2000-11-21 2002-05-31 Oki Electric Ind Co Ltd プリント配線板の構造および電解メッキ処理方法
JP2002232154A (ja) * 2001-02-07 2002-08-16 Mitsumi Electric Co Ltd 金めっき基板のめっき用引出し線配線方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5567295A (en) * 1994-01-11 1996-10-22 Dell Usa L.P. Method and apparatus for making staggered blade edge connectors
US6268016B1 (en) * 1996-06-28 2001-07-31 International Business Machines Corporation Manufacturing computer systems with fine line circuitized substrates
GB2321908B (en) * 1996-08-09 2000-08-30 Matsushita Electric Works Ltd Process of plating on isolated conductor circuit
USRE40947E1 (en) * 1997-10-14 2009-10-27 Ibiden Co., Ltd. Multilayer printed wiring board and its manufacturing method, and resin composition for filling through-hole

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0335594A (ja) * 1989-07-03 1991-02-15 Matsushita Electric Works Ltd 多層プリント配線板の加工方法
JPH04110491A (ja) * 1990-08-31 1992-04-10 Sony Corp 配線基板
JP2001110939A (ja) * 1999-10-12 2001-04-20 Nippon Circuit Kogyo Kk 半導体パッケージ用基板とその製造方法
JP2002158423A (ja) * 2000-11-21 2002-05-31 Oki Electric Ind Co Ltd プリント配線板の構造および電解メッキ処理方法
JP2002232154A (ja) * 2001-02-07 2002-08-16 Mitsumi Electric Co Ltd 金めっき基板のめっき用引出し線配線方法

Also Published As

Publication number Publication date
KR20040024381A (ko) 2004-03-20
CN1494369A (zh) 2004-05-05
US20040050708A1 (en) 2004-03-18

Similar Documents

Publication Publication Date Title
US10103076B2 (en) Semiconductor package including a semiconductor die having redistributed pads
CN1197136C (zh) 引线框架和引线框架的制造方法
KR100395862B1 (ko) 플립 칩형 반도체 장치 및 플립 칩형 반도체 장치 제조 방법
US6930257B1 (en) Integrated circuit substrate having laminated laser-embedded circuit layers
CN1873935B (zh) 配线基板的制造方法及半导体器件的制造方法
CN1525544A (zh) 利用无引线电镀工艺制造的封装基片及其制造方法
KR100499003B1 (ko) 도금 인입선을 사용하지 않는 패키지 기판 및 그 제조 방법
CN1812084A (zh) 半导体封装和引导框架
CN1797758A (zh) 具有半－刻蚀键合焊盘和切割电镀线的bga封装及其制造方法
CN1949467A (zh) 无芯基板及其制造方法
KR20040061257A (ko) 도금 인입선을 사용하지 않는 패키지 기판 및 그 제조 방법
US20120138337A1 (en) Printed circuit board and method of manufacturing the same
CN1905141A (zh) 半导体装置及其制造方法
CN1645990A (zh) 电路基板制造方法
KR20060046149A (ko) 회로 장치 및 그 제조 방법
US9907164B2 (en) Printed circuit board and method for manufacturing the same
US8826531B1 (en) Method for making an integrated circuit substrate having laminated laser-embedded circuit layers
CN1575111A (zh) 用于安装半导体器件的印刷线路板
CN1306856C (zh) 印制电路板的电镀方法
CN1433571A (zh) 半导体器件,用于在半导体上制造电路的金属叠层板和制造电路的方法
CN1976556A (zh) 配线电路基板
CN1509134A (zh) 电路装置、电路模块及电路装置的制造方法
JP2010135860A (ja) 印刷回路基板製造方法
CN100352319C (zh) 由树脂制成的带有插脚的电路板
CN1725462A (zh) 半导体器件及半导体器件的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070321