CN1717152A - 电路基板的制造方法 - Google Patents
电路基板的制造方法 Download PDFInfo
- Publication number
- CN1717152A CN1717152A CN 200510081849 CN200510081849A CN1717152A CN 1717152 A CN1717152 A CN 1717152A CN 200510081849 CN200510081849 CN 200510081849 CN 200510081849 A CN200510081849 A CN 200510081849A CN 1717152 A CN1717152 A CN 1717152A
- Authority
- CN
- China
- Prior art keywords
- hole
- resin bed
- conductive layer
- layer
- fissility
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Manufacturing Of Printed Circuit Boards (AREA)
Abstract
不经化学镀工序和研磨工序制造窄距电路即弯曲性优越的印刷电路基板。本发明的印刷电路基板的制造方法包括以下工序：在绝缘层(1)两面设有导电层(2)的基板上，形成可抗电镀处理与导电化处理的剥离性树脂层(3)，并在所述剥离性树脂层(3)上形成可抗导电化处理的剥离性树脂层(4)，在互相连接所述各层的部分形成孔，对包含所述孔的所述基板的整个面进行电镀的导电化处理，除去所述剥离性树脂层(4)，然后进行电解铜镀处理，除去所述剥离性树脂层(3)使所述导电层露出，在所述导电层形成电路；另外提供在预先形成电路的基板上实施上述工序并省略最后电路形成的制造方法。
Description
技术领域
本发明涉及印刷电路基板的制造方法，特别是涉及具有适合反复弯曲用的高密度电路的印刷电路基板的制造方法。
背景技术
在制造绝缘层的两面设有导电层的印刷电路基板时，采用(a)图7和图8所示的方法，(b)图9和图10所示的方法，以及(c)图11至图13所示的方法。
其中方法(a)：准备如图7(1)所示的在绝缘层1两面设有导电层2的基板，如图7(2)所示，在基板的层间连接部设置贯通孔(或非贯通孔)5，如图7(3)所示，对包括孔的壁部的整个基板形成导电化膜6，如图8(4)所示，在设置抗镀剂层8后，如图8(5)所示，对整个基板设置通孔镀敷层7并进行层间连接，然后，如图8(6)所示，形成电路图案。该方法(a)中，图案形成部有导电层、导电化膜、通孔镀敷层等三层。
接着，方法(b)是制造其弯曲性比方法(a)更优异的制品的方法。在图7(1)至图7(3)相同的图9(1)至(3)所示的工序后，实施掩蔽8，使通孔镀敷层7仅敷到图10(4)所示的孔的周边，如图10(5)所示，在设置通孔镀敷层7后，如图10(6)所示，除去抗镀剂层8，得到电路图案。该方法(b)中，电路图案的形成部由导电层2、导电化膜6的两层组成，比方法(a)少1层，而且导电层2可不用电解材料而用轧材来提高弯曲性。
而且，在日本特开1996-186373号公报记载的方法中，在图7(1)至(3)相同的图11(1)至(3)的工序之后，如图12(4)所示，设置化学镀层9，接着如图12(5)所示，用研磨去除附着在抗镀剂层8上的化学镀层，如图12(6)所示，仅在孔内设置电解铜镀层7，如图13(7)所示，除去抗镀剂层8，如图13(8)所示，进行电路形成。该方法中，通孔镀敷不在图案形成部形成，因此可抑制图案完成尺寸的偏差，其弯曲性优异。
发明内容
但是，上述(a)至(c)的各方法存在以下的不良情况。
首先(a)方法中，在图案形成部设有导电层2、导电化膜6和通孔镀敷层7等3层，难以取得蚀刻的均一性，且难以形成最近要求的窄距电路。而且在图案形成部也设置通孔镀敷层7，为获得均一的蚀刻，有必要将基层的导电层2也设成电解材料，难以提高弯曲性。
在下个(b)的方法中，图案形成部由导电层2和导电化膜6的2层构成，采用其弯曲性优于电解材料的轧材来提高弯曲性，但层间连接孔的周围表层覆盖通孔镀层，造成与其以外的部分的台阶，不适合形成窄距电路。
而且，在(c)的方法中，由于化学镀不易在轧辊材料上处理，短期生产上有界限。而且，可预见因对表面的化学镀层进行研磨而产生的研磨粉成为异物，难以提高成品率。
本发明的目的在于不经化学镀工序和研磨工序制造窄距电路即弯曲性优越的印刷电路基板。
为达成上述目的，本发明提供一种印刷电路基板的制造方法，该方法包括以下工序：
在绝缘层的两面设有导电层的基板中的所述导电层上，形成可抗电镀处理与导电化处理的第一剥离性树脂层的工序；在所述第一剥离性树脂层上形成可抗导电化处理的第二剥离性树脂层的工序；在互相连接所述各层的部分形成贯通孔或非贯通孔的工序；对包含所述贯通孔或非贯通孔的所述基板的整个面实施导电化处理的工序；除去所述第二剥离性树脂层的工序；对所述基板进行电解铜镀处理的工序；除去所述第一剥离性树脂层使所述导电层露出的工序；以及在所述导电层形成电路的工序。
本发明还提供一种印刷电路基板的制造方法，该方法包括以下工序：
在绝缘层的两面分别设有形成电路的导电层的基板上，形成可抗电镀处理与导电化处理的第一剥离性树脂层的工序；在所述第一剥离性树脂层上形成可抗导电化处理的第二剥离性树脂层的工序；在互相连接所述各层的部分形成贯通孔或非贯通孔的工序；对包含所述贯通孔或非贯通孔的所述基板的整个面实施导电化处理的工序；除去所述第二剥离性树脂层的工序；对所述基板进行电解铜镀处理的工序；以及除去所述第一剥离性树脂层使所述导电层露出的工序。
本发明如上所述，在两面设有导电层的电路基板上形成可抗电镀处理和导电化处理的第一剥离性树脂层以及可抗导电化处理的第二剥离性树脂层，并形成层间连接用孔，并对整个面进行导电化处理后除去第二和第一剥离性树脂层，由此，在不经过化学镀工序和研磨工序的情况下可制造窄距电路即弯曲性优越的印刷电路基板。这里，电路形成在一系列的处理前或后进行。
附图说明
图1中(1)至(3)是表示本发明实施例1的工序中的最初部分的工序图。
图2中(4)至(6)是表示接着图1的工序的部分的工序图。
图3中(7)和(8)是表示接着图2的工序的最后部分的工序图。
图4中(1)至(3)是表示本发明实施例2的工序中的最初部分的工序图。
图5中(4)和(5)是表示接着图4的工序的部分的工序图。
图6中(6)和(7)是表示接着图5的工序的最后部分的工序图。
图7中(1)至(3)是表示传统的进行了第一层间连接的电路基板的制造工序中的最初部分的工序图。
图8中(4)和(5)是表示传统的进行了第一层间连接的电路基板的制造工序中的接着图7的部分的工序图。
图9中(1)至(3)是表示传统的进行了第二层间连接的电路基板的制造工序中的最初部分的工序图。
图10中(4)至(6)是表示传统的进行了第二层间连接的电路基板的制造工序中的接着图9的部分的工序图。
图11中(1)至(3)是表示传统的进行了第三层间连接的电路基板的制造工序中的最初部分的工序图。
图12中(4)至(6)是表示传统的进行了第三层间连接的电路基板的制造工序中的接着图11的部分的工序图。
图13中(7)和(8)是表示传统的进行了第三层间连接的电路基板的制造工序中的最后部分的工序图。
具体实施方式
以下，参照图1至图6说明本发明的实施例。
实施例1
图1至图3是表示本发明实施例1的工序图。
首先如图1(1)所示，准备在绝缘层1的图示上下两面设有导电层2的电路基板。如图1(2)所示，在该电路基板上粘贴其一面具有粘接性的聚酯带3作为可抗电镀处理与导电化处理的剥离性树脂层(第一剥离性树脂层)。接着，粘贴其一面具有粘接性的聚酯带4作为可抗导电化处理的剥离性树脂层(第二剥离性树脂层)。
其中，第一剥离性树脂层和第二剥离性树脂层，由于用于导电化处理的Pd-Sn胶态系导电化处理中用以进行Pd-Sn胶态赋予处理的活化剂浴和用以使置换的铜经歧化反应制成金属铜的酸活性浴为pH1，且用以进行Sn与铜的置换处理的促进剂浴大致pH12时温度为60℃，因而需要在pH1到pH12范围内的耐酸性和耐碱性，且还需要60℃的耐热性。
接着，如图1(3)所示，用钻孔器开孔5后，如图2(4)所示，对包含孔在内的整个电路基板进行导电化处理，即进行Pd-Sn胶态系导电化处理来形成导电化膜6。
在形成导电化膜6后，如图2(5)所示，除去聚酯带4的基础上，如图2(6)所示，用电镀处理形成电镀层7。从而，仅在孔5内形成电镀层7作为导电层。然后，将导电化膜6与聚酯带4一起除去，因此不需要研磨工序。
接着，如图3(7)所示，除去聚酯带3，如图3(8)所示，一旦电路形成，就形成层间连接的印刷电路基板。
实施例2
图4至图6是表示本发明的实施例2的工序图。
首先如图4(1)所示，与实施例1的不同点在于设于绝缘层1两面的导电层2分别形成有电路。在该电路基板上，如图4(2)所示，粘贴其一面具有粘接性的聚酯带3作为可抗电镀处理和导电化处理的剥离性树脂层(第一剥离性树脂层)。接着，粘贴其一面具有粘接性的聚酯带4作为可抗导电化处理的剥离性树脂层(第二剥离性树脂层)。
其中，第一剥离性树脂层和第二剥离性树脂层，由于用于导电化处理的PD-Sn胶态系导电化处理中的用以进行PD-Sn胶态赋予处理的酸活性浴为pH1，且温度为60℃，因而具有pH1到pH12范围内的耐酸性和耐碱性，且具有60℃的耐热性。
接着，如图4(3)所示，用钻孔器开孔5后，如图5(4)所示，对包含孔在内的整个电路基板进行导电化处理，即进行Pd-Sn胶态系导电化处理来形成导电化膜6。
在形成导电化膜6后，如图5(5)所示，除去聚酯带4的基础上，如图5(6)所示，用电镀处理形成电镀层7。由此，仅在孔5内形成电镀层7作为导电层。然后，将导电化膜6与聚酯带4一起除去，因此不需要研磨工序。
接着，如图6(7)所示，除去聚酯带3，则如图6(8)所示，呈现预先形成的电路，形成层间连接的印刷电路基板。
Claims (4)
1.一种印刷电路基板的制造方法，包括以下工序：
在绝缘层的两面设有导电层的基板中的所述导电层上，形成可抗电镀处理与导电化处理的第一剥离性树脂层的工序；
在所述第一剥离性树脂层上形成可抗导电化处理的第二剥离性树脂层的工序；
在互相连接所述各层的部分形成贯通孔或非贯通孔的工序；
对包含所述贯通孔或非贯通孔的所述基板的整个面实施导电化处理的工序；
除去所述第二剥离性树脂层的工序；
对所述基板进行电解铜镀处理的工序；
除去所述第一剥离性树脂层使所述导电层露出的工序；以及
在所述导电层形成电路的工序。
2.如权利要求1所述的印刷电路基板的制造方法，其特征在于：所述第一和第二剥离性树脂层由pH1至pH12范围内具有耐酸性与耐碱性且具有60℃的耐热性的树脂构成，例如由其一面具有粘接性的聚乙烯、聚酯、聚苯乙烯、聚丙烯等构成。
3.一种印刷电路基板的制造方法，包括以下工序：
在绝缘层的两面分别设有形成电路的导电层的基板上，形成可抗电镀处理与导电化处理的第一剥离性树脂层的工序；
在所述第一剥离性树脂层上形成可抗导电化处理的第二剥离性树脂层的工序；
在互相连接所述各层的部分形成贯通孔或非贯通孔的工序；
对包含所述贯通孔或非贯通孔的所述基板的整个面实施导电化处理的工序；
除去所述第二剥离性树脂层的工序；
对所述基板进行电解铜镀处理的工序；以及
除去所述第一剥离性树脂层使所述导电层露出的工序。
4.如权利要求3所述的印刷电路基板的制造方法，其特征在于：所述第一和第二剥离性树脂层由pH1至pH12范围内具有耐酸性与耐碱性且具有60℃的耐热性的树脂构成，例如由其一面具有粘接性的聚乙烯、聚酯、聚苯乙烯、聚丙烯等构成。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP191088/04 | 2004-06-29 | ||
| JP2004191088A JP2006013301A (ja) | 2004-06-29 | 2004-06-29 | 回路基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN1717152A true CN1717152A (zh) | 2006-01-04 |
Family
ID=35780152
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 200510081849 Pending CN1717152A (zh) | 2004-06-29 | 2005-06-29 | 电路基板的制造方法 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP2006013301A (zh) |
| CN (1) | CN1717152A (zh) |
| TW (1) | TW200607425A (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110113866A (zh) * | 2019-05-27 | 2019-08-09 | 深圳市三德冠精密电路科技有限公司 | 一种防止柔性电路板十字Mark变形的保护方法 |
| CN110536566A (zh) * | 2019-08-29 | 2019-12-03 | 江苏上达电子有限公司 | 一种柔性双面板的成孔方法 |
| CN111246686A (zh) * | 2018-11-28 | 2020-06-05 | 先丰通讯股份有限公司 | 电路板的电镀方法及其所制成的电路板 |
| CN111839503A (zh) * | 2020-06-29 | 2020-10-30 | 华中科技大学 | 一种表皮贴附式心电加速度检测系统及其制备方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006269638A (ja) * | 2005-03-23 | 2006-10-05 | Sumitomo Bakelite Co Ltd | 回路基板の製造方法、回路基板およびプリント回路基板 |
-
2004
- 2004-06-29 JP JP2004191088A patent/JP2006013301A/ja active Pending
-
2005
- 2005-05-19 TW TW094116353A patent/TW200607425A/zh unknown
- 2005-06-29 CN CN 200510081849 patent/CN1717152A/zh active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111246686A (zh) * | 2018-11-28 | 2020-06-05 | 先丰通讯股份有限公司 | 电路板的电镀方法及其所制成的电路板 |
| CN111246686B (zh) * | 2018-11-28 | 2021-07-02 | 先丰通讯股份有限公司 | 电路板的电镀方法及其所制成的电路板 |
| US11129283B2 (en) | 2018-11-28 | 2021-09-21 | Boardtek Electronics Corporation | Method of electroplating a circuit board |
| CN110113866A (zh) * | 2019-05-27 | 2019-08-09 | 深圳市三德冠精密电路科技有限公司 | 一种防止柔性电路板十字Mark变形的保护方法 |
| CN110536566A (zh) * | 2019-08-29 | 2019-12-03 | 江苏上达电子有限公司 | 一种柔性双面板的成孔方法 |
| CN110536566B (zh) * | 2019-08-29 | 2021-04-02 | 江苏上达电子有限公司 | 一种柔性双面板的成孔方法 |
| CN111839503A (zh) * | 2020-06-29 | 2020-10-30 | 华中科技大学 | 一种表皮贴附式心电加速度检测系统及其制备方法 |
| CN111839503B (zh) * | 2020-06-29 | 2024-08-09 | 华中科技大学 | 一种表皮贴附式心电加速度检测系统及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW200607425A (en) | 2006-02-16 |
| JP2006013301A (ja) | 2006-01-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8261437B2 (en) | Method for manufacturing a circuit board | |
| CN1829413A (zh) | 布线电路基板 | |
| KR100834515B1 (ko) | 금속 나노입자 에어로졸을 이용한 포토레지스트 적층기판의형성방법, 절연기판의 도금방법, 회로기판의 금속층의표면처리방법 및 적층 세라믹 콘덴서의 제조방법 | |
| CN1694604A (zh) | 布线电路板及其制造方法 | |
| JP5247252B2 (ja) | プリント配線板製造用の埋設銅めっき方法及びその埋設銅めっき方法を用いて得られるプリント配線板 | |
| CN1968565A (zh) | 高密度印刷电路板及其制造方法 | |
| CN1784121A (zh) | 制造具有薄核心层的印刷电路板的方法 | |
| KR101057878B1 (ko) | 프린트 배선 기판 및 그 제조 방법 | |
| CN1278399C (zh) | 其上结合有薄膜电容器的多层布线基板的制造工艺 | |
| CN1805653A (zh) | 配线电路基板及其制造方法 | |
| CN1798485A (zh) | 多层印刷电路板及其制造方法 | |
| CN1905141A (zh) | 半导体装置及其制造方法 | |
| CN1891018A (zh) | 印刷电路板、其制造方法以及电路装置 | |
| CN1717161A (zh) | 配线电路基板及配线电路基板的制造方法 | |
| CN1234262C (zh) | 用于印刷电路板的包层板 | |
| CN102215640B (zh) | 电路板制作方法 | |
| CN1717152A (zh) | 电路基板的制造方法 | |
| CN1976556A (zh) | 配线电路基板 | |
| CN1993021A (zh) | 用于制造配线基板的方法 | |
| KR102504252B1 (ko) | 연성동박적층필름, 그 제조방법, 및 그것을 이용한 연성인쇄회로기판의 제조방법 | |
| CN1221158C (zh) | 双面配线基板的制造方法 | |
| CN1689382A (zh) | 多层印刷电路板及其制造方法 | |
| JP2009252952A (ja) | 銅充填めっき方法及びその方法で製造されたプリント配線基板 | |
| CN1173616C (zh) | 制作多层接线板的方法 | |
| CN1454043A (zh) | 激光直烧式的多层电路板制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |