CN1717161A - 配线电路基板及配线电路基板的制造方法 - Google Patents

配线电路基板及配线电路基板的制造方法 Download PDF

Info

Publication number
CN1717161A
CN1717161A CNA2005100824089A CN200510082408A CN1717161A CN 1717161 A CN1717161 A CN 1717161A CN A2005100824089 A CNA2005100824089 A CN A2005100824089A CN 200510082408 A CN200510082408 A CN 200510082408A CN 1717161 A CN1717161 A CN 1717161A
Authority
CN
China
Prior art keywords
mentioned
copper film
circuit board
film
conductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005100824089A
Other languages
English (en)
Other versions
CN100593964C (zh
Inventor
中村圭
大和岳史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Publication of CN1717161A publication Critical patent/CN1717161A/zh
Application granted granted Critical
Publication of CN100593964C publication Critical patent/CN100593964C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/388—Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0393—Flexible materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/056—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1105—Heating or thermal processing not related to soldering, firing, curing or laminating, e.g. for shaping the substrate or during finish plating

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Transmitters (AREA)

Abstract

首先准备由绝缘体薄膜等形成的绝缘层。其次，在绝缘层上依次形成金属薄膜及铜薄膜。接着，在铜薄膜上例如通过干膜等的层压、曝光、显像等处理，形成与后道工序所形成的导体图案相反的图案的电镀保护层。然后，在铜薄膜的未形成电镀保护层的表面上，用电解硫酸铜电镀液通过电镀由铜形成导体图案。接着，通过剥离等手段除去电镀保护层。然后，对铜薄膜实施热处理。这种情况下，在200℃以上300℃以下的温度下保持1小时。随后，通过化学浸蚀除去导体图案下的区域以外的铜薄膜及金属薄膜。

Description

配线电路基板及配线电路基板的制造方法
技术领域
本发明涉及配线电路基板及其制造方法。
背景技术
挠性配线电路基板等配线电路基板广泛地被应用于各种电气设备及电子设备，例如，在聚酰亚胺等绝缘层的单面或双面形成了具有规定图案的铜箔等导体层的基板。
以往，作为在挠性配线电路基板等配线电路基板上形成具有规定图案的导体层的方法，已知的有半加和(semi-additive)法、金属面腐蚀(substractive)法及全加和(full-additive)法(例如，参照日本专利特开2002-176259号公报)。
在此，参考附图对上述半加和法加以说明。
图4所示的是利用半加和法制造配线电路基板的方法之一的模拟工序截面图。
在半加和法中，例如首先如图4(a)所示，准备由树脂薄膜形成的绝缘层11。
然后，如图4(b)所示，在绝缘层11上通过喷溅或非电解镀层的方法形成导电性薄膜12。
接着，如图4(c)所示，在导电性薄膜12上使用干膜保护层等，形成和后道工序中所形成的导体层的规定图案相反的图案的电镀保护层13。
然后，如图4(d)所示，在导电性薄膜12的未形成电镀保护层13的表面上通过电镀形成导体层14。
接着，如图4(e)所示，通过剥离等手段除去电镀保护层13，再如图4(f)所示，除了导体层14以下的部分以外用化学浸蚀等方法除去导电性薄膜12。这样就在绝缘层11上形成了具有规定图案的导体层14。
但是，以往的配线电路基板的形成方法的上述图4(f)所示的工序中，在除了导体层14以下的部分以外通过化学浸蚀等方法除去导电性薄膜12的过程中，会在导体层14以下的导电性薄膜上发生侧面蚀刻的现象。有关此侧面蚀刻，参照下图进行说明。
图5是图4(f)中的区域B的扩大图。在通过化学浸蚀等除去导电性薄膜12时，如图5所示，导体层14以下的导电性薄膜12也被浸蚀，导电性薄膜12的两侧呈被剜去状。其结果是，导致导体层14对导电性薄膜12的粘附性降低。在粘附性明显低时，有时会产生导体层14剥离的现象。
发明内容
本发明的目的是提供可提高导体层的粘附性的配线电路基板及其制造方法。
本发明的配线电路基板依次具备绝缘层、铜薄膜和导体层，其导体层及铜薄膜具有规定的图案，铜薄膜具有与绝缘层连接的第1面和与导体层连接的第2面，并含有从第1面至第2面的尺寸的结晶粒子。
在此配线电路基板中，绝缘层上按顺序形成着具有规定图案的铜薄膜及导体层，由于铜薄膜含有从与绝缘层连接的第1面至与导体层连接的第2面的尺寸的结晶粒子，所以在除去导体层以外的区域的铜薄膜时，能抑制或防止导体层下的铜薄膜的侧面蚀刻。因此，能充分确保铜薄膜对绝缘层的粘附面积，提高粘附性。
铜薄膜以具有50nm以上300nm以下的厚度为好。这样，导体层对铜薄膜的粘附性更好。
导体层也可以含有铜。这样导体层对铜薄膜的粘附性更好。
配线电路基板在绝缘层与铜薄膜之间还可以具备金属薄膜。这样能充分确保铜薄膜对金属薄膜的粘附面积，提高粘附性。
金属薄膜还可以含有铬及镍的至少一种。这样绝缘层与铜薄膜的粘附性更好。
金属薄膜以具有5nm以上50nm以下的厚度为好。这样绝缘层与铜薄膜的粘附性更好。
绝缘层还可以具有挠性基板。挠性基板具有柔软性，因此能提高配线电路基板的弯曲性。
本发明的配线电路基板的制造方法是通过半加和法制造配线电路基板的方法，该方法包括在绝缘层上形成铜薄膜的工序；在铜薄膜上形成具有规定图案的导体层的工序；除去导体层以外的区域的铜薄膜工序；在形成铜薄膜的工序后及形成导体层的工序前或者形成导体层的工序后及除去铜薄膜的工序前，对铜薄膜实施热处理的工序。
在此配线电路基板的制造方法中，通过在形成铜薄膜的工序后及形成导体层的工序前或形成导体层的工序后及除去铜薄膜的工序前对铜薄膜实施热处理，使铜薄膜中所含的结晶粒子的尺寸变大。因此，在除去导体层以外的区域的铜薄膜时，能抑制或防止导体层下的铜薄膜的侧面蚀刻。这样能充分确保铜薄膜对绝缘层的粘附面积，提高粘附性。并且，在绝缘层与铜薄膜之间具有金属薄膜时，能确保铜薄膜对金属薄膜的粘附面积，提高粘附性。
铜薄膜的热处理温度可在200℃以上300℃以下。由此能使铜薄膜中所含的结晶粒子的尺寸变得足够大。
形成导体层的工序包括在铜薄膜上形成具有与规定图案相反的图案的保护层的工序，除保护层以外在铜薄膜上形成导体层的工序，以及导体层形成后除去保护层的工序。对铜薄膜实施的热处理工序也可以设置在形成铜薄膜的工序后及形成保护层的工序前或除去保护层的工序后及除去铜薄膜的工序前。
这种情况下，通过将对铜薄膜实施热处理的工序设置在形成铜薄膜的工序后及形成保护层的工序前或除去保护层的工序后及除去铜薄膜的工序前，能防止由于对铜薄膜的热处理而使保护层溶解。
该制造方法还可具备在绝缘层与铜薄膜之间形成金属薄膜的工序，这样，能充分确保铜薄膜对金属薄膜的粘附面积，提高粘附性。
形成金属薄膜的工序可以包括形成铬及镍的至少一种金属薄膜的工序。这样，绝缘层与铜薄膜的粘附性更好。
形成金属薄膜的工序可以包括形成具有5nm以上50nm以下的厚度的金属薄膜的工序。这样，绝缘层与铜薄膜的粘附性更好。
在绝缘层上形成铜薄膜的工序可以包括在作为绝缘层的挠性基板上形成铜薄膜的工序。挠性基板具有柔软性，因此能提高配线电路基板的弯曲性。
本发明中，由于铜薄膜含有从与绝缘层连接的第1面至与导体层连接的第2面的尺寸的结晶粒子，所以在除去导体层以外的区域的铜薄膜时，能抑制或防止导体层下的铜薄膜的侧面蚀刻。藉此能充分确保铜薄膜对绝缘层的粘附面积，提高粘附性。此外，当绝缘层与铜薄膜之间具有金属薄膜时，能充分确保铜薄膜对金属薄膜的粘附面积，提高粘附性。
附图说明
图1所示的是本发明的实施方式之一的配线电路基板的制造方法的模拟工序截面图。
图2所示的是本发明的实施方式之一的配线电路基板的制造方法的模拟工序截面图。
图3是图2(f)的A区域的扩大图。
图4为表示通过半加和法制造配线电路基板的方法之一的模拟工序截面图。
图5是图4(f)的B区域的扩大图。
具体实施方式
以下，参考附图对本实施方式中的配线电路基板及其制造方法进行说明。
首先，对本实施方式中的配线电路基板的制造方法加以说明。图1及图2所示的是本发明的实施方式之一的配线电路基板的制造方法的模拟工序截面图。
首先，如图1(a)所示，准备由绝缘体薄膜等形成的绝缘层1。绝缘体薄膜例如由聚酰亚胺或聚酯等形成。也可以通过在金属箔形成的基板上涂布树脂而形成绝缘层1。
然后，如图1(b)所示，在绝缘层1上依次形成金属薄膜2及铜薄膜3。金属薄膜2是为了提高绝缘层1与铜薄膜3的粘附性而设置的，在无特别必要的情况下可以不设置。金属薄膜2及铜薄膜3例如通过喷溅或非电解镀层等方法形成。
金属薄膜2例如由单层铬、单层镍、铬镍层叠膜或铬镍合金膜制得，含有铬和镍中的至少一种。金属薄膜2的厚度以在5nm以上50nm以下为好。这样铜薄膜3对绝缘层1的粘附性更好。
另外，铜薄膜3的厚度以在50nm以上300nm以下为好。这样后述的导体图案5对铜薄膜3的粘附性更好。
接着，如图1(c)所示，在铜薄膜上例如通过干膜等的层压、曝光及显像等处理，形成与后道工序所形成的导体图案5相反的图案的电镀保护层4。
然后，如图1(d)所示，在铜薄膜3的未形成电镀保护层4的表面上，例如通过用电解硫酸铜电镀液进行电镀而由铜形成导体图案5。作为导体图案5的材料可以使用铜以外的金属或合金。
接着，如图2(e)所示，通过剥离等手段除去电镀保护层4。然后，对铜薄膜3进行热处理。该热处理是将绝缘层1上所形成的铜薄膜3在200℃以上300℃以下的温度下保持约1小时。该保持时间以0.5小时以上2小时以下为好。这样，通过将保持时间设定在0.5小时以上，能够使结晶粒子的尺寸变得足够大，又由于将保持时间控制在2小时以下，所以能够防止无谓的能量消耗。
通过上述热处理，能够使铜薄膜3的结晶粒子的尺寸变大。例如，在本实施方式中，铜薄膜3的结晶粒子的尺寸约为40nm以上300nm以下。
接着，如图2(f)所示，例如使用硝酸过氧化氢水的混合液进行化学浸蚀除去导体图案5下的区域以外的铜薄膜3及金属薄膜2。
然后，如图2(g)所示，由规定图案的聚酰亚胺等形成保护绝缘膜6。这样，导体图案5上未被保护绝缘膜6所覆盖的部分(开口部)就形成为端子。
上述热处理可以在未形成电镀保护层的状态下进行。例如，上述热处理也可以在上述图1(b)所示的工序后及图1(c)所示的工序前进行。
这里，说明对上述铜薄膜3实施热处理产生的作用效果。
图3是图2(f)中的A区域的扩大图。如图3所示，通过对铜薄膜3实施热处理能使铜薄膜3所含的结晶粒子的尺寸增大。
即，本实施方式中，通过热处理使铜薄膜3含有从与绝缘层1连接的铜薄膜3的一面至与导体图案5连接的铜薄膜3的另一面的尺寸的结晶粒子21。也就是说，铜薄膜3中在厚度方向V上具有仅仅存在一个结晶粒子21的地方。因此，在除去导体图案5以外的区域的铜薄膜3时，能抑制或防止导体图案5以下的铜薄膜3的侧面蚀刻，并能充分确保铜薄膜3对绝缘层1的粘附面积，提高粘附性。当绝缘层1与铜薄膜3之间具有金属薄膜2时，能充分确保铜薄膜3对金属薄膜2的粘附面积，提高粘附性。
本实施方式中对作为绝缘层1的材质使用了聚酰亚胺或聚酯等的情况进行了说明，但并不局限于此，绝缘层1也可以使用其它任意的柔软性高的绝缘性塑料薄膜。例如，可以使用聚对苯二甲酸乙二醇酯薄膜、聚萘二甲酸乙二醇酯薄膜、聚醚腈薄膜、聚醚砜薄膜或聚氯乙烯薄膜等。
由于绝缘层1的材质需具有优良的耐热性、尺寸稳定性、电特性、机械特性、耐药性等性质，所以最好使用聚酰亚胺薄膜、聚对苯二甲酸乙二醇酯薄膜、聚萘二甲酸乙二醇酯薄膜。
(实施例)
以下，对本实施例的配线电路基板及其制造方法进行说明。由于本实施例的配线电路基板的制造方法以上述本实施方式中的配线电路基板的制造方法为基础，因此省略了对附图的说明。
首先，准备厚度为25μm的由聚酰亚胺绝缘体薄膜形成的绝缘层1。
其次，通过喷溅在绝缘层1上依次形成厚度为30nm的镍铬耐热合金的金属薄膜2及厚度为200nm的铜薄膜3。
接着，在铜薄膜3上例如通过干膜等的层压、曝光、显像等处理，形成与后道工序所形成的导体图案5相反的图案的电镀保护层4。
然后，在铜薄膜3的未形成电镀保护层4的表面上，通过用电解硫酸铜电镀液进行电镀而由铜形成厚度为8μm、宽度为15μm、间隔为15μm的导体图案5。
接着，通过剥离等手段除去电镀保护层4。其后，为了对铜薄膜3进行热处理，将铜薄膜3在250℃的温度下保持1小时。
接着，使用硝酸过氧化氢水的混合液通过化学浸蚀除去导体图案5下的区域以外的铜薄膜3及金属薄膜2。然后，由规定图案的聚酰亚胺等形成保护绝缘膜6。
通过扫描型电子显微镜(SEM)对以上制得的配线电路基板的截面进行观察。
其结果是，明确了铜薄膜3含有与其厚度200nm相同尺寸的结晶粒子，即，包含在厚度方向V上从与金属薄膜2连接的铜薄膜3的一面至与导体图案5连接的铜薄膜3的另一面的尺寸的结晶粒子。
此外，明确了导体图案5下的铜薄膜3没有发生侧面蚀刻的现象。
另外，为了确认导体图案5对铜薄膜3的粘附性，用胶粘带进行了剥离试验，确认导体图案5未被剥离，粘附性良好。
(比较例)
比较例的配线电路基板的制造方法与上述实施例的制造方法的不同点在于未进行铜薄膜的热处理。
配线电路基板制作完成后，与上述实施例相同，用SEM观察配线电路基板的截面。
其结果是，铜薄膜3所含有的结晶粒子的尺寸全部未满200nm，明确了在厚度方向V上从与金属薄膜2连接的铜薄膜3的一面至与导体图案5连接的铜薄膜3的另一面之间肯定有2个以上的结晶粒子存在。
并且，明确了导体图案5下的铜薄膜3发生了侧面蚀刻现象。
另外，为了确认导体图案5对铜薄膜3的粘附性，用胶粘带进行了剥离试验，确认了导体图案5被部分剥离，粘附性不佳。

Claims (14)

1.配线电路基板，其特征在于，依次具备绝缘层、铜薄膜和导体层，上述导体层及铜薄膜具有规定的图案，上述铜薄膜具有与上述绝缘层连接的第1面和与上述导体层连接的第2面，并含有从上述第1面至上述第2面的尺寸的结晶粒子。
2.如权利要求1所述的配线电路基板，其特征还在于，上述铜薄膜具有50nm以上300nm以下的厚度。
3.如权利要求1所述的配线电路基板，其特征还在于，上述导体层含有铜。
4.如权利要求1所述的配线电路基板，其特征还在于，上述绝缘层和上述铜薄膜之间还具有金属薄膜。
5.如权利要求4所述的配线电路基板，其特征还在于，上述金属薄膜含有铬及镍的至少一种。
6.如权利要求4所述的配线电路基板，其特征还在于，上述金属薄膜具有5nm以上50nm以下的厚度。
7.如权利要求1所述的配线电路基板，其特征还在于，上述绝缘层含有挠性基板。
8.配线电路基板的制造方法，它是通过半加和法制造配线电路基板的方法，其特征在于，包括在绝缘层上形成铜薄膜的工序；在上述铜薄膜上形成具有规定图案的导体层的工序；除去上述导体层以外的区域的上述铜薄膜的工序；在形成上述铜薄膜的工序后及形成上述导体层的工序前或者形成上述导体层的工序后及除去上述铜薄膜的工序前，对上述铜薄膜实施热处理的工序。
9.如权利要求8所述的配线电路基板的制造方法，其特征还在于，上述铜薄膜的热处理温度在200℃以上300℃以下。
10.如权利要求8所述的配线电路基板的制造方法，其特征还在于，上述形成导体层的工序包括在上述铜薄膜上形成具有与上述规定图案相反的图案的保护层的工序，除上述保护层的区域以外在上述铜薄膜上形成导体层的工序，以及形成上述导体层后除去上述保护层的工序；对上述铜薄膜实施热处理的工序被设置在形成上述铜薄膜的工序后及形成上述保护层的工序前或者除去上述保护层的工序后及除去上述铜薄膜的工序前。
11.如权利要求8所述的配线电路基板的制造方法，其特征还在于，还具备在上述绝缘层和上述铜薄膜之间形成金属薄膜的工序。
12.如权利要求11所述的配线电路基板的制造方法，其特征还在于，上述金属薄膜的形成工序包括形成铬及镍的至少一种作为上述金属薄膜的工序。
13.如权利要求11所述的配线电路基板的制造方法，其特征还在于，上述金属薄膜的形成工序包括形成具有5nm以上50nm以下的厚度的上述金属薄膜的工序。
14.如权利要求8所述的配线电路基板的制造方法，其特征还在于，在上述绝缘层上形成铜薄膜的工序包括在作为上述绝缘层的挠性基板上形成铜薄膜的工序。
CN200510082408A 2004-07-01 2005-06-30 配线电路基板及配线电路基板的制造方法 Active CN100593964C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004195939A JP4298597B2 (ja) 2004-07-01 2004-07-01 配線回路基板および配線回路基板の製造方法
JP2004195939 2004-07-01

Publications (2)

Publication Number Publication Date
CN1717161A true CN1717161A (zh) 2006-01-04
CN100593964C CN100593964C (zh) 2010-03-10

Family

ID=34941781

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200510082408A Active CN100593964C (zh) 2004-07-01 2005-06-30 配线电路基板及配线电路基板的制造方法

Country Status (8)

Country Link
US (2) US20060000637A1 (zh)
EP (1) EP1613135B1 (zh)
JP (1) JP4298597B2 (zh)
KR (1) KR101156915B1 (zh)
CN (1) CN100593964C (zh)
AT (1) ATE431699T1 (zh)
DE (1) DE602005014421D1 (zh)
TW (1) TWI363589B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103966601A (zh) * 2013-02-05 2014-08-06 汉达精密电子(昆山)有限公司 非金属基体导电线路的制作方法及其产品
CN113630977A (zh) * 2020-05-06 2021-11-09 鹏鼎控股(深圳)股份有限公司 厚铜电路板及其制作方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4844730B2 (ja) * 2006-05-22 2011-12-28 住友金属鉱山株式会社 金属被覆ポリイミド基板の評価方法
US8877074B2 (en) * 2006-12-15 2014-11-04 The Regents Of The University Of California Methods of manufacturing microdevices in laminates, lead frames, packages, and printed circuit boards
TW200847867A (en) * 2007-04-26 2008-12-01 Mitsui Mining & Smelting Co Printed wire board and manufacturing method thereof, and electrolytic copper foil for copper-clad lamination board used for manufacturing the same
JP5736722B2 (ja) * 2010-10-22 2015-06-17 大日本印刷株式会社 サスペンション用基板、サスペンション用基板の製造方法、サスペンション、素子付サスペンション、およびハードディスクドライブ
CN102427058B (zh) * 2011-11-09 2015-07-22 深南电路有限公司 通过溅射工艺制作线路图形的方法和芯片的重新布线方法
JP5812845B2 (ja) * 2011-12-19 2015-11-17 新光電気工業株式会社 発光素子搭載用パッケージ及び発光素子パッケージ並びにそれらの製造方法
CN103298263B (zh) * 2012-02-28 2016-09-21 深南电路有限公司 一种印制线路板及其加工方法
CN103906364B (zh) * 2012-12-25 2017-07-14 上海美维科技有限公司 一种印制电路板中隐埋电阻的加工方法
JP6337909B2 (ja) 2014-02-04 2018-06-06 株式会社村田製作所 電子部品モジュールの製造方法
KR101893503B1 (ko) * 2016-05-27 2018-08-30 (주) 화인켐 미세배선용 연성 회로 기판 및 이의 제조방법
TWI658763B (zh) * 2017-10-11 2019-05-01 欣興電子股份有限公司 製造導線之方法

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3220897A (en) * 1961-02-13 1965-11-30 Esther S Conley Conducting element and method
US3328275A (en) * 1963-12-18 1967-06-27 Revere Copper & Brass Inc Treatment of copper to form a dendritic surface
US3674656A (en) * 1969-06-19 1972-07-04 Circuit Foil Corp Bonding treatment and products produced thereby
US4352716A (en) * 1980-12-24 1982-10-05 International Business Machines Corporation Dry etching of copper patterns
MY101308A (en) 1986-06-09 1991-09-05 Minnesota Mining & Mfg Presensitized circuit material.
JPH0783168B2 (ja) * 1988-04-13 1995-09-06 株式会社日立製作所 プリント板の製造方法
DE4113261A1 (de) 1991-04-23 1992-10-29 Siemens Ag Verfahren zum aufbringen einer basiskupferschicht auf glasfaserverstaerktem oder keramikpulvergefuelltem teflonsubstrat und verfahren zur herstellung sehr feiner leiterbahnstrukturen darauf
JPH06120630A (ja) 1992-10-07 1994-04-28 Ulvac Japan Ltd プリント配線基板用の銅箔
JP2717911B2 (ja) * 1992-11-19 1998-02-25 日鉱グールド・フォイル株式会社 印刷回路用銅箔及びその製造方法
JP2762386B2 (ja) * 1993-03-19 1998-06-04 三井金属鉱業株式会社 銅張り積層板およびプリント配線板
JPH0732544A (ja) 1993-07-22 1995-02-03 Mitsui Mining & Smelting Co Ltd 紙基材銅張積層板およびその製造方法
JPH0951163A (ja) 1995-05-31 1997-02-18 Mitsui Toatsu Chem Inc フレキシブル回路基板
JPH0955575A (ja) * 1995-08-10 1997-02-25 Mitsui Toatsu Chem Inc 積層体
US5679230A (en) * 1995-08-21 1997-10-21 Oak-Mitsui, Inc. Copper foil for printed circuit boards
CN1090200C (zh) * 1996-02-13 2002-09-04 日东电工株式会社 电路基片,形成电路的支承基片及其生产方法
US6319620B1 (en) * 1998-01-19 2001-11-20 Mitsui Mining & Smelting Co., Ltd. Making and using an ultra-thin copper foil
US6278185B1 (en) 1998-05-27 2001-08-21 Intel Corporation Semi-additive process (SAP) architecture for organic leadless grid array packages
EP1120820A3 (en) * 2000-01-24 2008-01-09 Ebara Corporation Method and apparatus for forming interconnect
JP3633422B2 (ja) * 2000-02-22 2005-03-30 ソニーケミカル株式会社 接続材料
US6346335B1 (en) * 2000-03-10 2002-02-12 Olin Corporation Copper foil composite including a release layer
US6772515B2 (en) * 2000-09-27 2004-08-10 Hitachi, Ltd. Method of producing multilayer printed wiring board
JP2002176259A (ja) 2000-09-27 2002-06-21 Hitachi Ltd 多層プリント配線板の製造方法および多層プリント配線板
US6429523B1 (en) 2001-01-04 2002-08-06 International Business Machines Corp. Method for forming interconnects on semiconductor substrates and structures formed
JP2002268905A (ja) * 2001-03-07 2002-09-20 Canon Inc プログラム動作装置、プログラム書込制御装置、プログラム書込制御方法及び記憶媒体
TW587103B (en) 2001-04-06 2004-05-11 Phoenix Prec Technology Corp Circuit board Ni/Au electroplating process without electroplated wires
JP2003318532A (ja) * 2002-04-24 2003-11-07 Toyo Metallizing Co Ltd フレキシブルプリント配線用基板
JP2003324258A (ja) 2002-05-01 2003-11-14 Nippon Mektron Ltd プリント配線板用銅張板
JP2004039771A (ja) 2002-07-02 2004-02-05 Nitto Denko Corp 配線回路基板の製造方法
JP2004082444A (ja) * 2002-08-26 2004-03-18 Dainippon Printing Co Ltd 金属層付き樹脂体および配線体
JP2004335807A (ja) * 2003-05-08 2004-11-25 Nitto Denko Corp 配線回路基板の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103966601A (zh) * 2013-02-05 2014-08-06 汉达精密电子(昆山)有限公司 非金属基体导电线路的制作方法及其产品
CN113630977A (zh) * 2020-05-06 2021-11-09 鹏鼎控股(深圳)股份有限公司 厚铜电路板及其制作方法

Also Published As

Publication number Publication date
EP1613135A1 (en) 2006-01-04
KR101156915B1 (ko) 2012-06-21
TWI363589B (en) 2012-05-01
EP1613135B1 (en) 2009-05-13
US8092696B2 (en) 2012-01-10
US20060000637A1 (en) 2006-01-05
KR20060048744A (ko) 2006-05-18
TW200603707A (en) 2006-01-16
JP4298597B2 (ja) 2009-07-22
US20080164236A1 (en) 2008-07-10
JP2006019522A (ja) 2006-01-19
DE602005014421D1 (de) 2009-06-25
CN100593964C (zh) 2010-03-10
ATE431699T1 (de) 2009-05-15

Similar Documents

Publication Publication Date Title
CN1717161A (zh) 配线电路基板及配线电路基板的制造方法
CN1604723A (zh) 柔性布线电路基板的制造方法
CN1805653A (zh) 配线电路基板及其制造方法
CN1669788A (zh) 金属化聚酰亚胺膜
CN101066004A (zh) 具有被导电材料填充的通孔的基板的制造方法
CN1893767A (zh) 布线电路板
CN1825581A (zh) 印刷电路板,倒装芯片球栅阵列板及其制造方法
CN1794900A (zh) 印刷电路板及其制造方法
CN1829413A (zh) 布线电路基板
CN1968565A (zh) 高密度印刷电路板及其制造方法
CN1658739A (zh) 带电路的悬浮支架基板制造方法
CN1723745A (zh) 带有极薄粘接剂层的铜箔及其制造方法
CN1694604A (zh) 布线电路板及其制造方法
CN1798485A (zh) 多层印刷电路板及其制造方法
CN1758829A (zh) 印刷电路板和其制造方法
CN1960597A (zh) 混合多层电路板及其制造方法
JP2009021581A (ja) プリント配線板製造用の埋設銅めっき方法及びその埋設銅めっき方法を用いて得られるプリント配線板
CN1669787A (zh) 金属化聚酰亚胺膜及其制造方法
CN101052266A (zh) 布线电路基板及其制造方法
CN1610488A (zh) 布线电路板的制造方法
CN1976556A (zh) 配线电路基板
CN1221158C (zh) 双面配线基板的制造方法
CN1296286A (zh) 带有凸点的布线电路基板的制造方法和凸点形成方法
CN1689382A (zh) 多层印刷电路板及其制造方法
CN1717152A (zh) 电路基板的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant