KR101156915B1 - 배선 회로 기판 및 배선 회로 기판의 제조 방법 - Google Patents

배선 회로 기판 및 배선 회로 기판의 제조 방법 Download PDF

Info

Publication number
KR101156915B1
KR101156915B1 KR1020050057589A KR20050057589A KR101156915B1 KR 101156915 B1 KR101156915 B1 KR 101156915B1 KR 1020050057589 A KR1020050057589 A KR 1020050057589A KR 20050057589 A KR20050057589 A KR 20050057589A KR 101156915 B1 KR101156915 B1 KR 101156915B1
Authority
KR
South Korea
Prior art keywords
thin film
copper thin
forming
circuit board
copper
Prior art date
Application number
KR1020050057589A
Other languages
English (en)
Other versions
KR20060048744A (ko
Inventor
게이 나카무라
다케시 야마토
Original Assignee
닛토덴코 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 닛토덴코 가부시키가이샤 filed Critical 닛토덴코 가부시키가이샤
Publication of KR20060048744A publication Critical patent/KR20060048744A/ko
Application granted granted Critical
Publication of KR101156915B1 publication Critical patent/KR101156915B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/388—Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0393—Flexible materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/056—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1105—Heating or thermal processing not related to soldering, firing, curing or laminating, e.g. for shaping the substrate or during finish plating

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Transmitters (AREA)

Abstract

절연체 필름 등으로 이루어지는 절연층을 준비한다. 다음에, 절연층 위에 금속박막 및 동박막을 순서대로 형성한다. 계속해서, 동박막 위에 드라이 필름 등을 적층하여 노광 및 현상하는 것에 의해, 후속 공정에서 형성되는 도체 패턴과는 반대 패턴의 도금 레지스트를 형성한다. 다음에, 동박막에서의 도금 레지스트가 형성되어 있지 않은 표면에, 전해 황산동 도금액을 이용하여 전해 도금에 의해 동으로 이루어지는 도체 패턴을 형성한다. 다음에, 도금 레지스트를 박리 등에 의해 제거한다. 그 후, 동박막에 열처리를 실시한다. 이 경우, 200℃ 이상 300℃ 이하의 온도로 약 1시간 유지한다. 계속해서, 도체 패턴 아래의 영역을 제외하고 동박막 및 금속박막을 화학 에칭에 의해 제거한다.

Description

배선 회로 기판 및 배선 회로 기판의 제조 방법{PRINTED CIRCUIT BOARD AND METHOD FOR MANUFACTURING PRINTED CIRCUIT BOARD}
도 1은 본 발명의 일실시예에 따른 배선 회로 기판의 제조 방법을 나타내는 모식적 공정 단면도,
도 2는 본 발명의 일실시예에 따른 배선 회로 기판의 제조 방법을 나타내는 모식적 공정 단면도,
도 3은 도 2(f)의 영역 A의 확대도,
도 4는 세미 애디티브법에 의한 배선 회로 기판의 제조 방법의 일례를 나타내는 모식적 공정 단면도,
도 5는 도 4(f)의 영역 B의 확대도이다.
도면의 주요 부분에 대한 부호의 설명
1 : 절연층 2 : 금속박막
3 : 동박막 4 : 도금 레지스트
5 : 도체 패턴 6 : 보호 절연막
21 : 결정 입자
본 발명은 배선 회로 기판 및 제조 방법에 관한 것이다.
플렉서블 배선 회로 기판 등의 배선 회로 기판은, 예를 들면, 폴리머 등의 절연층의 한쪽 면 또는 양쪽 면에, 소정의 패턴을 갖는 동박 등의 도체층이 형성된 것으로서, 각종 전기기기 및 전자기기에 널리 이용되고 있다.
종래부터, 플렉서블 배선 회로 기판 등의 배선 회로 기판에서의 소정의 패턴을 갖는 도체층의 형성 방법으로서, 세미 애디티브(semi-additive)법, 서브트랙티브(subtractive)법 및 풀 애디티브(full-additive)법 등이 알려져 있다(예를 들면, 일본 특허 공개 제2002-176259호 공보 참조).
여기서, 상기 세미 애디티브법에 대해서 도면을 참조하면서 설명한다.
도 4는 세미 애디티브법에 의한 배선 회로 기판의 제조 방법의 일례를 나타내는 모식적 공정 단면도이다.
세미 애디티브법에서는, 예를 들면, 먼저, 도 4(a)에 나타내는 바와 같이, 수지 필름으로 이루어지는 절연층(11)을 준비한다.
다음에, 도 4(b)에 나타내는 바와 같이, 절연층(11) 위에 스퍼터링 또는 무전해 도금에 의해서 도전성 박막(12)을 형성한다.
계속해서, 도 4(c)에 나타내는 바와 같이, 도전성 박막(12) 위에 드라이 필름 레지스트 등을 이용하여, 후속 공정에서 형성되는 도체층의 소정의 패턴과는 반 대 패턴의 도금 레지스트(13)를 형성한다.
그 후, 도 4(d)에 나타내하는 바와 같이, 도전성 박막(12)에서의 도금 레지스트(13)가 형성되어 있지 않은 표면에, 전해 도금에 의해 도체층(14)을 형성한다.
계속해서, 도 4(e)에 나타내는 바와 같이, 도금 레지스트(13)를 박리 등에 의해 제거한 후, 도 4(f)에 나타내는 바와 같이, 도체층(14) 아래의 영역을 제외하고 도전성 박막(12)을 화학 에칭 등에 의해 제거한다. 이렇게 하여, 절연층(11) 위에 소정의 패턴을 갖는 도체층(14)이 형성된다.
그러나, 종래의 배선 회로 기판의 형성 방법에서는, 상술한 도 4(f)의 공정에서, 도체층(14) 아래의 영역을 제외하고 도전성 박막(12)을 화학 에칭 등에 의해 제거하는 경우에, 도체층(14) 아래의 도전성 박막(12)에 사이드 에칭(side etching)이 발생한다. 이 사이드 에칭에 대해서 이하의 도면을 참조하면서 설명한다.
도 5는 도 4(f)의 영역 B의 확대도이다. 도전성 박막(12)을 화학 에칭 등에 의해 제거하는 경우에, 도체층(14) 아래의 도전성 박막(12)까지도 도 5에 나타내는 바와 같이 에칭되어 버려, 도전성 박막(12)의 양단측이 도려내어진 상태로 된다. 그 결과, 도전성 박막(12)에 대한 도체층(14)의 밀착성이 저하한다. 또한, 밀착성의 저하가 현저한 경우에는, 도체층(14)이 박리하는 경우도 있다.
본 발명의 목적은 도체층의 밀착성을 향상하는 것이 가능한 배선 회로 기판 및 그 제조 방법을 제공하는 것이다.
본 발명의 일국면에 따른 배선 회로 기판은, 절연층과, 동박막과, 도체층을순서대로 구비하되, 도체층 및 동박막은 소정의 패턴을 갖고, 동박막은 절연층에 접하는 제 1 면 및 도체층에 접하는 제 2 면을 갖고, 제 1 면으로부터 제 2 면에 이르는 사이즈의 결정 입자를 포함하는 것이다.
그 배선 회로 기판에서는, 절연층 위에 소정의 패턴을 갖는 동박막 및 도체층이 순서대로 형성되어 있다. 동박막이 절연층에 접하는 제 1 면으로부터 도체층에 접하는 제 2 면에 이르는 사이즈의 결정 입자를 포함하는 것에 의해, 도체층을 제외한 영역의 동박막을 제거하는 경우에, 도체층 아래의 동박막이 사이드 에칭(side etching)되는 것이 억제 또는 방지된다. 그에 의해, 절연층에 대한 동박막의 밀착 면적을 충분히 확보하여 밀착성을 향상할 수 있다.
동박막은 50㎚ 이상 300㎚ 이하의 두께를 갖는 것이 바람직하다. 이 경우, 동박막에 대한 도체층의 밀착성이 보다 향상된다.
도체층은 동을 포함해도 된다. 이 경우, 동박막에 대한 도체층의 밀착성이 더욱 향상된다.
배선 회로 기판은 절연층과 동박막 사이에 금속박막을 더 구비해도 된다. 이 경우, 금속박막에 대한 동박막의 밀착 면적을 충분히 확보하여 밀착성을 향상할 수 있다.
금속박막은 크롬 및 니켈 중 적어도 한쪽을 포함해도 된다. 이 경우, 절연층과 동박막과의 밀착성이 보다 향상된다.
금속박막은 5㎚ 이상 50㎚ 이하의 두께를 갖는 것이 바람직하다. 이 경우, 절연층과 동박막과의 밀착성이 더욱 향상된다.
절연층은 플렉서블 기판을 포함해도 된다. 플렉서블 기판은 유연성을 갖는다. 따라서, 배선 회로 기판의 굴곡성을 향상할 수 있다.
본 발명의 다른 국면에 따른 배선 회로 기판의 제조 방법은, 세미 애디티브(semi-additive)법에 의한 배선 회로 기판의 제조 방법으로서, 절연층 위에 동박막을 형성하는 공정과, 동박막 위에 소정의 패턴을 갖는 도체층을 형성하는 공정과, 도체층을 제외한 영역의 동박막을 제거하는 공정과, 동박막을 형성하는 공정후에 도체층을 형성하는 공정전 또는 도체층을 형성하는 공정후에 동박막을 제거하는 공정전에 있어서, 동박막에 열처리를 실시하는 공정을 포함하는 것이다.
그 배선 회로 기판의 제조 방법에서는, 동박막을 형성하는 공정후에 도체층을 형성하는 공정전 또는 도체층을 형성하는 공정후에 동박막을 제거하는 공정전에 있어서, 동박막에 열처리를 실시하는 것에 의해, 동박막에 포함되는 결정 입자의 사이즈를 크게 한다. 그에 의해, 도체층을 제외한 영역의 동박막을 제거하는 경우에, 도체층 아래의 동박막이 사이드 에칭되는 것이 억제 또는 방지된다. 그에 의해, 절연층에 대한 동박막의 밀착 면적을 충분히 확보하여 밀착성을 향상할 수 있다. 또한, 절연층과 동박막 사이에 금속박막이 있는 경우에는, 금속박막에 대한 동박막의 밀착 면적을 충분히 확보하여 밀착성을 향상할 수 있다.
동박막의 열처리 온도는 200℃ 이상 300℃ 이하이더라도 무방하다. 그에 의해, 동박막에 포함되는 결정 입자의 사이즈를 충분히 크게 하는 것이 가능해진다.
도체층을 형성하는 공정은, 동박막 위에 소정의 패턴과 반대의 패턴을 갖는 레지스트를 형성하는 공정과, 레지스트의 영역을 제외하고 동박막 위에 도체층을 형성하는 공정과, 도체층의 형성후, 레지스트를 제거하는 공정을 포함하고, 동박막에 열처리를 실시하는 공정은, 동박막을 형성하는 공정후에 레지스트를 형성하는 공정전 또는 레지스트를 제거하는 공정후에 동박막을 제거하는 공정전에 마련되어도 된다.
이 경우, 동박막에 열처리를 실시하는 공정이 동박막을 형성하는 공정후에 레지스트를 형성하는 공정전 또는 레지스트를 제거하는 공정후에 동박막을 제거하는 공정전에 마련되는 것에 의해, 동박막의 열처리에 의해서 레지스트가 용해되는 것을 방지할 수 있다.
그 제조 방법은 절연층과 동박막 사이에 금속박막을 형성하는 공정을 더 구비해도 된다. 이 경우, 금속박막에 대한 동박막의 밀착 면적을 충분히 확보하여 밀착성을 향상할 수 있다.
금속박막을 형성하는 공정은, 금속박막으로서 크롬 및 니켈 중 적어도 한쪽을 형성하는 공정을 포함해도 된다. 이 경우, 절연층과 동박막과의 밀착성이 보다 향상된다.
금속박막을 형성하는 공정은 5㎚ 이상 50㎚ 이하의 두께를 갖는 금속박막을 형성하는 공정을 포함해도 된다. 이 경우, 절연층과 동박막과의 밀착성이 더욱 향 상된다.
절연층 위에 동박막을 형성하는 공정은, 절연층으로서의 플렉서블 기판 위에 동박막을 형성하는 공정을 포함해도 된다. 플렉서블 기판은 유연성을 갖는다. 따라서, 배선 회로 기판의 굴곡성을 향상할 수 있다.
이하, 본 실시예에 따른 배선 회로 기판 및 그 제조 방법에 대해서 도면을 참조하면서 설명한다.
처음에, 본 실시예에 따른 배선 회로 기판의 제조 방법에 대해서 설명한다. 도 1 및 도 2는 본 발명의 일실시예에 따른 배선 회로 기판의 제조 방법을 나타내는 모식적 공정 단면도이다.
먼저, 도 1(a)에 나타내는 바와 같이, 절연체 필름 등으로 이루어지는 절연층(1)을 준비한다. 절연체 필름은, 예를 들면 폴리이미드 또는 폴리에스테르 등으로 이루어진다. 또한, 금속박으로 이루어지는 기판 위에 수지를 도포하는 것에 의해 절연층(1)을 형성해도 된다.
다음에, 도 1(b)에 나타내는 바와 같이, 절연층(1) 위에 금속박막(2) 및 동박막(3)을 순서대로 형성한다. 금속박막(2)은 절연층(1)과 동박막(3)과의 밀착성을 향상하기 위해서 마련하는 것으로서, 특별히 필요가 없을 경우에는 마련하지 않아도 된다. 금속박막(2) 및 동박막(3)은, 예를 들면 스퍼터링 또는 무전해 도금 등에 의해 형성된다.
또한, 금속박막(2)은, 예를 들면 크롬의 단층, 니켈의 단층, 크롬과 니켈과의 적층막 또는 크롬과 니켈과의 합금막으로 이루어지고, 크롬 및 니켈 중 적어도 한쪽을 포함한다. 또한, 금속박막(2)의 두께는, 예를 들면 5㎚ 이상 50㎚ 이하의 범위에 있는 것이 바람직하다. 그에 의해, 절연층(1)에 대한 동박막(3)의 밀착성이 보다 향상된다.
또한, 동박막(3)의 두께는, 예를 들면 50㎚ 이상 300㎚ 이하의 범위에 있는 것이 바람직하다. 그에 의해, 동박막(3)에 대한 후술의 도체 패턴(5)의 밀착성이 보다 향상된다.
계속해서, 도 1(c)에 나타내는 바와 같이, 동박막(3) 위에, 예를 들면 드라이 필름 등을 적층하여 노광 및 현상하는 것에 의해, 후속 공정에서 형성되는 도체 패턴(5)과는 반대 패턴의 도금 레지스트(4)를 형성한다.
다음에, 도 1(d)에 나타내는 바와 같이, 동박막(3)에서의 도금 레지스트(4)가 형성되어 있지 않은 표면에, 예를 들면 전해 황산동 도금액을 이용하여 전해 도금에 의해 동으로 이루어지는 도체 패턴(5)을 형성한다. 도체 패턴(5)의 재료로서 동 이외의 금속 또는 합금을 이용해도 무방하다.
다음에, 도 2(e)에 나타내는 바와 같이, 도금 레지스트(4)를 박리 등에 의해 제거한다. 그 후, 동박막(3)에 열처리를 실시한다. 이 열처리에서는, 절연층(1) 위에 형성된 동박막(3)을 200℃ 이상 300℃ 이하의 온도로 약 1시간 유지한다. 이 유지 시간은 0.5 시간 이상 2시간 이하인 것이 바람직하다. 이 경우, 유지 시간을 0.5시간 이상으로 하는 것에 의해 결정 입자의 사이즈를 충분히 크게 할 수 있고, 유지 시간을 2시간 이하로 하는 것에 의해 불필요한 에너지의 소비를 방지할 수 있다.
상기의 열처리에 의해, 동박막(3)의 결정 입자의 사이즈를 크게 할 수 있다. 예를 들면, 본 실시예에서는 동박막(3)의 결정 입자의 사이즈는 40㎚ 이상 300㎚ 이하 정도로 된다.
계속해서, 도 2(f)에 나타내는 바와 같이, 도체 패턴(5) 아래의 영역을 제외하고 동박막(3) 및 금속박막(2)을, 예를 들면 초산 과산화수소수 혼합액을 이용하여 화학 에칭에 의해 제거한다.
다음에, 도 2(g)에 나타내는 바와 같이, 소정 패턴의 폴리이미드 등으로 이루어지는 보호 절연막(6)을 형성한다. 이 경우, 도체 패턴(5) 위에 보호 절연막(6)이 피복되어 있지 않은 부분(개구부)이 단자로 된다.
또한, 상기의 열처리는 도금 레지스트가 형성되어 있지 않은 상태에서 실행할 수 있다. 예를 들면, 상기의 열처리를 상술한 도 1(b)에 나타내는 공정의 후에 도 1(c)에 나타내는 공정의 전에 실행해도 무방하다.
여기서, 상술한 동박막(3)에 열처리를 실시하는 것에 의한 작용 효과에 대해서 이하에 설명한다.
도 3은 도 2(f)의 영역 A의 확대도이다. 도 3에 나타내는 바와 같이, 동박막(3)에 열처리를 실시하는 것에 의해, 동박막(3)에 포함되는 결정 입자의 사이즈를 크게 할 수 있다.
즉, 본 실시예에서는, 열처리에 의해 동박막(3)은 절연층(1)에 접하는 동박막(3)의 일면으로부터 도체 패턴(5)에 접하는 동박막(3)의 다른 면에 이르는 사이즈의 결정 입자(21)를 포함한다. 즉, 동박막(3)내에, 두께 방향 V에 있어서, 결정 입자(21)가 하나만 존재하는 개소를 갖는다. 그에 의해, 도체 패턴(5)을 제외한 영역의 동박막(3)을 제거하는 경우에, 도체 패턴(5) 아래의 동박막(3)이 사이드 에칭되는 것이 억제 또는 방지된다. 그에 의해, 절연층(1)에 대한 동박막(3)의 밀착 면적을 충분히 확보하여 밀착성을 향상할 수 있다. 또한, 절연층(1)과 동박막(3) 사이에 금속박막(2)이 있는 경우에는, 금속박막(2)에 대한 동박막(3)의 밀착 면적을 충분히 확보하여 밀착성을 향상할 수 있다.
또한, 본 실시예에서는 절연층(1)의 재질로서 폴리이미드 또는 폴리에스테르 등을 이용한 경우에 대해서 설명했지만, 이에 한정되지 않고, 절연층(1)으로서 다른 임의의 유연성이 높은 절연성의 플라스틱 필름을 이용해도 무방하다. 예를 들면, 폴리에틸렌테레프탈레이트 필름, 폴리에틸렌나프탈레이트 필름, 폴리에테르니트릴 필름, 폴리에테르술폰 필름 또는 폴리염화비닐 필름 등을 이용해도 된다.
특히, 절연층(1)의 재질로서 내열성, 치수 안정성, 전기적 특성, 기계적 특성, 내약품 특성 등에 있어서 우수한 성질을 갖기 때문에, 폴리이미드 필름, 폴리에테렌테레프탈레이트 필름, 폴리에틸렌나프탈레이트 필름을 이용하는 것이 바람직하다.
(실시예)
이하, 본 실시예에서의 배선 회로 기판 및 그 제조 방법에 대해서 설명한다. 또한, 본 실시예에서의 배선 회로 기판의 제조 방법은, 상기의 본 실시예에 따른 배선 회로 기판의 제조 방법에 근거하고 있기 때문에, 도면의 설명에 대해서는 생 략하는 것으로 한다.
먼저, 두께 25㎛의 폴리이미드의 절연체 필름으로 이루어지는 절연층(1)을 준비하였다.
다음에, 스퍼터링에 의해 절연층(1) 위에, 두께 30㎚의 니크롬으로 이루어지는 금속박막(2) 및 두께 200㎚의 동박막(3)을 순서대로 형성하였다.
계속해서, 동박막(3) 위에 드라이 필름을 적층하여 노광 및 현상하는 것에 의해, 후속 공정에서 형성되는 도체 패턴과는 반대 패턴의 도금 레지스트(4)를 형성하였다.
다음에, 동박막(3)에서의 도금 레지스트(4)가 형성되어 있지 않은 표면에, 전해 황산동 도금액을 이용하여 전해 도금에 의해, 두께 8㎛, 폭 15㎛ 및 간격 15㎛의 동으로 이루어지는 도체 패턴(5)을 형성하였다.
다음에, 도금 레지스트(4)를 박리에 의해 제거하였다. 그 후, 동박막(3)에 열처리를 실시하기 위해서, 동박막(3)을 250℃의 온도로 1시간 유지하였다.
계속해서, 도체 패턴(5) 아래의 영역을 제외하고 동박막(3) 및 금속박막(2)을 황산 과산화수소수 혼합액을 이용하여 화학 에칭에 의해 제거하였다. 그 후, 소정 패턴의 폴리이미드로 이루어지는 보호 절연막(6)을 형성하였다.
이상과 같이 하여 제작한 배선 회로 기판의 단면을 주사형 전자 현미경(SEM)에 의해 관찰하였다.
그 결과, 동박막(3)의 두께 200㎚와 동등한 사이즈를 갖는 결정 입자, 즉, 두께 방향 V에 있어서 금속박막(2)에 접하는 동박막(3)의 일면으로부터 도체 패턴 (5)에 접하는 동박막(3)의 다른 면에 이르는 사이즈의 결정 입자가 동박막(3)에 포함되는 것을 알 수 있었다.
또한, 도체 패턴(5) 아래의 동박막(3)에 사이드 에칭도 발생하고 있지 않는 것을 알 수 있었다.
또한, 동박막(3)에 대한 도체 패턴(5)의 밀착성을 확인하기 위해서, 점착 테이프를 이용한 박리 시험을 실행했지만, 도체 패턴(5)의 박리는 없어, 양호한 밀착성을 확인할 수 있었다.
(비교예)
비교예에서의 배선 회로 기판의 제조 방법이 상기의 실시예에서의 배선 회로 기판의 제조 방법과 상이한 점은 동박막(3)의 열처리를 실행하지 않는 점이다.
배선 회로 기판을 제작한 후, 상기의 실시예와 마찬가지로, 배선 회로 기판의 단면을 SEM에 의해 관찰하였다.
그 결과, 동박막(3)에 포함되는 결정 입자의 사이즈는 모두 200㎚ 미만이고, 두께 방향 V에 있어서 금속박막(2)에 접하는 동박막(3)의 일면으로부터 도체 패턴(5)에 접하는 동박막(3)의 다른 면까지의 사이에 반드시 2개 이상의 결정 입자가 존재하는 것을 알 수 있었다.
또한, 도체 패턴(5) 아래의 동박막(3)에 사이드 에칭이 발생하고 있는 것을 알 수 있었다.
또한, 동박막(3)에 대한 도체 패턴(5)의 밀착성을 확인하기 위해서, 점착 테 이프를 이용한 박리 시험을 실행했지만, 도체 패턴(5)의 박리가 부분적으로 확인되어, 양호한 밀착성을 확인할 수 없었다.
본 발명에 의하면, 동박막이 절연층에 접하는 제 1 면으로부터 도체층에 접하는 제 2 면에 이르는 사이즈의 결정 입자를 포함하는 것에 의해, 도체층을 제외한 영역의 동박막을 제거하는 경우에, 도체층 아래의 동박막이 사이드 에칭되는 것이 억제 또는 방지된다. 그에 의해, 절연층에 대한 동박막의 밀착 면적을 충분히 확보하여 밀착성을 향상할 수 있다. 또한, 절연층과 동박막 사이에 금속박막이 있는 경우에는, 금속박막에 대한 동박막의 밀착 면적을 충분히 확보하여 밀착성을 향상할 수 있다.

Claims (14)

  1. 절연층과,
    5㎚ 이상 50㎚ 이하의 두께를 갖는 금속박막과,
    50㎚ 이상 300㎚ 이하의 두께를 갖는 동박막과,
    도체층을 이 순서대로 구비하되,
    상기 도체층, 상기 동박막 및 상기 금속박막은 소정의 패턴을 갖고,
    상기 동박막은, 상기 금속박막에 접하는 제 1 면 및 상기 도체층에 접하는 제 2 면을 갖고, 상기 제 1 면으로부터 상기 제 2 면에 이르는 사이즈의 결정 입자를 포함하는
    배선 회로 기판.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 도체층은 동을 포함하는 배선 회로 기판.
  4. 삭제
  5. 제 1 항에 있어서,
    상기 금속박막은 크롬 및 니켈 중 적어도 한쪽을 포함하는 배선 회로 기판.
  6. 삭제
  7. 제 1 항에 있어서,
    상기 절연층은 플렉서블 기판을 포함하는 배선 회로 기판.
  8. 세미 애디티브(semi-additive)법에 따른 배선 회로 기판의 제조 방법으로서,
    절연층 위에 5㎚ 이상 50㎚ 이하의 두께를 갖는 금속박막을 형성하는 공정과,
    상기 금속박막 상에 50㎚ 이상 300㎚ 이하의 두께를 갖는 동박막을 형성하는 공정과,
    상기 동박막 상에 소정의 패턴을 갖는 도체층을 형성하는 공정과,
    상기 도체층을 제외한 영역의 상기 동박막 및 상기 금속박막을 제거하는 공정과,
    상기 동박막을 형성하는 공정후이고 상기 도체층을 형성하는 공정전 또는 상기 도체층을 형성하는 공정후이고 상기 동박막을 제거하는 공정전에 있어서, 상기 동박막이 상기 금속박막에 접하는 면으로부터 상기 도체층에 접하는 면에 이르는 사이즈의 결정 입자를 포함하도록 상기 동박막에 열처리를 실시하는 공정
    을 포함하는 배선 회로 기판의 제조 방법.
  9. 제 8 항에 있어서,
    상기 동박막의 열처리 온도는 200℃ 이상 300℃ 이하인 배선 회로 기판의 제조 방법.
  10. 제 8 항에 있어서,
    상기 도체층을 형성하는 공정은,
    상기 동박막 위에 상기 소정의 패턴과 반대의 패턴을 갖는 레지스트를 형성하는 공정과,
    상기 레지스트의 영역을 제외하고 상기 동박막 위에 도체층을 형성하는 공정과,
    상기 도체층의 형성후, 상기 레지스트를 제거하는 공정
    을 포함하고,
    상기 동박막에 열처리를 실시하는 공정은, 상기 동박막을 형성하는 공정후이고 상기 레지스트를 형성하는 공정전 또는 상기 레지스트를 제거하는 공정후이고 상기 동박막을 제거하는 공정전에 마련된
    배선 회로 기판의 제조 방법.
  11. 삭제
  12. 제 8 항에 있어서,
    상기 금속박막을 형성하는 공정은 상기 금속박막으로서 크롬 및 니켈 중 적어도 한쪽을 형성하는 공정을 포함하는 배선 회로 기판의 제조 방법.
  13. 삭제
  14. 제 8 항에 있어서,
    상기 절연층 위에 동박막을 형성하는 공정은, 상기 절연층으로서의 플렉서블 기판 위에 동박막을 형성하는 공정을 포함하는 배선 회로 기판의 제조 방법.
KR1020050057589A 2004-07-01 2005-06-30 배선 회로 기판 및 배선 회로 기판의 제조 방법 KR101156915B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2004-00195939 2004-07-01
JP2004195939A JP4298597B2 (ja) 2004-07-01 2004-07-01 配線回路基板および配線回路基板の製造方法

Publications (2)

Publication Number Publication Date
KR20060048744A KR20060048744A (ko) 2006-05-18
KR101156915B1 true KR101156915B1 (ko) 2012-06-21

Family

ID=34941781

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050057589A KR101156915B1 (ko) 2004-07-01 2005-06-30 배선 회로 기판 및 배선 회로 기판의 제조 방법

Country Status (8)

Country Link
US (2) US20060000637A1 (ko)
EP (1) EP1613135B1 (ko)
JP (1) JP4298597B2 (ko)
KR (1) KR101156915B1 (ko)
CN (1) CN100593964C (ko)
AT (1) ATE431699T1 (ko)
DE (1) DE602005014421D1 (ko)
TW (1) TWI363589B (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4844730B2 (ja) * 2006-05-22 2011-12-28 住友金属鉱山株式会社 金属被覆ポリイミド基板の評価方法
US8877074B2 (en) * 2006-12-15 2014-11-04 The Regents Of The University Of California Methods of manufacturing microdevices in laminates, lead frames, packages, and printed circuit boards
TW200847867A (en) * 2007-04-26 2008-12-01 Mitsui Mining & Smelting Co Printed wire board and manufacturing method thereof, and electrolytic copper foil for copper-clad lamination board used for manufacturing the same
JP5736722B2 (ja) * 2010-10-22 2015-06-17 大日本印刷株式会社 サスペンション用基板、サスペンション用基板の製造方法、サスペンション、素子付サスペンション、およびハードディスクドライブ
CN102427058B (zh) * 2011-11-09 2015-07-22 深南电路有限公司 通过溅射工艺制作线路图形的方法和芯片的重新布线方法
JP5812845B2 (ja) 2011-12-19 2015-11-17 新光電気工業株式会社 発光素子搭載用パッケージ及び発光素子パッケージ並びにそれらの製造方法
CN103298263B (zh) * 2012-02-28 2016-09-21 深南电路有限公司 一种印制线路板及其加工方法
CN103906364B (zh) * 2012-12-25 2017-07-14 上海美维科技有限公司 一种印制电路板中隐埋电阻的加工方法
CN103966601B (zh) * 2013-02-05 2018-05-18 汉达精密电子(昆山)有限公司 非金属基体导电线路的制作方法及其产品
EP3104400B1 (en) 2014-02-04 2022-08-31 Murata Manufacturing Co., Ltd. Manufacturing method of electronic component module
KR101893503B1 (ko) * 2016-05-27 2018-08-30 (주) 화인켐 미세배선용 연성 회로 기판 및 이의 제조방법
TWI658763B (zh) * 2017-10-11 2019-05-01 欣興電子股份有限公司 製造導線之方法
CN113630977B (zh) * 2020-05-06 2023-01-17 鹏鼎控股(深圳)股份有限公司 厚铜电路板及其制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0955575A (ja) * 1995-08-10 1997-02-25 Mitsui Toatsu Chem Inc 積層体
KR20010083236A (ko) * 2000-02-22 2001-08-31 구리다 히데유키 접속재료
JP2003318532A (ja) * 2002-04-24 2003-11-07 Toyo Metallizing Co Ltd フレキシブルプリント配線用基板
JP2004082444A (ja) * 2002-08-26 2004-03-18 Dainippon Printing Co Ltd 金属層付き樹脂体および配線体

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3220897A (en) * 1961-02-13 1965-11-30 Esther S Conley Conducting element and method
US3328275A (en) * 1963-12-18 1967-06-27 Revere Copper & Brass Inc Treatment of copper to form a dendritic surface
US3674656A (en) * 1969-06-19 1972-07-04 Circuit Foil Corp Bonding treatment and products produced thereby
US4352716A (en) * 1980-12-24 1982-10-05 International Business Machines Corporation Dry etching of copper patterns
MY101308A (en) 1986-06-09 1991-09-05 Minnesota Mining & Mfg Presensitized circuit material.
JPH0783168B2 (ja) * 1988-04-13 1995-09-06 株式会社日立製作所 プリント板の製造方法
DE4113261A1 (de) 1991-04-23 1992-10-29 Siemens Ag Verfahren zum aufbringen einer basiskupferschicht auf glasfaserverstaerktem oder keramikpulvergefuelltem teflonsubstrat und verfahren zur herstellung sehr feiner leiterbahnstrukturen darauf
JPH06120630A (ja) 1992-10-07 1994-04-28 Ulvac Japan Ltd プリント配線基板用の銅箔
JP2717911B2 (ja) * 1992-11-19 1998-02-25 日鉱グールド・フォイル株式会社 印刷回路用銅箔及びその製造方法
JP2762386B2 (ja) * 1993-03-19 1998-06-04 三井金属鉱業株式会社 銅張り積層板およびプリント配線板
JPH0732544A (ja) 1993-07-22 1995-02-03 Mitsui Mining & Smelting Co Ltd 紙基材銅張積層板およびその製造方法
JPH0951163A (ja) 1995-05-31 1997-02-18 Mitsui Toatsu Chem Inc フレキシブル回路基板
US5679230A (en) * 1995-08-21 1997-10-21 Oak-Mitsui, Inc. Copper foil for printed circuit boards
CN1090200C (zh) * 1996-02-13 2002-09-04 日东电工株式会社 电路基片,形成电路的支承基片及其生产方法
US6319620B1 (en) * 1998-01-19 2001-11-20 Mitsui Mining & Smelting Co., Ltd. Making and using an ultra-thin copper foil
US6278185B1 (en) 1998-05-27 2001-08-21 Intel Corporation Semi-additive process (SAP) architecture for organic leadless grid array packages
EP1120820A3 (en) * 2000-01-24 2008-01-09 Ebara Corporation Method and apparatus for forming interconnect
US6346335B1 (en) * 2000-03-10 2002-02-12 Olin Corporation Copper foil composite including a release layer
JP2002176259A (ja) 2000-09-27 2002-06-21 Hitachi Ltd 多層プリント配線板の製造方法および多層プリント配線板
US6772515B2 (en) * 2000-09-27 2004-08-10 Hitachi, Ltd. Method of producing multilayer printed wiring board
US6429523B1 (en) 2001-01-04 2002-08-06 International Business Machines Corp. Method for forming interconnects on semiconductor substrates and structures formed
JP2002268905A (ja) * 2001-03-07 2002-09-20 Canon Inc プログラム動作装置、プログラム書込制御装置、プログラム書込制御方法及び記憶媒体
TW587103B (en) 2001-04-06 2004-05-11 Phoenix Prec Technology Corp Circuit board Ni/Au electroplating process without electroplated wires
JP2003324258A (ja) 2002-05-01 2003-11-14 Nippon Mektron Ltd プリント配線板用銅張板
JP2004039771A (ja) 2002-07-02 2004-02-05 Nitto Denko Corp 配線回路基板の製造方法
JP2004335807A (ja) * 2003-05-08 2004-11-25 Nitto Denko Corp 配線回路基板の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0955575A (ja) * 1995-08-10 1997-02-25 Mitsui Toatsu Chem Inc 積層体
KR20010083236A (ko) * 2000-02-22 2001-08-31 구리다 히데유키 접속재료
JP2003318532A (ja) * 2002-04-24 2003-11-07 Toyo Metallizing Co Ltd フレキシブルプリント配線用基板
JP2004082444A (ja) * 2002-08-26 2004-03-18 Dainippon Printing Co Ltd 金属層付き樹脂体および配線体

Also Published As

Publication number Publication date
US8092696B2 (en) 2012-01-10
CN100593964C (zh) 2010-03-10
EP1613135A1 (en) 2006-01-04
US20080164236A1 (en) 2008-07-10
TWI363589B (en) 2012-05-01
ATE431699T1 (de) 2009-05-15
JP4298597B2 (ja) 2009-07-22
KR20060048744A (ko) 2006-05-18
TW200603707A (en) 2006-01-16
EP1613135B1 (en) 2009-05-13
CN1717161A (zh) 2006-01-04
US20060000637A1 (en) 2006-01-05
JP2006019522A (ja) 2006-01-19
DE602005014421D1 (de) 2009-06-25

Similar Documents

Publication Publication Date Title
KR101156915B1 (ko) 배선 회로 기판 및 배선 회로 기판의 제조 방법
US10993331B2 (en) High-speed interconnects for printed circuit boards
EP1592290A1 (en) Wired circuit board and production method thereof
JPH06112630A (ja) 回路配線パタ−ンの形成法
JP2006278950A (ja) プリント配線板およびその製造方法
KR20180037343A (ko) 낮은 치수변화율을 갖는 연성동박적층필름 및 그 제조방법
CN107135608B (zh) 叠层体的蚀刻方法和使用了其的印刷配线基板的制造方法
KR20170028047A (ko) 연성동박적층필름, 그 제조방법, 및 그것을 이용한 연성인쇄회로기판의 제조방법
EP3386282A1 (en) Multilayer printed wiring board and method for manufacturing same
JP2004009357A (ja) 金属蒸着／金属メッキ積層フィルム及びこれを用いた電子部品
KR100774529B1 (ko) 연성인쇄회로기판의 동도금방법
KR100525558B1 (ko) 연성인쇄회로기판 제조방법 및 그에 의해 제조된연성회로기판
KR20170071205A (ko) 연성동박적층판 및 이의 제조 방법
KR20050017905A (ko) 연성인쇄회로기판 제조방법 및 그에 의해 제조된연성회로기판
JP3714812B2 (ja) 配線基板の導体パターン形成方法
JP2006156882A (ja) 配線回路基板の製造方法
KR19990049190A (ko) 인쇄회로기판 제조방법
JP4359992B2 (ja) フィルムキャリアの製造方法
JP4359990B2 (ja) フィルムキャリアの製造方法
JP4359991B2 (ja) フィルムキャリアの製造方法
KR101021344B1 (ko) 연성인쇄회로기판의 제조방법
KR830002579B1 (ko) 후막 파인 패턴 도전체(厚膜 fine patterned 導電體)
JP2010205803A (ja) 配線基板の製造方法
JPH11233920A (ja) プリント配線板とその製造方法
JP2004087658A (ja) 半導体装置用テープキャリアの製造方法およびそれを用いた半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150515

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160517

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170522

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180518

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190516

Year of fee payment: 8