JP4844730B2 - 金属被覆ポリイミド基板の評価方法 - Google Patents

金属被覆ポリイミド基板の評価方法 Download PDF

Info

Publication number
JP4844730B2
JP4844730B2 JP2006141924A JP2006141924A JP4844730B2 JP 4844730 B2 JP4844730 B2 JP 4844730B2 JP 2006141924 A JP2006141924 A JP 2006141924A JP 2006141924 A JP2006141924 A JP 2006141924A JP 4844730 B2 JP4844730 B2 JP 4844730B2
Authority
JP
Japan
Prior art keywords
metal
film
coated polyimide
copper
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006141924A
Other languages
English (en)
Other versions
JP2007311718A (ja
Inventor
修一 小笠原
宏 竹之内
博文 曽根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Metal Mining Co Ltd
Original Assignee
Sumitomo Metal Mining Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Metal Mining Co Ltd filed Critical Sumitomo Metal Mining Co Ltd
Priority to JP2006141924A priority Critical patent/JP4844730B2/ja
Publication of JP2007311718A publication Critical patent/JP2007311718A/ja
Application granted granted Critical
Publication of JP4844730B2 publication Critical patent/JP4844730B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)

Description

本発明は、金属被覆ポリイミド基板の評価方法に係り、特に液晶画面駆動用半導体を実装するための半導体実装用金属被覆ポリイミド基板の評価方法に関するものである。
液晶画面表示用ドライバーICチップを実装する手法としてCOF(Chip on Film)が注目されている。COFは従来の実装法であったTCP(Tape Carrier Package)に比べ、ファインピッチ実装が可能であり、ドライバーICの小型化、コストダウンを図ることが容易な実装法である。COFは高耐熱、高絶縁性樹脂であるポリイミドフィルムと良導電体である銅層を密着させてなる金属被覆ポリイミド基板を使用し、銅層をフォトリソグラフィー技法によってファインパターニングし、さらに所望な箇所にすずめっきおよびソルダーレジストを被覆して得るのが一般的である。また、上記金属被覆ポリイミド基板に用いられるポリイミドフィルムとしては、Kapton EN(東レ・デュポン製)、Upilex s(宇部興産製)、NPI(カネカ製)などが用いられている。
ポリイミドフィルム表面に金属層を形成する方法としては、まず、スパッタリング法によりニッケル-クロム合金等の金属層を形成し、引き続き良導電性を付与するために銅皮膜を形成する。上記スパッタリング法によって形成される金属層はおよそ100〜500nmが一般的である。さらに厚膜化が必要であれば、電気めっき、および電気めっきと無電解めっきを併用することによって行うことが一般的であり、その厚みは、例えばサブトラクティブ法によって回路を形成する場合は、5〜12μmが一般的である。COFは、上記すずめっき後、インナーリード部とICチップのパッド部を熱圧着することによって接合し、ICチップおよびその周辺部に樹脂を塗布、熱硬化後、さらにアウターリード部と液晶パネルをACFによって接合する。
特に上記スパッタ及びめっき法によって形成された金属被覆ポリイミド基板を用いて得られるCOFは、金属層の薄膜化が容易であり、また、ポリイミドフィルムと金属被膜の界面を平滑に維持しながら十分な密着強度を得る技術が確立されているため、回路のファインピッチ化に適しており、インナーリード部で30μmピッチのCOFの量産が開始され、さらに20〜25μmピッチのCOFの開発が進んでいる。
しかしながら、30μmピッチ以下のCOFでは、インナーリードとICチップ、およびアウターリードと液晶パネルの接合の際に、リードが所望のICパッド、あるいはITO電極間で十分な接合強度を維持できずに剥離が発生する確率が高くなるという問題がある。
本発明者は、上記問題を解決する手法を種々検討した結果、スパッタ及び/又はめっき法によってポリイミド表面に形成される金属被膜、特に銅めっき被膜の剥離の原因となる再結晶化の挙動を、所定の熱処理を施し、且つ該熱処理前後の比抵抗の変化率を測定することで、COFと接合するICパッド、および液晶パネルITO電極との寸法精度を十分確保できる金属被覆ポリイミド基板が得られることを見出し、本発明を完成するに至った。
即ち、本発明に係る金属被覆ポリイミド基板の評価方法は、ポリイミドフィルムの少なくとも片面にスパッタリング及び/又はめっき法により金属被膜が形成された金属被覆ポリイミド基板の評価方法であって、前記金属被膜中の銅被膜の厚みが0.1〜10μmであり、且つ、前記金属被膜中の銅被膜の存在比が膜厚比70%以上であり、前記金属被覆ポリイミド基板に対し150℃、5時間の熱処理を行った前後の比抵抗の変化率が30%以下である、ことを特徴とするものである。
本発明に係る金属被覆ポリイミド基板の評価方法によれば、30μmピッチ以下のファインピッチのCOFで、インナーリードとICチップ、およびアウターリードと液晶パネルの接合の際に、リードが所望のICパッド、あるいはITO電極間で十分な接合強度を維持し、剥離などの不良の発生の少ない信頼性の高い基板を提供することが可能である。
以下、本発明に係る金属被覆ポリイミド基板の評価方法について説明するが、その前に本発明に係る金属被覆ポリイミド基板の評価方法の技術的特徴をより詳細に説明する。
一般に、金属被覆ポリイミド基板を用いてCOFのリードを形成する際には、リード形成時に加わる熱履歴等を加味してフォトレジスト露光用マスクに形成されたパターン寸法に一定の補正を行う。これは、ICチップとの接合時、および液晶パネルとの接合時までに加わる熱履歴等によってリード間隔が変化する量をあらかじめ予測し、剥離を防止するために行われるものである。ここで、リード間隔が変化する要因としては、ポリイミドフィルムや金属被膜、およびソルダーレジスト等、COF構成部材の熱膨張、熱収縮などの変形によるものであるが、かかる熱による変形は、ある意味当然生じる現象であり、この変形量を試験的にある程度把握することができる。
しかし、問題はこの変形量が一定しないこと、即ちばらつくことであり、該変形量のばらつきが大きく、かつリード間隔がファインピッチになるほど前述の剥離の危険性が高まる。
また、このようなばらつきの発生原因は、ポリイミドフィルムに関して言えば成膜時の熱履歴、および延伸のばらつき、およびフィルムの厚さのばらつきが主要因であり、また、ソルダーレジストに関して言えば、厚さのばらつきが主要因である。
更に、金属被膜に関して言えば、無論厚みのばらつきも主要因であるが、被膜の残留応力のばらつきによって大きな影響を受けることが判明している。そして、この残留応力の発生要因も種々解析され、種々の成膜条件と被膜形成直後に測定される残留応力には相関が得られていた。
しかしながら、上記残留応力による変形をあらかじめ想定して前述の補正を行っても、COFリード部とICチップ、液晶パネルとの接合の際に剥離が生じる場合があった。
本発明者は、この原因を種々解析した結果、ポリイミドフィルムに対しめっきにより金属被膜を形成した後、特に応力を加えなくても経時的に基板が変形することを見出した。
これは、めっきで形成された金属被膜、特に銅被膜がめっき後室温環境下でも再結晶が進行することによって被膜中の残留応力が変化し、基板の変形に至るものと考えられる。但し、この再結晶化は、めっきの際の種々の条件によってその進行度合いが異なり、予め予測することは極めて難しいのが実情であった。
一方、めっきで形成された銅めっき被膜の再結晶化は、基板に付加される熱履歴によって促進されるものの、一定の熱履歴下での再結晶化は、ある時点でほぼ停止するという特性を有する。
このため、本発明者は、この再結晶化の進行の収束度合いを判断する手法として、被膜の比抵抗の変化に着目した。
つまり、銅めっき被膜は再結晶化によって微細な結晶粒子が巨大化する。そうすると、結晶粒界が減少するため電気抵抗が減少する。従って、本発明者は、かかる電気抵抗の変化により、銅めっき被膜の再結晶挙動を推察することが可能であることに着目した。
また、上述のように、銅めっき被膜の再結晶化は、熱履歴を受けることによって促進される。このため、本発明においては、COFのリード形成後、最終的に液晶パネルに接合するまでの熱履歴と同等以上の熱履歴を加えた前後で比抵抗を測定し、その変化率が一定の値以下であれば、実際にリード接合の際に受ける熱履歴によって銅めっき被膜が問題になるような再結晶化、即ち基板変形を引き起こさないと判断することが可能となる。
次に、一般にCOF加工工程で通常付加される熱履歴としては、すずめっきホイスカー成長抑制のための120℃、30〜60分の熱処理、ソルダーレジスト硬化のための120℃、2〜3時間の熱処理、COFへのICボンディングの際に加わる420℃、1〜5秒程度の熱処理、IC封止樹脂硬化のための150℃、3〜4時間の熱処理、および液晶パネルへのアウターリードボンディングのための200℃、1分程度の熱処理などが挙げられる。
本発明においては、上記熱履歴に鑑み、金属被覆ポリイミド基板に対し、150℃で5時間の熱履歴を付加し、比抵抗の変化率を求めることによって、該基板がCOFリード形成から接合時までに付加される熱履歴による銅めっき被膜の再結晶化の進行具合を推定する。
ここで、150℃で5時間の熱処理を金属被覆ポリイミド基板に対し施すこととしたのは、金属被覆ポリイミド基板がCOFとして加工され、ICチップ、および液晶パネルと接合されるまでに加わる熱履歴に相当する熱履歴を加えることによって、銅めっき被膜の再結晶化に伴って生じる比抵抗の変化を測定し、これによって実際にICチップ、および液晶パネルと接合された際の基板変形によるCOFリード剥離の危険性を推定することが可能となるためである。
また、熱履歴を付加する前後の比抵抗の変化率が30%以下であれば、COFリード接合までに生じる再結晶化による基板変形量は、接合時、剥離に至るほどの問題とならないが、更に望ましくは20%以下である。
熱履歴を付加する前後の比抵抗の変化率が20%以下であると、熱履歴による銅めっき被膜の再結晶による基板変形量が極めて微小になるためより好ましいからである。
一方、比抵抗の変化率が30%を超える場合は、熱履歴に伴う再結晶化、再結晶化による基板変形量は大きく、かつばらつきの要因となるため、この状態では接合時の信頼性は得られない。
また、本発明の手法が効果的に適用できるためには、銅被膜の厚みが0.1〜10μm、さらに望ましくは5〜8μmである。
銅被膜の厚みが0.1μm未満では、薄膜すぎて本発明による効果が得難くなり、一方、10μmを超えた場合は、銅めっき被膜中の再結晶化の進行度合いが被膜中でばらつくようになり、より強い熱履歴を付加しなければ比抵抗の変化率での管理は難しくなるため実用性に劣ることとなる。
また、銅被膜の厚みが5〜8μmの範囲だと、負荷した熱履歴の強度と銅めっき被膜の再結晶化による基板変形量、および再結晶化に伴う比抵抗値の変化に良い相関が得られるため、COFリード接合時の剥離問題の危険度合いをより確実に推定することが可能であるため、より好ましい。
また、金属被膜中の銅被膜の存在比が膜厚比70%以上であることが必要であり、さらに望ましくは80%以上である。これは、前述の金属被覆ポリイミド基板を構成する金属種において、150℃程度の熱履歴によって最も再結晶化が進行するのは銅めっき被膜であるため、金属被膜中の銅めっき被膜の割合は比抵抗の変化率に影響し、金属層の厚みは基板を変形せしめようとする応力に影響するからである。
一方、金属被膜中の銅めっき被膜の割合が70%以下であれば、熱履歴による再結晶化によって基板が変形する程度は小さくなるため、本発明による効果が得難くなる。
本発明が適用される金属被覆ポリイミド基板のポリイミドフィルム種、および厚みも銅めっき被膜再結晶化による基板変形量に影響を及ぼす。即ち、フィルム厚が厚く、かつ剛性が高ければ銅めっき被膜の再結晶化による応力が加わっても基板は当然変形し難くなる。
しかしながら、これはポリイミドフィルム種と厚みはそれぞれ影響するため、本発明においては限定することができない。この意味においても、本発明のように、金属被覆ポリイミド基板に対し熱処理を行った前後の比抵抗の変化率により特定する意義がある。
尚、一般的に本発明において適用されるポリイミドフィルム種としては、東レ・デュポン社製Kapton EN、宇部興産社製 Upilex sを用い、厚さとしては25〜50μmであれば好都合である。
以下、本発明の有効性を実施例を挙げて説明するが、本発明はこれらに限定されるものではない。
ポリイミドフィルムとしてKapton 150EN(東レ・デュポン製)を用い、真空度0.01〜0.1Paに保持されたチャンバー内で150℃、1分間の加熱処理を行った。引き続き、クロムを20重量%含有するニッケル-クロム合金ターゲット、および銅ターゲットを用い、ポリイミドフィルム表面に厚さ20nmのニッケル-クロム合金層、および厚さ100nmの銅層を形成した。その後、硫酸を180g/L、硫酸銅を80g/L、塩素イオンを50mg/L、および銅めっき被膜の平滑性等を確保する目的で有機添加剤を所定量添加しためっき液を使用し、種々のめっき条件で厚さ8μmまで電気めっき法によって銅被膜を形成した。
従って、本発明の実施例に係る金属被膜は、ニッケル、クロム、銅から構成され、また、本発明の実施例に係る銅被膜は、スパッタ及びめっき法によって得られた銅から構成されることとなる。
得られた金属被覆ポリイミド基板の一部を150℃大気中に5時間保持した前後の金属被膜の比抵抗を測定し、その変化率を求めた。また、得られた金属被覆ポリイミド基板を用いて、サブトラクティブ法によりインナーリード部が25μmピッチ、アウターリード部が40μmピッチのリードパターンを形成し、リード表面に無電解めっき法によって錫被膜を厚さ0.6μm形成した。その後、錫めっき被膜におけるウイスカー発生を抑制することを目的として120℃、60分の熱処理を行い、さらに所望な部分に厚さ10μmのソルダーレジスト層を形成し、これを熱硬化させることを目的として120℃で2時間熱処理を行った。以上の処理後、インナーリード部とICチップのパッド部を接合させるために、接合部を420℃で1秒間熱圧着し、さらにICチップおよびその周辺部に熱硬化型樹脂を塗布し、150℃で3時間熱処理を行うことによってICチップを樹脂封止した。更にその後、アウターリード部と液晶パネルITO電極とをACF接合するため、接合部を200℃で5秒間熱圧着した。以上の処理を行った後、インナーリード部およびアウターリード部の接合部を観察し、剥離等の不良発生率を求めた。
表1に金属被覆ポリイミド基板の150℃、5時間の熱履歴前後での比抵抗変化率と接合部の不良発生率との関係を実施例1〜4,比較例1〜3として示す。
Figure 0004844730
表1の結果から、比抵抗変化率が35%を超えると、接合部の剥離等不良発生率が急激に増加することが分かる。
以上述べたように、本発明によって得られる金属被覆ポリイミド基板は、これを用いて得られたCOFとIC、および液晶パネルの組み立て工程において加わる熱履歴を経ても、インナーリード部とICチップ、およびアウターリード部と液晶パネルの接合時に剥離等の問題が発生する危険性を極めて抑制できる。よって本発明によって得られる金属被覆ポリイミド基板は、COFなどの電子部品の更なる高密度化を実現することが可能となり、また経済的に製品を供給することが可能となる。

Claims (1)

  1. ポリイミドフィルムの少なくとも片面にスパッタリング及び/又はめっき法により金属被膜が形成された金属被覆ポリイミド基板の評価方法であって、
    前記金属被膜中の銅被膜の厚みが0.1〜10μmであり、且つ、前記金属被膜中の銅被膜の存在比が膜厚比70%以上であり、
    前記金属被覆ポリイミド基板に対し150℃、5時間の熱処理を行った前後の比抵抗の変化率が30%以下である、
    ことを特徴とする金属被覆ポリイミド基板の評価方法。
JP2006141924A 2006-05-22 2006-05-22 金属被覆ポリイミド基板の評価方法 Active JP4844730B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006141924A JP4844730B2 (ja) 2006-05-22 2006-05-22 金属被覆ポリイミド基板の評価方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006141924A JP4844730B2 (ja) 2006-05-22 2006-05-22 金属被覆ポリイミド基板の評価方法

Publications (2)

Publication Number Publication Date
JP2007311718A JP2007311718A (ja) 2007-11-29
JP4844730B2 true JP4844730B2 (ja) 2011-12-28

Family

ID=38844271

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006141924A Active JP4844730B2 (ja) 2006-05-22 2006-05-22 金属被覆ポリイミド基板の評価方法

Country Status (1)

Country Link
JP (1) JP4844730B2 (ja)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08249929A (ja) * 1995-03-10 1996-09-27 Idemitsu Kosan Co Ltd 座標データ入力装置の入力パネル用透明電極膜
JPH0953032A (ja) * 1995-06-07 1997-02-25 Hitachi Chem Co Ltd 導電ペースト及び電気回路形成基板の製造法
JP4597737B2 (ja) * 2004-03-29 2010-12-15 株式会社カネカ 新規なポリイミドフィルムおよびその利用ならびにその製造方法
JP4298597B2 (ja) * 2004-07-01 2009-07-22 日東電工株式会社 配線回路基板および配線回路基板の製造方法

Also Published As

Publication number Publication date
JP2007311718A (ja) 2007-11-29

Similar Documents

Publication Publication Date Title
KR101042483B1 (ko) 구리의 표면 처리 방법 및 구리
JP2008047655A (ja) 配線基板およびその製造方法
WO2013021750A1 (ja) 配線基板およびその製造方法ならびに半導体装置
JPS58115889A (ja) Ic基板の製造方法
WO2005055681A1 (ja) プリント配線基板、その製造方法および回路装置
JP2007214571A (ja) 均一な共平面性を有する多層フリップチップバンプの高さを制御する方法及び関連装置
JP2001214284A (ja) 表面処理銅箔及びその表面処理銅箔の製造方法並びにその表面処理銅箔を用いた銅張積層板
JP2002252257A (ja) 半導体キャリア用フィルム及びその製造方法
WO2015114987A1 (ja) パワーモジュール用基板とその製造方法とそのパワーモジュール用基板を用いたパワーモジュール
JP2009026990A (ja) 金属被覆ポリイミド基板の製造方法
WO2019201145A1 (zh) 一种易剥离载体箔及其制备方法和应用
JP2007223312A (ja) 軟性金属積層板及びその製造方法
TW200415692A (en) Film carrier tape for mounting electronic parts and its preparation
JP4426900B2 (ja) プリント配線基板、その製造方法および半導体装置
JP4839138B2 (ja) 配線基板の製造方法
WO2018066113A1 (ja) 多層配線板の製造方法
CN102714915A (zh) 电子电路及其形成方法以及电子电路形成用覆铜层压板
JP2008248269A (ja) 銅表面の処理方法およびこの方法を用いた配線基板
JP2007214519A (ja) 金属被覆ポリイミド基板およびこれを用いた錫めっき法
JP4844730B2 (ja) 金属被覆ポリイミド基板の評価方法
TWI420991B (zh) A copper-clad laminate, a surface-treated copper foil for manufacturing the copper-clad laminate, and a printed circuit board manufactured using the copper-clad laminate
JP2010108964A (ja) 回路基板の製造方法
JP2007158017A (ja) 配線基板およびその製造方法
JP2004319660A (ja) 回路基板用部材および回路基板の製造方法
JP2006066889A (ja) プリント配線基板、その製造方法および半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081110

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100818

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100928

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110112

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110310

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110914

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110927

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141021

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4844730

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150