DE4113261A1 - Verfahren zum aufbringen einer basiskupferschicht auf glasfaserverstaerktem oder keramikpulvergefuelltem teflonsubstrat und verfahren zur herstellung sehr feiner leiterbahnstrukturen darauf - Google Patents

Verfahren zum aufbringen einer basiskupferschicht auf glasfaserverstaerktem oder keramikpulvergefuelltem teflonsubstrat und verfahren zur herstellung sehr feiner leiterbahnstrukturen darauf

Info

Publication number
DE4113261A1
DE4113261A1 DE19914113261 DE4113261A DE4113261A1 DE 4113261 A1 DE4113261 A1 DE 4113261A1 DE 19914113261 DE19914113261 DE 19914113261 DE 4113261 A DE4113261 A DE 4113261A DE 4113261 A1 DE4113261 A1 DE 4113261A1
Authority
DE
Germany
Prior art keywords
substrate
copper
copper layer
annealing
drying
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19914113261
Other languages
English (en)
Other versions
DE4113261C2 (de
Inventor
Dieter Sattler
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19914113261 priority Critical patent/DE4113261A1/de
Publication of DE4113261A1 publication Critical patent/DE4113261A1/de
Application granted granted Critical
Publication of DE4113261C2 publication Critical patent/DE4113261C2/de
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/31Coating with metals
    • C23C18/38Coating with copper
    • C23C18/40Coating with copper using reducing agents
    • C23C18/405Formaldehyde
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0313Organic insulating material
    • H05K1/032Organic insulating material consisting of one material
    • H05K1/034Organic insulating material consisting of one material containing halogen
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0313Organic insulating material
    • H05K1/0353Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0366Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement reinforced, e.g. by fibres, fabrics
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0313Organic insulating material
    • H05K1/0353Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0373Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement containing additives, e.g. fillers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0137Materials
    • H05K2201/015Fluoropolymer, e.g. polytetrafluoroethylene [PTFE]
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203Fillers and particles
    • H05K2201/0206Materials
    • H05K2201/0209Inorganic, non-metallic particles
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1105Heating or thermal processing not related to soldering, firing, curing or laminating, e.g. for shaping the substrate or during finish plating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1152Replicating the surface structure of a sacrificial layer, e.g. for roughening
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061Etching masks
    • H05K3/062Etching masks consisting of metals or alloys or metallic inorganic compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Chemically Coating (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Description

Ein häufig verwendetes Substrat zum Aufbau von Schaltungen mit Leitungen und/oder mit Leitungsbauteilen, die einen definier­ ten Wellenwiderstand, d. h. also definierte Abmessungen auf­ weisen, ist der Kunststoff Teflon. Wegen der besseren mechani­ schen Eigenschaften und der höheren Dielektrizitätskonstanten wird dabei vor allem glasfaserverstärktes oder keramikpulver­ gefülltes Teflon verwendet. Dieses Material wird hauptsächlich mit einer beidseitigen Kupferkaschierung angeboten und deshalb fast ausschließlich mittels der Fotoätztechnologie bearbeitet.
Bei diesem bisher üblichen Verfahren werden die Leitungen und/oder die Leitungsbauteile direkt aus der Kupferkaschierung geätzt, wobei an Stellen, an denen Metall auf dem Substrat bleiben soll, Fotolack das Abätzen verhindert. Diese Vorge­ hensweise ist zwar recht einfach und auch billig, führt jedoch zu erheblichen Schwankungen der Abmessungen der geätzten Strukturen, so daß nur bei Leiterbreiten und Leiterabständen, die größer als etwa 100 µm sind, die erforderlichen Toleranzen eingehalten werden können.
Nachteilig bei kupferkaschiertem Teflonsubstrat ist auch, daß einerseits die Kupferkaschierung, über die Gesamtfläche gese­ hen, Dickenschwankungen unterliegt und andererseits die Dicke dieser Kaschierung so groß ist, daß beim Ätzvorgang ein Unter­ ätzen der Leiterbahnen stattfindet.
Um diese Probleme zu umgehen, ist es bei nicht kaschierten Materialien möglich, eine dünne Basiskupferschicht chemisch abzuscheiden. Diese Abscheidung läßt sich sehr präzise durch­ führen. Die Basiskupferschicht wird dann teilweise mit Fotolack abgedeckt und an Stellen ohne Fotolack galvanisch verstärkt. Die so erhaltene Leiterbahnstruktur wird an­ schließend mit einer galvanisch aufgebrachten Schutzschicht aus nur Nickel oder Nickel und Gold überzogen, so daß beim nach dem Entfernen des Fotolacks stattfindenden Ätzen der Basiskupferschicht die Leiterbahnstruktur nicht angegriffen wird.
Bei diesem Verfahren muß zum chemischen Abscheiden der Basis­ kupferschicht auf dem reinen Substratmaterial ein Katalysator verwendet werden. Dazu dient üblicherweise eine Palladium ent­ haltende Lösung, in die das Substrat getaucht wird. Beim spä­ teren Eintauchen des Substrats in eine kupferhaltige Lösung scheidet sich das Kupfer an den Palladiumkeimen ab. Auf diese Weise entsteht eine dünne und homogene Basiskupferschicht.
Nach dem galvanischen Aufbau der Leiterstruktur auf der Basis­ kupferschicht muß die Basiskupferschicht wieder weggeätzt wer­ den. Es ist jedoch sehr schwierig, die Palladiumschicht wieder zu entfernen. Wird sie nicht entfernt, führt es dazu, daß bei sehr engen Leiterbahnabständen aufgrund der nicht exakt zu definierenden Dicke der Palladiumschicht Kurzschlüsse auftre­ ten können. Wird die Palladiumschicht mittels eines starken Ätzbades entfernt, kommt es auch bei diesem Verfahren zu Unterätzungen an den Leiterbahnen.
Es ist zwar ein Verfahren zum chemischen Abscheiden von Kupfer mit einem auf Kupferkolloid basierenden Katalysator bekannt, jedoch sind dort die Badparameter, wie beispielsweise Tempe­ ratur und Komponentengehalte, auf das Beschichten von Seiten­ wänden von Durchkontaktierungen in kupferkaschierten Leiter­ platten abgestimmt.
Die Anwendung dieses bekannten Verfahrens auf ein Substrat aus glasfaserverstärktem oder keramikpulvergefülltem Teflon, bei dem die Kupferkaschierung weggeätzt wurde, führt allerdings zu Blasenbildung oder fleckenweisen Fehlstellen in der Basis­ kupferschicht.
Der Erfindung liegt somit das Problem zugrunde, ein Verfahren zur ganzflächigen stromlosen Beschichtung von Substraten aus glasfaserverstärktem oder keramikpulvergefülltem, kupfer­ kaschierten Teflon mit einer dünnen Kupferschicht anzugeben, so daß darauf die Herstellung von Leiterbahnstrukturen mit Abständen und Breiten, die kleiner als 50 µm sind, mittels eines galvanischen Leiterbahnaufbaus möglich ist. Außerdem soll im Falle, daß als Ätzresist nur eine sehr dünne Nickel­ schicht galvanisch abgeschieden wurde, nach dem Ätzen der Basiskupferschicht noch Nickel und Gold chemisch abgeschieden werden können.
Erfindungsgemäß wird das Problem durch ein Verfahren nach Patentanspruch 1 gelöst, bei dem zuerst die Kupferkaschierung des Teflonsubstrats in einem ammoniak-alkalischen Ätzbad entfernt wird. Ein saures Ätzbad würde den Oberflächenhaft­ film auf dem Teflon zerstören, so daß bei der anschließenden Weiterbehandlung keine haftfeste Abscheidung des Katalysators für stromlos abzuscheidendes Kupfer mehr stattfinden kann.
Nach dem Ätzen der Kupferkaschierung wird das Substrat mit einem alkalischen Reinigungsmittel gereinigt, um es für die anschließende Oberflächenbekeimung mit kolloidal gebundenem Kupfer zur Initiierung der eigentlichen Kupferabscheidung vorzubereiten. Die sonst übliche Bekeimung in sauren Palla­ diumbädern und Zinn ist nicht möglich, da eine Palladium­ schicht nach der Ätzung der chemisch abgeschiedenen Basis­ kupferschicht nur sehr schwierig zu entfernen wäre, und somit bei einer anschließenden Veredelung der Leiterstruktur mit chemisch abgeschiedenem Nickel zu einer Totalbeschichtung der ganzen Substratoberfläche führen würde, da die Palladiumkeime auch katalysierend für chemisch abzuscheidendes Nickel wirken.
Nach der Bekeimung der Substratoberfläche mit kolloidal gebun­ denem Kupfer wird in einem dünnabscheidenden Kupferbad, initiiert durch den Katalysator, die Basiskupferschicht mit einer Dicke von 0,3 µm bis 0,7 µm, vorzugsweise von 0,4 µm bis 0,6 µm, abgeschieden. Diese Schicht ist nur unter definierten Bedingungen einwandfrei aufzubringen. Abweichungen von diesen Bedingungen führen zu Blasenbildung oder fleckenweise auftre­ tenden Fehlstellen. Die geringe Schichtdicke erlaubt nach dem galvanischen Aufbau der Leiterstruktur eine schnelle und ein­ deutige Ätzung der Basiskupferschicht ohne die Gefahr einer Unterätzung der eigentlichen Strukturelemente. Hierdurch wird die Herstellung sehr feiner Strukturen, wie z. B. Fingerkoppler und Spulen, bis ca. 20 µm bis 30 µm Leiterbreite und Leiterabstand möglich.
Das Substrat mit der Basiskupferschicht wird abschließend bei einer Temperatur von 140°C bis 180°C während einer Dauer von mindestens 30 Minuten in einer Stickstoffatmosphäre getrocknet und getempert.
Zwischen den Verfahrensschritten wird das Substrat gespült, um ein Verschleppen der einzelnen Badinhalte zu vermeiden und so­ mit eine Verunreinigung der Bäder zu vermindern.
Die Baddimensionierung und Badbelastbarkeit bei diesem Verfah­ ren erlauben die Anwendung der Korbtechnik, wodurch eine hohe zeitliche Durchsatzrate und somit eine hohe Wirtschaftlichkeit erzielt wird.
Der erfindungsgemäße Verfahrensablauf soll nun anhand eines Beispiels mit Hilfe einer Tabelle verdeutlicht werden:
Zum Reinigen wird der alkalische Reiniger "PC 325" der Fa. Lea Ronal verwendet.
Der Katalysator "Catalyst M" der Fa. Lea Ronal wird dabei in einer Konzentration von 320 bis 350 (Optimum 350) ml/l bei einem pH-Wert von 3,5 ±0,2 verwendet.
Das Kupferbad "Ronadep 25" der Firma Lea Ronal enthält 3 ±0,3 (Opt. 3) g/l Kupfer, 16-18 (Opt. 18) g/l Natriumhydroxyd und 16 bis 18 (Opt. 18) ml/l 37%ige Formaldehyd-Lösung.
Mit Hilfe der folgenden Liste soll beispielhaft der Gesamtab­ lauf der Schaltungsherstellung auf glasfaserverstärktem oder keramikpulvergefülltem Teflon dargestellt werden:
  • 1. Ätzen der Kupferkaschierung und Aufbringen einer Basis­ kupferschicht gemäß einem Verfahren nach obiger Tabelle,
  • 2. Fotolithographie,
  • 3. Aufbau der Struktur mit galvanisch abgeschiedenem Kupfer (5-12 µm),
  • 4. Galvanisches Abscheiden einer Nickelschicht (2 µm),
  • 5. Galvanisches Abscheiden einer Goldschicht (1 µm),
  • 6. Entschichten des Fotolacks,
  • 7. Ätzen der chemischen Basiskupferschicht.
Bei diesem Verfahrensablauf wirken die Nickel- und die Gold­ schicht sowohl als Schutzschicht beim Ätzen der chemischen Basiskupferschicht als auch als Veredlungsschicht für die Leiterstruktur. Für den Fall, daß eine Veredelung der Leiter­ struktur durch chemisches Abscheiden von Nickel und Gold er­ folgen soll, wird beispielsweise folgender Verfahrensablauf gewählt:
  • 1. Ätzen der Kupferkaschierung und Aufbringen einer Basis­ kupferschicht gemäß einem Verfahren nach obiger Tabelle,
  • 2. Fotolithographie,
  • 3. Aufbau der Struktur mit galvanisch abgeschiedenem Kupfer (5-12 µm),
  • 4. Galvanisches Abscheiden einer Nickelschicht (0,2 µm),
  • 5. Entschichten des Fotolacks,
  • 6. Ätzen der chemischen Basiskupferschicht,
  • 7. Chemisches Abscheiden einer Nickelschicht (2 µm),
  • 8. Chemisches Abscheiden einer Goldschicht (0.2 µm).
Die galvanisch abgeschiedene Nickelschicht ist bei diesem Ver­ fahren nötig, um die Leiterstruktur beim Ätzen der Basis­ kupferschicht zu schützen.

Claims (9)

1. Verfahren zur ganzflächigen, stromlosen Beschichtung von Substraten aus glasfaserverstärktem oder keramikpulvergefüll­ tem, kupferkaschiertem Teflon mit einer dünnen Kupferschicht mit folgenden Verfahrensschritten:
  • - Entfernen der Kupferkaschierung in einem ammoniak-alkalischen Ätzbad,
  • - Reinigen des Substrats bei einer Temperatur von 60°C bis 80°C mit einem alkalischen Reinigungsmittel,
  • - Katalysieren des Substrats bei einer Temperatur von 30°C bis 32°C während einer Dauer von 12 bis 14 Minuten mit einem auf Kupferkolloid basierenden Katalysator, der in einer Konzen­ tration von 320 bis 350 ml/l bei einem pH-Wert von 3,5 ±0,2 verwendet wird,
  • - chemisches Verkupfern des Substrats bei einer Temperatur von 220 ±1°C während einer Dauer von 18 bis 20 Minuten, wobei ein Kupferbad mit 3 ±0,3 g/l Kupfer, 16 bis 19 g/l Natrium­ hydroxid und 16 bis 18 ml/l 37%iger Formaldehydlösung ver­ wendet wird,
  • - Trocknen und Tempern des Substrats bei einer Temperatur von 140°C bis 180°C während einer Dauer von mindestens 30 Minuten in einer Stickstoffatmosphäre, wobei zwischen den Verfahrensschritten jeweils ein Spülen des Substrates erfolgt.
2. Verfahren nach Anspruch 1, wobei das Reinigen des Substrats vorzugsweise bei 60°C bis 62°C erfolgt.
3. Verfahren nach einem der Ansprüche 1 oder 2, wobei das Trocknen und Tempern des Substrats vorzugsweise bei einer Temperatur von 150° ±5°C erfolgt.
4. Verfahren nach einem der Ansprüche 1 bis 3, wobei das Spülen des Substrats jeweils bei Raumtemperatur und während einer Dauer von 4 bis 5 Minuten, vorzugsweise in Form der Tauchspü­ lung in sogenanntem Überlauf-Fließspülen, erfolgt.
5. Verfahren zum Aufbringen sehr feiner Leiterstrukturen auf einem Substrat aus glasfaserverstärktem oder keramikpulverge­ fülltem, kupferkaschiertem Teflon mit folgenden Verfahrens­ schritten:
  • - Aufbringen einer Basiskupferschicht mittels eines Verfah­ rens nach einem der Ansprüche 1 bis 4,
  • - Beschichten der Basiskupferschicht mit einer Fotolackstruk­ tur mittels eines bekannten Fotolitographieverfahrens,
  • - Aufbau der Leiterbahnstruktur durch galvanisches Abscheiden von Kupfer an den nicht von Fotolack abgedeckten Stellen der Basiskupferschicht,
  • - Aufbringen einer Schutzbeschichtung durch galvanisches Ab­ scheiden von Nickel oder Nickel und Gold,
  • - Entschichten des Fotolacks,
  • - Ätzen der chemischen Basiskupferschicht.
6. Verfahren nach Anspruch 5, wobei nach dem Ätzen der Basis­ kupferschicht die Leiterstrukturen mittels chemisch abgeschie­ dener Schichten aus zuerst Nickel und dann Gold veredelt werden.
7. Verfahren nach einem der Ansprüche 5 oder 6, wobei Leiter­ bahnbreiten und/oder Leiterbahnabstände, die kleiner als 50 µm sind, erzielt werden.
8. Verfahren nach einem der Ansprüche 1 bis 7, wobei die chemisch abgeschiedene Kupferschicht eine Dicke von 0,3 bis 0,7 µm aufweist.
9. Verfahren nach einem der Ansprüche 1 bis 7, wobei die chemisch abgeschiedene Kupferschicht eine Dicke von 0,4 bis 0,6 µm aufweist.
DE19914113261 1991-04-23 1991-04-23 Verfahren zum aufbringen einer basiskupferschicht auf glasfaserverstaerktem oder keramikpulvergefuelltem teflonsubstrat und verfahren zur herstellung sehr feiner leiterbahnstrukturen darauf Granted DE4113261A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19914113261 DE4113261A1 (de) 1991-04-23 1991-04-23 Verfahren zum aufbringen einer basiskupferschicht auf glasfaserverstaerktem oder keramikpulvergefuelltem teflonsubstrat und verfahren zur herstellung sehr feiner leiterbahnstrukturen darauf

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19914113261 DE4113261A1 (de) 1991-04-23 1991-04-23 Verfahren zum aufbringen einer basiskupferschicht auf glasfaserverstaerktem oder keramikpulvergefuelltem teflonsubstrat und verfahren zur herstellung sehr feiner leiterbahnstrukturen darauf

Publications (2)

Publication Number Publication Date
DE4113261A1 true DE4113261A1 (de) 1992-10-29
DE4113261C2 DE4113261C2 (de) 1993-06-03

Family

ID=6430189

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19914113261 Granted DE4113261A1 (de) 1991-04-23 1991-04-23 Verfahren zum aufbringen einer basiskupferschicht auf glasfaserverstaerktem oder keramikpulvergefuelltem teflonsubstrat und verfahren zur herstellung sehr feiner leiterbahnstrukturen darauf

Country Status (1)

Country Link
DE (1) DE4113261A1 (de)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19832249A1 (de) * 1998-07-17 2000-02-03 Roland Haefele Verfahren zum chemischen Vernickeln einer galvanisch abgeschiedenen Nickelschicht und Leiterplatte
EP1613135A1 (de) 2004-07-01 2006-01-04 Nitto Denko Corporation Leiterplatte und Verfahren zur Herstellung einer Leiterplatte
CN100362134C (zh) * 2005-11-17 2008-01-16 常州市裕和金属材料有限公司 催化氨浸法分离金属纤维铜保护层新工艺
US7980000B2 (en) * 2006-12-29 2011-07-19 Applied Materials, Inc. Vapor dryer having hydrophilic end effector

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
LeaRonal:Techn. Bull. No. 802/803, 21.4.82, No. 9 *

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19832249A1 (de) * 1998-07-17 2000-02-03 Roland Haefele Verfahren zum chemischen Vernickeln einer galvanisch abgeschiedenen Nickelschicht und Leiterplatte
EP1613135A1 (de) 2004-07-01 2006-01-04 Nitto Denko Corporation Leiterplatte und Verfahren zur Herstellung einer Leiterplatte
US8092696B2 (en) 2004-07-01 2012-01-10 Nitto Denko Corporation Method for manufacturing printed circuit board
CN100362134C (zh) * 2005-11-17 2008-01-16 常州市裕和金属材料有限公司 催化氨浸法分离金属纤维铜保护层新工艺
US7980000B2 (en) * 2006-12-29 2011-07-19 Applied Materials, Inc. Vapor dryer having hydrophilic end effector
US8205352B2 (en) 2006-12-29 2012-06-26 Applied Materials, Inc. Vapor dryer having hydrophilic end effector

Also Published As

Publication number Publication date
DE4113261C2 (de) 1993-06-03

Similar Documents

Publication Publication Date Title
DE3706951C2 (de)
DE2610470C3 (de) Verfahren zur stromlosen Abscheidung von Kupferschichten
DE69829018T2 (de) Substrat und Verfahren zu dessen Herstellung
DE3341431A1 (de) Verfahren zum reinigen von loechern in gedruckten schaltungsplatten mit permanganathaltigen und basischen loesungen
DE3016132C2 (de) Verfahren zur Herstellung von gegen Hitzeschockeinwirkung widerstandsfähigen gedruckten Schaltungen
DE3110415C2 (de) Verfahren zum Herstellen von Leiterplatten
DE797690T1 (de) Herstellung von gedruckten schaltungen
DE1808161A1 (de) Verfahren zum Aufbringen eines gedruckten Leitungsmusters auf ein elektrisch isolierendes Substrat
DE2159612A1 (de) Verfahren zum stromlosen Metall plattieren nichtleitender Korper
DE2847070C2 (de) Verfahren zur Behandlung von Multilayer-Innenlagen mit additiv aufplattierten Leiterzügen
DE4113261C2 (de)
DE19642922C2 (de) Aktivierende katalytische Lösung zur stromlosen Metallisierung und Verfahren zur Vorbereitung eines Substrats zur stromlosen Metallisierung
DE3887054T2 (de) Herstellung einer mehrschichtigen gedruckten Schaltungsplatte.
DE69800056T2 (de) Aktivierende katalytische Lösung für stromlose Metallisierung und Verfahren für stromlose Metallisierung
DE4201129A1 (de) Verdrahtungsplatten und verfahren zur herstellung derselben
DE4113262C2 (de)
DE19833593A1 (de) Verfahren zur selektiven Metallisierung
DE4113263A1 (de) Verfahren zur ganzflaechigen, stromlosen beschichtung von kleinen formteilen aus keramischem material
DE3345353A1 (de) Verfahren und metallisierung einer keramikoberflaeche
EP0307585A2 (de) Verfahren zur haftfesten Metallisierung von Emails
DE3347194A1 (de) Verfahren zur nichtelektrolytischen verkupferung von leiterplatten
DE2159613A1 (de) Verfahren zum stromlosen Metallplat tieren nichtleitender Korper
DE2142169A1 (de) Verfahren zum stromlosen auftragen eines kupferueberzuges und durch dieses verfahren hergestellte gedruckte schaltung
DE4113654A1 (de) Mittel zur selektiven ausbildung einer duennen oxidierenden schicht
DE3518766A1 (de) Verfahren zur metallisierung eines substrates

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee