KR100372466B1 - 반도체 장치 및 그 제조 방법, 필름 캐리어 테이프, 회로 기판및 전자 기기ㅠ - Google Patents

반도체 장치 및 그 제조 방법, 필름 캐리어 테이프, 회로 기판및 전자 기기ㅠ Download PDF

Info

Publication number
KR100372466B1
KR100372466B1 KR10-1998-0053334A KR19980053334A KR100372466B1 KR 100372466 B1 KR100372466 B1 KR 100372466B1 KR 19980053334 A KR19980053334 A KR 19980053334A KR 100372466 B1 KR100372466 B1 KR 100372466B1
Authority
KR
South Korea
Prior art keywords
lead
leads
insulating film
external electrodes
carrier tape
Prior art date
Application number
KR10-1998-0053334A
Other languages
English (en)
Other versions
KR19990062839A (ko
Inventor
노부아키 하시모토
Original Assignee
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 엡슨 가부시키가이샤 filed Critical 세이코 엡슨 가부시키가이샤
Publication of KR19990062839A publication Critical patent/KR19990062839A/ko
Application granted granted Critical
Publication of KR100372466B1 publication Critical patent/KR100372466B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/241—Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus
    • H05K3/242—Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus characterised by using temporary conductors on the printed circuit for electrically connecting areas which are to be electroplated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0393—Flexible materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1545—Continuous processing, i.e. involving rolls moving a band-like or solid carrier along a continuous production path
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/17—Post-manufacturing processes
    • H05K2203/175—Configurations of connections suitable for easy deletion, e.g. modifiable circuits or temporary conductors for electroplating; Processes for deleting connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/005—Punching of holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/241—Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

디바이스 홀을 갖는 절연 필름과, 절연 필름에 형성되는 복수개의 범프(bump)와, 절연 필름의 외형단에서 단면이 노출하여 범프에 접속되는 리드와, 디바이스 홀로부터 단부가 돌출하여 범프에 접속되는 리드와, 디바이스 홀 내에서 리드 단부에 접속되는 반도체 칩을 갖고, 리드에는 전기 도금이 실시되고, 절연 필름은 리드의 노출하는 단면을 포함하는 영역에 홈을 갖는 외형을 이룬다.

Description

반도체 장치 및 그 제조 방법, 필름 캐리어 테이프, 회로 기판 및 전자 기기
본 발명은 반도체 장치 및 그 제조 방법, 필름 캐리어 테이프, 회로 기판 및 전자 기기에 관한 것이다.
(종래 기술)
반도체 장치의 소형화를 추구하면 베어 칩 실장이 이상적이지만, 품질 보증 및 취급이 어렵기 때문에, 패키지 형태fh 가공하는 것으로 대응하여 왔다. 특히 다단자화의 요구에 따른 패키지 형태로서 근년, BGA(ball grid array)형 패키지가 개발되어 왔다. BGA형 패키지는 기판에 외부 단자인 범프(bump)를 에어리어 어레이 형상으로 배치하여 면실장(面實裝)할 수 있도록 한 것이다.
BGA형 패키지의 하나로서 플랙시블(가요성) 기판을 사용한 것이 있다. 이러한 BGA형 패키지의 제조에는 특히 좁은 피치 패드의 반도체 소자를 실장해야 할 필요나, 연속적인 제조가 가능하다고 하는 이점으로부터 TAB(Tape Automated Bonding)기술이 적용되고 있다.
예를 들면, 특개평 8-31869호 공보에는 필름 캐리어 테이프를 사용하여 BGA형 패키지를 제조하는 것이 개시되어 있다. 이 필름 캐리어 테이프에는 개개의 패키지에 대응하여 개별로 리드가 형성되어 있고, 모든 리드가 도통하고 있는 것은 아니다. 따라서, 각 패키지에 대응하는 리드마다 도금을 실시해야 하여 대단히 번거롭다. 또한, 모든 리드를 도통시켰다고 해도 필름 캐리어 테이프를 천공하면 리드의 단면이 노출하므로, 절연 리크(leak)나 내습 신뢰성 등에서의 연구가 필요하다.
본 발명은 상기 문제점을 해결하는 것이며, 그 목적은 필름 단면에서 리드의 단면이 노출하여도 신뢰성의 저하를 막을 수 있는 반도체 장치 및 그 제조 방법, 필름 캐리어 테이프, 회로 기판 및 전자 기기를 제공하는 데에 있다.
(1) 본 발명에 따른 반도체 장치는 디바이스 홀을 갖는 절연 필름과, 상기 절연 필름에 형성되는 복수개의 외부 전극과, 상기 절연 필름의 외형단에서 단면이 노출하여 상기 외부 전극의 하나에 각각이 접속되는 복수개의 제 1 리드와, 상기 디바이스 홀로부터 단부가 돌출하여 상기 외부 전극의 하나에 각각이 접속되는 복수개의 제 2 리드와, 상기 디바이스 홀 내에서 상기 제 2 리드의 상기 단부에 접속되는 반도체 소자를 갖고, 상기 제 1 및 제 2 리드에는 전기 도금이 실시되고, 상기 절연 필름은 상기 제 1 리드의 상기 노출하는 단면을 포함하는 영역에 홈을 갖는 외형을 이루고 있다.
본 발명에 따른 반도체 장치에 의하면, 절연 필름에 형성된 복수개의 외부 전극에 의해서 면실장을 할 수 있게 되어 있다. 또한, 리드에는 전기 도금이 실시되어 있다. 제 1 리드는 절연 필름의 외형단에서 단면이 노출하고 있지만, 이 절연 필름의 외형은 제 1 리드의 노출하는 단면을 포함하는 영역이 절단되도록 되어 있다. 따라서, 절연 필름의 외측을 손으로 쥐어도 제 1 리드의 단면에 접촉하지 않으므로, 수분의 내부에의 침입에 의한 내습 신뢰성의 열화를 방지할 수가 있다.
(2) 상기 제 1 리드는 상기 노출하는 단면이 복수지점에서 밀집하도록 형성될 수 있다.
제 1 리드는 외부 전극을 피하여 배치되므로, 소정의 지점에 밀집하도록 형성되는 것이 많다. 그리고, 제 1 리드의 노출하는 단면이 밀집할 때에는 각 밀집 영역을 묶어 절연 필름을 절단할 수 있다. 이렇게 함으로, 홈을 형성하는 지점을 줄일 수 있다.
(3) 본 발명에 따른 반도체 장치는 디바이스 홀을 갖는 절연 필름과, 상기 절연 필름에 형성되는 복수개의 외부 전극과, 상기 절연 필름의 외형단에서 단면이 노출하여 상기 외부 전극의 하나에 각각이 접속되는 복수개의 제 1 리드와, 상기 디바이스 홀로부터 단부가 돌출하여 상기 외부 전극의 하나에 각각이 접속되는 복수개의 제 2 리드와, 상기 디바이스 홀 내에서 상기 제 2 리드의 상기 단부에 접속되는 반도체 소자를 갖고, 상기 제 1 및 제 2 리드에는 전기 도금이 실시되고, 상기 제 1 리드는 적어도 상기 노출하는 단면이 서로 분산되어 배열되도록 형성된다.
본 발명에 따른 반도체 장치에 의하면, 절연 필름에 형성된 복수개의 외부 전극에 의해 면실장을 할수 있도록 되어 있다. 또한, 리드에는 전기 도금이 실시되어 있다. 제 1 리드는 절연 필름의 외형단에서 단면이 노출하고 있지만, 이 노출하는 단면이 서로 분산되어 배열 되어 있다. 따라서, 이웃끼리의 단면 간격이 될 수 있는 한 넓게 되어 있으므로, 양자간에 생기는 전계를 약하게 할 수 있다. 그리고, 전계가 약한 것에서 절연 필름의 외형단에 수분이 부착하여도 리크가 생기기 어려우므로, 신뢰성을 향상시킬 수 있다.
(4) 상기 제 1 리드는 거의 동일한 간격으로 배열 해도 좋다.
이렇게 함으로, 제 1 리드의 상기 노출하는 단면을 서로 분산되어 배열 할 수 있다.
(5) 본 발명에 따른 반도체 장치의 제조 방법은 복수개의 디바이스 홀과, 복수개의 외부 전극과, 상기 디바이스 홀로부터 단부가 돌출하여 상기 외부 전극의 하나를 각각이 지나는 복수개의 리드와, 상기 모든 리드가 접속되는 도금 리드를 갖고, 상기 도금 리드를 거쳐 상기 리드에 전기 도금이 실시되고, 각 디바이스 홀을 거쳐 상기 리드의 상기 단부에 반도체 소자가 접속되는 필름 캐리어 테이프를 준비하고, 상기 리드가 형성되는 영역이 절단되는 형상으로, 상기 필름 캐리어 테이프가 천공된다.
본 발명에 의하면, 외부 전극 및 리드를 갖는 필름 캐리어 테이프에 반도체 소자를 탑재하고 나서, 필름 캐리어 테이프를 천공하여 반도체 장치가 제조된다. 여기서, 필름 캐리어 테이프는 리드의 형성 영역이 절단되도록 천공된다. 이렇게 하여 얻어진 반도체 장치에 의하면, 리드가 노출하는 단면을 포함한 영역이 절단되고, 손으로 쥐어도 리드의 단면에 접촉하지 않으므로, 수분의 내부에의 침입에 의한 내습 신뢰성의 열화를 방지할 수가 있다.
(6) 상기 리드는 복수지점에서 밀집하도록 형성될 수 있다.
리드는 외부 전극을 피하여 배치되므로, 소정의 지점에 밀집하도록 형성되는 것이 많고, 각 밀집 영역을 묶어 절연 필름을 절단함으로 홈 지점을 줄일 수 있다.
(7) 본 발명에 따른 필름 캐리어 테이프는 복수개의 디바이스 홀과, 복수개의 외부 전극과, 상기 디바이스 홀로부터 단부가 돌출하여 상기 외부 전극의 하나를 각각이 통하는 복수개의 리드와, 상기 모든 리드가 접속되는 도금 리드를 갖고, 상기 리드는 상기 도금 리드를 거쳐 전기 도금이 실시되고, 상기 외부 전극과 상기 도금 리드 사이의 부위에 있어서, 서로 분산되어 배열하도록 형성된다.
본 발명에 의하면, 도금 리드에 모든 리드가 접속되어 있으므로, 도금 리드를 거쳐 리드에 전기 도금이 실시되어 있다. 또한, 이 필름 캐리어 테이프에 의하면 외부 전극과 도금 리드 사이의 부위에 있어서, 리드가 서로 분산되어 배열되어 있다. 따라서, 이 위치에서 필름 캐리어 테이프를 천공되면, 리드의 노출하는 단면이 서로 분산되어 배열된다. 따라서, 이웃끼리의 리드 단면의 간격이 될 수 있는 한 넓어지므로, 양자간에 생기는 전계를 약하게 할 수 있다. 그리고, 전계가 약한 것에서, 절연 필름의 외형단에 수분이 부착하여도 리크가 발생하기 어려워 신뢰성이 높은 반도체 장치를 얻을 수 있다.
(8) 상기 리드는 거의 동일한 간격으로 배열 해도 좋다.
이렇게 함으로, 리드의 상기 노출하는 단면을 서로 분산되어 배열 할 수 있다.
(9) 본 발명에 따른 회로 기판은 상기 반도체 장치가 실장되어 이루어진다.
(10) 본 발명에 따른 전자 기기는 상기한 회로 기판을 갖는다.
도 1은 본 발명의 제 1 실시예에 따른 반도체 장치의 제조 공정을 설명하는 도면.
도 2는 제 1 실시예에서 완성된 반도체 장치를 도시하는 도면.
도 3은 본 발명의 제 2 실시예에 따른 필름 캐리어 테이프를 도시하는 도면.
도 4은 본 실시예에 따른 회로 기판을 도시하는 도면.
도 5는 본 발명에 따른 방법을 적용하여 제조된 반도체 장치를 실장한 회로 기판을 구비하는 전자 기기를 도시하는 도면.
도 6은 본 발명을 이루는 계기가 된 필름 캐리어 테이프를 도시하는 개략도.
* 도면의 주요 부분에 대한 부호의 설명 *
20, 22 : 리드 32 : 도금 리드
27 : 방열판 28 : 플레이트
30 : 필름 캐리어 테이프 34 : 홈
61 : 랜드
(실시예)
본 발명의 실시예를 설명하기 전에, 본 발명을 이루는 계기가 된 기술을 설명한다. 도 6은 본 발명자들이 제안하는 필름 캐리어 테이프를 도시하는 개략도이다. 같은 도면에 있어서, 수지로 형성되는 테이프 형상의 필름(100)에 디바이스 홀 (102) 및 스프로켓 홀(104)이 형성되어 있다. 또한, 필름(100)에는 구리박을 에칭하고, 랜드(106), 리드(108, 110) 및 도금 리드(112)가 형성되어 있다. 랜드(106)는 도시하지 않은 범프를 설치하기 위한 영역이다. 리드(108)는 한쪽 단부가 디바이스 홀(102)로부터 돌출하고, 다른쪽 단부가 랜드(106)에 접속되도록 되어 있다. 디바이스 홀(102)의 안쪽에서 반도체 칩(114)의 전극 (도시하지 않음)에 리드(108)의 단부가 본딩된다. 또한, 리드(110)는 랜드(106)와 도금 리드(112)를 접속하도록 되어 있다.
도금 리드(112)를 거쳐 모든 랜드(106) 및 리드(108, 110)가 도통하므로, 이들에 전기 도금을 실시하는 것이 가능하게 되어 있다. 역으로 말하면, 전기 도금을 실시하기 위해서는 이들을 모두 도통시키는 것이 불가결하였다.
그리고, 반도체 칩(114)이 탑재된 후, 필름(100)은 2점 쇄선(120)으로 도시하는 영역에서 천공된다.
이렇게 하여 얻어진 반도체 장치에 의하면, 필름(100)의 천공되어진 단면에 리드(110)의 단면이 노출된다. 따라서, 이 리드(110) 노출면을 손으로 쥐면 땀 등이 부착하여 리드(110)를 부식하면서 수분이 내부에 침입하여 내습 신뢰성이 떨어질 염려가 있었다.
혹은, 도 6에 도시하는 바와 같이, 복수개의 리드(110)가 집중하는 영역(130)에 있어서는 리드(110)끼리가 접근하고 있으므로 전계가 강하게 되어 있다. 따라서, 리드(110)의 노출면에 수분이 부착하면 누전되기 쉽게 되어 있었다.
본 발명은 상기 기술의 문제를 해결하기 위해서 이루어진 것이다. 이하, 본 발의이 호적인 실시예에 관해서 도면을 참조하여 설명한다.
(제 1 실시예)
도 1은 본 발명의 제 1 실시예에 따른 반도체 장치의 제조 공정을 설명하는 도면이고, 도 2는 제 1 실시예에서의 완성한 반도체 장치를 도시하는 도면이다.
도 2에 도시하는 바와 같이, 반도체 장치(10)는 BGA 패키지를 적용한 것이다. 즉, 같은 도에 있어서 반도체 장치(10)는 절연 필름(12)과 절연 필름(12)에 형성된 복수개의 범프(14)와 반도체 칩(16)을 갖으며, 복수개의 범프(14)에 의해 면실장이 가능하게 되어 있다.
절연 필름(12)은 도 1에 도시하는 긴 필름 캐리어 테이프(30)를 펀칭하여 얻어지는 것으로, 반도체 칩(12)보다도 크게 형성되어 있다. 또, 필름 캐리어 테이프(30)는 폴리이미드 수지 등으로 형성된다. 절연 필름(12)에는 디바이스 홀(24)이 형성되고, 그 외측에 복수개의 리드(20, 22) 및 복수개의 랜드(21)가 형성되어 있다.
자세하게는 필름 캐리어 테이프(30)에는 미리 복수개의 디바이스 홀(24)이 형성됨과 동시에, 각 디바이스 홀(24) 외측에 복수개의 리드(20, 22) 및 복수개의 랜드(21)가 형성되어 있다. 리드(20, 22) 및 랜드(21)에는 모두 전기 도금이 실시되어 있다. 이 필름 캐리어 테이프(30)를 천공하여 절연 필름(12)이 얻어진다.
범프(14)는 절연 필름(12)을 관통하는 구멍(12a)을 거쳐, 리드(20, 22) 및 랜드(21)와는 반대측에서 돌출하여 형성되어 있다. 이렇게 함으로, 범프(14)가 형성되는 측에는 리드(20, 22) 및 랜드(21)가 노출되지 않는 구성이 된다. 또, 범프(14)는 예를 들면 솔더(solder)로 형성되고 상부는 볼 형상으로 형성되어 있다. 범프(14)는 구멍(12a)내까지 솔더를 사용하여 일체 형성될 수도 있고, 다른 도전 부재가 적어도 구멍(12a)내에 설치되어 그 상부에 솔더 등으로 이루어지는 범프(14)가 탑재되어도 좋다. 또한, 솔더 이외에 예를 들면 구리 등이 사용되어도 좋다.
디바이스 홀(24)부터는 리드(20)의 한쪽 단부(20a)가 돌출하고, 이 단부(20a)에 반도체 칩(16)의 전극(18)이 접속된다. 즉, 절연 필름(12)에서의 리드(20)가 형성되는 측의 면이고, 또한, 디바이스 홀(24) 안쪽에 전극(18)이 위치하도록 반도체 칩(16)을 배치하여 리드(20)의 단부(20a)와 전극(18)이 본딩된다.
리드(20)는 반도체 칩(16)의 전극(18)과 랜드(21)를 접속하게 되어 있다. 그리고, 랜드(21)는 리드(22)를 거쳐 도금 리드(32; 도 1 참조)에 접속되어 있다. 도금 리드(32)에는 모든 리드(22)가 접속되어 있다. 리드(22)는 랜드(21)를 피하여 형성된다. 따라서, 도 1에 도시하는 바와 같이, 도금 리드(32)와의 접속부(40)에 있어서 복수개의 리드(22)가 집중하도록 되어 있다. 또, 도금 리드(32)는 리드(20, 22) 및 랜드(21)에 전기 도금을 실시할 때에 사용된다.
본 실시예의 특징은 필름 캐리어 테이프(30)로부터 천공되어 이루어지는 절연 필름(12)의 외형에 있다. 즉, 절연 필름(12)에는 홈(34)이 형성되어 있다. 이 홈(34)은 전체적인 외형이 직사각형을 이루는 절연 필름(12)을 부분적으로 움패게 하는 것이다. 이 홈(34)은 리드(22)의 형성 영역에 형성되어 있다. 특히, 본 실시예에서는 몇 개의 리드(22)가 접속부(40)로 집중하고 있고, 이 접속부(40)에 있어서, 홈(34)이 형성되어 있다.
이 홈(34)이 형성됨으로, 리드(22) 단면(22a)은 안쪽으로 들어가게 된다. 따라서, 반도체 장치(10)의 외형을 손으로 쥐어도 리드(22) 단면(22a)에는 접촉하지 않게 된다. 그리고, 이 단면(22a)에 땀 등이 부착하기 어려우므로 수분의 내부에의 침입이 줄어 신뢰성이 향상한다.
그리고, 반도체 칩(16)과 절연 필름(12)사이가 에폭시 수지(26)의 포팅에 의해 밀봉된다. 또한, 에폭시 수지(26)는 디바이스 홀(24) 및 반도체 칩(16)의 외주에도 둘러진다.
또한, 본 실시예에서는 범프(14)와는 반대측에서 절연 필름(12)에 플레이트(28)가 설치된다. 플레이트(28)는 구리나 스테인레스강이나 구리계 합금 등으로 형성되어 평면 형상을 유지할 수 있는 강도를 갖고, 리드(20, 22) 및 랜드(21) 위에 절연 접착제(29)를 거쳐 부착된다. 또한, 플레이트(28)는 반도체 칩(16)을 피하여 절연 필름(12)의 한쪽 면 전체에 부착된다. 이렇게 함으로, 리드(20, 22) 및 랜드(21)가 절연 접착제(29) 및 플레이트(28)로 덮여 보호된다. 특히, 절연 접착제(29)는 솔더 레지스트와 같은 보호층이 된다.
절연 접착제(29)는 열경화성 또는 열가소성 필름으로서 형성하고, 미리 플레이트(28)에 부착해 둘 수 있다. 그리고, 플레이트(28)를 절연 필름(12)에서의 리드(20, 22) 및 랜드(21)를 갖는 면에 열압착할 수 있다.
또한, 플레이트(28)를 설치함으로, 절연 필름(12)의 비뚤어짐, 구불거림이 없어져, 범프(14)의 높이가 일정하게 되어 평면 안정성이 향상되고, 회로 기판에의 실장 제품 비율이 향상한다.
이 플레이트(28)는 레지스트를 리드(20, 22) 및 랜드(21)에 설치하고 나서, 그 위에 절연 접착제(29)를 거쳐 부착해도 좋다. 이렇게 함으로, 불순물이 들어간 채로 플레이트(28)를 부착하는 것을 방지할 수 있다.
또한, 반도체 칩(16)의 실장면과는 반대측 면에는 은 페스트 등의 열 전도 접착 부재를 거쳐 방열판(27)이 접착되어 있다. 이것에 의해서, 반도체 칩(16)의 방열성을 올릴 수 있다. 방열판(27)은 반도체 칩(16)보다도 크게 형성되어 있고, 플레이트(28) 위에도 접착되도록 되어 있다.
또, 도 2에는 도시되어 있지만, 플레이트(28)와 방열판(27) 사이에는 접착제가 존재하고, 그것에 의하여 양자[플레이트(28) 및 방열판(27)]가 부착되어 있다. 따라서, 이 접착제로써 방열판(27)과 반도체 칩(16)을 접착할 수도 있다.
또한, 도 2에 도시하는 바와 같이, 본 실시예에서는 절연 필름(12)에서의 범프(14)가 설치되는 면에 솔더 레지스트(36)가 형성되어 있지만, 이것은 생략할 수 있다. 단, 리드(20, 22)가 범프(14)측에 형성되어 있는 경우에는 이들의 리드(20, 22)를 덮도록 솔더 레지스트(36)를 도포하는 것이 필요하다.
본 실시예는 상기와 같이 구성되어 있고, 이하 그 제조 방법을 설명한다.
우선, 도 1에 도시하는 필름 캐리어 테이프(30)를 형성한다. 그 제조 공정을 요약하면, 긴 형상의 필름에 디바이스 홀(24) 및 구멍(12a; 도 2 참조)를 형성하며, 구리박을 부착하고 나서 이것을 에칭함으로, 리드(20, 22) 및 랜드(21) 및 도금 리드(32)를 형성한다. 그리고, 도금 리드(32)를 전극으로서 리드(20, 22) 및 랜드(21)에 전기 도금을 실시한다. 그 밖의 제조 공정은 공지된 바와 같으므로 설명을 생략한다.
다음에, 리드(20) 단부(20a)에 반도체 칩(16)의 전극(18)을 본딩하는 공정과, 절연 필름(12; 필름 캐리어 테이프(30))에 플레이트(28)를 부착하는 공정과, 반도체 칩(16)과 절연 필름(12; 필름 캐리어 테이프(30))사이에 에폭시 수지(26)를 설치하는 공정과, 필름 캐리어 테이프(30)를 절연 필름(12) 형상으로 천공하는 공정과, 반도체 칩(16)에 방열판(27)을 접착하는 공정을 한다. 이들의 공정은 순서를 교체할 수도 있다.
여기서, 필름 캐리어 테이프(30)를 천공할 때에는 도금 리드(32)와 랜드(21)를 접속하는 리드(22)의 단면(22a; 도 2 참조)이 들어가도록 홈(34)을 형성한다. 본 실시예에서는 복수개의 리드(22)가 도 1에 도시하는 바와 같이 소정의 영역(40)에서로 집중하고 있으므로 이 영역(40)에 홈(34)를 형성한다.
이상의 공정에 의해, 상술한 반도체 장치(10)를 얻을 수 있다. 본 실시예에 의하면 리드(22) 단면(22a)이 홈(34)에 의해 움푹 팬 형상이 되므로, 예를 들면, 반도체 장치(10)를 손으로 쥐어도 리드(22) 단면(22a)에 접촉하지 않으므로, 수분의 내부에의 침입에 의한 내습 신뢰성의 열화를 방지할 수 있다.
(제 2 실시예)
도 3은 본 발명의 제 2 실시예에 따른 필름 캐리어 테이프를 도시하는 도면이다.
같은 도면에 도시하는 필름 캐리어 테이프(50)는 디바이스 홀(64)이 형성됨과 동시에, 리드(60, 62) 및 랜드(61) 및 도금 리드(66)가 형성되는 점에서, 도 1에 도시하는 필름 캐리어 테이프(30)와 같다. 단, 도 3에 도시하는 필름 캐리어 테이프(50)는 랜드(61)와 도금 리드(66)를 접속하는 리드(62)의 배치에 있어서, 도 1에 도시하는 필름 캐리어 테이프(30)와 상이하다.
즉, 도 3에 도시하는 바와 같이, 복수개의 리드(62)는 거의 균등한 간격으로 서로 분산되어 배열되어 있다. 그리고, 필름 캐리어 테이프(50)가 종래 기술과 같이 직사각형으로 천공되어 절연 필름(52)이 얻어진다. 자세하게는 필름 캐리어 테이프(50)가 천공되는 직선을 따라 이웃끼리의 리드(62) 간격이 거의 균등하게 되어 있다.
본 실시예에 의하면, 거의 동일한 간격으로 배열된 복수개의 리드(62) 부위를 천공하기 때문에, 절연 필름(52)의 외형단에서 노출되는 리드(62) 단면(62a)이 동일한 간격으로 서로 분산되어 배열되도록 되어 있다. 따라서, 이웃끼리의 단면(62a) 간격이 될 수 있는 한 넓어져 있으므로, 양자간에 생기는 전위차에 의한 전계를 약하게 할 수 있다. 그리고, 전계가 약한 것으로부터 절연 필름(52)의 외형단에 불순물이 부착하여도 누전이 발생하기 어려우므로, 내습성 및 신뢰성을 향상시킬 수 있다.
이 필름 캐리어 테이프(50)를 사용하여 제 1 실시예와 같은 공정(절연 필름(12)의 천공된 형상을 제외한다)에 의해서, 도 2에 도시하는 반도체 장치(10)와 같은 반도체 장치(절연 필름(12)의 외형을 제외한다)를 제조할 수가 있다.
본 실시예에 의하면, 종래와 같은 형상으로 필름 캐리어 테이프(50)를 천공하기 때문에, 리드(62)의 배치를 변경할 뿐으로 종래와 같은 제조 장치를 사용할 수가 있다.
본 발명은 상기 실시예에 한정되지 않고, 여러가지의 변형이 가능하다. 예를 들면, 도 2에 도시하는 바와 같이, 반도체 칩(16)이 범프(14) 형성면과는 반대측에 실장된 속 TAB형 뿐 아니라, 범프(14) 형성 양측에 반도체 칩(16)를 실장한 겉 TAB형에도 본 발명을 적용할 수가 있다. 또한, 상기 절연 필름(12) 대신에 배선측에 돌기가 일체 형성된 소위 B-TAB 형의 절연 필름을 사용할 수도 있다. 혹은, 범프없는 필름 캐리어 테이프를 사용하여 싱글 포인트 본딩을 할 수 있다.
도 4에는 본 발명을 적용한 반도체 장치(1100)를 실장한 회로 기판(1000)이 도시되어 있다. 회로 기판에는 예를 들면 유리 에폭시 기판 등의 유기계 기판을 사용하는 것이 일반적이다. 회로 기판에는 예를 들면, 구리로 이루어지는 배선 패턴이 원하는 회로가 되도록 형성되어 있고, 그들의 배선 패턴과 반도체 장치의 범프를 기계적으로 접속함으로 그들의 전기적 도통을 꾀한다. 이 경우, 상술의 반도체 장치에 외부와의 열팽창차에 의해 생기는 비뚤어짐을 흡수하는 구조를 설치하면, 본 반도체 장치를 회로 기판에 실장하더라도 접속시 및 그 이후의 신뢰성을 향상할 수 있다. 또한 반도체 장치의 배선에 대하여도 연구가 이루어지면, 접속시 및 접속후의 신뢰성을 향상시킬 수 있다. 또 실장 면적도 베어 칩으로써 실장한 면적까지 작게 할 수 있다. 이 때문에, 이 회로 기판을 전자 기기에 사용하면 전자 기기 자체의 소형화를 꾀할 수 있다. 또한, 동일 면적내에서는 보다 더 실장 스페이스를 확보할 수 있고 고기능화를 꾀하는 것도 가능하다.
그리고, 이 회로 기판(1000)을 구비하는 전자 기기로서, 도 5에는 노트형 퍼스널 컴퓨터(200)가 도시되어 있다.
또, 상기 본 발명을 응용하여, 반도체 장치와 같이 다수의 범프를 필요로 하는 면실장용 전자 부품(능동 부품인지 수동 부품인지를 문제삼지 않는다)을 제조할수 있다. 전자 부품으로서, 예를 들면, 저항기, 콘덴서, 코일, 발진기, 필터, 온도 센서 , 서미스터, 배리스터, 볼륨 또는 퓨즈 등이 있다.

Claims (11)

  1. 디바이스 홀을 갖는 절연 필름과,
    상기 절연 필름에 형성되는 복수개의 외부 전극과,
    상기 절연 필름의 외형단에서 단면이 노출되어 상기 외부 전극의 하나에 각각이 접속되는 복수개의 제 1 리드와,
    상기 디바이스 홀로부터 단부가 돌출하여 상기 외부 전극의 하나에 각각이 접속되는 복수개의 제 2 리드와,
    상기 디바이스 홀 내에서 상기 제 2 리드의 상기 단부에 접속되는 반도체 소자를 가지며,
    상기 제 1 및 제 2 리드에는 전기 도금이 실시되고,
    상기 절연 필름은 상기 제 1 리드의 상기 노출하는 단면을 포함하는 영역에 홈을 갖는 외형을 이루는 반도체 장치.
  2. 제 1 항에 있어서, 상기 제 1 리드는 상기 노출되는 단면이 복수개의 지점에서 밀집하도록 형성되는 반도체 장치.
  3. 디바이스 홀을 갖는 절연 필름과,
    상기 절연 필름에 형성되는 복수개의 외부 전극과,
    상기 절연 필름의 외형단에서 단면이 노출되어 상기 외부 전극의 하나에 각각이 접속되는 복수개의 제 1 리드와,
    상기 디바이스 홀로부터 단부가 돌출하여 상기 외부 전극의 하나에 각각이 접속되는 복수개의 제 2 리드와,
    상기 디바이스 홀 내에서 상기 제 2 리드의 상기 단부에 접속되는 반도체 소자를 갖고,
    상기 제 1 및 제 2 리드에는 전기 도금이 실시되고,
    상기 제 1 리드는 적어도 상기 노출되는 단면이 서로 분산되어 배열되도록 형성되는 반도체 장치.
  4. 제 3 항에 있어서, 상기 제 1 리드는 거의 동일한 간격으로 배열되어 있는 반도체 장치.
  5. 복수개의 디바이스 홀과, 복수개의 외부 전극과, 상기 디바이스 홀로부터 단부가 돌출하여 상기 외부 전극의 하나를 각각 통하는 복수개의 리드와, 상기 모든 리드가 접속되는 도금 리드를 갖고, 상기 도금 리드를 거쳐 상기 리드에 전기 도금이 실시되고, 각 디바이스 홀을 거쳐 상기 리드의 상기 단부에 반도체 소자가 접속되는 필름 캐리어 테이프를 준비하고,
    상기 리드가 형성되는 영역이 절단되는 형상으로, 상기 필름 캐리어 테이프가 천공되는 반도체 장치의 제조 방법.
  6. 제 5 항에 있어서, 상기 리드는 복수개의 지점에서 밀집하도록 형성되는 반도체 장치의 제조 방법.
  7. 복수개의 디바이스 홀과, 복수개의 외부 전극과, 상기 디바이스 홀로부터 단부가 돌출하여 상기 외부 전극의 하나를 각각 통하는 복수개의 리드와, 상기 모든 리드가 접속되는 도금 리드를 갖고,
    상기 리드는 상기 도금 리드를 거쳐 전기 도금이 실시되고, 상기 외부 전극과 상기 도금 리드 사이의 부위에 있어서, 서로 분산되어 배열되도록 형성되는 필름 캐리어 테이프.
  8. 제 7 항에 있어서, 상기 리드는 거의 동일한 간격으로 배열된 필름 캐리어 테이프.
  9. 제 1 항 또는 제 2 항에 기재된 반도체 장치가 실장된 회로 기판.
  10. 제 3 항 또는 제 4 항에 기재된 반도체 장치가 실장된 회로 기판.
  11. 제 9 항에 기재된 회로 기판을 갖는 전자 기기.
KR10-1998-0053334A 1997-12-08 1998-12-07 반도체 장치 및 그 제조 방법, 필름 캐리어 테이프, 회로 기판및 전자 기기ㅠ KR100372466B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP35418097A JP3482850B2 (ja) 1997-12-08 1997-12-08 半導体装置及びその製造方法、回路基板並びに電子機器
JP97-354180 1997-12-08

Publications (2)

Publication Number Publication Date
KR19990062839A KR19990062839A (ko) 1999-07-26
KR100372466B1 true KR100372466B1 (ko) 2003-07-16

Family

ID=18435832

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1998-0053334A KR100372466B1 (ko) 1997-12-08 1998-12-07 반도체 장치 및 그 제조 방법, 필름 캐리어 테이프, 회로 기판및 전자 기기ㅠ

Country Status (5)

Country Link
US (1) US6297964B1 (ko)
JP (1) JP3482850B2 (ko)
KR (1) KR100372466B1 (ko)
SG (1) SG72904A1 (ko)
TW (1) TW393747B (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3608205B2 (ja) * 1996-10-17 2005-01-05 セイコーエプソン株式会社 半導体装置及びその製造方法並びに回路基板
US6359334B1 (en) 1999-06-08 2002-03-19 Micron Technology, Inc. Thermally conductive adhesive tape for semiconductor devices and method using the same
US6404046B1 (en) * 2000-02-03 2002-06-11 Amkor Technology, Inc. Module of stacked integrated circuit packages including an interposer
KR100713637B1 (ko) * 2000-02-21 2007-05-02 엘지.필립스 엘시디 주식회사 테이프 캐리어 팩키지 필름
JP2001332658A (ja) 2000-03-14 2001-11-30 Hitachi Ltd 半導体集積回路装置およびその製造方法
JP3476442B2 (ja) * 2001-05-15 2003-12-10 沖電気工業株式会社 半導体装置及びその製造方法
TWI300679B (en) * 2006-02-22 2008-09-01 Au Optronics Corp Assembly of fpc and electric component
US20110059579A1 (en) * 2009-09-08 2011-03-10 Freescale Semiconductor, Inc. Method of forming tape ball grid array package
TWI451549B (zh) * 2010-11-12 2014-09-01 Unimicron Technology Corp 嵌埋半導體元件之封裝結構及其製法
CN104735906B (zh) * 2013-12-24 2017-11-17 张逸 一种金手指线路板
WO2016197342A1 (en) * 2015-06-10 2016-12-15 3M Innovative Properties Company Component carrier tape and manufacturing method thereof
US12002795B2 (en) 2022-04-13 2024-06-04 Google Llc Pluggable CPU modules with vertical power

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0526746Y2 (ko) * 1987-07-14 1993-07-07
US5036380A (en) * 1988-03-28 1991-07-30 Digital Equipment Corp. Burn-in pads for tab interconnects
JPH0373559A (ja) * 1989-08-15 1991-03-28 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP2751450B2 (ja) * 1989-08-28 1998-05-18 セイコーエプソン株式会社 テープキャリアの実装構造及びその実装方法
JP2816244B2 (ja) * 1990-07-11 1998-10-27 株式会社日立製作所 積層型マルチチップ半導体装置およびこれに用いる半導体装置
US5519332A (en) * 1991-06-04 1996-05-21 Micron Technology, Inc. Carrier for testing an unpackaged semiconductor die
US5355018A (en) * 1992-06-26 1994-10-11 Fierkens Richard H J Stress-free semiconductor leadframe
US5400219A (en) * 1992-09-02 1995-03-21 Eastman Kodak Company Tape automated bonding for electrically connecting semiconductor chips to substrates
JP2875122B2 (ja) * 1992-11-20 1999-03-24 株式会社東芝 リ−ド・キャリア
JPH06338544A (ja) * 1993-05-28 1994-12-06 Minnesota Mining & Mfg Co <3M> 改良されたｔａｂテープ
JP2606603B2 (ja) 1994-05-09 1997-05-07 日本電気株式会社 半導体装置及びその製造方法及びその実装検査方法
US5527740A (en) * 1994-06-28 1996-06-18 Intel Corporation Manufacturing dual sided wire bonded integrated circuit chip packages using offset wire bonds and support block cavities
KR100209782B1 (ko) * 1994-08-30 1999-07-15 가나이 쓰도무 반도체 장치
JPH08153826A (ja) 1994-11-30 1996-06-11 Hitachi Ltd 半導体集積回路装置
JPH08274214A (ja) 1995-03-30 1996-10-18 Seiko Epson Corp 半導体装置
JPH098186A (ja) 1995-06-22 1997-01-10 Hitachi Ltd 半導体集積回路装置およびその製造方法
US5786631A (en) 1995-10-04 1998-07-28 Lsi Logic Corporation Configurable ball grid array package

Also Published As

Publication number Publication date
US6297964B1 (en) 2001-10-02
SG72904A1 (en) 2000-05-23
KR19990062839A (ko) 1999-07-26
TW393747B (en) 2000-06-11
JPH11176885A (ja) 1999-07-02
JP3482850B2 (ja) 2004-01-06

Similar Documents

Publication Publication Date Title
EP0996154B1 (en) Semiconductor device and method for manufacturing the same, circuit substrate, and electronic device
KR100223727B1 (ko) 반도체 장치
US6593648B2 (en) Semiconductor device and method of making the same, circuit board and electronic equipment
KR100541649B1 (ko) 테이프 배선 기판과 그를 이용한 반도체 칩 패키지
US5357400A (en) Tape automated bonding semiconductor device and production process thereof
KR100483642B1 (ko) 반도체장치및반도체장치의제조방법
KR100372466B1 (ko) 반도체 장치 및 그 제조 방법, 필름 캐리어 테이프, 회로 기판및 전자 기기ㅠ
KR100654338B1 (ko) 테이프 배선 기판과 그를 이용한 반도체 칩 패키지
KR100473816B1 (ko) 반도체장치 및 그 제조방법과 전자기기
KR20010030743A (ko) 반도체 장치 및 그의 제조방법, 반도체 모듈, 회로기판 및전자기기
US20070096271A1 (en) Substrate frame
KR100404997B1 (ko) 가요성 배선 기판, 필름 캐리어, 테이프형 반도체장치,반도체장치 및 그 제조방법, 회로기판 및 전자기기
KR101139084B1 (ko) 다층 프린트 기판 및 그 제조 방법
US7169643B1 (en) Semiconductor device, method of fabricating the same, circuit board, and electronic apparatus
KR100346899B1 (ko) 반도체장치 및 그 제조방법
KR19990062915A (ko) 반도체 장치 및 그 제조 방법, 회로 기판 및 전자 기기
KR100354203B1 (ko) 가요성 배선 기판, 필름 캐리어, 테이프 형상 반도체장치, 반도체 장치 및 그의 제조방법, 회로 기판 및 전자기기
KR100196119B1 (ko) 반도체장치 및 그 제조방법 및 전자 장치
JPH11297752A (ja) 半導体チップの実装構造、およびこの実装構造を有する半導体装置
JP2005072626A (ja) 半導体装置及びその製造方法、半導体モジュール、回路基板並びに電子機器
KR20010042682A (ko) 반도체장치 및 그 제조방법
JP2000286360A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
KR100246848B1 (ko) 랜드 그리드 어레이 및 이를 채용한 반도체 패키지
JP2840293B2 (ja) Ｔａｂ用テープ及びこれを用いた半導体装置
JP3714388B2 (ja) 半導体装置及びその製造方法、配線基板、回路基板並びに電子機器

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120119

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20130118

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee