JPWO2018235232A1 - 半導体装置、電力変換装置および半導体配置方法 - Google Patents

半導体装置、電力変換装置および半導体配置方法 Download PDF

Info

Publication number
JPWO2018235232A1
JPWO2018235232A1 JP2019524802A JP2019524802A JPWO2018235232A1 JP WO2018235232 A1 JPWO2018235232 A1 JP WO2018235232A1 JP 2019524802 A JP2019524802 A JP 2019524802A JP 2019524802 A JP2019524802 A JP 2019524802A JP WO2018235232 A1 JPWO2018235232 A1 JP WO2018235232A1
Authority
JP
Japan
Prior art keywords
semiconductor element
semiconductor
wire
semiconductor device
power conversion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019524802A
Other languages
English (en)
Other versions
JP6851702B2 (ja
Inventor
拓巳 重本
拓巳 重本
石川　悟
悟 石川
井本　裕児
裕児 井本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of JPWO2018235232A1 publication Critical patent/JPWO2018235232A1/ja
Application granted granted Critical
Publication of JP6851702B2 publication Critical patent/JP6851702B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/047—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10254—Diamond [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P27/00—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage
    • H02P27/04—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage
    • H02P27/06—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Die Bonding (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Inverter Devices (AREA)

Abstract

半導体装置１００は、絶縁性を有する半導体素子基板５と、半導体素子基板５に対する半導体素子Ｓ１の位置を決めるためのワイヤＷ１とを備える。半導体素子基板５は、半導体素子Ｓ１を配置するための配置領域Ｒｇ１を有する。ワイヤＷ１は、配置領域Ｒｇ１の周囲の少なくとも一部に設けられる。

Description

本発明は、半導体素子の位置決めを行うための構成を有する半導体装置および電力変換装置に関する。
産業機器、電車、自動車等の進展に伴い、それらに使用される半導体素子の使用温度も向上している。近年、高温でも動作する半導体素子の開発が精力的に行われ、半導体素子の小型化、高耐圧化、高電流密度化等が進んでいる。特に、ＳｉＣ、ＧａＮなどで構成されたワイドバンドギャップ半導体は、Ｓｉ半導体よりもバンドギャップが大きい。そのため、当該ワイドバンドギャップ半導体は、半導体装置の高耐圧化、小型化、高電流密度化と、半導体装置の高温動作とにおいて、期待されている。
半導体装置では、用途に応じて、種類、寸法、形状等が異なる半導体素子が使用される。そのため、半導体装置に使用される半導体素子の種類は非常に多い。半導体素子の位置決めを行う方法には、治具を用いる方法がある。当該方法では、使用対象となる半導体素子を切り替える毎に、治具の交換、管理を行うことが必要であるという課題が存在する。
特許文献１には、半導体素子の位置決めを行うための構成（以下、「関連構成Ａ」ともいう）が開示されている。具体的には、関連構成Ａでは、半導体素子の実装エリアの周辺に、溝または突起が設けられる。
また、特許文献２には、半導体素子の位置決めを行うための構成（以下、「関連構成Ｂ」ともいう）が開示されている。関連構成Ｂでは、閉ループ状の樹脂材と、接合材とにより、半導体素子の位置決めが行われる。当該樹脂材は、例えば、エポキシ系等の熱硬化性樹脂である。当該接合材は、焼結性金属材である。具体的には、関連構成Ｂでは、基板に形成された導体層上に、閉ループ状の樹脂材が設けられる。また、閉ループ状の樹脂材の内側に接合材が設けられる。このような構成において、当該接合材上に半導体素子が搭載される。
特開２００１−２９８０３３号公報 特開２０１７−００５００７号公報
関連構成Ａでは、所定のサイズを有する１種類の半導体素子のみに対応した、溝または突起がリードフレームに設けられる。そのため、関連構成Ａは、複数種類の半導体素子の位置決めには対応できない。
なお、関連構成Ｂは、半導体素子の位置決めを行うために、閉ループ状の樹脂材が使用される。当該樹脂材の位置を変更することにより、複数種類の半導体素子の位置決めに対応できる。しかしながら、当該樹脂材は、高温環境下における基板に加わる熱の状態によっては、当該基板から剥離する可能性がある。そのため、関連構成Ｂでは、基板に加わる熱の状態によっては、半導体素子の位置決めができない可能性があるという問題がある。
そこで、基板に加わる熱の影響をほとんど受けることなく、半導体素子の位置決めを行うことが可能な構成が求められる。
本発明は、このような問題を解決するためになされたものであり、基板に加わる熱の影響をほとんど受けることなく、半導体素子の位置決めを行うことが可能な半導体装置等を提供することを目的とする。
上記目的を達成するために、本発明の一態様に係る半導体装置は、半導体素子が配置される。前記半導体装置は、絶縁性を有する基板と、平面視において、前記基板に対する前記半導体素子の位置を決めるための少なくとも１つのワイヤとを備え、前記基板は、前記半導体素子を配置するための配置領域を有し、前記ワイヤは、前記配置領域の周囲の少なくとも一部に設けられる。
本発明によれば、半導体装置は、前記基板に対する前記半導体素子の位置を決めるためのワイヤを備える。前記基板は、前記半導体素子を配置するための配置領域を有する。前記ワイヤは、前記配置領域の周囲の少なくとも一部に設けられる。
ワイヤは、樹脂よりも、基板に加わる熱の状態により、変形等が生じにくい。そのため、基板に加わる熱の影響をほとんど受けることなく、半導体素子の位置決めを行うことが可能な半導体装置を提供することができる。
この発明の目的、特徴、態様、および利点は、以下の詳細な説明と添付図面とによって、より明白となる。
本発明の実施の形態１に係る半導体装置の断面図である。 本発明の実施の形態１の特徴的な構成を説明するための図である。 本発明の実施の形態１に係る半導体装置の一部の断面図である。 本発明の実施の形態１に係る半導体装置の別の一部の断面図である。 本発明の実施の形態１の変形例１に係る構成を示す図である。 本発明の実施の形態１の変形例２に係る構成を示す図である。 本発明の実施の形態２の構成を説明するための図である。 本発明の実施の形態２に係る半導体装置の一部の断面図である。 本発明の実施の形態３に係る電力変換システムの構成を示すブロック図である。
以下、図面を参照しつつ、本発明の実施の形態について説明する。以下の図面では、同一の各構成要素には同一の符号を付してある。同一の符号が付されている各構成要素の名称および機能は同じである。したがって、同一の符号が付されている各構成要素の一部についての詳細な説明を省略する場合がある。
なお、実施の形態において例示される各構成要素の寸法、材質、形状、当該各構成要素の相対配置などは、本発明が適用される装置の構成、各種条件等により適宜変更されてもよい。
＜実施の形態１＞
図１は、本発明の実施の形態１に係る半導体装置１００の断面図である。半導体装置１００は、たとえば、家電用、産業用、自動車用、電車用等のパワーモジュールである。
図１において、Ｘ方向、Ｙ方向およびＺ方向は、互いに直交する。以下の図に示されるＸ方向、Ｙ方向およびＺ方向も、互いに直交する。以下においては、Ｘ方向と、当該Ｘ方向の反対の方向（−Ｘ方向）とを含む方向を「Ｘ軸方向」ともいう。また、以下においては、Ｙ方向と、当該Ｙ方向の反対の方向（−Ｙ方向）とを含む方向を「Ｙ軸方向」ともいう。また、以下においては、Ｚ方向と、当該Ｚ方向の反対の方向（−Ｚ方向）とを含む方向を「Ｚ軸方向」ともいう。
また、以下においては、Ｘ軸方向およびＹ軸方向を含む平面を、「ＸＹ面」ともいう。また、以下においては、Ｘ軸方向およびＺ軸方向を含む平面を、「ＸＺ面」ともいう。また、以下においては、Ｙ軸方向およびＺ軸方向を含む平面を、「ＹＺ面」ともいう。
図１を参照して、半導体装置１００は、複数の半導体素子Ｓ１と、半導体素子基板５と、ケース１０と、ベース板１１とを備える。
半導体素子基板５は、接合材６を介して、ベース板１１に接合されている。接合材６は、例えば、はんだである。具体的には、接合材６は、例えば、板はんだである。当該板はんだは、Ｓｎを含む。半導体素子基板５は、放熱性および絶縁性を有する基板である。半導体素子基板５は、絶縁基板２と、電極パターン３，４と、めっき１２とを含む。
絶縁基板２は、Ａｌ２Ｏ３、ＡｌＮ、Ｓｉ３Ｎ４などのセラミック等で構成される。絶縁基板２は、表面２ａおよび裏面２ｂを有する。絶縁基板２の裏面２ｂには、電極パターン４が設けられている。電極パターン４は、接合材６を介して、ベース板１１に接合されている。ベース板１１は、例えば、銅で構成されている。
絶縁基板２の表面２ａには、複数の電極パターン３が設けられている。なお、図１では、２つの電極パターン３が示されているが、絶縁基板２の表面２ａに設けられる電極パターン３の数は、１または３以上であってもよい。電極パターン３，４の各々は、例えば、銅で構成されている。
半導体素子Ｓ１が配置される対象となる電極パターン３の上面全体には、めっき加工が施されている。これにより、半導体素子基板５のうち、半導体素子Ｓ１が配置される対象となる部分である電極パターン３の表面全体には、めっき１２が存在する。
めっき１２は、例えば、Ａｕ、Ａｇ、Ｓｎ、Ｎｉ等で構成されている。各半導体素子Ｓ１は、接合材６およびめっき１２を介して、電極パターン３に接合されている。すなわち、半導体装置１００には、半導体素子Ｓ１が配置される。
なお、電極パターン３に接合される半導体素子Ｓ１の数は、２に限定されない。電極パターン３に接合される半導体素子Ｓ１の数は、用途に応じて、１または３以上であってもよい。
ベース板１１には、筒状のケース１０が接続されている。ケース１０は、樹脂で構成されている。ケース１０は、各半導体素子Ｓ１、半導体素子基板５等を囲むように、ベース板１１の周縁部に接続されている。すなわち、ケース１０およびベース板１１により、各半導体素子Ｓ１、半導体素子基板５等が収容される。
ケース１０には、端子９が設けられている。各半導体素子Ｓ１が有する電極（図示せず）は、配線８により、端子９と接続されている。配線８は、例えば、Ａｌ、Ａｕ等で構成される。配線８の断面の形状は、円である。ケース１０の内部には、封止樹脂７が充填されている。封止樹脂７は、例えば、シリコーンゲル、エポキシ樹脂等である。
半導体素子Ｓ１は、例えば、ワイドバンドギャップ半導体である。当該ワイドバンドギャップ半導体は、ＳｉＣ、ＧａＮ等の材料、または、ダイアモンドで構成されている。すなわち、半導体素子Ｓ１のバンドギャップは、Ｓｉ半導体のバンドギャップよりも十分に大きい。半導体素子Ｓ１は、例えば、ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）、ＩＧＢＴ（Insulated Gate Bipolar Transistor）などの電力用半導体素子である。
本実施の形態の半導体素子Ｓ１は、一例として、ＳｉＣで構成されている。なお、半導体素子Ｓ１は、Ｓｉで構成されてもよい。
なお、半導体装置１００は、上記の構成に限定されない。例えば、絶縁基板２は、セラミック以外の材料で構成されてもよい。絶縁基板２は、例えば、セラミック粉を分散させた樹脂硬化物で構成されてもよい。当該セラミック粉は、例えば、Ａｌ２Ｏ３、ＡｌＮ、Ｓｉ３Ｎ４等である。なお、当該セラミック粉は、ＳｉＯ２、ＢＮ、ＳｉＣ、Ｂ２Ｏ３等であってもよい。
また、絶縁基板２は、例えば、セラミック板が埋め込まれた樹脂硬化物で構成されてもよい。また、絶縁基板２が樹脂で構成される場合、当該樹脂は、エポキシ樹脂である。なお、絶縁基板２が樹脂で構成される場合、当該樹脂は、絶縁性および接着性の両方を有する他の材料であってもよい。
また、半導体装置１００では、半導体素子基板５がベース板１１と一体化された構成を有してもよい。
また、電極パターン３，４およびベース板１１の各々は、銅以外の、所定の放熱特性を有する材料で構成されてもよい。例えば、電極パターン３，４およびベース板１１の各々は、アルミ、鉄等で構成されてもよい。また、電極パターン３，４およびベース板１１の各々は、アルミおよび鉄を複合した材料で構成されてもよい。また、電極パターン３，４およびベース板１１の各々は、銅、インバーおよび銅を複合した材料で構成されてもよい。また、電極パターン３，４およびベース板１１の各々は、ＳｉＣＡｌ、ＣｕＭｏなどの合金で構成されてもよい。
また、電極パターンの少なくとも一部の表面には、微小な凹凸が設けられてもよい。これにより、電極パターンと樹脂との密着性を向上させることができる。また、電極パターンの少なくとも一部の表面には、プライマー処理等で使用される密着性向上剤が設けられても良い。
また、接合材６は、棒はんだ、ペースト状のはんだであってもよい。また、配線８の断面の形状は、方形であってもよい。例えば、配線８は、帯状の銅板で構成されてもよい。
また、図１の半導体装置１００では、２つの半導体素子Ｓ１を、端子９に電気的に接続するために、４本の配線８が使用されているが、これに限定されない。半導体素子Ｓ１の電流密度などに応じて、半導体装置１００で使用される配線８の数は、変更されてもよい。
また、配線８の接合方法は、例えば、銅、錫などの金属片を溶融する接続方法、超音波接合等である。なお、配線８の接合方法は、必要な電流および電圧を、半導体素子Ｓ１に供給可能な方法であれば、他の方法であってもよい。
また、ケース１０を構成する樹脂は、熱軟化点が高い樹脂であることが望ましい。当該樹脂は、例えば、ＰＰＳ（Poly Phenylene Sulfide）樹脂である。なお、ケース１０を構成する樹脂は、半導体装置が使用される温度の範囲において熱変形せず、絶縁性を有する、他の材料であってもよい。
また、封止樹脂７は、シリコーンゲル、エポキシ樹脂等に限定されず、所望の弾性率および耐熱性を有している、他の樹脂であってもよい。
また、めっき１２は、必要な電流および電圧を半導体素子に供給できる材料であれば、前述した材料以外の材料で構成されてもよい。
（特徴的な構成）
次に、本発明の特徴的な構成（以下、「構成Ｃｔ１」ともいう）について説明する。構成Ｃｔ１は、絶縁性を有する半導体素子基板５に対する、半導体素子Ｓ１の位置を決めるための構成である。
図２は、本発明の実施の形態１の特徴的な構成Ｃｔ１を説明するための図である。図２は、半導体素子Ｓ１と、当該半導体素子Ｓ１の周辺の構成を示す。すなわち、図２は、半導体装置１００の一部を示す。
図３は、図２のＡ１−Ａ２線に沿った、半導体装置１００の断面図である。なお、図３では、構成Ｃｔ１に関係がない部分（例えば、電極パターン４）は示されていない。図４は、図２のＢ１−Ｂ２線に沿った、半導体装置１００の断面図である。なお、図４では、構成Ｃｔ１に関係がない部分は示されていない。
図２、図３および図４を参照して、半導体素子Ｓ１の形状は、一例として、板状である。半導体素子Ｓ１の厚みは、一例として、１０μｍから１００μｍの範囲の厚みである。また、平面視（ＸＹ面）における半導体素子Ｓ１の形状は、四角である。半導体素子Ｓ１は、上面Ｓ１ａを有する。半導体素子Ｓ１は、接合材６を介して、半導体素子基板５に接合されている。
以下においては、半導体素子基板５のうち、半導体素子Ｓ１を配置するための領域を、「配置領域Ｒｇ１」ともいう。すなわち、半導体素子基板５は、配置領域Ｒｇ１を有する。
平面視（ＸＹ面）における配置領域Ｒｇ１の形状およびサイズは、平面視（ＸＹ面）における半導体素子Ｓ１の形状およびサイズと同じである。すなわち、平面視（ＸＹ面）における配置領域Ｒｇ１の形状は、四角である。
なお、図２は、半導体素子Ｓ１が、接合材６を介して、半導体素子基板５の配置領域Ｒｇ１全体に配置されている状態を示す。以下においては、半導体素子Ｓ１が、半導体素子基板５の配置領域Ｒｇ１全体に配置された状態を、「配置状態Ｓｔ１」ともいう。また、以下においては、半導体素子Ｓ１が、半導体素子基板５の配置領域Ｒｇ１に配置されていない状態を、「非配置状態Ｓｔｎ」ともいう。非配置状態Ｓｔｎは、半導体装置１００の製造途中における、当該半導体装置の状態である。
半導体装置１００は、さらに、複数のワイヤＷ１を備える。各ワイヤＷ１は、例えば、弾性を有する材料で構成される。各ワイヤＷ１は、例えば、Ｃｕ、Ａｕ、Ａｌ等の金属で構成される。各ワイヤＷ１の断面の形状は、例えば、円である。各ワイヤＷ１の厚みは、例えば、５０μｍから２００μｍの範囲の厚みである。
本実施の形態では、１つの配置領域Ｒｇ１に対し、４つのワイヤＷ１が設けられる。各ワイヤＷ１は、平面視（ＸＹ面）において、半導体素子基板５に対する半導体素子Ｓ１の位置を決めるための部材である。
本実施の形態では、各ワイヤＷ１の形状は、図４のように、アーチ状である。以下においては、アーチ状のワイヤＷ１の最上部を、「最上部Ｐ１」ともいう。各ワイヤＷ１の両端は、図４のように、めっき１２（半導体素子基板５）に接続される。なお、めっき１２に対する、各ワイヤＷ１の接続は、例えば、一般的な接続手法であるワイヤボンディングにより行われる。なお、各ワイヤＷ１は、非配置状態Ｓｔｎにおいて、めっき１２に接続される。
以下においては、半導体装置１００の製造途中の非配置状態Ｓｔｎにおいて、半導体素子Ｓ１を、接合材６を介して、半導体素子基板５の配置領域Ｒｇ１に配置するための工程を、「配置工程Ｓｐ１」ともいう。すなわち、配置工程Ｓｐ１では、半導体素子Ｓ１が、接合材６を介して、半導体素子基板５に接合される。配置工程Ｓｐ１は、めっき１２に各ワイヤＷ１が接続された状態で、行われる。
半導体素子Ｓ１が配置領域Ｒｇ１に配置された配置状態Ｓｔ１において、ワイヤＷ１の最上部Ｐ１は、半導体素子Ｓ１の上面Ｓ１ａよりも低い位置に存在する（図３、図４参照）。
また、４つのワイヤＷ１は、半導体素子基板５の配置領域Ｒｇ１の４つの辺を囲むように、当該半導体素子基板５（めっき１２）に接続される。すなわち、４つのワイヤＷ１は、配置領域Ｒｇ１の周囲に設けられる。
配置領域Ｒｇ１の周囲とは、例えば、平面視（ＸＹ面）において、配置領域Ｒｇ１全体を囲む、閉ループ状の領域（以下、「ループ領域」ともいう）である。ループ領域の幅は、例えば、配置領域Ｒｇ１の一辺の長さのｋ倍である。ｋは正の実数である。ｋの値は、例えば、０．１から０．３の範囲に含まれる値である。
以下においては、配置領域Ｒｇ１に対し設けられる４つのワイヤＷ１を、「ワイヤＷ１ａ，Ｗ１ｂ，Ｗ１ｃ，Ｗ１ｄ」ともいう。ワイヤＷ１ａは、図２の位置Ｌｃ１および位置Ｌｃ２に接続される。具体的には、ワイヤＷ１ａの一方端は位置Ｌｃ１に接続され、ワイヤＷ１ａの他方端は位置Ｌｃ２に接続される。
また、ワイヤＷ１ｂは、位置Ｌｃ２および位置Ｌｃ３に接続される。ワイヤＷ１ｃは、位置Ｌｃ３および位置Ｌｃ４に接続される（図４参照）。ワイヤＷ１ｄは、位置Ｌｃ４および位置Ｌｃ１に接続される。
（効果）
以上説明したように、本実施の形態によれば、半導体装置１００は、半導体素子基板５に対する半導体素子Ｓ１の位置を決めるためのワイヤＷ１を備える。半導体素子基板５は、半導体素子Ｓ１を配置するための配置領域Ｒｇ１を有する。ワイヤＷ１は、配置領域Ｒｇ１の周囲の少なくとも一部に設けられる。
ワイヤは、樹脂よりも、基板に加わる熱の状態により、変形等が生じにくい。そのため、上記の構成により、基板に加わる熱の影響をほとんど受けることなく、半導体素子の位置決めを行うことが可能な半導体装置を提供することができる。
本実施の形態によれば、図２、図３および図４のように、各ワイヤＷ１がめっき１２（半導体素子基板５）に接続される。そのため、各ワイヤＷ１が、半導体素子Ｓ１の配置のための目印として機能する。したがって、前述の配置工程Ｓｐ１において、治具等を使用することなく、半導体素子Ｓ１を配置領域Ｒｇ１に高精度に配置することができる。
以下においては、半導体素子Ｓ１が、配置領域Ｒｇ１からずれた位置に配置される状況を、「半導体素子の位置ずれ」ともいう。なお、仮に、半導体素子の位置ずれが生じた場合、半導体素子基板５に対する、半導体素子Ｓ１の接触面積の低下が発生し、以下の不具合が発生する。当該不具合は、例えば、半導体素子Ｓ１の放熱性の悪化である。また、当該不具合は、例えば、半導体素子Ｓ１の電流密度の低下である。仮に、これらの不具合が発生した場合、半導体装置の信頼性は、著しく低下する。
そこで、本実施の形態の半導体装置１００は、前述の構成Ｃｔ１を有する。そのため、配置工程Ｓｐ１が行われる際において、半導体素子の位置ずれが発生することを抑制することができる。
また、本実施の形態では、半導体素子基板５のうち、半導体素子Ｓ１が配置される対象となる部分である電極パターン３の表面全体には、めっき１２が存在する。したがって、ワイヤＷ１の位置の変更を容易に行うことができる。
これにより、様々な形態の半導体素子基板５に対しても、ワイヤの位置の変更により、容易に対応が可能となる。様々な形態の半導体素子基板５とは、例えば、半導体素子の寸法、配置対象となる半導体素子の数等が異なった、複数種類の形態の半導体素子基板５である。また、半導体素子の形状、半導体素子の数等に応じて、ワイヤボンディングの条件を変更することで、めっき１２が存在する領域内の任意の場所に、半導体素子を配置することができる。そのため、汎用性が高い、半導体素子の配置を実現することができる。
なお、仮に、ワイヤの最上部が、半導体素子の上面よりも、高い位置に存在する場合、ワイヤと半導体素子の上面との絶縁距離が小さくなり、短絡が生じる可能性がある。なお、本実施の形態では、図３および図４のように、半導体素子Ｓ１が配置領域Ｒｇ１に配置された配置状態Ｓｔ１において、ワイヤＷ１の最上部Ｐ１は、半導体素子Ｓ１の上面Ｓ１ａよりも低い位置に存在する。これにより、上記の絶縁距離が小さくなることがないため、短絡等の不具合の発生を、より効果的に抑制することができる。
また、本実施の形態では、半導体素子Ｓ１は、ＳｉＣで構成されている。これにより、半導体素子Ｓ１の小型化を実現できる。また、隣接する２つの半導体素子Ｓ１の間隔を短くすることができる。また、治具を使用しない、半導体素子Ｓ１の位置決めが効果的である。また、Ｓｉ用に開発した基板を、半導体素子Ｓ１に対しても転用することができる。
なお、前述の関連構成Ａは、所定のサイズを有する１種類の半導体素子のみの位置決めを行う構成である。そのため、関連構成Ａでは、半導体素子の形状、半導体素子の数等が異なる複数種類の半導体装置を生産するためには、基板の構造を再検討する必要がある。すなわち、関連構成Ａでは、複数種類の半導体装置の生産に対応することができないという問題がある。
また、関連構成Ｂでは、熱硬化性樹脂材を使用して、半導体素子の位置決めが行われる。しかしながら、熱硬化性樹脂材は耐熱性をほとんど有していない。そのため、関連構成Ｂでは、半導体素子の接合材、半導体素子の接合プロセス等について、多くの制約が存在する。また、絶縁基板と半導体素子との線膨張係数の差から、樹脂材の剥離が生じる可能性がある。そのため、関連構成Ｂでは、半導体装置の信頼性が低いという問題がある。
また、従来の半導体装置では、主に、カーボン製の治具を用いて、絶縁性を有する半導体素子基板に対する、半導体素子の位置決めを行っていた。具体的には、半導体素子の位置ずれを防止するために、半導体素子基板上にカーボン製の治具を設けた状態で、半導体素子の位置決めを行っていた。
治具を使用して、半導体素子の位置ずれを抑制する場合、当該治具の底面全体が、半導体素子基板と接触している必要がある。仮に、治具の底面のうち、半導体素子基板と接触していない部分が存在する場合、半導体素子の位置決めの精度が悪くなり、半導体素子の位置ずれが生じる可能性がある。
また、半導体装置の構造によっては、基板の反り、基板の寸法等のバラつきにより、治具を用いた、半導体素子の位置決めは困難であるという問題がある。具体的には、半導体素子基板が設けられたベース板に、反りが無い状態では、治具は、半導体素子基板に対し、高精度に接触する。
一方、半導体素子基板およびベース板の両方または一方に反りが存在する場合、治具の底面全体が、半導体素子基板に接触しない。この場合、はんだ（接合材）の位置ずれが発生する可能性がある。特に、はんだの位置ずれは、半導体素子が薄い際に生じやすい。はんだの位置ずれの発生に伴い、半導体素子の位置ずれも発生する。
また、半導体素子の形状、数等が異なる、複数種類の半導体装置を生産するためには、複数種類の治具を用意する必要がある。例えば、異なる外形の半導体素子を搭載する半導体装置を開発する毎に、当該半導体装置に対応する、専用の治具を作成する必要がある。専用の治具は、非常に高価である。そのため、非常にコストがかかるという問題がある。
そこで、本実施の形態の半導体装置１００は、上記のように構成される。そのため、本実施の形態の半導体装置１００により、上記の問題を解決することができる。例えば、治具を使用せずに、様々な形態の半導体素子の位置決め行うことができる。そのため、汎用性の高い半導体装置を得ることができる。また、半導体素子基板およびベース板の反りに影響されることなく、半導体素子の位置決めを行うことができる。その結果、信頼性の高い半導体装置を得ることができる。
また、本実施の形態では、半導体素子の配置対象となる配置領域Ｒｇ１の周囲にワイヤを設ける。そのため、半導体素子基板およびベース板に反りが存在するか否かに関わらず、はんだの位置ずれを抑制することが可能となる。当該はんだの位置ずれは、例えば、はんだ接合が行われる際の、半導体素子の移動に伴う位置ずれである。また、当該はんだの位置ずれは、例えば、減圧が行われている際の、半導体装置内の気流を起因とした位置ずれである。はんだの位置ずれが抑制されることにより、半導体素子の位置ずれを抑制することができる。
また、治具を使用せず、ワイヤボンディングの条件の変更のみで、多様な半導体素子の位置決めに対応することができる。
ここで、絶縁基板２（半導体素子基板５）に、約１００μｍの反りが生じていると仮定する。なお、半導体素子Ｓ１は薄い。具体的には、半導体素子Ｓ１の厚みは、１０μｍから１００μｍの範囲の厚みである。この場合、治具を使用した、半導体素子Ｓ１の位置決めは困難である。一方、本実施の形態の半導体装置１００では、治具を使用せず、半導体素子Ｓ１の位置決めを行うことができる。そのため、半導体素子Ｓ１が薄い状態において、本実施の形態の構成Ｃｔ１は有効である。半導体素子Ｓ１が薄い状態とは、例えば、半導体素子Ｓ１の厚みが１０μｍから１００μｍの範囲の厚みである状態である。
以上のように、本実施の形態によれば、配置領域Ｒｇ１の周囲にワイヤを設けることにより、はんだの位置ずれを抑制することができ、半導体素子の位置ずれを抑制することができる。その結果、信頼性が高く、汎用性が高い半導体装置を得ることができる。
なお、図１のように、半導体装置１００は、ケース１０の内部に、封止樹脂７が充填された構成を有するがこれに限定されない。半導体装置１００は、ケースを使用しない、モールド型構造を有した構成であってもよい。当該構成においても、上記の様々な効果が得られる。
＜実施の形態１の変形例１＞
本変形例では、配置領域Ｒｇ１の周囲の一部にワイヤＷ１を設けた構成（以下、「構成Ｃｔｍ１」ともいう）である。図５は、本発明の実施の形態１の変形例１に係る構成Ｃｔｍ１を示す図である。図５を参照して、平面視（ＸＹ面）における半導体素子Ｓ１は、４つの角部を有する。構成Ｃｔｍ１では、半導体素子Ｓ１が配置領域Ｒｇ１に配置された配置状態Ｓｔ１において、各ワイヤＷ１が、半導体素子Ｓ１の角部と接触しないように、当該ワイヤＷ１は設けられる。
なお、平面視（ＸＹ面）における配置領域Ｒｇ１は、４つの角部を有する。具体的には、配置領域Ｒｇ１の周囲のうち、配置領域Ｒｇ１の各角部の周囲以外の領域に、４つのワイヤＷ１は設けられる。すなわち、各ワイヤＷ１は、配置領域Ｒｇ１の周囲の少なくとも一部に設けられる。なお、構成Ｃｔｍ１における、４つのワイヤＷ１の各々の形状は、図４のように、アーチ状である。当該４つのワイヤＷ１は、実施の形態１と同様に、めっき１２（半導体素子基板５）に接続される。
また、構成Ｃｔｍ１では、半導体素子Ｓ１が配置領域Ｒｇ１に配置された配置状態Ｓｔ１において、ワイヤＷ１の最上部Ｐ１は、半導体素子Ｓ１の上面Ｓ１ａよりも低い位置に存在する。
本変形例によれば、前述の配置工程Ｓｐ１が行われる際に、半導体素子Ｓ１の角部が、ワイヤＷ１に接触することを抑制することができる。そのため、配置工程Ｓｐ１において、半導体素子Ｓ１の角部が破損することを抑制することができる。また、本変形例においても、実施の形態１の効果が得られる。例えば、半導体素子の位置ずれを抑制することができる。
＜実施の形態１の変形例２＞
本変形例では、配置領域Ｒｇ１の周囲の一部にワイヤＷ１を設けた別の構成（以下、「構成Ｃｔｍ２」ともいう）である。図６は、本発明の実施の形態１の変形例２に係る構成Ｃｔｍ２を示す図である。
図６を参照して、構成Ｃｔｍ２では、配置領域Ｒｇ１の４つの角部のうちの２つの角部の周囲に、ワイヤＷ１Ａが設けられる。すなわち、配置領域Ｒｇ１が有する、対向する２つの角部の各々は、ワイヤＷ１Ａで囲まれる。言い換えれば、２つのワイヤＷ１Ａは、それぞれ、２つの角部を囲む。
ワイヤＷ１Ａは、２つのワイヤＷ１で構成される。以下においては、ワイヤＷ１Ａに含まれる２つのワイヤＷ１を、「ワイヤＷ１ｅ，Ｗ１ｆ」ともいう。ワイヤＷ１ｅ，Ｗ１ｆの各々の形状は、図４のように、アーチ状である。
ワイヤＷ１ｅの一方端は、位置Ｌｃ５に接続される。ワイヤＷ１ｅの他方端は、位置Ｌｃ６に接続される。ワイヤＷ１ｆの一方端は、位置Ｌｃ６に接続される。ワイヤＷ１ｆの他方端は、位置Ｌｃ６に接続される。すなわち、配置領域Ｒｇ１が有する、対向する２つの角部の各々は、２つのワイヤＷ１（ワイヤＷ１ｅ，Ｗ１ｆ）で囲まれる。
また、構成Ｃｔｍ２では、半導体素子Ｓ１が配置領域Ｒｇ１に配置された配置状態Ｓｔ１において、各ワイヤＷ１の最上部Ｐ１は、半導体素子Ｓ１の上面Ｓ１ａよりも低い位置に存在する。
本変形例によれば、ワイヤボンディングを、配置領域Ｒｇ１の２つの角部の周囲に対して行うだけでよい。そのため、ワイヤの接続工程の短縮化、および、材料コストの低減を実現することができる。
なお、本変形例では、ワイヤＷ１Ａは、２つのワイヤＷ１で構成されるとしたが、これに限定されない。ワイヤＷ１Ａは、１つのワイヤＷ１で構成されてもよい。
＜実施の形態２＞
半導体装置１００において、半導体素子Ｓ１は、接合材６を介して、半導体素子基板５に接合される。接合材６は、半導体素子Ｓ１が発する熱を、発散させる特性を有する。仮に、接合材６の厚みが均一でない状態で、前述の配置工程Ｓｐ１が行われた場合、以下の不具合が発生する可能性がある。
当該不具合は、例えば、接合材６の厚みが薄い箇所に応力が集中し、半導体装置の信頼性が低下するという不具合である。また、当該不具合は、例えば、半導体素子Ｓ１が傾くという不具合である。半導体素子Ｓ１が傾くと、当該半導体素子Ｓ１の下部において、接合材が存在しない箇所が発生し、放熱性の低下が生じる。
半導体素子Ｓ１の下部において、接合材が存在しない箇所が発生することを防ぐために、接合材の量を多くすることが考えられる。しかしながら、接合材の量を多くした場合、接合材の厚みが厚くなるため、接合材６の熱抵抗が増加するという問題がある。
本実施の形態では、上記の問題を解決する構成を示す。具体的には、本実施の形態は、ワイヤＷ１の一部が、半導体素子Ｓ１の下方に存在する構成（以下、「構成Ｃｔ２」ともいう）である。
構成Ｃｔ２は、実施の形態１の半導体装置１００において、ワイヤＷ１の配置状態のみを変更した構成である。そのため、構成Ｃｔ２が適用された半導体装置１００における、ワイヤＷ１の配置状態以外の、当該半導体装置１００の構成は、実施の形態１と同じである。
図７は、本発明の実施の形態２の構成Ｃｔ２を説明するための図である。図７は、図２が示す、半導体装置１００の一部と同じ箇所における、構成Ｃｔ２を示す。図８は、図７のＣ１−Ｃ２線に沿った、構成Ｃｔ２が適用された半導体装置１００の断面図である。
図７および図８を参照して、構成Ｃｔ２では、半導体素子Ｓ１と半導体素子基板５との間に存在する接合材６内に、各ワイヤＷ１の一部を設ける。具体的には、半導体素子Ｓ１が配置領域Ｒｇ１に配置された配置状態Ｓｔ１において、各ワイヤＷ１の一部は、半導体素子Ｓ１の下方に存在する。
より詳細には、図７および図８のように、配置領域Ｒｇ１の４つの角部に、それぞれ、４つのワイヤＷ１を設ける。なお、各ワイヤＷ１は、図８のように、めっき１２に接続される。なお、本実施の形態では、各ワイヤＷ１は、例えば、Ａｌで構成される。
なお、ワイヤＷ１の一方の端部および他方の端部の形状はアーチ状である。ワイヤＷ１の一方の端部の形状がアーチ状になるように、当該一方の端部の端は、めっき１２に接続される。また、ワイヤＷ１の他方の端部の形状がアーチ状になるように、当該他方の端部の端は、めっき１２に接続される。ワイヤＷ１の接続は、例えば、超音波接合が使用される。なお、ワイヤＷ１の接続は、超音波接合以外の方法により、行われてもよい。
また、半導体素子Ｓ１が配置領域Ｒｇ１に配置された配置状態Ｓｔ１において、各ワイヤＷ１の最上部Ｐ１は、半導体素子Ｓ１の上面Ｓ１ａよりも低い位置に存在する。
上記の構成において、前述の配置工程Ｓｐ１において、接合材が配置領域Ｒｇ１に供給されることにより、各ワイヤＷ１の一部が接合材６の内部に設けられる。そのため、例えば、特許第３３４７２７９号公報の構成と同様に、接合材６の厚みを均一にすることが可能となる。これにより、半導体素子Ｓ１から半導体素子基板５までの距離を、一定にすることができる。その結果、半導体装置１００の信頼性を確保することが出来る。
なお、各ワイヤＷ１の厚みは、好ましくは、５０μｍから２００μｍの範囲の厚みである。これにより、接合材６の厚みが大きくなることを抑制し、接合材６の熱抵抗の増加を抑制することができる。
なお、各ワイヤＷ１の配置箇所、隣接する各ワイヤＷ１の間隔等は、上記の構成に限定されない。例えば、ワイヤＷ１の配置箇所の数は、４に限定されない。半導体素子Ｓ１の傾きの発生を抑制できるように、ワイヤＷ１が配置されればよい。例えば、半導体素子Ｓ１の３つの角部の下方に、それぞれ、３つのワイヤＷ１を設けた構成としてもよい。
以上説明したように、本実施の形態によれば、配置工程Ｓｐ１により、接合材が配置領域Ｒｇ１に供給された状態において、接合材６の厚みを均一にすることが可能となる。すなわち、接合材の供給対象となる配置領域Ｒｇ１にワイヤＷ１を予め設けておくことにより、接合材の厚みを制御することができる。そのため、接合材の厚みが薄い状態で生じる応力集中等を防止することができる。
以上により、信頼性が高く、汎用性が高い半導体装置を得ることができる。また、本実施の形態によれば、配置領域Ｒｇ１の周囲に、各ワイヤＷ１が設けられる。これにより、実施の形態１と同様な効果が得られる。例えば、接合材６（はんだ）の位置ずれの発生を抑制し、半導体素子の位置ずれを抑制することができる。
＜実施の形態３＞
以下においては、実施の形態１、変形例１、変形例２、および、実施の形態２のいずれかにかかる半導体装置１００を、「半導体装置Ｄｖ１」ともいう。本実施の形態の構成は、半導体装置Ｄｖ１を電力変換装置に適用した構成（以下、「構成Ｃｔ３」ともいう）である。以下においては、構成Ｃｔ３における電力変換装置を、「電力変換装置８００」ともいう。電力変換装置８００は、半導体装置Ｄｖ１を使用した装置である。
電力変換装置８００は、一例として、三相のインバータである。以下においては、電力変換装置８００が適用された電力変換システムを、「電力変換システムＳＹ１」ともいう。
図９は、本発明の実施の形態３に係る電力変換システムＳＹ１の構成を示すブロック図である。図９を参照して、電力変換システムＳＹ１は、電源Ｐｗ１と、電力変換装置８００と、負荷９０２とを含む。
電源Ｐｗ１は、例えば、直流電源である。電源Ｐｗ１は、電力変換装置８００に直流電力を供給する。電源Ｐｗ１は、種々のもので構成される。電源Ｐｗ１は、例えば、直流系統に接続される電池である。また、電源Ｐｗ１は、例えば、太陽電池、蓄電池等であってもよい。
なお、電源Ｐｗ１は、交流系統に接続された電源であってもよい。この場合、電源Ｐｗ１は、整流回路、ＡＣ／ＤＣコンバータで構成される。また、電源Ｐｗ１は、直流系統から出力される直流電力を、所定の電力に変換するＤＣ／ＤＣコンバータで構成されてもよい。
電力変換装置８００は、例えば、２レベルの電力変換装置である。電力変換装置８００は、電源Ｐｗ１と負荷９０２との間に設けられる。電力変換装置８００は、電源Ｐｗ１および負荷９０２に電気的に接続されている。電力変換装置８００は、直流電力を交流電力に変換し、当該交流電力を出力する機能を有する。
図９に示すように、電力変換装置８００は、電力変換回路８０１と、制御回路８０２とを備える。電力変換回路８０１は、入力される電力を変換し、変換した当該電力を出力する機能を有する。具体的には、電力変換回路８０１は、直流電力を交流電力に変換し、当該交流電力を出力する機能を有する。
制御回路８０２は、電力変換回路８０１を制御するための制御信号を当該電力変換回路８０１に出力する。例えば、制御回路８０２は、電力変換回路８０１のスイッチング動作を制御するための制御信号を、当該電力変換回路８０１に出力する。電力変換回路８０１は、制御信号に基づいて、電源Ｐｗ１から供給された直流電力を交流電力に変換する。そして、電力変換回路８０１は、当該交流電力を、負荷９０２へ供給する。
電力変換回路８０１は、例えば、２レベルの三相フルブリッジ回路である。電力変換回路８０１は、Ｕ相、Ｖ相、Ｗ相の各々に対応する、直列接続された２個の半導体装置Ｄｖ１を含む。すなわち、電力変換回路８０１は、６個の半導体装置Ｄｖ１を含む。
負荷９０２は、電力変換装置８００から供給された交流電力によって駆動される三相の電動機である。なお、負荷９０２は特定の用途に限られるものではなく、各種電気機器に搭載された電動機である。負荷９０２は、例えば、ハイブリッド自動車、電気自動車等で使用される電動機であってもよい。また、負荷９０２は、例えば、鉄道車両で使用される電動機であってもよい。また、負荷９０２は、例えば、エレベーター、空調機器等で使用される電動機であってもよい。
（効果）
以上説明したように、電力変換装置８００は、電力変換回路８０１と、制御回路８０２とを備える。電力変換回路８０１は、半導体装置Ｄｖ１を含む。半導体装置Ｄｖ１は、実施の形態１、変形例１、変形例２、および、実施の形態２のいずれかにかかる半導体装置１００である。
そのため、半導体装置Ｄｖ１は、半導体素子の位置ずれを抑制することが可能な信頼性が高い装置である。したがって、半導体装置Ｄｖ１を含む電力変換装置８００は、安定して電力を変換することができる。
なお、本実施の形態では、２レベルの電力変換装置（三相インバータ）に本発明を適用する例を説明したが、本発明は、これに限られるものではなく、種々の電力変換装置に適用することができる。
また、本実施の形態に係る電力変換装置８００は、２レベルの電力変換装置に限定されず、電力変換装置８００は、３レベルの電力変換装置であってもよい。また、電力変換装置８００は、マルチレベルの電力変換装置であってよい。単相負荷に電力を供給する場合には単相のインバータに本発明を適用しても構わない。また、直流負荷等に電力を供給する場合にはＤＣ／ＤＣコンバータやＡＣ／ＤＣコンバータに本発明を適用することも可能である。
また、本発明を適用した電力変換装置は、上述した負荷９０２が電動機である構成に限定されない。本発明を適用した電力変換装置は、例えば、放電加工機、レーザー加工機等の電源装置であってもよい。また、本発明を適用した電力変換装置は、例えば、誘導加熱調理器、非接触器給電システム等の電源装置であってもよい。また、本発明を適用した電力変換装置は、太陽光発電システム、蓄電システム等のパワーコンディショナーであってもよい。
なお、本発明は、その発明の範囲内において、各実施の形態、各変形例を自由に組み合わせたり、各実施の形態、各変形例を適宜、変形、省略することが可能である。
例えば、半導体素子Ｓ１が配置される対象となる電極パターン３の表面全体には、めっき１２が存在するとしたが、これに限定されない。例えば、電極パターン３の表面のうち、ワイヤＷ１の位置の変更対象となる領域にのみ、めっき１２が存在する構成としてもよい。
この発明は詳細に説明されたが、上記した説明は、すべての態様において、例示であって、この発明がそれに限定されるものではない。例示されていない無数の変形例が、この発明の範囲から外れることなく想定され得るものと解される。
５ 半導体素子基板、１２ めっき、１００，Ｄｖ１ 半導体装置、８００ 電力変換装置、８０１ 電力変換回路、８０２ 制御回路、Ｓ１ 半導体素子、Ｗ１，Ｗ１ａ，Ｗ１Ａ，Ｗ１ｂ，Ｗ１ｃ，Ｗ１ｄ，Ｗ１ｅ，Ｗ１ｆ ワイヤ。
本発明は、半導体素子の位置決めを行うための構成を有する半導体装置、電力変換装置および半導体配置方法に関する。

Claims (9)

  1. 半導体素子（Ｓ１）が配置される半導体装置であって、
    絶縁性を有する基板（５）と、
    平面視において、前記基板（５）に対する前記半導体素子（Ｓ１）の位置を決めるための少なくとも１つのワイヤ（Ｗ１）とを備え、
    前記基板（５）は、前記半導体素子（Ｓ１）を配置するための配置領域を有し、
    前記ワイヤ（Ｗ１）は、前記配置領域の周囲の少なくとも一部に設けられる
    半導体装置。
  2. 前記基板（５）のうち、前記半導体素子（Ｓ１）が配置される対象となる部分の表面全体には、めっき（１２）が存在する
    請求項１に記載の半導体装置。
  3. 前記ワイヤ（Ｗ１）の最上部は、前記配置領域に配置された前記半導体素子（Ｓ１）の上面よりも低い位置に存在する
    請求項１または２に記載の半導体装置。
  4. 平面視における前記半導体素子（Ｓ１）の形状は、四角であり、
    前記ワイヤ（Ｗ１）が、前記配置領域に配置された前記半導体素子（Ｓ１）の角部と接触しないように、当該ワイヤ（Ｗ１）は設けられる
    請求項１から３のいずれか１項に記載の半導体装置。
  5. 平面視における前記配置領域の形状は、四角であり、
    前記配置領域は、２つの角部を有し、
    前記半導体装置は、前記２つの角部の各々を囲む前記ワイヤ（Ｗ１）を備える
    請求項１から３のいずれか１項に記載の半導体装置。
  6. 前記ワイヤ（Ｗ１）の一部は、前記配置領域に配置された前記半導体素子（Ｓ１）の下方に存在する
    請求項１から３のいずれか１項に記載の半導体装置。
  7. 前記半導体素子（Ｓ１）の厚みは、１０μｍから１００μｍの範囲の厚みである
    請求項１から６のいずれか１項に記載の半導体装置。
  8. 前記半導体素子（Ｓ１）は、ＳｉＣで構成されている
    請求項１から７のいずれか１項に記載の半導体装置。
  9. 請求項１から８のいずれか１項に記載の半導体装置を使用した電力変換装置であって、
    前記半導体装置を含み、入力される電力を変換し、変換した当該電力を出力する電力変換回路（８０１）と、
    前記電力変換回路（８０１）を制御するための制御信号を当該電力変換回路（８０１）に出力する制御回路（８０２）とを備える
    電力変換装置。
JP2019524802A 2017-06-22 2017-06-22 半導体装置、電力変換装置および半導体装置の製造方法 Active JP6851702B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2017/023044 WO2018235232A1 (ja) 2017-06-22 2017-06-22 半導体装置および電力変換装置

Publications (2)

Publication Number Publication Date
JPWO2018235232A1 true JPWO2018235232A1 (ja) 2019-12-12
JP6851702B2 JP6851702B2 (ja) 2021-03-31

Family

ID=64736937

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019524802A Active JP6851702B2 (ja) 2017-06-22 2017-06-22 半導体装置、電力変換装置および半導体装置の製造方法

Country Status (5)

Country Link
US (1) US11145616B2 (ja)
JP (1) JP6851702B2 (ja)
CN (1) CN110770883B (ja)
DE (1) DE112017007675T5 (ja)
WO (1) WO2018235232A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008306792A (ja) * 2007-06-05 2008-12-18 Nippon Soken Inc 電力変換装置
JP2009253131A (ja) * 2008-04-09 2009-10-29 Denso Corp 半導体装置の製造方法
JP2015076511A (ja) * 2013-10-09 2015-04-20 株式会社日立製作所 半導体装置およびその製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001298033A (ja) 2000-04-12 2001-10-26 Hitachi Ltd 半導体装置
US7501023B2 (en) * 2001-07-06 2009-03-10 Technologies And Devices, International, Inc. Method and apparatus for fabricating crack-free Group III nitride semiconductor materials
JP2013153027A (ja) * 2012-01-24 2013-08-08 Fujitsu Ltd 半導体装置及び電源装置
JP6233285B2 (ja) * 2014-11-28 2017-11-22 三菱電機株式会社 半導体モジュール、電力変換装置
JP2017005007A (ja) 2015-06-05 2017-01-05 三菱電機株式会社 半導体装置、および半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008306792A (ja) * 2007-06-05 2008-12-18 Nippon Soken Inc 電力変換装置
JP2009253131A (ja) * 2008-04-09 2009-10-29 Denso Corp 半導体装置の製造方法
JP2015076511A (ja) * 2013-10-09 2015-04-20 株式会社日立製作所 半導体装置およびその製造方法

Also Published As

Publication number Publication date
US11145616B2 (en) 2021-10-12
CN110770883B (zh) 2023-08-22
JP6851702B2 (ja) 2021-03-31
WO2018235232A1 (ja) 2018-12-27
US20200321306A1 (en) 2020-10-08
CN110770883A (zh) 2020-02-07
DE112017007675T5 (de) 2020-03-05

Similar Documents

Publication Publication Date Title
JP4967447B2 (ja) パワー半導体モジュール
JP6320433B2 (ja) 電力用半導体モジュール
JP6399272B1 (ja) パワーモジュール及びその製造方法並びに電力変換装置
JP2012256746A (ja) 半導体装置
WO2018056287A1 (ja) 半導体装置および電力変換装置
US9001518B2 (en) Power module with press-fit clamps
US9437508B2 (en) Method for manufacturing semiconductor device and semiconductor device
JP7040032B2 (ja) 半導体装置
JP2019083283A (ja) 半導体モジュール、その製造方法及び電力変換装置
JP2019140233A (ja) パワーモジュールおよび電力変換装置
JP2020136516A (ja) 半導体モジュールとそれを用いた電力変換装置
JP7091878B2 (ja) パワーモジュール、電力変換装置、及びパワーモジュールの製造方法
JP6826665B2 (ja) 半導体装置、半導体装置の製造方法及び電力変換装置
WO2019049400A1 (ja) パワーモジュール及びその製造方法並びに電力変換装置
US11699666B2 (en) Semiconductor device and power conversion device
WO2018180580A1 (ja) 半導体装置および電力変換装置
JP6851702B2 (ja) 半導体装置、電力変換装置および半導体装置の製造方法
JP2018073923A (ja) 電力用半導体装置、電力用半導体装置の製造方法および電力変換装置
JP2015026667A (ja) 半導体モジュール
US20220415735A1 (en) Power module and power conversion device
JP2014116478A (ja) 半導体モジュール及び半導体モジュールの製造方法並びに電力変換装置
WO2023218903A1 (ja) 半導体モジュール、電力変換装置、および半導体モジュールの製造方法
WO2023022001A1 (ja) パワーモジュールおよび電力変換装置
JP7479771B2 (ja) 半導体装置、半導体装置の製造方法及び電力変換装置
JP7487614B2 (ja) 半導体装置、半導体装置の製造方法及び電力変換装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190709

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190709

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200714

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20200717

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201021

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20210105

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210210

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20210210

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20210219

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20210224

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210309

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210309

R150 Certificate of patent or registration of utility model

Ref document number: 6851702

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250