JPS6345826A - 半導体集積回路装置の接続構造 - Google Patents

半導体集積回路装置の接続構造

Info

Publication number
JPS6345826A
JPS6345826A JP62127276A JP12727687A JPS6345826A JP S6345826 A JPS6345826 A JP S6345826A JP 62127276 A JP62127276 A JP 62127276A JP 12727687 A JP12727687 A JP 12727687A JP S6345826 A JPS6345826 A JP S6345826A
Authority
JP
Japan
Prior art keywords
layer
aluminum
bump
bonding
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62127276A
Other languages
English (en)
Inventor
マイケル・ジヨン・ブラデイー
サング・クウオン・カング
ポール・アンドリユー・モスコウイツツ
ジエームズ・ガードナー・ライアン
テイモシイ・クラーク・レイリー
エリツク・グレゴリ・ウオルトン
ハリー・ランドール・ビツクフオード
マイケル・ジヨン・パーマー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPS6345826A publication Critical patent/JPS6345826A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05666—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05671—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01025—Manganese [Mn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0494—4th Group
    • H01L2924/04941—TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12033—Gunn diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 Ａ、産業上の利用分野 この発明は、大規模集積電子回路の実装、より具体的に
は、電子システム中のチップを接続するためのリードの
ボンディングに適した、バンプの形のチップ上の端子に
関するものである。
Ｂ、従来技術および発明が解決しようとする問題点 電子チップの実装を安価にするには、チップを大量に安
価で製造することが必要である。テープ自動ボンディン
グ（ＴＡｎ）は、チップをパッケージに結合する際の人
件費を減らす一法である０通常、ＴＡＢ実装法では、チ
ップ表面の裸のアルミニウム人出力パッド上の、通常は
金から構成される高さ１０ないし２５μｍの金属バンプ
を設けることが必要である。バンプは、チップ頂面の上
方に高く延びるボンディング用プラットホームとして働
き、それによって周囲の絶縁体の上のベデスタルを提供
し、また下側にあるメタラジへの接続をもたらす、この
背の高いバンプは、また下のパッドを覆って周囲環境か
ら分離し腐食から保護する。
一般に、金製バンプまたはその相当物は、電気めっきま
たはそれと類似のチップに金属を付着する湿式アディテ
ィブ化学プロセスを用いて、チップに付着されている。
これらの湿式化学ブロセ、スでは、チップ・ウェハ全体
を電気めっき浴に浸し、ウェハを浴中のあらゆる化学薬
品にさらすことが必要である。さらに（めっき操作に必
要な）共通のめっき電極の除去を、別の湿式化学エツチ
ング・ステップ、イオン・ビーム・エツチングまたはそ
れらの相当手段によって行なわれなければならない。
半導体装着技術に関するほとんどすべての論文や特許で
は、半導体へのオーム接点を設ける際にアルミニウムを
使っているが、固体バンプのバルク材料にアルミニウム
を使ったものはない。アルミニウムは、薄膜配線レベル
の材料として一般に使われている。初期の論文受ある、
ノウベル（Ｎｏｕｂｅｌ　）等の「クロム・スライスを
含むメタラジ（Ｍｅｔａｌｌｕｒｇｙ　Ｉｎｃｌｕｄｉ
ｎｇ　ａ　ＣｈｒｏｍｉｕｍＳｌｉｃｅ）Ｊ、１８Ｍテ
クニカル・ディスクロージャ・ブレティン、（，１９６
８年１２月）、７６９ページでは、当然のこととしてア
ルミニウムなオーム接点として使っている。半導体チッ
プへの接続は、通常厚さ２μｍまでの１層または数層の
薄膜層と、はんだ付けまたはりフロー・ボンディング用
の軟質低融点金属（下記で詳しく論じるコナンツ（Ｋｏ
ｎａｎｔｚ　）等の米国特許第３８８６５８５号）また
は熱圧縮ボンディング用硬質金属（ハリス（Ｈａｒｒｉ
ｓ　）の米国特許第４００５４７２号）の（通常２０μ
ｍ以上の）厚い層とを含む、薄層インターフェース体系
によって行なわれる。ある特許（下記で論じる１９７７
年８月１６日付けのハリスの米国特許第４０４２９５４
号）では、ニッケルと銅からなるバンプの下に、追加的
導体層として厚さ２μｍのアルミニウム／クロムの薄膜
を使っている。
アルミニウムは、当業界で、半導体に対する接点および
チップの配線用の薄膜金属として、さらにはハリスの米
国特許第４０４２９５４号におけるように硬質バンプ用
の下層薄膜層として広く使われているものの、接点用の
バルク材料としては考えられていないと思われる。明ら
かに、アルミニウムは熱圧縮ボンディング用のペデスタ
ルとしては適していないと考えられている。すべての従
来技術は、熱圧縮ボンディング用ペデスタルに硬質金属
を使用している。ハリスの米国特許第４０４２９５４号
ではニッケルと銅を使用し、ハリスの米国特許第４００
５４７２号では銅を使用し、マイヤー（Ｍｅｙｅｒ　）
等のｒＴＡＢアセンブリ用のＴ　ｉ−Ｗ／Ａｕ／Ｃｕ系
のメタラジ（Ｍｅｔａｌｌｕｒｇｙｏｆ　Ｔｉ−Ｗ／Ａ
ｕ／Ｃｕ　Ｓｙｓｔｅｍ　ｆｏｒ　ＴＡＢ　Ａｓｓｅｍ
ｂｌｙ　）　Ｊ、Ｊ、　Ｖａｃ、　Ｓｃｉ、　Ｔｅｃｈ
ｎｏｌ　Ａ　３（３）、（１９８５年５／６月）、７７
２−７７６ページ、ならびにＲｌＦ、ウンガー（Ｕｎｇ
ｅｒ　）、Ｃ，パーンズ（Ｂｕｒｎｓ　）、およびＪ、
カンツ（Ｋａｎｚ　）の「バンプ付きテープ自動ボンデ
ィング（ＢＴＡＢ）の適用例（ＢｕｍｐｅｄＴａｐｅ　
Ａｕｔｏｍａｔｅｄ　Ｂｏｎｄｉｎｇ　（ＢＴＡＢ）　
Ａｐｐｌｉｃａｔｉｏｎｓ　）　Ｊでは、電気めっきし
た金製バンプが記載されている（金はめっきした状態で
は通常かなり硬い）。
アルミニウムは、バルク材料として使うには軟らかすぎ
ると考えられているのかもしれない。アルミニウムは軟
らかいため、秀れたボンドを設け、同時に下側にある構
造をボンディング中に過剰な力から保護することが可能
となる。
湿式化学プロセスまたはイオン・ビーム・エツチングは
、ウェハを損傷または腐食させる危険があり、しかも処
理が複雑である。チップ上への金製バンプの蒸着が電気
めっきに代わる方法であるが、この方法は、使用されな
かった金の再利用が不便なため、極めて高くつき勝ちで
ある。
従来、電子チップ実装技術では、アルミニウム金属製の
端子パッドが使われていた。それらのパッドは、直接ワ
イヤ・ボンディングに使われてきた。
このような薄いアルミニウム製パッドは、パッド上には
んだ付けするのに適した別の薄い金属層と一緒に使われ
てきた。こういったパッド用の端子アルミニウムは、厚
さが１．５μｍ前後である。
他方、実装のためバンプを平面試リードに接合できるだ
けの充分な高さまで延びる、厚さが１桁大きなバンプを
チップ上に形成するという、バンプ付きチップ技術が開
発されてきた。自動的にコネクタに接合できるような、
テープ自動ボンディング（ＴＡＢ）用バンプの形のＴＡ
Ｂペデスタルがチップ上に形成される。このバンプは充
分に背が高く、かかる自動ボンディングの際にチップ表
面とリードの間に充分な隙間をもたらす。これらのバン
プは、熱音響ワイヤ・ボンディングやはんだ付けではな
く、熱圧縮ボンディングなどの手段によってパッケージ
に接合されている。バンプの組成は、通常、主として銅
や金やニッケルなどの硬質金属またはそれらの金属の組
合せによるものであった。
半導体チップ上のＴＡＢペデスタルまたはバンプは、チ
ップへの金の電気めっきによって形成することが多かっ
た。リウ（Ｌｉｕ）等の「テープ自動ボンディング用の
ウェハ・パンピング総説（ＡＲｅｖｉｅｗ　ｏｆ　Ｗａ
ｆｅｒ　Ｂｏｎｄｉｎｇ　ｆｏｒ　Ｔａｐｅ　Ａｕｔｏ
ｍａｔｅｄＢｏｎｄｉｎｇ　）　Ｊ　、５ｏｌｉｄ　５
ｔａｔｅ　Ｔｅｃｈｎｏｌｏｇｙ、　（１９８０年３月
）、７１−７５ページを参照のこと。
またマイヤー等の玉揚論文を参照のこと。この方法の欠
点は、湿式化学処理でチップが汚染される恐れのあるこ
とである。この方法は多数のステップを含み、費用が高
くつく。したがって、乾式プロセスによって金を付着で
きるなら、それが好ましい。しかし、金製バンプの装着
は、代替製造方法として用いるには費用がかがりすぎる
方法である。
銅を低応力ボンディングに充分なほど軟らかくするには
、チップに有害な高温でのアニールが必要である。また
銅はボンディング中に加工によって容易に硬くなり、低
いボンディング圧力で余り流動できなくなる。銅を使う
と、ボンディング中に高い圧力負荷が必要となり、チッ
プに有害となりかねない。銅は硬質金属であり、加工に
よって過度に硬くなる。
約９年前の１９７７年８月１６日に授与されたハリスの
米国特許第４０４２９５４号「集積回路半導体上にギヤ
ング・ボンディング用バンプを形成する方法（Ｍｅｔｈ
ｏｄ　ｒｏｒ　Ｆｏｒｍｉｎｇ　Ｇａｎｇ　Ｂｏｎｄｉ
ｎｇＢｕｍｐｓ　ｏｎ　Ｉｎｔｅｇｒａｔｅｄ　Ｃ１ｒ
ｃｕｉｔ　Ｓｅｍ１ｃｏｎｄｕｃｔｏｒＤｅＶｉＣｅＳ
　）　Ｊは、バンプ付きウェハに関する早期の特許であ
り、厚さ約２．５〜１０μｍのニッケル層２２の上に形
成された、厚さ約１８〜３８μｍの主として銅層２７か
らなるバンプ１９を示している。バンプは、移行層２１
を経て半導体基板１３の上のアルミニウム相互接続層１
８に接着されている。移行層２１は、Ｃｒ、Ａｆｉ、Ｃ
ｒ。
Ａｕを含む１組の非常に薄い接着用金属層であり、実際
にバンプを形成するより厚いＮｉ層２２とＣ１３層２７
のベースにすぎない。特に層２４は厚さ２．０μｍはど
のＡｎまたはＣｒから構成され、その中は、ただしバン
プ２７よりずっと下であるが、アルミニウムが主である
。銅とニッケル以外の金属からバンプが構成されるとい
う示唆はない。
１９７５年５月２７日に授与されたコナンツ等の米国特
許第３８８６５８５号「シリコン半導体用のはんだ付は
可能多層接点（ＳｏｌｄｅｒａｂｌｅＭｕｌＬｉｌａｙ
ｅｒ　　Ｃｏｎｔａｃｔ　　ｆｏｒ　　Ｓｉｌｉｃｏｎ
Ｓｅｍｉｃｏｎｄｕｃｔｏｒ　）　Ｊは、端子リード２
８をアルミニウム層１２とニッケル・マンガン層１６か
ら構成されるパッドにはんだ２０ではんだ付けするのに
適したパッドを教示している。アルミニウム層１２は、
厚さ約０．５〜１．５μｍの比較的薄い層で、スパッタ
リングによって付着される。１゜５μｍという厚さは、
リードをチップにはんだ付けするためのボンディング・
パッドの標準の厚さである。このアルミニウム製パッド
は、ニッケルーマンガン層１６で被覆され、はんだ付は
用ベースとなる。純粋なニッケル、銀、または金の追加
層をニッケルーマンガン層の上に用いて、はんだ付は可
能層をもたらすことができることが指摘されている。Ｔ
ＡＢビーム・リードの代りにＫＯＶＡＲ端子リードが使
われている。コナンッ等の特許では、ペデスタルまたは
バンプの代わりにパッドを使った構造のスケールから明
らかなように、バンプ付きチップやＴＡＢ技術について
は論じていない。
Ｃ０問題点を解決するための手段 本発明によれば、主としてアルミニウム金属から構成さ
れる厚さ１０ないし２５μｍまたはそれ以上のバンプが
提供される。長年にわたって、バンプは銅または金で構
成されてきた。明らかに、これまでニッケルと銅、銅、
または金などの比較的硬い金属しか、熱圧縮ボンデイン
クで結合されるバンプには適しないと、当業者達は考え
てきた。
（ハリス等の米国特許第４００５４７２号と第４０４２
９５４号、ならびに１掲のマイヤー１９８５年やリウ１
９８０年に）記載されているチップ・パンピンク法は、
すべて永久的なチップ−パッケージ間の結合を形成する
ものである。多重チップの実装や、より高価な高入出力
カウント・チップの実装にＴＡＢがますます使用されて
きたことは、再加工可能なチップ−パッケージ間の接続
が求められていることを示唆している。
本発明者等は、軟式プロセスによるメタラジ・バンプの
上面に厚いスズ層を使用することが、この問題の解決策
となることを発見した。
バンプ付きテープとバンプ付きチップのどちらによるも
のであれ、テープ自動ポンプインク（ＴＡＢ）法を使っ
てＶＬＳＩチップを実装するには、異種金属からなるテ
ープとチップ人出力パッドとを接着して、テープ上の金
属とチップ入出力パッド上の金属の間に高強度低抵抗の
接点を作成しなければならない。一般に、それにはイン
ターフェース構造の作成が必要である。使用するインタ
ーフェースは、通常は金のボンディング表面がＡＱ／　
Ｃｕ製のチップ入出力パッド中に拡散しないようにする
ための秀れたバリアとならなければならず、アルミニウ
ムと反応してはならず、パッドによく接着しなければな
らず、また電気良導体でなければならない、さらに、バ
ンプ付きテープ用の場合、とのバリアは下側のメタラジ
が熱圧縮ボンディング工程によって損傷を受けないよう
に保護するのに役立たなければならない。
窒化チタンを使うと、少数の金属でＴＡＢインターフェ
ースが作成できる。使用する金属の種類と金属層の数が
少ないということは、処理が簡単になることであり、ま
た多数の蒸着が必要な場合に使用する金属供給源の数が
少なくなることである。窒化チタンの使用によって簡単
になる構造は、アルミニウム製パンフ付きチップを平面
状テープに接着するのに用いるアルミニウム製バンプで
ある。
アルミニウムが、チップ上の頂面メタラジ用の秀れた導
体材料であることは、従来からよく知られていた。しか
し、その場合に用いられるアルミニウムは、厚さ約１．
５μｍの被膜の形のもので、通常厚さが１０ないし２５
μｍまたはそれ以上であるバンプに比べて遥かに薄い。
しかし、本発明者等は、本発明に従えば、パッドのバン
プに厚いアルミニウムを使って、熱圧縮ボンディング用
のペデスタルの新しい構造が提供できることを発見した
。
本発明者等は、ＴＡＢパンバンたはペデスタルの周りに
銅または金を使うという通常のやり方を修正して、バン
プの主要金属として銅および金の代わりにアルミニウム
を使うことができることを発見した。アルミニウムを使
うと、いくつかの利点がある。たとえば、銅を使う場合
、ボンディング中にアルミニウムの場合よりも高い圧力
負荷が必要となる。アルミニウムは銅よりも軟らかく、
またアルミニウム加工品は、ボンディング中に同じ量の
変形に対して銅はど硬くはならない。すなわち、アルミ
ニウムは加工によって銅はど硬くならないので、バンプ
材料としてより好ましい。
アルミニウムがチップ上の頂面メタラジ用として秀れた
導体材料であることは知られているが、熱圧縮ボンディ
ング用のペデスタルとしては新奇である。思いがけない
ことに、アルミニウムは金や銅に比べて機械的に軟らか
いため、秀れた結合をもたらし、同時にボンディング中
に過度の力がシリコンまで伝わることから下にあるチッ
プ構造を保護できるため、好都合なことが立証された。
従ってチップの亀裂が減る。
本発明は、電子システム内でチップを接続するためにリ
ードを接着するのに適した、バンプの形をとるチップ上
の端子に関するものである。本発明の秘訣は、チップ上
に厚さが約１０ないし２５μｍのアルミニム製バンプを
付着させることである。こうしたバンプは、従来技術で
教示されている硬質金属製のめっきされたバンプよりも
好ましい。
本発明の副次的特徴は、クロムやチタンなどの接着用金
属を用いて、アルミニウム製チップにアルミニウムを接
着することである。こうした接着用金属を使用すること
は周知である。別の接着用金属の層をアルミニウム層の
上面に付着させ続いて銅やニッケルなどの金属製の拡散
バリア層を設け、さらにバンプがボンディング前に酸化
されないように保護するための金などの貴金属の層を設
けることができる。この構造の任意選択による拡張は、
貴金属層の代わりに厚いスズ層を蒸着することである。
厚いスズ層はボンディング中に完全には消費されず、残
ったスズ層によりバンプが再加工可能になる。これはり
フロー可能な接合をもたらし、再加工工程が容易になる
。この接合は非常に応力の低いボンデインク条件下で形
成受きる。
厚いアルミニウム層の上に、好ましくは薄いチタンまた
はクロムから構成される第１の金属層を付着させること
が好ましい。チタン層の上に、（好ましくは銅またはニ
ッケルから構成される）第２の金属層を付着させ、さら
に金から構成される（厚さ０．５μｍの）第３の金属層
を付着させる。この第３の金属層は、大気に露出される
「カバー」金属であり、これがＴＡＢビームに接着さ・
れる。
要約すると、この構造は、その中に集積回路が形成され
た半導体チップを含み、チップ上の複数本のリード線が
、好ましくはアルミニウムから構成される導電性端子パ
ッドで終端している。チップのバンプ以外の個所は、構
造上の不動態層で保護されている。クロムまたはスズの
薄い接着層が、アルミニウム製パッドをアルミニウム製
バンプに接着する。厚いアルミニウム層が、バンプを形
成する。このアルミニウム製バンプを複数の層で被覆す
ることができる。
クロムまたはチタンの接着層を付着し、次にアルミニウ
ム製バンプ、次にクロムまたはスズ層、さらに銅、一番
上にデバイスを醸化から保護するための金を付着するこ
とができる。
スズまたはクロム上に銅を蒸着する際、一般に厚さ０．
１０μｍの段階的蒸着層が望ましい、この層は単に複数
の金属の同時蒸着によって実現できる。こうするのは、
銅がこの２種の金属との間で強力な金属間化合物を形成
しないからである。
本発明の最も重要な特徴は、チップ上に厚さが少なくと
も１５μｍのアルミニウム製バンプを付着させることで
ある。こうしたバンプは、従来技術で教示されている硬
質金属製のめっきされたバンプよりも好ましい。
本発明の副次的特徴は、接着用金属を用いて、チップに
アルミニウムを接着することである。こうした接着用金
属を使用することは周知である。
別の接着用金属の層をアルミニウムの上面に付着させ、
続いて銅やニッケルなどの金属製の拡散バリア層を設け
、さらにバンプがボンデインク前に酸化されないように
保護するための金などの貴金属の層を設けることができ
る。
この構造の別の拡張は、貴金属層の代わりにスズ層を蒸
着することである。２８０”Ｃでスズと金の共融合金を
形成して、ボンディングを実現することができる。この
厚いスズ層はボンディング中に完全には消費されず、そ
のためバンプが再加工可能になる。
接着／バリア複合層として窒化チタンを使って、厚いア
ルミニウムの上面の別々の接着層（チタンまたはクロム
）とバリア層（銅またはニッケル）を単一のＴＩＮ拡散
／接着層で置き換えることができる。ＴｉＮの次に貴金
属層（金、パラジウム、または白金）を設ける。
本発明の上記およびその他の目的、特徴および利点は、
本発明の好ましい実施例に関する下記のより詳しい説明
から明らかになるはずである。
Ｄ、実施例 第１図は、本発明に基づいて設計されたバンプ２０を担
持するチップ１０と、熱圧縮ボンディングなどの工程に
よって容易にバンプ２ｏに接着できるリード３０′を示
す、チップ１０は、基板１１、およびポリイミドや二酸
化ケイ素などの材料で構成された不動態層１３で保護さ
れた、アルミニウム導体１２を含んでいる。不動態層１
３中にウィンドーが設けられ、このウィンドーを通して
、バンプ２０のベースとしてチタンまたはクロムの接着
層２１が、不動態層１３上にアルミニウム導体１２と接
触するように付着される。アルミニウム本体２２は厚さ
１０ないし２５μｍで、バンプ２０のバルクを形成する
。本発明に基づく好ましい実施例では、アルミニウム本
体２２の強度を高めるため、アルミニウムに約１ないし
１５原子％の銅からアルミニウム本体２２を構成するこ
とができる。アルミニウム層２２は接着層２１に付着さ
れる。バンプ２２の頂面に、チタン（またはクロム）か
ら構成される厚さ０．０５ないし０．１５μｍの第１の
金属層２３が形成される。この第１の金属層２３は、第
２の金属層２４とアルミニウム本体２２の間のバリアと
なる。銅（またはニッケル）から構成される厚さ約１．
１μｍの第２の金属層２４は、拡散層として機能する。
この第２の金属層は、清浄なボンディング表面をもたら
す。
第３の金属層２５は金から構成され、厚さ約０゜１５な
いし０．５０μｍである。
バンプにすぐ接着できる状態のＴＡＢビーム・リードが
示されている。リード３０は、好ましくは金またはスズ
で構成される薄いメタラジ膜３２で被覆された、鋼本体
３１からなる。しかし、これは被覆のない裸の銅でもよ
い。
第２図は、熱圧縮ボンデインクなどの工程によって、層
２５と３２が界面８３で接合され、ボンディング工程で
接着されて層２５と３２の間の界面が消失し、ボンディ
ング工程中に、この２層が混合して単一の混合構造とな
って、リード３０がバンプ２０に接着された状態の、バ
ンプ２０を担持する第１図のチップ１０を示す。
バンプの強度を高めることが望ましいこともある。この
強化を実現する１つの方法は、蒸着の際に合金元素を加
えて、ＡｆｌとＣｕ、Ｎｌ、Ｓｔ、Ｆｅなどの合金元素
の同時蒸着を行なうことである。別の合金成分は、Ｔｉ
％Ｃｒ％Ｍｎ、Ｇｏ。
Ｚｎ％Ｐｔ、Ｍｇ％Ｃａ、Ａｕである０両方のグループ
の合金元素のＡＱに添加できる量は、約１ないし１５原
子％である。
表１および表２に、第１図および第２図の実施例の層に
おける材料の様々な組合せと、好ましい層の厚さを示す
。
第１表 ビーム・メタラジおよび結合のタイプ 表面　　　厚さ　　　バンプ　結合の Ｃｕ上の　　　Ｓｎ　　Ｏ，５μｍ　Ｓｎ　　　　　Ａ
ｕ　　　Ｓｎ／Ａｕ□　　　　　　２５−３５　μｍ　
Ｃｕ裸のＣｕ　　　　Ｃｕ　　２５−３５μｍＣｕ　　
　　Ａｕ　　　Ｃｕ／ＡｕＣｕ上の　　　Ａｕ　　Ｏ，
５−２，０μｍ　Ａｕ　　Ｓｎ　　　Ａｕ／Ｓｎ金めっ
き　　　　２５−３５μｍ　ＣｕＣｕ上の　　　Ｓｎ　
　Ｏ，ｊ４ｃｍ　Ｓｎ　　　　　Ｓｎ　　　Ｓｎ／Ｓｎ
スズめっき　　　　　２５−３５μｍ　Ｃｕ裸のＣｕ　
　　　Ｃｕ　　２５−３５μｍ　Ｃｕ　　　　Ｓｎ　　
　Ｃｕ／Ｓｎ第２表 第３図は、マスクを通した蒸着によってチップ４０上に
形成できる金属製バンプ構造５０を示す。
マスクは、モリブデンなどの金属から構成された標準の
エッチされた金属マスク、または厚いフォトレジストか
らなるものとすることができる。バンプ５０のバルク５
２は、所期の高さまで蒸着された軟質アルミニウムから
構成される。まずアルミニウムー銅のパッド４２とバン
プ５０のアルミニウム・バルク５２との間に、チタンま
たはクロムの厚さ０．１μｍの薄い移行層５１が蒸着さ
れる。この移行層は、接触抵抗を減らし、接着を確実に
する。アルミニウムのバルク５２は、蒸着された軟質ア
ルミニウムで、厚さ１０ないし２５μｍである。層５２
には、第１図と同様にアルミニウムと合金元素を使用す
ることができ、また別の実施例では、銅、金、またはニ
ッケルから層５２を構成することもできる。軟質アルミ
ニウム層５２の頂面は、薄いチタンまたはクロムの層５
３で覆われる。次にニッケルまたは銅の厚さ１μｍの中
間層５４を、任意選択で蒸着することもできる。次にこ
の構造、スズ、鉛、インジウムまたはそれらの組合せの
うちから選んだ低融点金属の厚さ２ないし６μｍの頂層
（再加工層）５５で頭部を被覆される。
バンプにすぐ接着できる状態のＴＡＢビーム・リード６
０が示されている。リード６０は、好ましくは金または
スズで構成される薄いメタラジ膜６２で被覆された、鋼
本体６１からなる。しかし、これは被覆のない裸の銅で
もよい。
第４図は、熱圧縮ボンデインクなどの工程によって、層
５５と６２が界面６３で接合され、ボンディング工程で
接着されて層５５と６２の闇の界面が消失し、ボンディ
ング工程中にこの２層が混合して屯−の混合構造となっ
て、リード６０がバンプ５０に接着された状態の、第２
図と同様のバンプ５０を担持するチップ４０を示す。
この構造は、信頼できるチップ・コネクタに対するあら
ゆる要件を満足する。ボンディングはスズと金の合金を
形成することによって実現でき、その１つは融点２８０
℃のスズと金の共融合金である。厚いスズ層は、ボンデ
ィング中に完全には消費されず、そのためバンプが再加
工可能となる。
金めつきしたデカルまたはＴＡＢリードは、はんだや融
剤を使わずに接着できる。このため、デカル実装技術に
伴う深刻な問題が解決される。融剤の掃除は不要である
。この構造をもつチップは、セラミック・チップ・キャ
リア、とくに熱膨張率の小さな（２ないし４　Ｘ　１０
−’／”Ｃ）キャリアに取り付けることもできる。
上記のチップ・コネクタは、現状技術の方法を用いて作
成した。アルミニウム・コネクタは、金属マスクを通し
て蒸着した。同じマスクを使って高さが１２５μｍもの
バンプも蒸着できるものの、バンプの高さは２０μｍに
選んだ。パッドのアレイは、いくつかのフットプリント
を用いて作成した。
分析の結果、構造の高さが均一で、表面に対する接着力
に秀れ、接触抵抗が低く（通常約２ミリオーム）、ボン
ディング特性が秀れていることが示されている。ＴＡＢ
ビームに接着するための引張り強さは、通常リード１本
当り５０ｇであり、通常は破壊はリード中で起こり、本
発明に基づいて作成したバンプ構造の強度の大きいこと
を証明している。
この構造は再加工可能であることが実証されている。金
めっきしたＴＡＢリードに接着されたチップのＳＥＭ走
査を行なった。再加工可能バンプを使ってチップをＴＡ
Ｂリードに接着した。再加工後、バンプの頂面のパッド
上に、次の結合に使えるスズが残る。これを走査式電子
顕微鏡写真によって検討し、スズがすべて消費されては
いないことを観測した。除去後にチップを再接着した所
、成功した。
この構造と方法は、いくつかの利点を有する。
この構造は乾式ボンデインク工程で再加工できる。
本体は、厚いアルミニウム本体と厚いスズのボンディン
グ表面から構成され、両者とも蒸着室を１回減圧して蒸
着されたものである。第３図および第４図の実施例では
貴金属の使用は必要でない。
この構造は、ＴＡＢまたは熱膨張率の低いセラミック・
ボンディングと一緒に使うことができる。表３に、第３
図および第４図の実施例の層における様々な材料の組合
せと、好ましい層の厚さを示す。
表３ 再加工可能なバンプ構造（第３図参照）第５図および第
６図を参照すると、下記の理由から１つの層が除去され
て、第１図および第２図の構造が少し修正されている。
第５図および第６図では、新しいＴＡＢテープ・チップ
間ボンデインク・インターフェース構造を用いている。
この構造は、接着用および拡散バリア用に１種類の材料
、窒化チタンを使用して、蒸着に必要な金属供給源の数
を減らしている。
テープ自動ボンディング（ＴＡＢ）を使って、バンプが
付けられたＶＬＳ　Ｉチップを実装するには、種類が異
なるテープ上の金属とバンプ上の金属を接着させて、テ
ープ上の金属とバンプ上の金属の間に高強度低抵抗の接
点を作成しなければならない。一般に、それにはインタ
ーフェース構造の作成が必要である。使用するインター
フェースは、通常は金のボンディング表面が下側のアル
ミニウム製バンプ中に拡散しないようにするための秀れ
たバリアとならなければならず、アルミニウムと反応し
てはならず、バンプによく接着しなければならず、また
電気良導体でなければならない。
窒化チタンを使うと、少数の金属でＴＡＢインターフェ
ースが作成できる。使用する金属の種類と金属層の数が
少ないということは、処理が簡単になることであり、ま
た多数の蒸着が必要な場合に使用する金属供給源の数が
少なくなることである。窒化チタンの使用によって簡単
になる構造は、アルミニウム製バンプ付きチップを平面
状テープに接着するのに用いるアルミニウム製バンプで
ある。
第５図は、４種の金属の４つの蒸着層からなるアルミニ
ウム製バンプ・ペデスタル７０を示す。
これらの層は、下から順に次の通りである。
（ｉ）　　チタンの薄い接着層２１ （１１）　　厚いアルミニウム層２２ （ｉｌｌ　）　　接着用とバリア層の両方の働きをする
薄い窒化チタン層７４ （ｔｖ）　　金のボンディング層７５ この構造は、第１図に示した４種の金属の５つの蒸着層
を作成するのに必要なステップよりも少ないステップ数
で付着できる。第５図の４つの蒸着層は、３種の金属蒸
着源しか必要としない。要約すると、第５図に示すとバ
ンプ７０は、薄いチタン層２１、次に厚いアルミニウム
層２２、さらに接着用とバリア層の両方の働きをする窒
化チタン層７４と金のボンディング層７５からなる。
窒化チタンは極めて硬く、ヌープ硬さが２００Ｑ　ｋ　
ｇ　７ｍｍ２である。これは、炭化タングステンよりも
硬い。その電気抵抗率は、２１．７マイクロオ一ム／Ｃ
ｍである。１００μｍ平方のパッド用の厚さ０．２μｍ
の窒化チタン・インターフェースは、直列抵抗が４．４
マイクロオームとなる。
窒化ケイ素はアルミニウムにも金にもよく接着し、同時
にアルミニウム中への金の拡散を防止する。
第６図は、第２図とほぼ同様に、ビーム３０に接着され
た第５図のペデスタル７０を示す。
本発明のもう１つの実施例では、第５図の場合と同様に
頂面上の金属層の数は少なくてすむが、第１図の概略と
より密接な関係にあるので、第５図の層２１はＣｒまた
はＴＩ、層２２はＡＱまたはＡＱ金合金することができ
、層７４はＣｕまたはＮｉ、最上層７５はＡｕである。
表５に各層の厚さを示す。
表４と表５に、第５図および第６図の実施例の層におけ
る様々な材料の組合せと、好ましい層の厚さを示す。
表４ 窒化チタン・バンプ構造（第５図参照）表５ アルミニウム製バンプ構造のバリエーション（第５図参
照） Ｅ０発明の効果 本発明は、パーソナル・コンピュータ、ミニコンピユー
タ、大型コンピュータ、およびその他のデータ処理装置
などのデータ処理に適用できる。
さらに、このシステムと方法は、ＬＳＩチップを用いる
産業用および家庭用の電子装置にも適用できる。連続監
視などの機能のためにデータ処理システムを組み込んだ
、輸送システムや制御システムなどの電子製品に本発明
の実装方法と実装システムが使用できる。
この設計の技術上の利点は、相互接続の確実さと製造し
やすさである。さらに、この設計は業界で一般に行なわ
れている問題の多い湿性化学薬品の使用が不要な、乾式
プロセスを使用する。また、リソグラフィ・ステップが
不要となるため、歩留まりが上がり費用が減少する。
上記のように、本発明は、超大規模集ｌ　（Ｖ　ＬＳｌ
）チップを基板に接合してチップを実装するためのテー
プ自動ボンディング（Ｔ　Ａ　Ｂ　）での使用に特に適
している。ＴＡＢは自動的に実施でき、実装の労働集約
性が軽減される。本発明に基づくバンプは、ＴＡＢ実装
の実施工程を容易にするのに役立つ。
【図面の簡単な説明】
第１図は、本発明に基づいて設計されたアルミニウムま
たはアルミニウム合金を特徴とする特許Ｂバンプを担持
するチップと、容易にバンプに接着できるようにバンプ
の上方に並置されたリードの概略断面図である。 第２図は、熱圧縮ボンディングによってリードがバンプ
に接着された状態の、バンプを担持する第１図のチップ
の概略断面図である。 第８図は、バンプの頂面に再加工可能な上面を備えた、
チップ上に形成された本発明に基づく金属製バンプ構造
と、その上に並置されたバンプに接着すべきリードの概
略断面図である。 第４図は、熱圧縮ボンディングによってリードがバンプ
に接着された状態の、バンプを担持する第３図のチップ
の概略断面図である。 第５図は、本発明の１バリエーシヨンに基づいて設計さ
れたアルミニウムまたはアルミニウム合金を本体とする
ＴＡＢバンプな担持するチップと、容易にバンプに接着
できるようにバンプの上方に並置されたリードを示す、
第１図の修正形の概略断面図である。 第６図は、熱圧縮ボンディングによってリードがバンプ
に接着された状態の、バンプを担持する第５図のチップ
の概略断面図である。 １０．４０・・・・半導体チップ、１１．４１・・・・
基板、１２．４２・・・・導電性端子パッド、１３．４
３・・・・不動態層、２０，５０・・・・バンプ、２１
．５１・・・・接着層、２２．５２・・・・アルミニウ
ム層、３０．６０・・・・リード、３１．６１・・・・
銅、５５・・・・再加工層。 出願人　　インターナショナル・ビジネス・ＦＩＧ、２ ＦＩＧ、４

Claims (2)

    【特許請求の範囲】
  1. （１）半導体集積回路装置を外部と電気的に接続するた
    めの接続構造において、 集積回路が形成された半導体表面上に設けられ前記集積
    回路と電気的に接続された導電性端子（１２、４２）と
    、 前記端子と電気的に接続されるバンプ（２０、５０）と
    、 前記端子上にあり前記バンプを構成する比較的薄い金属
    接着層（２１、５１）と、 前記金属接着層上にあり前記バンプを構成するアルミニ
    ウムまたはアルミニウム合金の比較的厚い金属層（２２
    、５２）と、 を有することを特徴とする半導体集積回路装置の接続構
    造。
  2. （２）前記金属層上にあり前記バンプを構成する金属の
    再加工層（５５）を有する特許請求の範囲第（１）項記
    載の接続構造。
JP62127276A 1986-08-11 1987-05-26 半導体集積回路装置の接続構造 Pending JPS6345826A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US89509086A 1986-08-11 1986-08-11
US895090 1986-08-11

Publications (1)

Publication Number Publication Date
JPS6345826A true JPS6345826A (ja) 1988-02-26

Family

ID=25403959

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62127276A Pending JPS6345826A (ja) 1986-08-11 1987-05-26 半導体集積回路装置の接続構造

Country Status (3)

Country Link
EP (1) EP0256357B1 (ja)
JP (1) JPS6345826A (ja)
DE (1) DE3787772T2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0210840A (ja) * 1988-04-08 1990-01-16 Internatl Business Mach Corp <Ibm> 電子部品のための多層金属構造
JP2015076470A (ja) * 2013-10-08 2015-04-20 トヨタ自動車株式会社 半導体装置

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0165883B1 (ko) * 1988-09-16 1999-02-01 존 엠. 클락 테이프 자동화 본딩 프로세스용의 금/주석 공정 본딩
JP2514291B2 (ja) * 1990-06-22 1996-07-10 インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン 半導体回路装置の製造方法
DE4442960C1 (de) * 1994-12-02 1995-12-21 Fraunhofer Ges Forschung Lothöcker für die Flip-Chip-Montage und Verfahren zu dessen Herstellung
WO1997004376A1 (en) * 1995-07-20 1997-02-06 Dallas Semiconductor Corporation Secure module with microprocessor and co-processor
DE10157362B4 (de) * 2001-11-23 2006-11-16 Infineon Technologies Ag Leistungsmodul und Verfahren zu seiner Herstellung
DE102009056663B4 (de) 2009-12-02 2022-08-11 Tdk Electronics Ag Metallisierung mit hoher Leistungsverträglichkeit und hoher elektrischer Leitfähigkeit und Verfahren zur Herstellung
DE102015205704B4 (de) 2015-03-30 2024-07-11 Robert Bosch Gmbh Kontaktanordnung und Verfahren zu Herstellung der Kontaktanordnung
DE102019125447A1 (de) 2019-09-20 2021-03-25 Infineon Technologies Ag Halbleitersubstrat mit einem Bondpat-Material auf Aluminiumbasis

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5317070A (en) * 1976-07-30 1978-02-16 Nec Corp Semiconductor device
JPS5323564A (en) * 1976-08-17 1978-03-04 Nec Corp Bump type semiconductor device

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3531852A (en) * 1968-01-15 1970-10-06 North American Rockwell Method of forming face-bonding projections
US4005472A (en) * 1975-05-19 1977-01-25 National Semiconductor Corporation Method for gold plating of metallic layers on semiconductive devices

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5317070A (en) * 1976-07-30 1978-02-16 Nec Corp Semiconductor device
JPS5323564A (en) * 1976-08-17 1978-03-04 Nec Corp Bump type semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0210840A (ja) * 1988-04-08 1990-01-16 Internatl Business Mach Corp <Ibm> 電子部品のための多層金属構造
JP2015076470A (ja) * 2013-10-08 2015-04-20 トヨタ自動車株式会社 半導体装置

Also Published As

Publication number Publication date
EP0256357A3 (en) 1989-03-01
DE3787772D1 (de) 1993-11-18
EP0256357A2 (en) 1988-02-24
DE3787772T2 (de) 1994-05-05
EP0256357B1 (en) 1993-10-13

Similar Documents

Publication Publication Date Title
US5134460A (en) Aluminum bump, reworkable bump, and titanium nitride structure for tab bonding
US6489229B1 (en) Method of forming a semiconductor device having conductive bumps without using gold
US6335104B1 (en) Method for preparing a conductive pad for electrical connection and conductive pad formed
US5384284A (en) Method to form a low resistant bond pad interconnect
EP0690504B1 (en) Solder terminal and method of fabricating it
CN100550327C (zh) 用于输入输出位置的共用球型限制冶金及其形成方法
TWI314354B (en) Semiconductor device having improved mechanical and thermal reliability
EP0253691A2 (en) Silicon die bonding process
US20100213608A1 (en) Solder bump UBM structure
KR20010070397A (ko) 반도체 장치
US4319264A (en) Nickel-gold-nickel conductors for solid state devices
US20080308297A1 (en) Ubm Pad, Solder Contact and Methods for Creating a Solder Joint
US6452271B2 (en) Interconnect component for a semiconductor die including a ruthenium layer and a method for its fabrication
JPS6345826A (ja) 半導体集積回路装置の接続構造
US7535104B2 (en) Structure and method for bond pads of copper-metallized integrated circuits
US20020028338A1 (en) Method and an apparatus for forming an under bump metallization structure
US7276386B2 (en) Semiconductor device and method of manufacturing the same
EP1091627A1 (fr) Procédé de réalisation de connexions électriques sur la surface d&#39;un boítier semi-conducteur à gouttes de connexion électrique
JP2781017B2 (ja) セラミックパッケージ
US5563449A (en) Interconnect structures using group VIII metals
JPH10163590A (ja) Ｃ４の薄膜メタラジーのスタック形成方法及び構造
JP2813409B2 (ja) 半導体チップの接続方法
JPH03218644A (ja) 回路基板の接続構造
JP2944128B2 (ja) セラミックパッケージ
US8648466B2 (en) Method for producing a metallization having two multiple alternating metallization layers for at least one contact pad and semiconductor wafer having said metallization for at least one contact pad