JP2002093986A - リードフレーム - Google Patents
リードフレームInfo
- Publication number
- JP2002093986A JP2002093986A JP2000283088A JP2000283088A JP2002093986A JP 2002093986 A JP2002093986 A JP 2002093986A JP 2000283088 A JP2000283088 A JP 2000283088A JP 2000283088 A JP2000283088 A JP 2000283088A JP 2002093986 A JP2002093986 A JP 2002093986A
- Authority
- JP
- Japan
- Prior art keywords
- external connection
- lead frame
- frame
- die pad
- connection terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】高密度実装に対応した信頼性の高いＢＧＡ形態
のリードフレームを提供することを目的とする。 【解決手段】本発明のリードフレーム１００は、金属基
材１１の一方の面に枠体１２と、ＩＣチップ搭載用のダ
イパッド１３と、外部接続端子１４が形成されており、
外部接続端子１４は一方の面の枠体１２とダイパッド１
３との間に形成された薄肉化領域２１で保持されてい
る。一方、ダイパッド１３と外部接続端子１４の外周部
に位置する他方の面の領域に掘り込み３１ａ及び３１ｂ
が形成されている。
のリードフレームを提供することを目的とする。 【解決手段】本発明のリードフレーム１００は、金属基
材１１の一方の面に枠体１２と、ＩＣチップ搭載用のダ
イパッド１３と、外部接続端子１４が形成されており、
外部接続端子１４は一方の面の枠体１２とダイパッド１
３との間に形成された薄肉化領域２１で保持されてい
る。一方、ダイパッド１３と外部接続端子１４の外周部
に位置する他方の面の領域に掘り込み３１ａ及び３１ｂ
が形成されている。
Description
【０００１】
【発明の属する技術分野】本発明は半導体集積回路の実
装に用いられるリードフレームに関し、特にＢＧＡ形態
のリードフレームに関する。
装に用いられるリードフレームに関し、特にＢＧＡ形態
のリードフレームに関する。
【０００２】
【従来の技術】近年の半導体装置は小型化、薄型化及び
高密度化がより一層要求されるのに伴い、これらの半導
体装置に用いられるパッケージ形態はＱＦＰ（クワッド
・フラット・パッケージ）型やＴＣＰ（テープ・キャリ
ア・パッケージ）からバンプ電極をエリアアレイ状に配
置したＢＧＡ（ボール・グリッド・アレイ）を使ったＣ
ＳＰ（チップ・サイズ・パッケージ）として大きく市場
に展開されようとしている。
高密度化がより一層要求されるのに伴い、これらの半導
体装置に用いられるパッケージ形態はＱＦＰ（クワッド
・フラット・パッケージ）型やＴＣＰ（テープ・キャリ
ア・パッケージ）からバンプ電極をエリアアレイ状に配
置したＢＧＡ（ボール・グリッド・アレイ）を使ったＣ
ＳＰ（チップ・サイズ・パッケージ）として大きく市場
に展開されようとしている。
【０００３】これらのパッケージを構成しているリード
フレームも多ピン化、狭ピッチ化が進んでおり、リード
ピン数が３００ピン以上、リード間のピッチが２００μ
ｍ以下のリードフレームも実用化されている。また、半
導体素子の高速化に伴い、高い電気伝導度を有する銅合
金系の金属材料の使用も年々増加している。
フレームも多ピン化、狭ピッチ化が進んでおり、リード
ピン数が３００ピン以上、リード間のピッチが２００μ
ｍ以下のリードフレームも実用化されている。また、半
導体素子の高速化に伴い、高い電気伝導度を有する銅合
金系の金属材料の使用も年々増加している。
【０００４】リードフレームの製造方法としては、金型
による打ち抜きプレス法や塩化第二鉄液等のエッチング
液を用いたエッチング法の二つに大別される。エッチン
グ法は打ち抜きプレス法と比較して微細加工性に優れ、
高価である金型を使用しないため、多品種少量の製造に
も適しており、製品の多様化が進む昨今の状況に置いて
広く採用されている方法である。
による打ち抜きプレス法や塩化第二鉄液等のエッチング
液を用いたエッチング法の二つに大別される。エッチン
グ法は打ち抜きプレス法と比較して微細加工性に優れ、
高価である金型を使用しないため、多品種少量の製造に
も適しており、製品の多様化が進む昨今の状況に置いて
広く採用されている方法である。
【０００５】エッチング法は微細加工性に優れた加工法
であるが、その加工能力にも限界があり、レジストパタ
ーン寸法やエッチング条件の最適化を行っても、リード
間のピッチはリードフレームを形成している金属基材の
板厚以下には加工できないとされている。金属基材の板
厚はリードフレームの強度を確保するため、ある程度の
厚さが必要で１００μｍ以下での使用は難しく、実際的
には１２５μｍ以上で使用されている。
であるが、その加工能力にも限界があり、レジストパタ
ーン寸法やエッチング条件の最適化を行っても、リード
間のピッチはリードフレームを形成している金属基材の
板厚以下には加工できないとされている。金属基材の板
厚はリードフレームの強度を確保するため、ある程度の
厚さが必要で１００μｍ以下での使用は難しく、実際的
には１２５μｍ以上で使用されている。
【０００６】このような状況で、ＢＧＡ形態のリードフ
レームは外部接続端子以外のリード裏面をハーフエッチ
ングすることで薄肉化して、外部接続端子を形成し、フ
ァインピッチに対応している。しかし、現状のＢＧＡ形
態のリードフレームは外部接続端子と枠体（パッケージ
側）との間でリードを形成しているため、外部接続端子
間を通るリードの本数で外部接続端子数及び外部接続端
子ピッチが限定されてしまう。例えば、外部接続端子ピ
ッチが０．８ｍｍ、外部接続端子径が０．３ｍｍの場合
枠体に近い最外周の外部接続端子間を通るリードは２
本、外部接続端子ピッチが０．６５ｍｍ、外部接続端子
径が０．３ｍｍの場合枠体に近い最外周の外部接続端子
間を通るリードは１本となる。従って、外部接続端子ピ
ッチが０．８ｍｍでは３列の外部接続端子配列、外部接
続端子ピッチが０．６５ｍｍでは２列の外部接続端子配
列が限度となってしまい、多ピン化リードフレームに対
し障害になっている。
レームは外部接続端子以外のリード裏面をハーフエッチ
ングすることで薄肉化して、外部接続端子を形成し、フ
ァインピッチに対応している。しかし、現状のＢＧＡ形
態のリードフレームは外部接続端子と枠体（パッケージ
側）との間でリードを形成しているため、外部接続端子
間を通るリードの本数で外部接続端子数及び外部接続端
子ピッチが限定されてしまう。例えば、外部接続端子ピ
ッチが０．８ｍｍ、外部接続端子径が０．３ｍｍの場合
枠体に近い最外周の外部接続端子間を通るリードは２
本、外部接続端子ピッチが０．６５ｍｍ、外部接続端子
径が０．３ｍｍの場合枠体に近い最外周の外部接続端子
間を通るリードは１本となる。従って、外部接続端子ピ
ッチが０．８ｍｍでは３列の外部接続端子配列、外部接
続端子ピッチが０．６５ｍｍでは２列の外部接続端子配
列が限度となってしまい、多ピン化リードフレームに対
し障害になっている。
【０００７】
【発明が解決しようとする課題】本発明は上記問題点に
鑑み考案されたもので、高密度実装に対応した信頼性の
高いＢＧＡ形態のリードフレームを提供することを目的
とする。
鑑み考案されたもので、高密度実装に対応した信頼性の
高いＢＧＡ形態のリードフレームを提供することを目的
とする。
【０００８】
【課題を解決するための手段】上記課題を達成するため
に、本発明では、少なくともＩＣチップ搭載用のダイパ
ッドと、枠体と、前記ダイパッドと前記枠体との間に配
置されたランド状の外部接続端子とを有するリードフレ
ームであって、一方の面の前記ダイパッドと、前記枠体
と、前記外部接続端子とを除く領域が薄肉化されてお
り、一方の面の前記ダイパッド及び前記外部接続端子の
外周部に位置する他方の面の領域に所定幅及び深さの掘
り込みを備えていることを特徴とするリードフレームと
したものである。
に、本発明では、少なくともＩＣチップ搭載用のダイパ
ッドと、枠体と、前記ダイパッドと前記枠体との間に配
置されたランド状の外部接続端子とを有するリードフレ
ームであって、一方の面の前記ダイパッドと、前記枠体
と、前記外部接続端子とを除く領域が薄肉化されてお
り、一方の面の前記ダイパッド及び前記外部接続端子の
外周部に位置する他方の面の領域に所定幅及び深さの掘
り込みを備えていることを特徴とするリードフレームと
したものである。
【０００９】
【発明の実施の形態】以下本発明の実施の形態につき説
明する。図１（ａ）は本発明のリードフレームの一実施
例を一方の面から見た平面図を、図１（ｂ）は図１
（ａ）の平面図をＡ−Ａ’線で切断した断面図を、図２
（ａ）は本発明のリードフレームの一実施例を他方の面
から見た平面図を、図２（ｂ）は図２（ａ）の平面図を
Ａ−Ａ’線で切断した断面図を、図３（ａ）は本発明の
リードフレームの一実施例を一方の面から見た部分平面
図を、図３（ｂ）は図３（ａ）の部分平面図をＡ−Ａ’
線で切断した部分断面図を、図４（ａ）は本発明のリー
ドフレームの一実施例を他方の面から見た部分平面図
を、図４（ｂ）は図４（ａ）の部分平面図をＡ−Ａ’線
で切断した部分断面図をそれぞれ示す。
明する。図１（ａ）は本発明のリードフレームの一実施
例を一方の面から見た平面図を、図１（ｂ）は図１
（ａ）の平面図をＡ−Ａ’線で切断した断面図を、図２
（ａ）は本発明のリードフレームの一実施例を他方の面
から見た平面図を、図２（ｂ）は図２（ａ）の平面図を
Ａ−Ａ’線で切断した断面図を、図３（ａ）は本発明の
リードフレームの一実施例を一方の面から見た部分平面
図を、図３（ｂ）は図３（ａ）の部分平面図をＡ−Ａ’
線で切断した部分断面図を、図４（ａ）は本発明のリー
ドフレームの一実施例を他方の面から見た部分平面図
を、図４（ｂ）は図４（ａ）の部分平面図をＡ−Ａ’線
で切断した部分断面図をそれぞれ示す。
【００１０】本発明のリードフレーム１００は図１〜図
４に示すように、金属基材１１の一方の面に枠体１２
と、ＩＣチップ搭載用のダイパッド１３と、外部接続端
子１４が形成されており、外部接続端子１４は一方の面
の枠体１２とダイパッド１３との間に形成された薄肉化
領域２１で保持されている。一方、ダイパッド１３と外
部接続端子１４の外周部に位置する他方の面の領域に掘
り込み３１ａ及び３１ｂが形成されている。
４に示すように、金属基材１１の一方の面に枠体１２
と、ＩＣチップ搭載用のダイパッド１３と、外部接続端
子１４が形成されており、外部接続端子１４は一方の面
の枠体１２とダイパッド１３との間に形成された薄肉化
領域２１で保持されている。一方、ダイパッド１３と外
部接続端子１４の外周部に位置する他方の面の領域に掘
り込み３１ａ及び３１ｂが形成されている。
【００１１】掘り込み３１ａ及び３１ｂは半導体パッケ
ージ作成後に枠体１２及び薄肉化領域２１を除去する際
分離除去し易いようにするためのものである。リードフ
レーム１００の外部接続端子１４は薄肉化領域２１で保
持されているため、外部接続端子１４とダイパッド１３
及び枠体１２とは電気的に接続された短絡状態になって
いる。半導体パッケージ後に枠体１２及び薄肉化領域２
１が掘り込み３１ａ及び３１ｂ部から除去されて、外部
接続端子１４とダイパッド１３及び枠体１２とが電気的
に絶縁され、本来の外部接続端子として機能するように
なる。
ージ作成後に枠体１２及び薄肉化領域２１を除去する際
分離除去し易いようにするためのものである。リードフ
レーム１００の外部接続端子１４は薄肉化領域２１で保
持されているため、外部接続端子１４とダイパッド１３
及び枠体１２とは電気的に接続された短絡状態になって
いる。半導体パッケージ後に枠体１２及び薄肉化領域２
１が掘り込み３１ａ及び３１ｂ部から除去されて、外部
接続端子１４とダイパッド１３及び枠体１２とが電気的
に絶縁され、本来の外部接続端子として機能するように
なる。
【００１２】このように、リードフレームの状態で枠体
１２とダイパッド１３と外部接続端子１４を薄肉化領域
２１で保持する構造にし、半導体パッケージ後に枠体１
２と薄肉化領域２１を除去することにより、電気的に絶
縁された外部接続端子１４を形成できるため、外部接続
端子１４を効率よく、高密度に配置でき、ＢＧＡ形態の
高密度リードフレームとして展開できる。
１２とダイパッド１３と外部接続端子１４を薄肉化領域
２１で保持する構造にし、半導体パッケージ後に枠体１
２と薄肉化領域２１を除去することにより、電気的に絶
縁された外部接続端子１４を形成できるため、外部接続
端子１４を効率よく、高密度に配置でき、ＢＧＡ形態の
高密度リードフレームとして展開できる。
【００１３】図３（ａ）〜（ｂ）及び図４（ａ）〜
（ｂ）の部分平面図及び部分断面図を用いて詳細に説明
する。金属基材１１の一方の面に枠体１２、外部接続端
子１４、ダイパッド１３及び薄肉化領域２１が、他方の
面に掘り込み３１ａ及び３１ｂが形成される（図３
（ａ）及び（ｂ）、図４（ａ）〜（ｂ）参照）。薄肉化
領域２１はリードフレームの状態で枠体１２と、外部接
続端子１４と、ダイパッド１３を保持し、ＩＣチップ実
装、樹脂モールド後の剥離工程で充分な膜強度を維持す
る必要があることから、例えば２００μｍ厚の金属基材
１１を使用した場合薄肉化領域２１の厚みは、５０μｍ
前後が好適である。
（ｂ）の部分平面図及び部分断面図を用いて詳細に説明
する。金属基材１１の一方の面に枠体１２、外部接続端
子１４、ダイパッド１３及び薄肉化領域２１が、他方の
面に掘り込み３１ａ及び３１ｂが形成される（図３
（ａ）及び（ｂ）、図４（ａ）〜（ｂ）参照）。薄肉化
領域２１はリードフレームの状態で枠体１２と、外部接
続端子１４と、ダイパッド１３を保持し、ＩＣチップ実
装、樹脂モールド後の剥離工程で充分な膜強度を維持す
る必要があることから、例えば２００μｍ厚の金属基材
１１を使用した場合薄肉化領域２１の厚みは、５０μｍ
前後が好適である。
【００１４】掘り込み３１ａ及び３１ｂは、外部接続端
子１４及びダイパッド１３の外周部に位置する他方の面
の領域にハーフエッチングで形成されており、例えば
０．２ｍｍ厚の金属基材１１を用い、薄肉化領域２１の
厚みを５０μｍとした場合掘り込み３１ａ及び３１ｂの
幅は８０μｍ前後、深さは４０μｍ前後が好ましく、特
に掘り込み３１ａ及び３１ｂの深さは薄肉化領域２１に
貫通しない範囲で適宜設定することが望ましい。
子１４及びダイパッド１３の外周部に位置する他方の面
の領域にハーフエッチングで形成されており、例えば
０．２ｍｍ厚の金属基材１１を用い、薄肉化領域２１の
厚みを５０μｍとした場合掘り込み３１ａ及び３１ｂの
幅は８０μｍ前後、深さは４０μｍ前後が好ましく、特
に掘り込み３１ａ及び３１ｂの深さは薄肉化領域２１に
貫通しない範囲で適宜設定することが望ましい。
【００１５】外部接続端子１４はボンディング領域１５
とスリット１６からなり、スリット１６はＩＣチップを
実装後樹脂モールドする際にモールド樹脂の接着性を良
くするために設けるもので、スリット１６の内面はハー
フエッチングで粗面化された状態になっている。
とスリット１６からなり、スリット１６はＩＣチップを
実装後樹脂モールドする際にモールド樹脂の接着性を良
くするために設けるもので、スリット１６の内面はハー
フエッチングで粗面化された状態になっている。
【００１６】本発明のリードフレーム１００を用いてＩ
Ｃチップを実装、樹脂モールド後枠体１２及び薄肉化領
域２１を除去してダイバッド１３及び外部接続端子１４
を形成して、半導体装置を作製する事例について説明す
る。まず、本発明のリードフレーム１００のダイパッド
１３上にＩＣチップ４０をマウントし、 ＩＣチップ３
０と外部接続端子１４のボンディングエリア１５をワイ
ヤボンディング接続を行って、モールド樹脂６１にて樹
脂モールドを行い、中間状態の半導体装置２００’を作
製する（図５（ａ）参照）。
Ｃチップを実装、樹脂モールド後枠体１２及び薄肉化領
域２１を除去してダイバッド１３及び外部接続端子１４
を形成して、半導体装置を作製する事例について説明す
る。まず、本発明のリードフレーム１００のダイパッド
１３上にＩＣチップ４０をマウントし、 ＩＣチップ３
０と外部接続端子１４のボンディングエリア１５をワイ
ヤボンディング接続を行って、モールド樹脂６１にて樹
脂モールドを行い、中間状態の半導体装置２００’を作
製する（図５（ａ）参照）。
【００１７】次に、中間状態の半導体装置２００’の枠
体１２及び薄肉化領域２１ををモールド樹脂６１より物
理的に引き剥がすようにしてムシリ取ると、掘り込み３
１ａ及び３１ｂが物理的に切断されて薄肉化領域２１が
モールド樹脂６１から剥離して、電気的に絶縁された外
部接続端子１４及びダイパッド１３が形成され、半導体
装置２００を得ることができる（図５（ｂ）参照）。
体１２及び薄肉化領域２１ををモールド樹脂６１より物
理的に引き剥がすようにしてムシリ取ると、掘り込み３
１ａ及び３１ｂが物理的に切断されて薄肉化領域２１が
モールド樹脂６１から剥離して、電気的に絶縁された外
部接続端子１４及びダイパッド１３が形成され、半導体
装置２００を得ることができる（図５（ｂ）参照）。
【００１８】
【発明の効果】上記したように、枠体、ダイパッド及び
外部接続端子を有するＢＧＡタイプのリードフレームに
おいて、枠体とダイパッドの間に形成された外部接続端
子を薄肉化領域で保持したリードフレームとし、ＩＣチ
ップ実装後に枠体と薄肉化領域を剥離除去することによ
り、外部接続端子を有する半導体装置を形成できる。本
発明のリードフレームは外部接続端子を限られた領域に
効率よく配置できるため、高密度実装対応及び信頼性の
高いＢＧＡタイプのリードフレームを提供できる。
外部接続端子を有するＢＧＡタイプのリードフレームに
おいて、枠体とダイパッドの間に形成された外部接続端
子を薄肉化領域で保持したリードフレームとし、ＩＣチ
ップ実装後に枠体と薄肉化領域を剥離除去することによ
り、外部接続端子を有する半導体装置を形成できる。本
発明のリードフレームは外部接続端子を限られた領域に
効率よく配置できるため、高密度実装対応及び信頼性の
高いＢＧＡタイプのリードフレームを提供できる。
【図１】（ａ）は、本発明のリードフレームの一実施例
を一方の面から見た平面図である。（ｂ）は、（ａ）の
平面図をＡ−Ａ’線で切断した断面図である。
を一方の面から見た平面図である。（ｂ）は、（ａ）の
平面図をＡ−Ａ’線で切断した断面図である。
【図２】（ａ）は、本発明のリードフレームの一実施例
を他方の面から見た平面図である。（ｂ）は、（ａ）の
平面図をＡ−Ａ’線で切断した断面図である。
を他方の面から見た平面図である。（ｂ）は、（ａ）の
平面図をＡ−Ａ’線で切断した断面図である。
【図３】（ａ）は、本発明のリードフレームの一実施例
を一方の面から見た部分平面図である。（ｂ）は、
（ａ）の部分平面図をＡ−Ａ’線で切断した部分断面図
である。
を一方の面から見た部分平面図である。（ｂ）は、
（ａ）の部分平面図をＡ−Ａ’線で切断した部分断面図
である。
【図４】（ａ）は、本発明のリードフレームの一実施例
を他方の面から見た部分平面図である。（ｂ）は、
（ａ）の部分平面図をＡ−Ａ’線で切断した部分断面図
である。
を他方の面から見た部分平面図である。（ｂ）は、
（ａ）の部分平面図をＡ−Ａ’線で切断した部分断面図
である。
【図５】（ａ）は、本発明のリードフレームを用いてＩ
Ｃチップを実装した半導体装置２００’の部分断面図で
ある。（ｂ）は、本発明のリードフレームを用いてＩＣ
チップを実装した半導体装置２００の部分断面図であ
る。
Ｃチップを実装した半導体装置２００’の部分断面図で
ある。（ｂ）は、本発明のリードフレームを用いてＩＣ
チップを実装した半導体装置２００の部分断面図であ
る。
１１……金属基材 １２……枠体 １３……ダイパッド １４……外部接続端子 １５……ボンディング領域 １６……スリット ２１……薄肉化領域 ３１ａ、３１ｂ……掘り込み ４０……ＩＣチップ ５１……ボンディングワイヤ ６１……モールド樹脂 １００……リードフレーム ２００’……中間状態の半導体装置 ２００……半導体装置
Claims (1)
- 【請求項１】少なくともＩＣチップ搭載用のダイパッド
と、枠体と、前記ダイパッドと前記枠体との間に配置さ
れたランド状の外部接続端子とを有するリードフレーム
であって、一方の面の前記ダイパッドと、前記枠体と、
前記外部接続端子とを除く領域が薄肉化されており、前
記ダイパッド及び前記外部接続端子の外周部に位置する
他方の面の領域に所定幅及び深さの掘り込みを備えてい
ることを特徴とするリードフレーム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000283088A JP2002093986A (ja) | 2000-09-19 | 2000-09-19 | リードフレーム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000283088A JP2002093986A (ja) | 2000-09-19 | 2000-09-19 | リードフレーム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002093986A true JP2002093986A (ja) | 2002-03-29 |
| JP2002093986A5 JP2002093986A5 (ja) | 2007-09-13 |
Family
ID=18767501
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000283088A Pending JP2002093986A (ja) | 2000-09-19 | 2000-09-19 | リードフレーム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002093986A (ja) |
-
2000
- 2000-09-19 JP JP2000283088A patent/JP2002093986A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7087461B2 (en) | Process and lead frame for making leadless semiconductor packages | |
| US7112875B1 (en) | Secure digital memory card using land grid array structure | |
| TWI587414B (zh) | 先進四方扁平無引腳封裝結構及其製造方法 | |
| US7169651B2 (en) | Process and lead frame for making leadless semiconductor packages | |
| US7879653B2 (en) | Leadless semiconductor package with electroplated layer embedded in encapsulant and the method for manufacturing the same | |
| JP3155741B2 (ja) | Ｃｓｐのｂｇａ構造を備えた半導体パッケージ | |
| JP3436159B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JP2005519485A (ja) | 多列リードフレーム | |
| US6864423B2 (en) | Bump chip lead frame and package | |
| US7851902B2 (en) | Resin-sealed semiconductor device, manufacturing method thereof, base material for the semiconductor device, and layered and resin-sealed semiconductor device | |
| JPH05226564A (ja) | 半導体装置 | |
| US7364784B2 (en) | Thin semiconductor package having stackable lead frame and method of manufacturing the same | |
| TWI421993B (zh) | 四方扁平無導腳之半導體封裝件及其製法及用於製造該半導體封裝件之金屬板 | |
| JP2000150702A (ja) | 半導体装置の製造方法 | |
| JP3137323B2 (ja) | 半導体装置及びその製造方法 | |
| JP3565149B2 (ja) | リードフレーム | |
| JP2003197846A (ja) | リードフレームおよびこれを用いた半導体装置 | |
| JPH10256460A (ja) | ターミナルランドフレームとそれを用いた樹脂封止型半導体装置およびその製造方法 | |
| JP3869693B2 (ja) | 半導体装置の製造方法 | |
| JP2002093986A (ja) | リードフレーム | |
| JP3992877B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JP3503502B2 (ja) | 樹脂封止型半導体装置およびその製造方法 | |
| CN220400583U (zh) | 一种半导体引线框架及半导体封装器件 | |
| JP2671683B2 (ja) | 半導体装置の製造方法 | |
| US20020145186A1 (en) | Method of forming HSQFN type package |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Effective date: 20070730 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070730 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20070820 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080827 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081216 |
|
| RD03 | Notification of appointment of power of attorney |
Effective date: 20090130 Free format text: JAPANESE INTERMEDIATE CODE: A7423 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090206 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090310 |