JP2006324633A

JP2006324633A - 回路基板に組み込まれた部品を検査するための装置及び方法

Info

Publication number: JP2006324633A
Application number: JP2006027788A
Authority: JP
Inventors: Uei-Ming Jow; ジョウウェイ−ミン; Min-Lin Lee; リーミン−リン; Shinn-Juh Lay; レイシン−ジュ; Chin-Sun Shyu; シューシン−サン; Chang-Sheng Chen; チェンチャン−シェン
Original assignee: Industrial Technology Research Institute ITRI
Current assignee: Industrial Technology Research Institute ITRI
Priority date: 2005-05-18
Filing date: 2006-02-03
Publication date: 2006-11-30
Anticipated expiration: 2026-02-03
Also published as: KR100769537B1; TWI278648B; US20070152339A1; TW200641377A; KR20060119727A; US7345366B2; US7714590B2; US20060261482A1; CN1866041A; CN100504411C; JP4087413B2

Abstract

【課題】多層回路基板のバイア形成においては、開口部が良好に形成されず、回路が断線する場合がある。しかも組込み部品を有する多層回路基板については、回路基板ないに開放、短絡が在るか否かを検査することが難しい。
【解決手段】多層回路基板は、複数の端子を有する組込み部品２０と、信号伝送のために前記多層回路基板の上面に形成された少なくとも１つの信号パッド２０８であって、各々が前記複数の端子のうちの１つの端子に対応している少なくとも１つの信号パッド２０８と、前記多層回路基板の上面に形成された少なくとも１つのテストパッド２１８であって、各々が前記少なくとも１つの信号パッドのうちの１つの信号パッドに対応しており、前記１つの信号パッドから前記１つの端子２１４を経由して当該少なくとも１つのテストパッド２１８の各々へと延びる電気径路を検査できるようになっている少なくとも１つのテストパッド２１８と、を有する。
【選択図】図２Ａ

Description

発明の背景
本発明は、一般には、高周波検査技術に関するものである。より詳細には、本発明は、回路基板に組み込まれた部品を検査するための装置及び方法に関するものである。

図１Ａは、組込み（ビルトイン）コンデンサ１０を備えた従来の多層回路基板１の概略斜視図である。図１Ｂは、図１Ａに示す多層回路基板１の線ＩＩ−ＩＩに沿った断面図である。

図１Ａ及び１Ｂを参照して、多層回路基板１は、第１の誘電体層１００、第２の誘電体層１０２、及び回路基板１に組み込まれたコンデンサ（キャパシタ）１０を有する。第１の誘電体層１００は、第２の誘電体層１０２の上に形成されている。組込みコンデンサ１０は、第１の電極プレート（電極板）１０４及び第２の電極プレート１０６を有する。本例では、第１の電極プレート１０４は信号プレートとして働き、第２の電極プレート１０６はグラウンド（接地）プレートとして働く。第１の電極プレート１０４は第１の誘電体層１００と第２の誘電体層１０２との間に配置され、第２の電極プレート１０６は第２の誘電体層１０２の底面（符号なし）に配置される。即ち、第１の電極プレート１０４と第２の電極プレート１０６とは、第２の誘電体層１０２によって離隔されている。回路基板１の上面（符号なし）、より詳しくは、トレース（配線路、プリントパターン）、能動部品、受動部品又は集積回路をその上に形成することのできる第１の誘電体層１００の上面には、信号パッド１０８が形成されている。従って、信号パッド１０８は、回路基板１に含まれる機能回路（図示せず）の回路ノードである。コンデンサ１０が回路基板１に組み込まれているので、信号パッド１０８と第１の電極プレート１０４とを電気的に接続するために、第１の誘電体層１００を貫通してバイア１１０が形成されている。一般に、バイア１１０は、機械的ドリル又はレーザーによって第１の誘電体層１００を貫通する開口部を形成し、次いでこの開口部を導電性材料で埋めることによって形成される。第１の電極プレート１０４は、バイア１１０を介して第１の電極プレート１０４と信号パッド１０８とを電気的に接続するために、当該第１の電極プレート１０４から延びるリード１１２及び導電パッド１１４を有していてよい。

バイア１１０の形成の間に、開口部が良好に形成されず、そのため開回路（開放、開路、断線：open-circuit）の問題が生じることがある。しかしながら、受動型、能動型のいずれであっても、組込み部品を有する多層回路基板については、回路基板内に開放（open-circuiting）又は短絡（short-circuiting）が在るか否かを検査することが難しいことがある。従って、組込み部品を備えた多層回路基板を検査するための装置と方法が望まれている。

発明の概要
本発明は、従来技術の限界及び不都合に起因する１つ以上の問題点を回避する回路及び方法に向けられる。

本発明の一実施形態によれば、多層回路基板であって、複数の端子を有する組込み部品と、信号伝送のために前記多層回路基板の上面に形成された少なくとも１つの信号パッドであって、各々が前記複数の端子のうちの１つの端子に対応している少なくとも１つの信号パッドと、前記多層回路基板の上面に形成された少なくとも１つのテストパッドであって、各々が前記少なくとも１つの信号パッドのうちの１つの信号パッドに対応しており、前記１つの信号パッドから前記１つの端子を経由して当該少なくとも１つのテストパッドの各々へと延びる電気径路を検査できるようになっている少なくとも１つのテストパッドと、を有することを特徴とする多層回路基板が提供される。

又、本発明によれば、多層回路基板であって、第１の電極及び第２の電極を有する組込みコンデンサと、信号伝送のために前記多層回路基板の上面に形成され、前記第１の電極及び前記第２の電極のうちの一方の電極と電気的に接続された信号パッドと、前記多層回路基板の上面に形成され、前記第１の電極及び前記第２の電極のうちの前記一方の電極と電気的に接続されたテストパッドであって、前記信号パッドから前記第１の電極及び前記第２の電極のうちの前記一方の電極を経由して当該テストパッドへと延びる電気径路を検査できるようになっているテストパッドと、を有することを特徴とする多層回路基板が提供される。

更に、本発明によれば、多層回路基板であって、第１の端部及び第２の端部を有する組込みインダクタと、信号伝送のために前記多層回路基板の上面に形成され、前記第１の端部及び前記第２の端部のうちの一方の端部と電気的に接続された信号パッドと、前記多層回路基板の上面に形成され、前記第１の端部及び前記第２の端部のうちの前記一方の端部と電気的に接続されたテストパッドであって、前記信号パッドから前記第１の端部及び前記第２の端部のうちの前記一方の端部を経由して当該テストパッドへと延びる電気径路を検査できるようになっているテストパッドと、を有することを特徴とする多層回路基板が提供される。

更に、本発明によれば、多層回路基板内の複数の端子を備えた組込み部品を検査する方法であって、信号伝送のために前記多層回路基板の上面に少なくとも１つの信号パッドを設ける工程と、前記少なくとも１つの信号パッドの各々を、前記複数の端子のうちの１つの端子に電気的に接続する工程と、前記多層回路基板の上面に少なくとも１つのテストパッドを設ける工程と、前記少なくとも１つのテストパッドの各々を、前記複数の端子のうちの１つの端子に電気的に接続する工程と、前記複数の端子のうちの同じ１つの端子に電気的に接続されている、前記少なくとも１つの信号パッドのうちの１つの信号パッド及び前記少なくとも１つのテストパッドのうちの１つのテストパッドを検出して、前記１つの信号パッドから前記同じ１つの端子を経由して前記１つのテストパッドへと延びる電気径路の接続状態を判定する工程と、を有することを特徴とする方法が提供される。

更に、本発明によれば、多層回路基板内の第１の電極及び第２の電極を備えた組込みコンデンサを検査する方法であって、信号伝送のために前記多層回路基板の上面に信号パッドを設ける工程と、前記信号パッドを前記組込みコンデンサの前記第１の電極及び前記第２の電極のうちの一方の電極に電気的に接続する工程と、前記多層回路基板の上面にテストパッドを設ける工程と、前記テストパッドを前記組込みコンデンサの前記第１の電極及び前記第２の電極のうちの前記一方の電極に電気的に接続する工程と、前記信号パッド及び前記テストパッドを検出して、前記信号パッドから前記第１の電極及び前記第２の電極のうちの前記一方の電極を経由して前記テストパッドへと延びる電気径路に開放が在るか否かを判定する工程と、を有することを特徴とする方法が提供される。

更に本発明によれば、多層回路基板内の第１の端部及び第２の端部を備えた組込みインダクタを検査する方法であって、信号伝送のために前記多層回路基板の上面に信号パッドを設ける工程と、前記信号パッドを前記組込みコンデンサの前記第１の端部及び前記第２の端部のうちの一方の端部に電気的に接続する工程と、前記多層回路基板の上面にテストパッドを設ける工程と、前記テストパッドを前記組込みコンデンサの前記第１の端部及び前記第２の端部のうちの前記一方の端部に電気的に接続する工程と、前記信号パッド及び前記テストパッドを検出して、前記信号パッドから前記第１の端部及び前記第２の端部のうちの前記一方の端部を経由して前記テストパッドへと延びる電気径路に開放が在るか否かを判定する工程と、を有することを特徴とする方法が提供される。

本発明の他の特徴及び利点は、一部は以下の記述において説明され、一部は以下の記述から明白であろうし、又一部は本発明の実施によって理解されるであろう。本発明の特徴及び利点は、添付の特許請求の範囲において特に指摘される要素及び組み合わせを用いることによって実現され、又達成されよう。

以上の一般的な説明及び以下の詳細な説明のいずれも、例示的及び説明的なものでしかなく、特許を請求する本発明を限定するものではないことを理解されたい。

添付の図面は、本明細書に含まれ、又本明細書の一部を構成するものであり、説明文と共に本発明の一実施形態を例示し、本発明の原理を明らかにするものである。

以下、本発明の実施形態について詳しく説明する。その一例を添付の図面に示す。可能な限り、同一又は類似の部分には、全図面を通して同一の参照番号を付した。

発明の詳細な説明
図２Ａは、本発明の一実施形態に従う、組込み部品２０を備えた多層回路基板２の概略斜視図である。本例では、組込み部品２０はコンデンサを有する。図２Ｂは、図２Ａに示す多層回路基板２の線ＩＶ−ＩＶに沿った断面図である。

図２Ａ及び２Ｂを参照して、多層回路基板２は、第１の誘電体層２００、第２の誘電体層２０２、及び回路基板２に組み込まれたコンデンサ２０を有する。第１の誘電体層２００は、第２の誘電体層２０２の上に形成されている。組込みコンデンサ２０は、第１の電極プレート２０４及び第２の電極プレート２０６を有する。本例では、第１の電極プレート２０４は信号伝送のための信号プレートとして働き、第２の電極プレート２０６は基準電圧レベル（図示せず）に接続されたグラウンドプレートとして働く。第１の電極プレート２０４は、ほぼ第１の誘電体層２００と第２の誘電体層２０２との間に配置され、第２の電極プレート２０６は第２の誘電体層２０２の底面（符号なし）に配置される。従って、第１の電極プレート２０４と第２の電極プレート２０６とは、第２の誘電体層２０２によって離隔されている。

回路基板２は、その上に形成された信号パッド２０８を有する。具体的には、信号パッド２０８は、トレース、能動部品、受動部品又は集積回路を備え得る第１の誘電体層２００の上面（符号なし）に配置される。信号パッド２０８は、回路基板２に含まれる機能回路の回路ノードである。コンデンサ２０が回路基板２に組み込まれているので、信号パッド２０８と第１の電極プレート２０４とを電気的に接続するために、第１の誘電体層２００を貫通してバイア２１０が形成されている。バイア２１０は、機械的ドリル又はレーザーによって第１の誘電体層２００を貫通する開口部を形成し、次いでこの開口部を導電性材料で埋めることによって形成することができる。第１の電極プレート２０４は、バイア２１０との電気的接続のために、第１のリード２１２及び第１の導電パッド２１４を有する。

回路基板２は更に、その上に形成されたテストパッド２１８を有する。具体的には、テストパッド２１８は、第１の誘電体層２００の上面に配置される。本発明に従うテストパッドは、対象のパッドからテストパッドまでの電気経路内に開放が在るか否か（断線が生じているか否か）、又は、電気的接続がもたらされているべきではない対象のパッドとテストパッドとの間に短絡が在るか否かを検査するために使用される。本実施形態では、テストパッド２１８は、信号パッド２０８に対応しており、信号パッド２０８から組込みコンデンサ２０の第１の電極プレート２０４を経由してテストパッド２１８へと延びる電気経路における開放検査を容易にする。テストパッド２１８と第１の電極プレート２０４とを電気的に接続するために、第１の誘電体層２００を貫通してバイア２２０が形成されている。第１の電極プレート２０４は、バイア２２０との電気的接続のために、第２のリード２２２及び第２の導電パッド２２４を有する。

通常の動作の間は、テストパッド２１８はフローティング状態に維持される。検査動作の間には、開放又は短絡の検査を行うために、第１のプローブ（探針）（図示せず）と第２のプローブ（図示せず）とが、それぞれ信号パッド２０８とテストッパッド２１８とに当てられる。

図３は、本発明の他の実施形態に従う、組込み部品３０を備えた多層回路基板３の概略断面図である。本例では、組込み部品３０はコンデンサを有する。図３を参照して、本発明の多層回路基板３は、第１の誘電体層３００、第２の誘電体層３０２、及び回路基板３に組み込まれたコンデンサ３０を有する。組込みコンデンサ３０は、第１の電極プレート３０４及び第２の電極プレート３０６を有する。第１の電極プレート３０４及び第２の電極プレート３０６のうちの少なくとも１つが、多層回路基板３における信号プレートとして働く。第１の電極プレート３０４は、第１の誘電体層３００と第２の誘電体層３０２とに間に配置される。第２の電極プレート３０６は、第２の誘電体層３０２の底面（符号なし）に配置される。第１の信号パッド３０８と第２の信号パッド３２８とは、回路基板３の上面において互いに離隔されている。第１の信号パッド３０８は、第１のバイア３１０を介して第１の電極プレート３０４と電気的に接続されている。同様に、第２の信号パッド３２８は、第２のバイア３３０を介して第２の電極プレート３０６と電気的に接続されている。

第１の信号パッド３０８に対応した第１のテストパッド３１８と、第２の信号パッド３２８に対応した第２のテストパッド３３８とが、回路基板３の上面に配置されている。第１のテストパッド３１８はバイア３２０を介して第１の電極プレート３０４と電気的に接続されており、一方第２のテストパッド３３８はバイア３４０を介して第２の電極プレート３０６と電気的に接続されている。

通常の動作の間は、第１のテストパッド３１８及び第２のテストパッド３３８は、フローティング状態に維持される。検査動作の間には、第１の信号パッド３０８から第１の電極プレート３０４を経由して第１のテストパッド３１８に至る第１の電気経路を、例えば、一対のプローブを用いることによって検査して、その第１の電気経路内に開放が在るか否かを判定する。同様に、第２の信号パッド３２８から第２の電極プレート３０６を経由して第２のテストパッド３３８に至る第２の電気経路を検査して、その第２の電気経路内に開放が在るか否かを判定する。更に、検査動作の間に、電気的に接続されていない第１の信号パッド３０８と第２のテストパッド３３８とを検査して、それらの間に短絡が在るか否かを判定する。同様に、電気的に接続されていない第２の信号パッド３２８と第１のテストパッド３１８とを検査して、それらの間に短絡が在るか否かを判定する。

図４Ａから４Ｃは、本発明の更に他の実施形態に従う、組込み部品を備えた多層回路基板の概略断面図である。これらの例では、組込み部品はコンデンサを有する。図４Ａを参照して、多層回路基板４は、組込みコンデンサ４０、信号パッド４０８、及びテストパッド４１８を有する。組込みコンデンサ４０は、第１の電極プレート４０４及び第２の電極プレート４０６を有する。信号パッド４０８は、バイア４１０を介して第２の電極プレート４０６と電気的に接続されている。テストパッド４１８は、バイア４２０を介して第２の電極プレート４０６と電気的に接続されている。本例では、組込みコンデンサ４０はシングルポートコンデンサであり、電極群のうちの１つ、即ち、第２の電極４０６が信号伝送のための信号プレートとして働き、一方第１の電極４０４がグラウンドプレートとして働く。

図４Ｂを参照して、組込みコンデンサ４２を備えた多層回路基板４１は、更なる信号パッド４２８と、この更なる信号パッド４２８に対応した更なるテストパッド４３８とが設けられていることを除いて、図４Ａに示す多層回路基板４と同様の構造を有している。バイア４３０とバイア４４０とは、それぞれ信号パッド４２８とテストパッド４３８とを第１の電極プレート４０４に電気的に接続する。組込みコンデンサ４２はデュアルポートコンデンサであり、電極群のうちの両方、即ち、第１の電極４０４及び第２の電極４０６が、信号伝送のための信号プレートとして機能する。

図４Ｃを参照して、多層回路基板４２は、第１の電極及び第２の電極を有する。第１の電極は、バイア群４５０によって互いに電気的に接続された、第１の層４３、第２の層４５及び第３の層４７を有する。第２の電極は、バイア群４６０によって互いに電気的に接続された、第１の層４４、第２の層４６及び第３の層４８を有する。第１の信号パッド４３１と、この第１の信号パッド４３１に対応した第１のテストパッド４３２とが、第１の電極の第１の層４３上に配置され、バイア群４５０によって互いに電気的に接続されている。第２の信号パッド４４１と、この第２の信号パッド４４１に対応した第２のテストパッド４４２とが、第２の電極の第１の層４４上に配置され、バイア群４６０によって互いに電気的に接続されている。

通常の動作の間は、第１のテストパッド４３２及び第２のテストパッド４４２は、如何なる電源にも接続されず、即ち、フローティング状態にある。検査動作の間には、第１の電極の第１の層４３及び第２の層４５、又は、第１の層４３及び第３の層４７を、一対のプローブを第１の信号パッド４３１及び第１のテストパッド４３２に当てることによって検査して、開放が在るか否かを判定する。同様に、第２の電極の第１の層４４及び第２の層４６、又は、第１の層４４及び第３の層４８を、一対のプローブを第２の信号パッド４４１及び第２のテストパッド４４２に適用することによって検査して、開放が在るか否かを判定する。更に、検査動作の間に、一対のプローブを第１の信号パッド４３１及び第２のテストパッド４４２、又は、第２の信号パッド４４１及び第１のテストパッド４３２に当てることによって、第１の電極と第２の電極との間に短絡が在るか否かを判定することができる。

図５Ａは、本発明に従うテストパッドを有する多層回路基板及び如何なるテストパッドをも有しない従来の多層回路基板に関する、インピーダンスと周波数との関係についてのシミュレーション結果を示すプロット図である。図５Ａを参照して、曲線５１は、テストパッドを備えた多層回路基板、例えば、本発明に従う図２Ａ又は２Ｂに示す多層回路基板２についてのシミュレーション結果を示す。曲線５２は、如何なるテストパッドをも有しない多層回路基板、例えば、図１Ａ又は１Ｂに示す多層回路基板１についてのシミュレーション結果を示す。多層回路基板１、多層回路基板２のいずれにおいても、一例として、第１の電極プレート１０４又は２０４は２０平方ミル（２０×２０ｍｉｌ²）（≒０．５０８×０．５０８ｍｍ²）の面積を有し、バイア１１０又は２１０は５ミル（５ｍｉｌ）（≒０．１２７ｍｍ）の直径を有し、信号パッド１０８又は２０８は１０ミル（１０ｍｉｌ）（≒０．２５４ｍｍ）の直径を有する。曲線５１は約１５．６ＧＨｚの自己共振点（自己共振周波数）を有し、一方曲線５２は約１６．６ＧＨｚの自己共振点（自己共振周波数）を有する。比較すると、多層回路基板２のコンデンサ２０の自己共振周波数の方が、多層回路基板１のコンデンサ１０のそれよりも、約１ＧＨｚ小さい。このような１ＧＨｚの減少は、テストパッド及び対応するバイアが追加されたことによる寄生インダクタンス（parasitical inductance）の増加に起因する。

図５Ｂは、対応する信号パッドからの距離が異なるテストパッドを有する各多層回路基板に関する、インピーダンスと周波数との関係についてのシミュレーション結果を示すプロット図である。図５Ｂを参照して、曲線５３は、信号パッドとテストパッドとの間の距離がより長い多層回路基板についてのシミュレーション結果を示し、一方曲線５４は、信号パッドとテストパッドとの間の距離がより短い多層回路基板についてのシミュレーション結果を示す。曲線５３は、曲線５４よりも大きい自己共振周波数を有する。信号パッドとテストパッドとの間の距離がより短いほど、自己共振周波数はより大きくなる。本発明に従う一実施形態では、信号パッドとテストパッドとの間の中心間距離は、信号パッド又はテストパッドの直径の１倍から１．５倍の範囲にある。

図６は、本発明の更に他の実施形態に従う、組込み部品６２を備えた多層回路基板６の概略断面図である。本例では、組込み部品６２は、インダクタ及び抵抗体（抵抗器）のうちのいずれか１つを有する。組込みインダクタの例については、図７Ａ及び７Ｂを参照して後述する。組込み抵抗体については、当業者であれば多層回路基板のある層における導電ライン（導電線）、即ち、トレースが抵抗体として機能し得ることを理解できるであろうから、組込み抵抗体の例示は不要である。図６を参照して、多層回路基板６は、誘電体層６３、６４及び６５、及び組込みインダクタ６２を有する。第１の信号パッド６０８と、この第１の信号パッド６０８に対応した第１のテストパッド６１８とが、多層回路基板６の上面（符号なし）に設けられている。第１の信号パッド６０８は、バイア６１０及び６２０、トレース６５０、及びインダクタ６２の第１の端子（端末、端部）６２１を介して、第１のテストパッド６１８と電気的に接続されている。第２の信号パッド６２８と、この第２の信号パッド６２８に対応した第２のテストパッド６３８とが、多層回路基板６の上面に設けられている。第２の信号パッド６２８は、バイア６３０及び６４０、トレース６６０、及びインダクタ６２の第２の端子６２２を介して、第２のテストパッド６３８と電気的に接続されている。

通常の動作の間は、第１のテストパッド６１８及び第２のテストパッド６３８は、フローティング状態に維持される。検査動作の間には、第１の信号パッド６０８及び第１のテストパッド６１８をプローブで検査し、符号Ａで示される径路が開放されているか否かを判定する。径路Ｂが開放されているか否かを判定するために、第２の信号パッド６２８及び第２のテストパッド６３８をプローブで検査することができる。更に、インダクタ６２を経由して延びる経路Ｃが開放されているか否かを判定するためには、第１のテストパッド６１８及び第２のテストパッド６３８をプローブで検査する。本発明の他の実施形態においては、第１の信号パッド６０８及び第２の信号パッド６２８をプローブで検査し、インダクタ６２を経由して延びる径路（符号なし）が開放されているか否かを判定する。第１の信号パッド６０８及び第２のテストパッド６３８、又は、第２の信号パッド６２８及び第１のテストパッド６１８をプローブで検査して、対応する経路（符号なし）内に開放が在るか否かを判定する。

図７Ａは、本発明の一実施形態に従う組込みインダクタ７１の斜視図である。図７Ａを参照して、組込みインダクタ７１は、第１の端子７２、第２の端子７３、及びバイア群７６を介して第１の端子７２から第２の端子７３へと延びる複数の導電ライン、即ち、トレース７４及び７５を有する。トレース７４は、多層回路基板（符号なし）の層７０２内に配置されており、トレース７５は、多層回路基板の別の層（図示せず）内に配置されている。第１の端子７２に電気的に接続されている第１の信号パッド７０８と、この第１の信号パッド７０８に対応した第１のテストパッド７１８とが、多層回路基板の更に別の層７００内に配置されている。更に、第２の端子７３に電気的に接続されている第２の信号パッド７２８と、この第２の信号パッド７２８に対応した第２のテストパッド７３８とが、層７００内に配置されている。インダクタ７１に関する検査操作については、図６を参照して上述した通りである。

図７Ｂは、本発明の他の実施形態に従う組込みインダクタ８１の斜視図である。図７Ｂを参照して、組込みインダクタ８１は、ソレノイド型のインダクタであり、第１の端子８２、第２の端子８３、及び第１の端子８２から第２の端子８３へと延びる渦巻き（巻線）状導電ライン、即ち、トレース８４を有する。第１の端子８２、第２の端子８３、及びトレース８４は、多層回路基板（符号なし）の層８０２内に配されている。第１の端子８２に電気的に接続されている第１の信号パッド８０８と、この第１の信号パッド８０８に対応した第１のテストパッド８１８とが、多層回路基板の別の層８００内に配置されている。更に、第２の端子８３に電気的に接続されている第２の信号パッド８２８と、この第２の信号パッド８２８に対応した第２のテストパッド８３８とが、層８００内に配置されている。インダクタ８１に関する検査操作については、図６を参照して上述した通りである。

以上、多層回路基板に組み込まれたコンデンサ、インダクタ又は抵抗体などの受動部品の実施形態について説明した。しかし、当業者であれば、上述した２端子部品に加えて、能動部品又はマルチ端子部品に対しても本発明を適用し得ることを理解するだろう。本発明に従う一実施形態では、マルチ端子部品は、マルチポートマイクロ波受動素子及びトランジスタのうちのいずれか１つを有する。図８は、本発明の一実施形態に従う、組込みマルチポート素子９２を有する多層回路基板９の断面図である。図８を参照して、組込みマルチポート素子９２、例えば、フィルタ又はバラン（平衡不平衡変成器）は、第１のポート９２１、第２のポート９２２、及び第３のポート９２３を有する。第１、第２及び第３のポート９２１、９２２及び９２３は、各バイア（符号なし）を介して、多層回路基板９の上面に形成された第１の信号パッド９０８、第２の信号パッド９２８及び第３の信号パッド９４８とそれぞれ電気的に接続されている。第１の信号パッド９０８に対応した第１のテストパッド９１８が上面に形成されており、これにより、第１の信号パッド９０８から第１のポート９２１を経由して第１のテストパッド９１８へと延びる第１の電気径路が開放されているか否かを検査できるようになっている。同様に、第２の信号パッド９２８に対応した第２のテストパッド９３８が上面に形成されており、これにより、第２の信号パッド９２８から第２のポート９２２を経由して第２のテストパッド９３８へと延びる第２の電気径路が開放されているか否かを検査できるようになっている。更に、第３の信号パッド９４８に対応した第３のテストパッド９５８が上面に形成されており、これにより、第３の信号パッド９４８から第３のポート９２３を経由して第３のテストパッド９５８へと延びる第３の電気径路が開放されているか否かを検査できるようになっている。

一般的にゲート端子、ソース端子及びドレイン端子を有するトランジスタに関する一例として、ゲート端子、ソース端子及びドレイン端子のうちのいずれか１つに対応する少なくとも１つのテストパッドを、多層回路基板の上面に形成することができ、これにより、上面に形成された信号パッドから対応する１つの端子を経由してテストパッドへと延びる電気径路を検査できるようにすることができる。

以上の本発明の好ましい実施形態の開示は、例示及び説明のためになされたものである。これは、網羅的に記述すること、又は開示したとおりの形式に本発明を限定することを意図したものでもない。当業者にとっては、上述の開示を考慮すれば、本明細書に記載した実施形態の多くの変更及び修飾が明白であろう。本発明の範囲は、添付の特許請求の範囲及びその均等範囲によってのみ規定されるべきである。

更に、本発明の代表的な実施形態を記述するにあたり、本明細書では、本発明の方法及び／又は工程を、特定の順番の一連のステップとして提示している場合がある。しかし、その方法又は工程が、本明細書に記載された特定の順番の一連のステップに依存しない範囲においては、その方法又は工程は、記載された特定の順番の一連のステップに限定されるべきではない。当業者であれば分かるように、他の順番の一連のステップも可能な場合がある。従って、本明細書に記載されたステップの特定の順番は、特許請求の範囲を限定するものと解釈すべきではない。又、本発明の方法及び／又は工程に向けられた特許請求の範囲は、記載された順番におけるそれらのステップの実施に限定されるべきではなく、当業者であれば、本発明の精神及び範囲を逸脱することなく順番を変更できることを容易に理解できる。

図１Ａは、組込みコンデンサを備えた従来の多層回路基板の概略斜視図である。図１Ｂは、図１Ａに示す多層回路基板の線ＩＩ−ＩＩに沿った断面図である。図２Ａは、本発明の一実施形態に従う、組込み部品を備えた多層回路基板の概略斜視図である。図２Ｂは、図２Ａに示す多層回路基板の線ＩＶ−ＩＶに沿った断面図である。図３は、本発明の他の実施形態に従う、組込み部品を備えた多層回路基板の概略断面図である。図４Ａは、本発明の更に他の実施形態に従う、組込み部品を備えた多層回路基板の概略断面図である。図４Ｂは、本発明の更に他の実施形態に従う、組込み部品を備えた多層回路基板の概略断面図である。図４Ｃは、本発明の更に他の実施形態に従う、組込み部品を備えた多層回路基板の概略断面図である。図５Ａは、本発明に従うテストパッドを有する多層回路基板及び如何なるテストパッドをも有しない従来の多層回路基板に関する、インピーダンスと周波数との関係についてのシミュレーション結果を示すプロット図である。図５Ｂは、対応する信号パッドからの距離が異なるテストパッドを有する各多層回路基板に関する、インピーダンスと周波数との関係についてのシミュレーション結果を示すプロット図である。図６は、本発明の更に他の実施形態に従う、組込み部品を備えた多層回路基板の概略断面図である。図７Ａは、本発明の一実施形態に従う組込みインダクタの斜視図である。図７Ｂは、本発明の他の実施形態に従う組込みインダクタの斜視図である。図８は、本発明の一実施形態に従う、組込みマルチポート素子を有する多層回路基板の断面図である。

Claims

多層回路基板であって、
複数の端子を有する組込み部品と、
信号伝送のために前記多層回路基板の上面に形成された少なくとも１つの信号パッドであって、各々が前記複数の端子のうちの１つの端子に対応している少なくとも１つの信号パッドと、
前記多層回路基板の上面に形成された少なくとも１つのテストパッドであって、各々が前記少なくとも１つの信号パッドのうちの１つの信号パッドに対応しており、前記１つの信号パッドから前記１つの端子を経由して当該少なくとも１つのテストパッドの各々へと延びる電気径路を検査できるようになっている少なくとも１つのテストパッドと、
を有することを特徴とする多層回路基板。
前記組込み部品は、コンデンサ、インダクタ、抵抗体、マルチポート受動素子及びトランジスタのうちのいずれか１つを有することを特徴とする請求項１に記載の多層回路基板。
前記コンデンサは、前記複数の端子のうちの第１の端子及び第２の端子としてそれぞれ機能する第１の電極及び第２の電極を有することを特徴とする請求項２に記載の多層回路基板。
前記少なくとも１つの信号パッドのうちの第１の信号パッドが前記コンデンサの前記第１の電極と電気的に接続され、前記少なくとも１つのテストパッドのうちの第１のテストパッドが前記第１の電極と電気的に接続され、前記第１の信号パッドから前記第１の電極を経由して前記第１のテストパッドへと延びる第１の電気径路が開放されているか否かを検査できるようになっていることを特徴とする請求項３に記載の多層回路基板。
前記少なくとも１つの信号パッドのうちの第２の信号パッドが前記コンデンサの前記第２の電極と電気的に接続され、前記少なくとも１つのテストパッドのうちの第２のテストパッドが前記第２の電極と電気的に接続され、前記第２の信号パッドから前記第２の電極を経由して前記第２のテストパッドへと延びる第２の電気径路が開放されているか否かを検査できるようになっていることを特徴とする請求項４の多層回路基板。
前記インダクタは、前記複数の端子のうちの第１の端子及び第２の端子としてそれぞれ機能する第１の端部及び第２の端部を有することを特徴とする請求項２に記載の多層回路基板。
前記少なくとも１つの信号パッドのうちの第１の信号パッドが前記インダクタの前記第１の端部と電気的に接続され、前記少なくとも１つのテストパッドのうちの第１のテストパッドが前記第１の端部と電気的に接続され、前記第１の信号パッドから前記第１の端部を経由して前記第１のテストパッドへと延びる第１の電気径路が開放されているか否かを検査できるようになっていることを特徴とする請求項６に記載の多層回路基板。
前記少なくとも１つの信号パッドのうちの第２の信号パッドが前記インダクタの前記第２の端部と電気的に接続され、前記少なくとも１つのテストパッドのうちの第２のテストパッドが前記第２の端部と電気的に接続され、前記第２の信号パッドから前記第２の端部を経由して前記第２のテストパッドへと延びる第２の電気径路が開放されているか否かを検査できるようになっていることを特徴とする請求項６に記載の多層回路基板。
前記トランジスタは、前記複数の端子のうちの第１の端子、第２の端子及び第３の端子としてそれぞれ機能するゲート電極、ソース電極及びドレイン電極を有することを特徴とする請求項２に記載の多層回路基板。
前記少なくとも１つの信号パッドのうちの第１の信号パッドが前記トランジスタの前記ゲート電極と電気的に接続され、前記少なくとも１つのテストパッドのうちの第１のテストパッドが前記ゲート電極と電気的に接続され、前記第１の信号パッドから前記ゲート電極を経由して前記第１のテストパッドへと延びる第１の電気径路が開放されているか否かを検査できるようになっていることを特徴とする請求項９に記載の多層回路基板。
前記少なくとも１つの信号パッドのうちの第２の信号パッドが前記トランジスタの前記ソース電極と電気的に接続され、前記少なくとも１つのテストパッドのうちの第２のテストパッドが前記ソース電極と電気的に接続され、前記第２の信号パッドから前記ソース電極を経由して前記第２のテストパッドへと延びる第２の電気径路が開放されているか否かを検査できるようになっていることを特徴とする請求項１０に記載の多層回路基板。
前記少なくとも１つの信号パッドのうちの第３の信号パッドが前記トランジスタの前記ドレイン電極と電気的に接続され、前記少なくとも１つのテストパッドのうちの第３のテストパッドが前記ドレイン電極と電気的に接続され、前記第３の信号パッドから前記ドレイン電極を経由して前記第３のテストパッドへと延びる第３の電気径路が開放されているか否かを検査できるようになっていることを特徴とする請求項１１に記載の多層回路基板。
多層回路基板であって、
第１の電極及び第２の電極を有する組込みコンデンサと、
信号伝送のために前記多層回路基板の上面に形成され、前記第１の電極及び前記第２の電極のうちの一方の電極と電気的に接続された信号パッドと、
前記多層回路基板の上面に形成され、前記第１の電極及び前記第２の電極のうちの前記一方の電極と電気的に接続されたテストパッドであって、前記信号パッドから前記第１の電極及び前記第２の電極のうちの前記一方の電極を経由して当該テストパッドへと延びる電気径路を検査できるようになっているテストパッドと、
を有することを特徴とする多層回路基板。
更に、
信号伝送のために前記多層回路基板の上面に形成され、前記第１の電極及び前記第２の電極のうちの他方の電極と電気的に接続された別の信号パッドと、
前記多層回路基板の上面に形成され、前記第１の電極及び前記第２の電極のうちの前記他方の電極と電気的に接続された別のテストパッドであって、前記別の信号パッドから前記第１の電極及び前記第２の電極のうちの前記他方の電極を経由して当該別のテストパッドへと延びる電気径路を検査できるようになっている別のテストパッドと、
を有することを特徴とする請求項１３の多層回路基板。
前記第１の電極は、前記多層回路基板の異なる層に形成された複数の導電層を有することを特徴とする請求項１３に記載の多層回路基板。
前記第２の電極は、前記多層回路基板の異なる層に形成された複数の導電層を有することを特徴とする請求項１３に記載の多層回路基板。
前記信号パッドと前記テストパッドとは、中心間距離が前記信号パッド又は前記テストパッドの直径の約１倍から１．５倍の範囲にあるように互いに離隔されていることを特徴とする請求項１３に記載の多層回路基板。
多層回路基板であって、
第１の端部及び第２の端部を有する組込みインダクタと、
信号伝送のために前記多層回路基板の上面に形成され、前記第１の端部及び前記第２の端部のうちの一方の端部と電気的に接続された信号パッドと、
前記多層回路基板の上面に形成され、前記第１の端部及び前記第２の端部のうちの前記一方の端部と電気的に接続されたテストパッドであって、前記信号パッドから前記第１の端部及び前記第２の端部のうちの前記一方の端部を経由して当該テストパッドへと延びる電気径路を検査できるようになっているテストパッドと、
を有することを特徴とする多層回路基板。
更に、
信号伝送のために前記多層回路基板の上面に形成され、前記第１の端部及び前記第２の端部のうちの他方の端部と電気的に接続された別の信号パッドと、
前記多層回路基板の上面に形成され、前記第１の端部及び前記第２の端部のうちの前記他方の端部と電気的に接続された別のテストパッドであって、前記別の信号パッドから前記第１の端部及び前記第２の端部のうちの前記他方の端部を経由して当該別のテストパッドへと延びる電気径路を検査できるようになっている別のテストパッドと、
を有することを特徴とする請求項１８に記載の多層回路基板。
前記組込みインダクタは、前記多層回路基板の異なる層に形成された、前記第１の端部から前記第２の端部へと延びる導電ラインを有することを特徴とする請求項１８に記載の多層回路基板。
前記組込みインダクタは、前記多層回路基板のある層に形成された、前記第１の端部から前記第２の端部へと延びる渦巻き状導電ラインを有することを特徴とする請求項１８に記載の多層回路基板。
前記信号パッドと前記テストパッドとは、中心間距離が前記信号パッド又は前記テストパッドの直径の約１倍から１．５倍の範囲にあるように互いに離隔されていることを特徴とする請求項１８に記載の多層回路基板。
多層回路基板内の複数の端子を備えた組込み部品を検査する方法であって、
信号伝送のために前記多層回路基板の上面に少なくとも１つの信号パッドを設ける工程と、
前記少なくとも１つの信号パッドの各々を、前記複数の端子のうちの１つの端子に電気的に接続する工程と、
前記多層回路基板の上面に少なくとも１つのテストパッドを設ける工程と、
前記少なくとも１つのテストパッドの各々を、前記複数の端子のうちの１つの端子に電気的に接続する工程と、
前記複数の端子のうちの同じ１つの端子に電気的に接続されている、前記少なくとも１つの信号パッドのうちの１つの信号パッド及び前記少なくとも１つのテストパッドのうちの１つのテストパッドを検出して、前記１つの信号パッドから前記同じ１つの端子を経由して前記１つのテストパッドへと延びる電気径路の接続状態を判定する工程と、
を有することを特徴とする方法。
更に、
前記少なくとも１つの信号パッドのうちの第１の信号パッドを前記複数の端子のうちの第１の端子に電気的に接続する工程と、
前記少なくとも１つのテストパッドのうちの第１のテストパッドを前記第１の端子に電気的に接続する工程と、
前記第１の信号パッド及び前記第１のテストパッドを検出して、前記第１の信号パッドから前記第１の端子を経由して前記第１のテストパッドへと延びる電気径路が開放されているか否かを判定する工程と、
を有することを特徴とする請求項２３に記載の方法。
前記組込み部品は、コンデンサ、インダクタ、抵抗体、マルチポート受動素子及びトランジスタのうちのいずれか１つを有することを特徴とする請求項２３に記載の方法。
多層回路基板内の第１の電極及び第２の電極を備えた組込みコンデンサを検査する方法であって、
信号伝送のために前記多層回路基板の上面に信号パッドを設ける工程と、
前記信号パッドを前記組込みコンデンサの前記第１の電極及び前記第２の電極のうちの一方の電極に電気的に接続する工程と、
前記多層回路基板の上面にテストパッドを設ける工程と、
前記テストパッドを前記組込みコンデンサの前記第１の電極及び前記第２の電極のうちの前記一方の電極に電気的に接続する工程と、
前記信号パッド及び前記テストパッドを検出して、前記信号パッドから前記第１の電極及び前記第２の電極のうちの前記一方の電極を経由して前記テストパッドへと延びる電気径路に開放が在るか否かを判定する工程と、
を有することを特徴とする方法。
更に、
信号伝送のために前記多層回路基板の上面に別の信号パッドを設ける工程と、
前記別の信号パッドを前記第１の電極及び前記第２の電極のうちの他方の電極に電気的に接続する工程と、
前記多層回路基板の上面に別のテストパッドを設ける工程と、
前記別のテストパッドを前記第１の電極及び前記第２の電極のうちの前記他方の電極に電気的に接続する工程と、
を有することを特徴とする請求項２６に記載の方法。
更に、前記別の信号パッド及び前記別のテストパッドを検出して、前記別の信号パッドから前記第１の電極及び前記第２の電極のうちの前記他方の電極を経由して前記別のテストパッドへと延びる電気径路に開放が在るか否かを判定する工程を有することを特徴とする請求項２７に記載の方法。
更に、前記信号パッド及び前記別のテストパッドを検出して、前記信号パッドと前記別のテストパッドとの間に短絡が在るか否かを判定する工程を有することを特徴とする請求項２７に記載の方法。
更に、前記別の信号パッド及び前記テストパッドを検出して、前記別の信号パッドと前記テストパッドとの間に短絡が在るか否かを判定する工程を有することを特徴とする請求項２７に記載の方法。
更に、前記信号パッド及び前記別の信号パッドを検出して、前記信号パッドと前記別の信号パッドとの間に短絡が在るか否かを判定する工程を有することを特徴とする請求項２７に記載の方法。
更に、前記テストパッド及び前記別のテストパッドを検出して、前記テストパッドと前記別のテストパッドとの間に短絡が在るか否かを判定する工程を有することを特徴とする請求項２７に記載の方法。
多層回路基板内の第１の端部及び第２の端部を備えた組込みインダクタを検査する方法であって、
信号伝送のために前記多層回路基板の上面に信号パッドを設ける工程と、
前記信号パッドを前記組込みコンデンサの前記第１の端部及び前記第２の端部のうちの一方の端部に電気的に接続する工程と、
前記多層回路基板の上面にテストパッドを設ける工程と、
前記テストパッドを前記組込みコンデンサの前記第１の端部及び前記第２の端部のうちの前記一方の端部に電気的に接続する工程と、
前記信号パッド及び前記テストパッドを検出して、前記信号パッドから前記第１の端部及び前記第２の端部のうちの前記一方の端部を経由して前記テストパッドへと延びる電気径路に開放が在るか否かを判定する工程と、
を有することを特徴とする方法。
更に、
信号伝送のために前記多層回路基板の上面に別の信号パッドを設ける工程と、
前記別の信号パッドを前記第１の端部及び前記第２の端部のうちの他方の端部に電気的に接続する工程と、
前記多層回路基板の上面に別のテストパッドを設ける工程と、
前記別のテストパッドを前記第１の端部及び前記第２の端部のうちの前記他方の端部に電気的に接続する工程と、
を有することを特徴とする請求項３３に記載の方法。
更に、前記別の信号パッド及び前記別のテストパッドを検出して、前記別の信号パッドから前記第１の端部及び前記第２の端部のうちの前記他方の端部を経由して前記別のテストパッドへと延びる電気径路に開放が在るか否かを判定する工程を有することを特徴とする請求項３４に記載の方法。
更に、前記信号パッド及び前記別の信号パッドを検出して、前記信号パッドから前記第１の端部及び前記第２の端部を経由して前記別の信号パッドへと延びる電気径路に開放が在るか否かを判定する工程を有することを特徴とする請求項３４に記載の方法。
更に、前記テストパッド及び前記別のテストパッドを検出して、前記テストパッドから前記第１の端部及び前記第２の端部を経由して前記別のテストパッドへと延びる電気径路に開放が在るか否かを判定する工程を有することを特徴とする請求項３４に記載の方法。
更に、前記信号パッド及び前記別のテストパッドを検出して、前記信号パッドから前記第１の端部及び前記第２の端部を経由して前記別のテストパッドへと延びる電気径路に開放が在るか否かを判定する工程を有することを特徴とする請求項３４に記載の方法。
更に、前記別の信号パッド及び前記テストパッドを検出して、前記別の信号パッドから前記第１の端部及び前記第２の端部を経由して前記テストパッドへと延びる電気径路に開放が在るか否かを判定する工程を有することを特徴とする請求項３４に記載の方法。