CN106163091A - 印刷电路板埋嵌入电容结构 - Google Patents
印刷电路板埋嵌入电容结构 Download PDFInfo
- Publication number
- CN106163091A CN106163091A CN201610681931.1A CN201610681931A CN106163091A CN 106163091 A CN106163091 A CN 106163091A CN 201610681931 A CN201610681931 A CN 201610681931A CN 106163091 A CN106163091 A CN 106163091A
- Authority
- CN
- China
- Prior art keywords
- circuit board
- layer
- potting
- multilayer circuit
- pcb
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0266—Marks, test patterns or identification means
- H05K1/0268—Marks, test patterns or identification means for electrical inspection or testing
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
- H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
本发明适用于印刷电路板技术领域,提供了一种印刷电路板埋嵌入电容结构包括多层电路板以及埋嵌设于多层电路板内的电容层介质,多层电路板设有多个测试孔,电容层介质对应于多层电路板的各层设有测试层,各测试孔与所对应层的测试层电性连接。该印刷电路板埋嵌入电容结构通过在多层电路板内埋设电容层介质,并于电容层介质对应于多层电路板的各层设有测试层,通过各测试孔与所对应层的测试层电性连接,以形成埋嵌电容测试模块,可以量测出因为多层电路板的各层间偏移造成电容区域面积变化而导致电容值的损耗量,从而为控制电容层介质的层间偏移量提供数据分析,可有效控制埋嵌电容值的公差,满足客户需求,同时使电容测试标准化。
Description
技术领域
本发明属于印刷电路板技术领域,尤其涉及一种印刷电路板埋嵌入电容结构。
背景技术
目前,印刷电路板埋嵌入电容结构中的电容均在印刷电路板的内层结构中,在相应的成品电容测试时,对所测试单元内对应的埋电容区域寻找对应测试点来测试电容值是否在公差范围内。由于测量时需人工找点且在有效单元区域操作,找点效率低下且容易找错测试点产生开短路的问题影响测量结果,不利于大批量生产埋容产品的电容测试制程。
发明内容
本发明的目的在于提供一种印刷电路板埋嵌入电容结构,旨在解决现有技术中电容测试时人工找点效率低下且容易找错点而造成开短路的技术问题。
本发明是这样实现的,一种印刷电路板埋嵌入电容结构,包括多层电路板以及埋嵌设于所述多层电路板内的电容层介质,所述多层电路板设有多个测试孔,所述电容层介质对应于所述多层电路板的各层设有测试层,所述测试孔的数量与所述多层电路板的层数相同且环设于所述电容层介质周围,各所述测试孔与所对应层的所述测试层电性连接。
进一步地,所述多层电路板为四层电路板,所述测试孔的数量为4个。
进一步地,所述测试孔分布于同一方形的四个角上,各所述测试层位于该方形的对角线的交点处。
进一步地,各所述测试层为位于各内层上的导电图像,各层的所述导电图像上下对准。
进一步地,各所述测试层为圆型导电图像。
进一步地,各所述圆形导电图像的直径为10mm
进一步地,所述印刷电路板埋嵌入电容结构还包括电性连接于各所述测试层与对应层上所设所述测试孔之间的导线。
进一步地,所述电容层介质位于所述多层电路板的相邻两铜层之间,并埋设于相邻两所述铜层之间的半固化片内。
本发明相对于现有技术的技术效果是:该印刷电路板埋嵌入电容结构通过在所述多层电路板内埋设所述电容层介质,并于所述电容层介质对应于所述多层电路板的各层设有测试层,通过各所述测试孔与所对应层的所述测试层电性连接,以形成埋嵌电容测试模块,可以量测出因为所述多层电路板的各层间偏移造成电容区域面积变化而导致电容值的损耗量,从而为控制电容层介质的层间偏移量提供数据分析,可有效控制埋嵌电容值的公差,满足客户需求。同时,也使电容测试标准化,且提高了电容测试准确率和效率。
附图说明
为了更清楚地说明本发明实施例的技术方案,下面将对本发明实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面所描述的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的印刷电路板埋嵌入电容结构的结构示意图,去除电路板结构部分;
图2是本发明实施例提供的印刷电路板埋嵌入电容结构的俯视示意图;
图3是本发明实施例提供的印刷电路板埋嵌入电容结构的局部剖视图。
附图标记说明:
具体实施方式
下面详细描述本发明的实施例,所述实施例的示例在附图中示出,其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的,旨在用于解释本发明,而不能理解为对本发明的限制。
在本发明的描述中,需要理解的是,术语“长度”、“宽度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本发明和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本发明的限制。
此外,术语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中,“多个”的含义是两个或两个以上,除非另有明确具体的限定。
在本发明中,除非另有明确的规定和限定,术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或成一体;可以是机械连接,也可以是电连接;可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言,可以根据具体情况理解上述术语在本发明中的具体含义。
为了使本发明的目的、技术方案及优点更加清楚明白,以下结合附图及实施例,对本发明进行进一步详细说明。
请参照图1至图3,本发明实施例提供的印刷电路板埋嵌入电容结构包括多层电路板10以及埋嵌设于所述多层电路板10内的电容层介质20,所述多层电路板10设有多个测试孔12,所述电容层介质20对应于所述多层电路板10的各层设有测试层22,所述测试孔12的数量与所述多层电路板10的层数相同且环设于所述电容层介质20周围,各所述测试孔12与所对应层的所述测试层22电性连接。
本发明实施例提供的印刷电路板埋嵌入电容结构通过在所述多层电路板10内埋设所述电容层介质20,并于所述电容层介质20对应于所述多层电路板10的各层设有测试层22,通过各所述测试孔12与所对应层的所述测试层22电性连接,以形成埋嵌电容测试模块,可以量测出因为所述多层电路板10的各层间偏移造成电容区域面积变化而导致电容值的损耗量,从而为控制电容层介质20的层间偏移量提供数据分析,可有效控制埋嵌电容值的公差,满足客户需求。同时,也使电容测试标准化,且提高了电容测试准确率和效率。
在该实施例中,所述多层电路板10的各层间偏移量为360°以内。
请参照图1和图2,进一步地,所述多层电路板10为四层电路板,所述测试孔12的数量为4个。对于四层电路板,所对应的所述测试孔12的数量为4个,且对应的所述测试层22也为4层,各所述测试孔12与对应层的所述测试层22电性连接,以控制所述电容层介质20的层间便宜量提供数据分析,并有效控制埋嵌入电容值的公差。
在其他实施例中,所述多层电路板10为六层电路板,所述测试孔12的数量为6个,对应的所述测试层22也为6层;所述多层电路板10为八层电路板,所述测试孔12的数量为8个,对应的所述测试层22也为8层;所述多层电路板10为十层电路板,所述测试孔12的数量为10个,对应的所述测试层22也为10层;以此类推,不限于此。
请参照图1和图2,进一步地,所述测试孔12分布于同一方形的四个角上,各所述测试层22位于该方形的对角线的交点处。通过将各所述测试孔12分布于方形的四个角上以及将所述测试层22设置于所述方形对角线的交点上,以便于在测试的时候准确找到测试点,防止找错测试点而造成开短路问题。
在其他实施例中,所述多层电路板10的各所述测试孔12的分布为:以所述测试层22为中心的圆周上,且于该圆周上等间隔设置。
请参照图1和图2,进一步地,各所述测试层22为位于各内层上的导电图像,各层的所述导电图像上下对准。通过在对应所述多层电路板10的各内侧设置所述导电图像,各层的所述导电图像上下对准,以便于电容测试。
优选地,各所述测试层22为圆型导电图像。在其他实施例中,所述导电图形还可以是方形、椭圆形、或者其他任意形状,不限于此。
更优地,各所述圆形导电图像的直径为10mm。在其他实施例中,所述圆形导电图像的直径也可以稍大于或者稍小于10mm,不限于此。
请参照图1和图2,进一步地,所述印刷电路板埋嵌入电容结构还包括电性连接于各所述测试层22与对应层上所设所述测试孔12之间的导线30。利用各所述导线30连接所述测试层22与所述测试孔12,以使电容值的测试标准化和模块化,提供成品板电容测试的准确性和测试效率。
以四层电路板为例,位于第一层的测试孔12通过导线30电性连接于该层的测试层22;位于第二层的测试孔12通过导线30电性连接于该层的测试层22;位于第三层的测试孔12通过导线30电性连接于该层的测试层22;位于第四层的测试孔12通过导线30电性连接于该层的测试层22。
请参照图3,进一步地,所述电容层介质20位于所述多层电路板10的相邻两铜层14之间,并埋设于相邻两所述铜层14之间的半固化片16内。可以理解地,所述多层电路板10包括多个铜层14以及夹设于相邻两铜层14之间的半固化片16,通过将所述电容层介质20埋设于相邻两所述铜层14之间的半固化片16内,以构成嵌入有电容的印刷电路板结构。
以上所述仅为本发明的较佳实施例而已,并不用以限制本发明,凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等,均应包含在本发明的保护范围之内。
Claims (8)
1.一种印刷电路板埋嵌入电容结构,其特征在于,包括多层电路板以及埋嵌设于所述多层电路板内的电容层介质,所述多层电路板设有多个测试孔,所述电容层介质对应于所述多层电路板的各层设有测试层,所述测试孔的数量与所述多层电路板的层数相同且环设于所述电容层介质周围,各所述测试孔与所对应层的所述测试层电性连接。
2.如权利要求1所述的印刷电路板埋嵌入电容结构,其特征在于,所述多层电路板为四层电路板,所述测试孔的数量为4个。
3.如权利要求2所述的印刷电路板埋嵌入电容结构,其特征在于,所述测试孔分布于同一方形的四个角上,各所述测试层位于该方形的对角线的交点处。
4.如权利要求1所述的印刷电路板埋嵌入电容结构,其特征在于,各所述测试层为位于各内层上的导电图像,各层的所述导电图像上下对准。
5.如权利要求4所述的印刷电路板埋嵌入电容结构,其特征在于,各所述测试层为圆型导电图像。
6.如权利要求5所述的印刷电路板埋嵌入电容结构,其特征在于,各所述圆形导电图像的直径为10mm 。
7.如权利要求1所述的印刷电路板埋嵌入电容结构,其特征在于,还包括电性连接于各所述测试层与对应层上所设所述测试孔之间的导线。
8.如权利要求1至7任意一项所述的印刷电路板埋嵌入电容结构,其特征在于,所述电容层介质位于所述多层电路板的相邻两铜层之间,并埋设于相邻两所述铜层之间的半固化片内。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610681931.1A CN106163091A (zh) | 2016-08-17 | 2016-08-17 | 印刷电路板埋嵌入电容结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610681931.1A CN106163091A (zh) | 2016-08-17 | 2016-08-17 | 印刷电路板埋嵌入电容结构 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN106163091A true CN106163091A (zh) | 2016-11-23 |
Family
ID=57331006
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201610681931.1A Pending CN106163091A (zh) | 2016-08-17 | 2016-08-17 | 印刷电路板埋嵌入电容结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN106163091A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112729084A (zh) * | 2020-12-28 | 2021-04-30 | 广州广合科技股份有限公司 | 一种通过电容测量与控制层偏的方法、系统、终端及介质 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1866041A (zh) * | 2005-05-18 | 2006-11-22 | 财团法人工业技术研究院 | 测试电路板的内置元件的装置及方法 |
US20080035371A1 (en) * | 2006-08-09 | 2008-02-14 | Industrial Technology Research Institute | Circuit board with embedded components and manufacturing and measuring method thereof |
EP2020832A2 (en) * | 2007-07-31 | 2009-02-04 | Harris Corporation | Product optimization process for embedded passives |
CN101682989A (zh) * | 2007-03-10 | 2010-03-24 | 新美亚通讯设备有限公司 | 嵌入式电容叠层 |
JP2012004328A (ja) * | 2010-06-17 | 2012-01-05 | Hitachi Ltd | プリント配線板及び検査方法 |
CN103429004A (zh) * | 2012-05-25 | 2013-12-04 | 深南电路有限公司 | 一种分立式无源器件的埋入方法和系统 |
-
2016
- 2016-08-17 CN CN201610681931.1A patent/CN106163091A/zh active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1866041A (zh) * | 2005-05-18 | 2006-11-22 | 财团法人工业技术研究院 | 测试电路板的内置元件的装置及方法 |
US20080035371A1 (en) * | 2006-08-09 | 2008-02-14 | Industrial Technology Research Institute | Circuit board with embedded components and manufacturing and measuring method thereof |
CN101682989A (zh) * | 2007-03-10 | 2010-03-24 | 新美亚通讯设备有限公司 | 嵌入式电容叠层 |
EP2020832A2 (en) * | 2007-07-31 | 2009-02-04 | Harris Corporation | Product optimization process for embedded passives |
JP2012004328A (ja) * | 2010-06-17 | 2012-01-05 | Hitachi Ltd | プリント配線板及び検査方法 |
CN103429004A (zh) * | 2012-05-25 | 2013-12-04 | 深南电路有限公司 | 一种分立式无源器件的埋入方法和系统 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112729084A (zh) * | 2020-12-28 | 2021-04-30 | 广州广合科技股份有限公司 | 一种通过电容测量与控制层偏的方法、系统、终端及介质 |
CN112729084B (zh) * | 2020-12-28 | 2022-07-19 | 广州广合科技股份有限公司 | 一种通过电容测量与控制层偏的方法、系统、终端及介质 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108925066A (zh) | 一种多层板层间偏移检测方法及检测系统 | |
KR20140067762A (ko) | 연성 회로 기판 | |
CN104093284A (zh) | 一种通过pcb布线设计形成板上电容的方法 | |
CN108802443B (zh) | 探针卡系统、探针载体装置及探针载体装置的制法 | |
CN106163091A (zh) | 印刷电路板埋嵌入电容结构 | |
CN103125151A (zh) | 元器件内置基板的制造方法及使用该方法的元器件内置基板 | |
US6497578B1 (en) | Method and apparatus to increase cable connector density in equipment | |
CN104714064A (zh) | 探针模块 | |
CN106463226A (zh) | 磁性板及制作该磁性板的方法 | |
US20120152607A1 (en) | Printed circuit board | |
CN104582238A (zh) | 一种pcb板及其制造方法 | |
CN106658959A (zh) | 柔性电路板及其制作方法 | |
CN104714065A (zh) | 探针模块 | |
US20120273258A1 (en) | Printed circuit board | |
KR100891531B1 (ko) | 패턴 정렬 불량 검출 장치 | |
CN206497183U (zh) | 一种集成电路测试接口装置 | |
US11567104B2 (en) | High speed signal transmitting and receiving detection device | |
CN204652780U (zh) | 一种pcb板 | |
CN210537028U (zh) | 印制电路板及电子设备 | |
US7868608B2 (en) | Detecting open ground connections in surface mount connectors | |
CN217849759U (zh) | 一种电路板 | |
CN103245807A (zh) | 探针单元结构及其制作方法 | |
CN106304620A (zh) | Pcb板及终端设备 | |
CN101109770A (zh) | 非接触型单面探针结构 | |
CN102087325B (zh) | 软性电路板的检测方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20161123 |