CN1866041A - 测试电路板的内置元件的装置及方法 - Google Patents

测试电路板的内置元件的装置及方法 Download PDF

Info

Publication number
CN1866041A
CN1866041A CNA2005101232030A CN200510123203A CN1866041A CN 1866041 A CN1866041 A CN 1866041A CN A2005101232030 A CNA2005101232030 A CN A2005101232030A CN 200510123203 A CN200510123203 A CN 200510123203A CN 1866041 A CN1866041 A CN 1866041A
Authority
CN
China
Prior art keywords
signal pad
testing cushion
circuit board
multilayer circuit
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005101232030A
Other languages
English (en)
Other versions
CN100504411C (zh
Inventor
卓威明
李明林
赖信助
徐钦山
陈昌昇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
III Holdings 3 LLC
Original Assignee
Industrial Technology Research Institute ITRI
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Industrial Technology Research Institute ITRI filed Critical Industrial Technology Research Institute ITRI
Publication of CN1866041A publication Critical patent/CN1866041A/zh
Application granted granted Critical
Publication of CN100504411C publication Critical patent/CN100504411C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0268—Marks, test patterns or identification means for electrical inspection or testing
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/2818—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP] using test structures on, or modifications of, the card under test, made for the purpose of testing, e.g. additional components or connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/165—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed inductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/167—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)

Abstract

一种多层电路板，其具有：含有多个终端的内置元件；于该多层电路板的上表面上形成至少一个信号垫用于传送信号；该至少一个信号垫中每一个均对应至上述多个终端其中的一个；以及至少一个测试垫，其形成于该多层电路板的上表面上，该至少一个测试垫中每一个均对应到该至少一个信号垫其中的一个，用于测试从该其中一个信号垫通过该其中一个终端延伸至该至少一个测试垫中每一个的电路径。

Description

测试电路板的内置元件的装置及方法
技术领域
本发明涉及高频测试技术。更明确地说，本发明涉及测试电路板的内置元件的装置与方法。
背景技术
图1A为具备内置电容器10的公知多层电路板1的透视图。图1B为沿着直线II-II所获得的图1A中所示的多层电路板1的剖面图。
参照图1A与1B，多层电路板1包含第一介电层100、第二介电层102、以及内置于电路板1中的电容器10。第一介电层100形成于第二介电层102上。内置电容器10包含第一电极板104及第二电极板106。本实施例中，第一电极板104充当信号板，而第二电极板106则充当接地板。第一电极板104位于第一介电层100与第二介电层102之间，而第二电极板106则位于第二介电层102的下表面(图中未编号)上。换言之，第一电极板104与第二电极板106被第二介电层102隔开。于电路板1的上表面(图中未编号)中会形成信号垫108，更明确地说，是形成于第一介电层100的顶端上，于该处可形成电线、主动元件、被动元件、或是集成电路。所以，信号垫108是电路板1内含的功能电路(图中未表示)的电路节点。因为电容器10内置于电路板1中，所以，通道110会穿过第一介电层100用以电连接信号垫108与第一电极板104。通常通过机械钻凿或激光形成一个穿过第一介电层100的开口，然后于该开口中填入导电材料便可形成通道110。第一电极板104可能包含从该处延伸的引线112与导电焊垫114，用以通过通道110来电连接第一电极板104与信号垫108。
于形成通道110期间，可能尚未妥善形成该开孔，因此可能会出现开路问题。不过，对具有内置元件(被动元件或主动元件)的多层电路板来说，假使该电路板中有开路或短路便很难进行测试。所以，我们希望有一种测试具备内置元件的多层电路板的装置与方法。
发明内容
本发明涉及可解决因已有技术的限制与缺点所导致的一项或多项问题的电路与方法。
根据本发明的具体实施例，提供一种多层电路板，其包含：含有多个终端的内置元件；至少一个信号垫，其形成于该多层电路板的上表面上用于传送信号，该至少一个信号垫中每一个均对应到上述多个终端其中的一个；以及至少一个测试垫，其形成于该多层电路板的上表面上，该至少一个测试垫中每一个均对应到该至少一个信号垫其中的一个，用于测试从该其中一个信号垫经过该其中一个终端延伸至该至少一个测试垫中每一个的电路径。
根据本发明还提供一种多层电路板，其包含：内置电容器，其含有第一电极与第二电极；信号垫，其形成于该多层电路板的上表面上用于和该第一电极或第二电极其中的一个进行电连接来传送信号；以及测试垫，其形成于该多层电路板的上表面上用于和该第一电极或第二电极其中的一个进行电连接用于测试从该信号垫通过该第一电极或第二电极其中的一个延伸至该测试垫的电路径。
根据本发明还进一步提供一种多层电路板，其包含：内置电感器，其含有第一末端与第二末端；信号垫，其形成于该多层电路板的上表面上用于和该第一末端或第二末端其中的一个进行电连接来传送信号；以及测试垫，其形成于该多层电路板的上表面上用于和该第一末端或第二末端其中的一个进行电连接用于测试从该信号垫通过该第一末端或第二末端其中的一个延伸至该测试垫的电路径。
另根据本发明，提供一种用于测试多层电路板中含有多个终端的内置元件的方法，其包含：于该多层电路板的上表面上提供至少一个信号垫用于传送信号；将该至少一个信号垫中每一个电连接至上述多个终端其中的一个；于该多层电路板的上表面上提供至少一个测试垫；将该至少一个测试垫中每一个电连接至上述多个终端其中的一个；以及检测被电连接至上述多个终端中同一终端处的该至少一个信号垫其中的一个与该至少一个测试垫其中的一个，用以判断从该其中一个信号垫通过该同一终端延伸至该其中一个测试垫的电路径的连接状态。
另根据本发明，提供一种用于测试多层电路板中含有第一电极与第二电极的内置电容器的方法，其包含：于该多层电路板的上表面上提供信号垫用于传送信号；将该信号垫电连接至该内置电容器的第一电极或第二电极其中的一个；于该多层电路板的上表面上提供测试垫；将该测试垫电连接至该内置电容器的第一电极或第二电极其中的一个；以及检测该信号垫与该测试垫，用以判断在从该信号垫通过该第一电极或第二电极其中的一个延伸至该测试垫的电路径中是否有开路。
另根据本发明，提供一种用于测试多层电路板中含有第一末端与第二末端的内置电感器的方法，其包含：于该多层电路板的上表面上提供信号垫用于传送信号；将该信号垫电连接至该内置电容器的第一末端或第二末端其中的一个；于该多层电路板的上表面上提供测试垫；将该测试垫电连接至该内置电容器的第一末端或第二末端其中的一个；以及检测该信号垫与该测试垫，用以判断在从该信号垫通过该第一末端或第二末端其中的一个延伸至该测试垫的电路径中是否有开路。
于下文的说明中将部分提出本发明的额外特点与优点，而且从该说明中将了解其中一部分，或者通过实行本发明也可得知。通过权利要求中特别提出的元件与组合将可了解且达成本发明的特点与优点。
应该了解的是，前文的一般说明与下文的详细说明均仅作为示范与解释之用，而非限制本发明。
本说明书中所并入且构成本说明书其中一部分的附图所图解的是本发明的其中一个具体实施例，其连同本说明可用来解释本发明的原理。
附图说明
现在将详细地参照本发明具体实施例，其实施例图解于附图之中。可能的话，在所有附图中将以相同的元件符号来代表相同或类似的部件。
图1A为具备内置电容器的公知多层电路板的透视图；
图1B为沿着直线II-II所获得的图1A中所示的多层电路板的剖面图；
图2A为根据本发明一具体实施例的具备内置元件的多层电路板的透视图；
图2B为沿着直线IV-IV所获得的图2A中所示的多层电路板的剖面图；
图3为根据本发明另一具体实施例的具备内置元件的多层电路板的剖面图；
图4A至4C为根据本发明又一具体实施例的具备内置元件的多层电路板的剖面图；
图5A为根据本发明的具有测试垫的多层电路板与没有任何测试垫的公知多层电路板之间的阻抗-频率关系模拟曲线图；
图5B为将测试垫置放于和个别信号垫相隔不同距离处的各种多层电路板之间的阻抗-频率关系模拟曲线图；
图6为根据本发明再一具体实施例的具备内置元件的多层电路板的剖面图；
图7A为根据本发明一具体实施例的内置电感器的透视图；
图7B为根据本发明另一具体实施例的内置电感器的透视图；以及
图8为根据本发明一具体实施例的含有内置多端元件的多层电路板的剖面图。
主要元件标记说明
1        多层电路板
10       内置电容器
100       第一介电层
102       第二介电层
104       第一电极板
106       第二电极板
108       信号垫
110       通道
112       引线
114       导电焊垫
2         多层电路板
20        内置电容器
200       第一介电层
202       第二介电层
204       第一电极板
206       第二电极板
208       信号垫
210       通道
212       第一引线
214       第一导电焊垫
218       测试垫
220       通道
222       第二引线
224       第二导电焊垫
3         多层电路板
30        内置电容器
300        第一介电层
302        第二介电层
304        第一电极板
306        第二电极板
308        第一信号垫
310        第一通道
318        第一测试垫
320        通道
328        第二信号垫
330        第二通道
338        第二测试垫
340        通道
4          多层电路板
40         内置电容器
41         多层电路板
412        内置电容器
42         多层电路板
43         第一层
44         第一层
45         第二层
46         第二层
47         第三层
48         第三层
404        第一电极板
406        第二电极板
408        信号垫
410        通道
418        测试垫
420        通道
428        信号垫
430        通道
431        第一信号垫
432        第一测试垫
438        测试垫
440        通道
441        第二信号垫
442        第二测试垫
450        通道
460        通道
6          多层电路板
62         内置电感器
63         介电层
64         介电层
65         介电层
608        第一信号垫
610        通道
618        第一测试垫
620        通道
621        第一终端
622        第二终端
628        第二信号垫
630        通道
638        第二测试垫
640        通道
650        电线
660        电线
71         内置电感器
72         第一终端
73         第二终端
74         电线
75         电线
76         通道
700        层
702        层
708        第一信号垫
718        第一测试垫
728        第二信号垫
738        第二测试垫
81         内置电感器
82         第一终端
83         第二终端
84         电线
800        层
802        层
808        第一信号垫
818        第一测试垫
828        第二信号垫
838        第二测试垫
9          多层电路板
92         内置多端元件
908        第一信号垫
918        第一测试垫
921        第一端
922        第二端
923        第三端
928        第二信号垫
938        第二测试垫
948        第三信号垫
958        第三测试垫
具体实施方式
图2A为根据本发明一具体实施例的具备内置元件20的多层电路板2的透视图。本实施例中，内置元件20包含电容器。图2B为沿着直线IV-IV所获得的图2A中所示的多层电路板2的剖面图。
参照图2A与2B，多层电路板2包含第一介电层200、第二介电层202、以及内置于电路板2的中的电容器20。第一介电层200形成于第二介电层202之上。内置电容器20包含第一电极板204与第二电极板206。本实施例中，第一电极板204充当信号板用于传送信号，而第二电极板206则充当被连接至参照电压电平(图中未表示)的接地板。第一电极板204约位于第一介电层200与第二介电层202之间，而第二电极板206则位于第二介电层202的下表面(图中未编号)处。所以，第一电极板204与第二电极板206会被第二介电层202隔开。
电路板2上会形成信号垫208。明确地说，信号垫208位于第一介电层200的上表面(图中未编号)上，于该处可形成电线、主动元件、被动元件、或是集成电路。信号垫208为电路板2内含的功能电路的电路节点。因为电容器20内置于电路板2中，所以，通道210会穿过第一介电层200用以电连接信号垫208与第一电极板204。通常通过机械钻凿或激光形成一个穿过第一介电层200的开口，然后于该开口中填入导电材料便可形成通道210。第一电极板204包含第一引线212与第一导电焊垫214，用以和通道210产生电连接。
电路板2之上会进一步形成测试垫218。明确地说，测试垫218位于第一介电层200的上表面上。根据本发明的测试垫用来测试在从感兴趣的垫至该测试垫的电路径中是否有开路，或是用来测试在从感兴趣的垫与该测试垫之间是否有短路，以及用来测试何处不应该提供电连接。于本具体实施例中，与信号垫208相对应的测试垫218有助于在从信号垫208通过内置电容器20的第一电极板204延伸至测试垫218的电路径中进行开路测试。通道220会穿过第一介电层200用以电连接测试垫218与第一电极板204。第一电极板204包含第二引线222与第二导电焊垫224，用以和通道220产生电连接。
于正常操作期间，测试垫218会保持浮动状态。于测试操作期间，第一探针(图中未表示)与第二探针(图中未表示)会碰触信号垫208与测试垫218，分别用来进行开路或短路测试。
图3为根据本发明另一具体实施例的具备内置元件30的多层电路板3的剖面图。本实施例中，内置元件30包含电容器。参照图3，本发明的多层电路板3包含第一介电层300、第二介电层302、以及内置于电路板3的中的电容器30。内置电容器30包含第一电极板304与第二电极板306。第一电极板304或第二电极板306中其中至少有一个充当多层电路板3中的信号板。第一电极板304位于第一介电层300与第二介电层302之间。第二电极板306则位于第二介电层302的下表面(图中未编号)处。第一信号垫308与第二信号垫328位于电路板3的上表面处彼此隔开。第一信号垫308会通过第一通道310被电连接至第一电极板304。同样地，第二信号垫328会通过第二通道330被电连接至第二电极板306。
对应于第一信号垫308的第一测试垫318及对应于第二信号垫328的第二测试垫338均位于电路板3的上表面处。第一测试垫318会通过通道320被电连接至第一电极板304，而第二测试垫338则会通过通道340被电连接至第二电极板306。
于正常操作期间，第一测试垫318与第二测试垫338均会保持浮动状态。于测试操作期间，从第一信号垫308通过第一电极板304至第一测试垫318的第一电路径可利用，例如，一对探针进行测试，用以判断该第一电路径中是否有开路。同样地，从第二信号垫328通过第二电极板306至第二测试垫338的第二电路径也可进行测试，用以判断该第二电路径中是否有开路。再者，于测试操作期间，可测试第一信号垫308与第二测试垫338(两者并未被电连接)，用以判断两者之间是否有短路。同样地，可测试第二信号垫328与第一测试垫318(两者并未被电连接)，用以判断两者之间是否有短路。
图4A至4C为根据本发明又一具体实施例的具备内置元件的多层电路板的剖面图。上述实施例中，内置元件包含电容器。参照图4A，多层电路板4包含内置电容器40、信号垫408、以及测试垫418。内置电容器40包含第一电极板404与第二电极板406。信号垫408会通过通道410被电连接至第二电极板406。测试垫418会通过通道420被电连接至第二电极板406。本实施例中，内置电容器40单端电容器，其中一个电极(即第二电极406)充当信号板用于传送信号，而第一电极404则充当接地板。
参照图4B，含有内置电容器412的多层电路板41的结构和如图4A中所示的多层电路板4雷同，除此之外图4B中提供一个额外的信号垫428及一个对应于该额外信号垫428的额外测试垫438。信道430与440会分别将信号垫428与测试垫438电连接至第一电极板404。内置电容器412为双端电容器，其中的两个电极(即第一电极404与第二电极406)均充当信号板用于传送信号。
参照图4C，多层电路板42包含第一电极与第二电极。第一电极包含第一层43、第二层45、以及第三层47，三者会通过通道450相互电连接。第二电极包含第一层44、第二层46、以及第三层48，三者会通过通道460相互电连接。第一信号垫431与对应于第一信号垫431的第一测试垫432均位于第一电极的第一层43之上并且通过通道450相互电连接。第二信号垫441与对应于第二信号垫441的第二测试垫442均位于第二电极的第一层44之上并且通过通道460相互电连接。
于正常操作期间，第一与第二测试垫432及442均未被连接至任何电源，也就是处于浮动状态。于测试操作期间，可让一对探针碰触第一信号垫431与第一测试垫432来测试第一电极的第一层43与第二层45或是第一层43与第三层47，用以判断是否有开路。同样地，可让一对探针碰触第二信号垫441与第二测试垫442来测试第二电极的第一层44与第二层46或是第一层44与第三层48，用以判断是否有开路。再者，于测试操作期间，让一对探针碰触第一信号垫431与第二测试垫442，或是碰触第二信号垫441与第一测试垫432，便能够判断第一电极与第二电极的间是否有短路。
图5A为根据本发明的具有测试垫的多层电路板与没有任何测试垫的公知多层电路板之间的阻抗-频率关系模拟曲线图。参照图5A，曲线51代表的是具备测试垫的多层电路板(举例来说，根据本发明图2A或2B中所示的多层电路板2)的模拟结果。曲线52代表的是不具有任何测试垫的多层电路板(举例来说，图1A或1B中所示的多层电路板1)的模拟结果。不论是多层电路板1或2，第一电极板104或204的面积皆为20×20mil2，通道110或210的直径皆为5mil，而信号垫108或208的直径皆为10mil。曲线51的自振荡点约在15.6GHz处，而曲线52的自振荡点则约在16.6GHz处。比较之后，多层电路板2的电容器20的自振荡频率比多层电路板1的电容器10的自振荡频率小了约1GHz。此1GHz的下降量是因为加入测试垫及相应通道后寄生电感增加所导致。
图5B为将测试垫置放于和个别信号垫相隔不同距离处的各种多层电路板之间的阻抗-频率关系模拟曲线图。参照图5B，曲线53代表的是信号垫与测试垫间距离较长时多层电路板的模拟结果，而曲线54代表的是信号垫与测试垫间距离较短时多层电路板的模拟结果。曲线53的自振荡频率大于曲线54。信号垫与测试垫间的距离越短，自振荡频率便越大。在根据本发明一具体实施例中，信号垫与测试垫间的中心至中心距离范围介于该信号垫或测试垫直径的一倍与一倍半之间。
图6为根据本发明再一具体实施例的具备内置元件62的多层电路板6的剖面图。本实施例中，内置元件62包含电感器或电阻器其中的一个。下面将参照图7A与7B来讨论内置电感器的实施例。就内置电感器来说，因为所属技术领域的技术人员便会了解，多层电路板中某一层的导电线路或电线便可充当电阻器，所以图中未图解内置电阻器。参照图6，多层电路板6包含介电层63、64、65、以及内置电感器62。第一信号垫608及对应于第一信号垫608的第一测试垫618均位于多层电路板6的上表面(图中未编号)上。第一信号垫608会通过通道610与620、电线650、及电感器62的第一终端621被电连接至第一测试垫618。第二信号垫628及对应于第二信号垫628的第二测试垫638均位于多层电路板6的上表面上。第二信号垫628会通过通道630与640、电线660、及电感器62的第二终端622被电连接至第二测试垫638。
于正常操作期间，第一与第二测试垫618及638均会保持浮动状态。于测试操作期间，第一信号垫608与第一测试垫618则会被探测以判断由A所表示的路径是否开路。第二信号垫628与第二测试垫638则可被探测以判断路径B是否开路。再者，第一测试垫618与第二测试垫638可被探测以判断延伸穿过电感器62的路径C是否开路。在本发明的其它具体实施例中，第一信号垫608与第二信号垫628可被探测以判断延伸穿过电感器62的路径(图中未编号)是否开路。第一信号垫608与第二测试垫638，或是第二信号垫628与第一测试垫618也可被探测以判断个别路径(图中未编号)中是否有开路。
图7A为根据本发明一具体实施例的内置电感器71的透视图。参照图7A，内置电感器71包含第一终端72、第二终端73、以及通过多个通道76从第一终端72延伸至第二终端73的导电线路或电线74与75。电线74位于多层电路板(图中未编号)的层702中，而电线75则位于该多层电路板的另一层(图中未表示)中。与第一终端72产生电连接的第一信号垫708及对应于第一信号垫708的第一测试垫718均位于该多层电路板的又一层700中。再者，与第二终端73产生电连接的第二信号垫728及对应于第二信号垫728的第二测试垫738也位于层700中。前面已经参照图6讨论过电感器71的测试操作。
图7B为根据本发明另一具体实施例的内置电感器81的透视图。参照图7B，内置电感器81为螺线管型电感器，其包含第一终端82、第二终端83、以及从第一终端82延伸至第二终端83的卷绕导电线路或电线84。第一终端82、第二终端83、以及电线84均位于多层电路板(图中未编号)的层802中。与第一终端82产生电连接的第一信号垫808及对应于第一信号垫808的第一测试垫818均位于该多层电路板的另一层800中。再者，与第二终端83产生电连接的第二信号垫828及对应于第二信号垫828的第二测试垫838也位于层800中。前面已经参照图6讨论过电感器81的测试操作。
本文已经解释过内置于多层电路板中的被动元件的具体实施例，例如电容器、电感器、或是电阻器。不过，所属技术领域的技术人员将会了解，除了前文所讨论的双终端元件以外，本发明也可套用至主动元件或多终端元件。于根据本发明的具体实施例中，该多终端元件包含多端微波被动元件或晶体管中的一个。图8为根据本发明一具体实施例的含有内置多端元件92的多层电路板9的剖面图。参照图8，内置多端元件92(例如滤波器或平衡/非平衡转换(balun))包含第一端921、第二端922、以及第三端923。第一端921、第二端922、以及第三端923会分别通过通道(图中未编号)被电连接至多层电路板9上表面上所形成的第一信号垫908、第二信号垫928、以及第三信号垫948。对应于第一信号垫908的第一测试垫918会形成于该上表面上，用于测试从第一信号垫908通过第一端921延伸至第一测试垫918的第一电路径是否开路。同样地，对应于第二信号垫928的第二测试垫938会形成于该上表面上，用于测试从第二信号垫928通过第二端922延伸至第二测试垫938的第二电路径是否开路。再者，对应于第三信号垫948的第三测试垫958会形成于该上表面上，用于测试从第三信号垫948通过第三端923延伸至第三测试垫958的第三电路径是否开路。
以晶体管为例，其通常包含栅极终端、源极终端、以及漏极终端，可于多层电路板的上表面上形成对应于该栅极、源极、或漏极其中的一个的至少一个测试垫，用于测试从该上表面上所形成的信号垫通过该对应的其中一个终端延伸至该测试垫的电路径。
上文已经针对解释与说明的目的提供本发明的较佳具体实施例的前述披露内容。其并未竭尽说明本发明或将本发明限于所披露的刻板形式中。所属技术领域的技术人员依照以上的披露内容将会非常清楚本文所说明的具体实施例的许多变化及修改。本发明的范畴仅由本文所附的权利要求及其等效范围来定义。
另外，说明本发明的代表性具体实施例时，虽然本说明书将本发明的方法及/或程序表示为一个特定的步骤顺序；不过，由于该方法或程序的范围并不依赖本文所提出的特定的步骤顺序，所以该方法或程序不应仅限于所述的特定的步骤顺序。所属技术领域的技术人员便会发现，也可采用其它步骤顺序。所以，不应将本说明书所提出的的特定的步骤顺序视为对权利要求的限制。此外，也不应将针对本发明的该方法及/或程序的权利要求限制在仅能以书面的顺序来实行该方法及/或程序的步骤，所属技术领域的技术人员很容易便可明白，上述顺序也可加以改变，并且仍涵盖于本发明的精神与范畴之内。

Claims (39)

1.一种多层电路板，其特征是包括：
含有多个终端的内置元件；
至少一个信号垫，其形成于该多层电路板的上表面上用于传送信号，该至少一个信号垫中每一个均对应到上述多个终端其中的一个；以及
至少一个测试垫，其形成于该多层电路板的上表面上，该至少一个测试垫中每一个均对应到该至少一个信号垫中的一个用于测试从该其中一个信号垫通过该其中一个终端延伸至该至少一个测试垫中每一个的电路径。
2.根据权利要求1所述的多层电路板，其特征是该内置元件包含以下其中的一个：电容器、电感器、电阻器、多端被动元件、或是晶体管。
3.根据权利要求2所述的多层电路板，其特征是该电容器包含第一电极与第二电极，用以分别充当上述多个终端中的第一终端与第二终端。
4.根据权利要求3所述的多层电路板，其特征是该至少一个信号垫的第一信号垫会被电连接至该电容器的第一电极，而该至少一个测试垫的第一测试垫会被电连接至该第一电极，用以测试从该第一信号垫通过该第一电极延伸至该第一测试垫的第一电路径是否开路。
5.根据权利要求4所述的多层电路板，其特征是该至少一个信号垫的第二信号垫会被电连接至该电容器的第二电极，而该至少一个测试垫的第二测试垫会被电连接至该第二电极，用以测试从该第二信号垫通过该第二电极延伸至该第二测试垫的第二电路径是否开路。
6.根据权利要求2所述的多层电路板，其特征是该电感器包含第一末端与第二末端，用以分别充当上述多个终端中的第一终端与第二终端。
7.根据权利要求6所述的多层电路板，其特征是该至少一个信号垫的第一信号垫会被电连接至该电感器的第一末端，而该至少一个测试垫的第一测试垫会被电连接至该第一末端，用以测试从该第一信号垫通过该第一末端延伸至该第一测试垫的第一电路径是否开路。
8.根据权利要求6所述的多层电路板，其特征是该至少一个信号垫的第二信号垫会被电连接至该电感器的第二末端，而该至少一个测试垫的第二测试垫会被电连接至该第二末端，用以测试从该第二信号垫通过该第二末端延伸至该第二测试垫的第二电路径是否开路。
9.根据权利要求2所述的多层电路板，其特征是该晶体管包含栅极电极、源极电极、以及漏极电极，用以分别充当上述多个终端中的第一终端、第二终端、以及第三终端。
10.根据权利要求9所述的多层电路板，其特征是该至少一个信号垫的第一信号垫会被电连接至该晶体管的栅极电极，而该至少一个测试垫的第一测试垫会被电连接至该栅极电极，用以测试从该第一信号垫通过该栅极电极延伸至该第一测试垫的第一电路径是否开路。
11.根据权利要求10所述的多层电路板，其特征是该至少一个信号垫的第二信号垫会被电连接至该晶体管的源极电极，而该至少一个测试垫的第二测试垫会被电连接至该源极电极，用以测试从该第二信号垫通过该源极电极延伸至该第二测试垫的第二电路径是否开路。
12.根据权利要求11所述的多层电路板，其特征是该至少一个信号垫的第三信号垫会被电连接至该晶体管的漏极电极，而该至少一个测试垫的第三测试垫会被电连接至该漏极电极，用以测试从该第三信号垫通过该漏极电极延伸至该第三测试垫的第三电路径是否开路。
13.一种多层电路板，其特征是包括：
内置电容器，其含有第一电极与第二电极；
信号垫，其形成于该多层电路板的上表面上用于和该第一电极或第二电极其中的一个进行电连接来传送信号；以及
测试垫，其形成于该多层电路板的上表面上用于和该第一电极或第二电极其中的一个进行电连接用于测试从该信号垫通过该第一电极或第二电极其中的一个延伸至该测试垫的电路径。
14.根据权利要求13所述的多层电路板，其特征是其进一步包括：一个不同的信号垫，其形成于该多层电路板的上表面上用于和该第一电极或第二电极中另一者进行电连接来传送信号；以及一个不同的测试垫，其形成于该多层电路板的上表面上用于和该第一电极或第二电极中另一个进行电连接用于测试从该不同的信号垫通过该第一电极或第二电极中另一个延伸至该不同的测试垫的电路径。
15.根据权利要求13所述的多层电路板，其特征是该第一电极包含多层导电层，其形成于该多层电路板的不同层之中。
16.根据权利要求13所述的多层电路板，其特征是该第二电极包含多层导电层，其形成于该多层电路板的不同层之中。
17.根据权利要求13的多层电路板，其特征是该信号垫与测试垫彼此会被隔开，其中心至中心距离范围介于该信号垫或测试垫的直径的一倍至一倍半之间。
18.一种多层电路板，其特征是包括：
内置电感器，其含有第一末端与第二末端；
信号垫，其形成于该多层电路板的上表面上用于和该第一末端或第二末端中的一个进行电连接来传送信号；以及
测试垫，其形成于该多层电路板的上表面上用于和该第一末端或第二末端中的一个进行电连接用于测试从该信号垫通过该第一末端或第二末端中的一个延伸至该测试垫的电路径。
19.根据权利要求18所述的多层电路板，其特征是进一步包括：一个不同的信号垫，其形成于该多层电路板的上表面上用于和该第一末端或第二末端中另一个进行电连接来传送信号；以及一个不同的测试垫，其形成于该多层电路板的上表面上用于和该第一末端或第二末端中另一个进行电连接用于测试从该不同的信号垫通过该第一末端或第二末端中另一个延伸至该不同的测试垫的电路径。
20.根据权利要求18所述的多层电路板，其特征是该内置电感器包含形成于该多层电路板的不同层之中的多条导电线路，它们从该第一末端延伸至该第二末端。
21.根据权利要求18所述的多层电路板，其特征是该内置电感器包含一个形成于该多层电路板的某一层之中的卷绕导电线路，其从该第一末端延伸至该第二末端。
22.根据权利要求18所述的多层电路板，其特征是该信号垫与测试垫彼此会被隔开，其中心至中心距离范围介于该信号垫或测试垫的直径的一倍至一倍半之间。
23.一种测试多层电路板中含有多个终端的内置元件的方法，其特征是包括：
于该多层电路板的上表面上提供至少一个信号垫用于传送信号；
将该至少一个信号垫中每一个电连接至上述多个终端其中的一个；
于该多层电路板的上表面上提供至少一个测试垫；
将该至少一个测试垫中每一个电连接至上述多个终端其中的一个；以及
检测被电连接至上述多个终端中同一终端处的该至少一个信号垫中的一个与该至少一个测试垫中的一个，用以判断从该其中一个信号垫通过该同一终端延伸至该其中一个测试垫的电路径的连接状态。
24.根据权利要求23所述的方法，其特征是进一步包括：
将该至少一个信号垫中的第一信号垫电连接至上述多个终端中的第一终端；
将该至少一个测试垫中的第一测试垫电连接至该第一终端；以及
检测该第一信号垫与该第一测试垫，用以判断从该第一信号垫通过该第一终端延伸至该第一测试垫的电路径是否开路。
25.根据权利要求23所述的方法，其特征是该内置元件包含以下中的一个：电容器、电感器、电阻器、多端被动元件、或是晶体管。
26.一种测试多层电路板中含有第一电极与第二电极的内置电容器的方法，其特征是包括：
于该多层电路板的上表面上提供信号垫用于传送信号；
将该信号垫电连接至该内置电容器的第一电极或第二电极中的一个；
于该多层电路板的上表面上提供测试垫；
将该测试垫电连接至该内置电容器的第一电极或第二电极中的一个；以及
检测该信号垫与该测试垫，用以判断在从该信号垫通过该第一电极或第二电极中的一个延伸至该测试垫的电路径中是否有开路。
27.根据权利要求26所述的方法，其特征是进一步包括：
于该多层电路板的上表面上提供一个不同的信号垫用于传送信号；
将该不同的信号垫电连接至该第一电极或第二电极中另一个；
于该多层电路板的上表面上提供一个不同的测试垫；以及
将该不同的测试垫电连接至该第一电极或第二电极中另一个。
28.根据权利要求27所述的方法，其特征是进一步包括：
检测该不同的信号垫与该不同的测试垫，用以判断在从该不同的信号垫通过该第一电极或第二电极中另一个延伸至该不同的测试垫的电路径中是否有开路。
29.根据权利要求27所述的方法，其特征是进一步包括：
检测该信号垫与该不同的测试垫，用以判断在该信号垫与该不同的测试垫的间是否有短路。
30.根据权利要求27所述的方法，其特征是进一步包括：
检测该不同的信号垫与该测试垫，用以判断在该不同的信号垫与该测试垫之间是否有短路。
31.根据权利要求27所述的方法，其特征是进一步包括：
检测该信号垫与该不同的信号垫，用以判断在该信号垫与该不同的信号垫之间是否有短路。
32.根据权利要求27所述的方法，其特征是进一步包括：
检测该测试垫与该不同的测试垫，用以判断在该测试垫与该不同的测试垫的间是否有短路。
33.一种测试多层电路板中含有第一末端与第二末端的内置电感器的方法，其特征是包括：
于该多层电路板的上表面上提供信号垫用于传送信号；
将该信号垫电连接至该内置电容器的第一末端或第二末端中的一个；
于该多层电路板的上表面上提供测试垫；
将该测试垫电连接至该内置电容器的第一末端或第二末端中的一个；以及
检测该信号垫与该测试垫，用以判断在从该信号垫通过该第一末端或第二末端中的一个延伸至该测试垫的电路径中是否有开路。
34.根据权利要求33所述的方法，其特征是进一步包括：
于该多层电路板的上表面上提供一个不同的信号垫用于传送信号；
将该不同的信号垫电连接至该第一末端或第二末端中另一个；
于该多层电路板的上表面上提供一个不同的测试垫；以及
将该不同的测试垫电连接至该第一末端或第二末端中另一个。
35.根据权利要求34所述的方法，其特征是进一步包括：
检测该不同的信号垫与该不同的测试垫，用以判断在从该不同的信号垫通过该第一末端或第二末端中另一个延伸至该不同的测试垫的电路径中是否有开路。
36.根据权利要求34所述的方法，其特征是进一步包括：
检测该信号垫与该不同的信号垫，用以判断在从该信号垫通过该第一末端与第二末端延伸至该不同的信号垫的电路径中是否有开路。
37.根据权利要求34所述的方法，其特征是进一步包括：
检测该测试垫与该不同的测试垫，用以判断在从该测试垫通过该第一末端与第二末端延伸至该不同的测试垫的电路径中是否有开路。
38.根据权利要求34所述的方法，其特征是进一步包括：
检测该信号垫与该不同的测试垫，用以判断在从该信号垫通过该第一末端与第二末端延伸至该不同的测试垫的电路径中是否有开路。
39.根据权利要求34所述的方法，其特征是进一步包括：
检测该不同的信号垫与该测试垫，用以判断在从该不同的信号垫通过该第一末端与第二末端延伸至该测试垫的电路径中是否有开路。
CNB2005101232030A 2005-05-18 2005-11-15 测试电路板的内置元件的装置及方法 Expired - Fee Related CN100504411C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/131,741 US7345366B2 (en) 2005-05-18 2005-05-18 Apparatus and method for testing component built in circuit board
US11/131,741 2005-05-18

Publications (2)

Publication Number Publication Date
CN1866041A true CN1866041A (zh) 2006-11-22
CN100504411C CN100504411C (zh) 2009-06-24

Family

ID=37425115

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005101232030A Expired - Fee Related CN100504411C (zh) 2005-05-18 2005-11-15 测试电路板的内置元件的装置及方法

Country Status (5)

Country Link
US (2) US7345366B2 (zh)
JP (1) JP4087413B2 (zh)
KR (1) KR100769537B1 (zh)
CN (1) CN100504411C (zh)
TW (1) TWI278648B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102288335A (zh) * 2010-06-18 2011-12-21 财团法人工业技术研究院 测量装置
CN103050485A (zh) * 2012-12-21 2013-04-17 苏州日月新半导体有限公司 封装基板构造
CN103325742A (zh) * 2012-03-23 2013-09-25 南茂科技股份有限公司 半导体封装基板以及半导体封装结构
TWI415531B (zh) * 2011-01-25 2013-11-11 Zhen Ding Technology Co Ltd 電路板製作方法
CN106163091A (zh) * 2016-08-17 2016-11-23 深圳崇达多层线路板有限公司 印刷电路板埋嵌入电容结构

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7352602B2 (en) 2005-12-30 2008-04-01 Micron Technology, Inc. Configurable inputs and outputs for memory stacking system and method
JP4697037B2 (ja) * 2006-05-09 2011-06-08 株式会社デンソー 部品内蔵基板及びその配線不良検査方法
JP2007317743A (ja) * 2006-05-23 2007-12-06 Fujifilm Corp 半導体装置
US7645158B2 (en) * 2006-12-29 2010-01-12 Honeywell International Inc. Terminal block and test pad for an HVAC controller
US7782074B2 (en) * 2007-09-18 2010-08-24 Infineon Technologies Ag System that detects damage in adjacent dice
KR100897815B1 (ko) * 2007-11-08 2009-05-18 주식회사 동부하이텍 반도체 장치의 패드 구조
CN101494216B (zh) * 2008-01-25 2011-02-02 中芯国际集成电路制造(上海)有限公司 用于对集成电路内层电介质进行可靠性分析的测试用结构
TWI397933B (zh) * 2008-02-22 2013-06-01 Ind Tech Res Inst 電容器模組
TWI393155B (zh) * 2008-02-29 2013-04-11 Ind Tech Res Inst 電容器裝置與電路
KR101077434B1 (ko) * 2009-08-12 2011-10-26 삼성전기주식회사 기판의 테스트방법
KR101039775B1 (ko) 2009-09-01 2011-06-09 대덕전자 주식회사 인쇄회로기판의 비아홀 평가 방법 및 테스트 기판 제조방법
US8907694B2 (en) * 2009-12-17 2014-12-09 Xcerra Corporation Wiring board for testing loaded printed circuit board
KR101112621B1 (ko) 2010-03-05 2012-02-16 삼성전기주식회사 수동소자가 내장된 인쇄회로기판의 이상 유무 판단 방법
KR101085752B1 (ko) * 2010-05-10 2011-11-21 삼성전기주식회사 회로 기판 및 상기 회로 기판에 장착된 성분의 테스트 방법
KR101633373B1 (ko) * 2012-01-09 2016-06-24 삼성전자 주식회사 Ｃｏｆ 패키지 및 이를 포함하는 반도체 장치
US8953336B2 (en) * 2012-03-06 2015-02-10 Taiwan Semiconductor Manufacturing Co., Ltd. Surface metal wiring structure for an IC substrate
JP2013077842A (ja) * 2013-01-17 2013-04-25 Dainippon Printing Co Ltd 配線板、配線板の検査方法
KR102179541B1 (ko) 2013-12-30 2020-11-18 삼성디스플레이 주식회사 표시 장치의 전압 발생 제어 방법 및 이를 수행하는 표시 장치
JP7279538B2 (ja) * 2019-06-19 2023-05-23 富士フイルムビジネスイノベーション株式会社 発光装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3090453B2 (ja) * 1989-07-10 2000-09-18 株式会社日立製作所 厚膜薄膜積層基板およびそれを用いた電子回路装置
JPH09258247A (ja) * 1996-03-26 1997-10-03 Sharp Corp 液晶表示装置の製造方法および成膜装置
US6047469A (en) * 1997-11-12 2000-04-11 Luna Family Trust Method of connecting a unit under test in a wireless test fixture
US5939782A (en) 1998-03-03 1999-08-17 Sun Microsystems, Inc. Package construction for integrated circuit chip with bypass capacitor
US6255602B1 (en) * 1999-03-15 2001-07-03 Wentworth Laboratories, Inc. Multiple layer electrical interface
US6400576B1 (en) * 1999-04-05 2002-06-04 Sun Microsystems, Inc. Sub-package bypass capacitor mounting for an array packaged integrated circuit
US6710433B2 (en) * 2000-11-15 2004-03-23 Skyworks Solutions, Inc. Leadless chip carrier with embedded inductor
US6577490B2 (en) * 2000-12-12 2003-06-10 Ngk Spark Plug Co., Ltd. Wiring board
TW578910U (en) * 2003-05-21 2004-03-01 Mjc Probe Inc Integrated circuit probe card
US6771077B2 (en) * 2002-04-19 2004-08-03 Hitachi, Ltd. Method of testing electronic devices indicating short-circuit
US6967348B2 (en) * 2002-06-20 2005-11-22 Micron Technology, Inc. Signal sharing circuit with microelectric die isolation features
KR20040024352A (ko) * 2002-09-14 2004-03-20 (주)킵스 인쇄회로기판의 테스트장치
US7131047B2 (en) * 2003-04-07 2006-10-31 Sun Microsystems, Inc. Test system including a test circuit board including resistive devices

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102288335A (zh) * 2010-06-18 2011-12-21 财团法人工业技术研究院 测量装置
CN102288335B (zh) * 2010-06-18 2014-04-23 财团法人工业技术研究院 测量装置
TWI415531B (zh) * 2011-01-25 2013-11-11 Zhen Ding Technology Co Ltd 電路板製作方法
CN103325742A (zh) * 2012-03-23 2013-09-25 南茂科技股份有限公司 半导体封装基板以及半导体封装结构
CN103325742B (zh) * 2012-03-23 2016-08-03 南茂科技股份有限公司 半导体封装基板以及半导体封装结构
CN103050485A (zh) * 2012-12-21 2013-04-17 苏州日月新半导体有限公司 封装基板构造
CN106163091A (zh) * 2016-08-17 2016-11-23 深圳崇达多层线路板有限公司 印刷电路板埋嵌入电容结构

Also Published As

Publication number Publication date
JP2006324633A (ja) 2006-11-30
TW200641377A (en) 2006-12-01
US20060261482A1 (en) 2006-11-23
US20070152339A1 (en) 2007-07-05
KR20060119727A (ko) 2006-11-24
TWI278648B (en) 2007-04-11
US7714590B2 (en) 2010-05-11
US7345366B2 (en) 2008-03-18
JP4087413B2 (ja) 2008-05-21
KR100769537B1 (ko) 2007-10-23
CN100504411C (zh) 2009-06-24

Similar Documents

Publication Publication Date Title
CN1866041A (zh) 测试电路板的内置元件的装置及方法
CN1311486C (zh) 多层穿心电容器
CN1290187C (zh) 用于多电源的标准单元及其相关技术
CN1870857A (zh) 被屏蔽的电子电路单元及其制造方法
CN1667426A (zh) 印刷电路板的电气检测方法及设备，及计算机可读媒体
CN100344976C (zh) 被测量组件搭载板、探针卡以及组件接口部
CN1290170C (zh) 探针板和半导体芯片的测试方法、电容器及其制造方法
CN1805087A (zh) 叠层电容器和叠层电容器的等效串联电阻调整方法
CN1890854A (zh) 内屏蔽式能量调节装置
CN1144278C (zh) 压点焊接的判定装置与方法及半导体部件制造装置与方法
CN1774718A (zh) 元件布局检查系统和印刷布线板设计系统
CN1650176A (zh) 测量电阻用的连接件、电路板的电阻测量设备和测量方法
CN1925717A (zh) 电路板和包括电路板的电子设备和制造电路板的方法
CN1487583A (zh) 半导体封装及其制造方法以及半导体器件
CN1239354A (zh) 具有通带外改进抑制的表面声波滤波器
CN1481189A (zh) 高频器件
CN1670953A (zh) 半导体装置
CN1870259A (zh) 多层布线基片
CN1641873A (zh) 多芯片封装、其中使用的半导体器件及其制造方法
CN1624829A (zh) 电容器及其制造方法
CN1933680A (zh) 电容传声器及其封装方法
CN101047148A (zh) 对应于环回测试的半导体器件的制造方法及半导体器件
CN1906462A (zh) 角速度测量设备
CN1637971A (zh) 电容器及其制造方法
CN1917720A (zh) 硅基电容传声器及其封装方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20151105

Address after: Delaware

Patentee after: III Holdings 3 LLC

Address before: Taiwan County, Hsinchu, China Town, the eastern part of Zhongxing Road, No. 4, No. 195

Patentee before: Industrial Technology Research Institute

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090624