CN102288335B - 测量装置 - Google Patents

Abstract

本发明公开一种测量装置，其包括一第一芯片、一第一线路层、一第一加热元件、一第一应力感测器以及一第二线路层。第一芯片具有一第一导通孔及相对的一第一表面与一第二表面。第一线路层配置于第一表面。第一加热元件配置于第一表面并电连接第一线路层。第一应力感测器配置于第一表面并电连接第一线路层。第二线路层配置于第二表面。

Description

测量装置

技术领域

本发明涉及一种装置，且特别是涉及一种测量装置。

背景技术

随着电子系统产品逐渐缩小化，从传统电路板上布满了的各种元件，逐渐变成缩装在单一封装结构内，进而走进异质整合单一芯片中。而在这个整合过程中，具备系统多功能、异质的单一芯片结构，需要因应不同材料而需要不同的制作工艺。然而，这个情况下必须花费极大的时间及投资，面对目前产品周期短、低成本生产的市场型态，发展系统整合异质芯片似乎缓不济急。因此，将具有不同功能芯片整合在一封装结构内，便成为值得发展的方向。

目前针对将不同芯片整合在同一封装结构的技术，包括有系统芯片(System on Chip，SoC)和系统封装(System in Package，SiP)等技术。在这些技术中，通常是将多颗芯片封装成一个封装元件。其中，芯片可均布在基板上，或是采用芯片直接堆叠的方式。另外，还有一种解决方案，就是把不同的芯片完全以凸块堆叠的方式，堆叠成一整组芯片(通常会搭配晶片薄化)。

在凸块堆叠的结构中，由于是多层芯片通过凸块接合堆叠在一起，因此就增加了结构的复杂度。而为了观测每一芯片以凸块堆叠之后，例如因各种不同芯片的热膨胀系数差异对各个芯片及凸块所造成的热应力/应变状态，或外力或重力所引出的机械应力/应变，必须发展出一些新的测量方法，以能够有效地、即时地得知芯片内部的应力/应变状态，并利用这些即时资讯加快设计或制作工艺改善的时程以提升竞争力。

发明内容

本发明的目的在于提供一种测量装置，可以测量芯片在各种温度下所承受的应力。

为达上述目的，本发明的测量装置包括一第一芯片、一第一线路层、一第一加热元件、一第一应力感测器以及一第二线路层。第一芯片具有一第一导通孔及相对的一第一表面与一第二表面。第一线路层配置于第一表面。第一加热元件配置于第一表面并电连接第一线路层。第一应力感测器配置于第一表面并电连接第一线路层。第二线路层配置于第二表面。

基于上述，本发明的测量装置可利用加热单元来模拟各种工作温度，以测量芯片在各种工作温度时的热阻。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附附图作详细说明如下。

附图说明

图1A为本发明的一较佳实施例的一种测量系统的系统方块图；

图1B为导电材料受外力而伸展的状态；

图1C为压阻测量元件与座标轴所夹的角度；

图2A为本发明另一实施例的一种测量装置的局部封装结构图；

图2B为图2A的测量装置的三维视图；

图3A为芯片在三维方向中承受应力/应变的示意图；

图3B是等效的几何图形；

图4为本发明另一实施例的一种测量装置的局部封装结构图；

图5为本发明另一实施例的一种测量装置的局部封装结构图；

图6为本发明另一实施例的一种测量装置的局部封装结构图。

主要元件符号说明

100：测量系统

102：集成电路装置

104：分析模块

S1+、S1-：感测信号

1000、1002、1004、1006：测量装置

1100、1400：芯片

1110、1340、1402：导通孔

1120、1130、1404、1406：表面

1200、1230、1320、1360、1410、1420：线路层

1210、1250、1430、1440：加热元件

1220、1260、1450、1460：应力感测器

1240、1350、1480：传导元件

1310：焊垫

1330、1470：凸块

具体实施方式

图1A绘示为依照本发明的一较佳实施例的一种测量系统的系统方块图。请参照图1A，本实施例所提供的测量系统100，可以测量一具有堆叠结构的集成电路装置102。其中，集成电路装置102内至少配置有一感测器(以下会有详细的说明)，可以测量集成电路102内部芯片的电阻值，并且可以产生一组感测信号S1+和S1-。感测信号S1+和S1-可以经由集成电路装置102的输出端传送到一分析模块104。由此，分析模块104就可以依据感测信号S1+和S1-来侦测集成电路装置102的内部应力/应变变化。

分析模块104可以是一硬件测量设备，也可以是一分析软件，更或者是一单芯片，本发明并不限定。分析模块104可以利用以下的原则，来分析集成电路装置102内部应力/应变的变化。

本揭露提供一种含导通孔的三维堆叠芯片架构的热阻及应力应变的测量装置，除了能够直接测量各层芯片的应变值外，也可以间接得知各层芯片的应力分布情形。一般来说，应变规测量的基本原理是利用导体或半导体材料的长度变化，使其本身的电阻也产生些微的变化。如图1B所示，导电材料50原长度为L，受外力作用增加了些微的长度ΔL，而电阻也从原来的R增加了ΔR。如果找出ΔL与ΔR的关系，便能得到应变值，因为长度变量除以原长度(ΔL/L)即为应变。一般来说，导体的电阻除了本身的特性外，与其长度成正比，截面积成反比，所以长度变化及伴随产生的截面积变化使得电阻产生变化，也称之为压阻效应。半导体材料在受应力作用而产生应变时，电阻也会随之变化。所以，通过对于半导体材料的电阻进行精密测量，可以获得电阻变化量与应变量的关系，而达到测量应变的目的。利用压阻测量元件测量压阻变化的相关理论公式如下：

$\frac{\mathrm{\ΔR}}{R}=\underset{i=1}{\overset{3}{\mathrm{\Σ}}}\underset{j=1}{\overset{3}{\mathrm{\Σ}}}{A}_{\mathrm{ij}}^{\′}{\mathrm{\σ}}_{\mathrm{ij}}^{\′}+[{\mathrm{\α}}_{1}T+{\mathrm{\α}}_2{T}^2+......]---\left(1\right)$

其中，R是集成电路装置102内部芯片的电阻值，而ΔR则是电阻值的改变量。另外，A′_ij为一转换矩阵，A′_ij＝A′_ij(π_kl，φ，[a_kl])，α₁，α₂为材料的热膨胀系数，π_kl为材料的压阻常数，[a_kl]为一个座标轴转换矩阵，而φ为压阻测量元件与座标轴所夹的角度，如图1C所示。σ′_ij为应力值，其也可以利用矩阵的形式来表示。此外，T是温度。

由以上第(1)式可知，分析模块104只要得到图1A的集成电路装置102内部芯片的电阻值和变化量，就可以计算出集成电路装置102所承受的应力/应变。

对一个由等向性均质压阻材料(如金属等)所制作的压阻测量装置而言，若压阻测量装置与座标轴平行时(φ＝0°)，公式(1)即可简化成

$\frac{\mathrm{\ΔR}}{R}=\mathrm{\π\σ}+\mathrm{\α\ΔT}---\left(2\right)$

由以上第(2)式可知，若材料的压阻常数为1000×10^-12(1/Pa)，热膨胀系数为1000×10^-6(1/℃)，在定温的状态下(ΔT＝0)，若压阻变化量为0.1％，即可反算出承受应力值约为10⁶Pa(即为1MPa)。

另外，本测量装置可使用加热器来模拟芯片的温度，其基本原理是利用材料的温度变化，使其本身的电阻也产生些微的变化，在实际测量应力应变前先获得该测量装置的电阻温度系数(Temperature coefficient of resistance，TCR)曲线，以获得该测量装置的正确热阻。

导体的温度依赖性可近似地被描述如下。

ρ(T)＝ρ₀[1+α₀(T-T₀)]

其中

${\mathrm{\α}}_0=\frac{1}{{\mathrm{\ρ}}_0}{\left[\frac{\mathrm{\δ\ρ}}{\mathrm{\δT}}\right]}_{T=T_0}$

ρ₀只对应于特定的电阻温度系数在特定的参考值(一般为T＝0℃)

一个正温度系数的材料表示其电阻增加时温度升高。具有有用的工程应用的材料通常都随温度快速增加，即具有较高的系数。系数越高，就越增加在固定温度升高量下的电阻增加。

以下则提供数个实施例，来说明本发明所提供的测量装置的内部结构。

图2A绘示为依照本发明另一实施例的一种测量装置的局部封装结构图。请参照图2A，本实施例的测量装置1000包括一芯片1100、一线路层1200、一加热元件1210、一应力感测器1220以及一线路层1230。芯片1100具有多个导通孔1110及相对的一表面1120与一表面1130，但导通孔1110的数量也可以是一个。线路层1200配置于表面1120。加热元件1210配置于表面1120并电连接线路层1200。应力感测器1220配置于表面1120并电连接线路层1200。线路层1230配置于表面1130。

由于加热元件1210的存在，本测量装置1000可以测量芯片1100在各种温度时的电阻温度系数曲线。基本原理是利用导体或半导体材料的温度变化，使其本身的电阻也产生些微的变化，在实际测量前先校正出该导体的电阻温度系数，以利测量时量得芯片的温度并换算成芯片的热阻。

在此，线路层1200是配置于表面1120上的所有线路的总称，线路层1200可包括多组各自独立的线路。加热元件1210是经由线路层1200获得操作时所需的电源，应力感测器1220则经由线路层1200将感测信号输出。线路层1230是配置于表面1130上的所有线路的总称，线路层1230可包括多组各自独立的线路。加热元件1210例如是由线路所构成，并通过其自身的电阻而产生发热的效果。应力感测器1220可以是市面上常见的应变规(strain gauge)或其他形式的应力感测器，市面上常见的应变规也是由特殊布局图案的线路构成，以获得各方向的应力资讯。

本实施例的测量装置1000可还包括多个传导元件1240，配置在导通孔1110内。传导元件1240的数量是对应导通孔1110的数量而决定。传导元件1240可以仅电连接线路层1200，也可以仅电连接线路层1230，也可以同时电连接线路层1200与1230。当芯片1100的上下两侧都有其他元件时，传导元件1240也可以只用来连接芯片1100的上下两侧的其他元件而不连接线路层1200与1230。本实施例的测量装置1000可还包括一加热元件1250，配置于表面1130并电连接线路层1230，加热元件1250的作用与加热元件1210相似。本实施例的测量装置1000可还包括一应力感测器1260，配置于表面1130并电连接线路层1230，应力感测器1260的作用与应力感测器1220相似。

芯片1100上就配置有感测器1220和1260，其可以安装在芯片1100的上表面1120，并且产生对应的感测信号，例如图1A中的感测信号S1。在本实施例中，感测器1220和1260可以利用导体与半导体材料，或是利用晶片厚膜与半导体等制作工艺技术所完成，其材料例如为铜、铝、多晶硅等电阻值较大的材料。在本发明中，既然感测器可经由传导元件与凸块传递感测信号，在本发明的一些实施例中，感测器可放在芯片的任意位置。

由于本实施例可以在芯片1100的上、下表面1120与1130相对的位置分别配置感测器1220和1260。因此，本实施例不但可以感测芯片1100在上表面1120或下表面1130的平面上所承受的应力/应变，更可以分析芯片1100在三维方向中所产生的应力/应变。

图2B绘示为图2A的测量装置的三维视图，但图2A并不是图2B的单一剖面的视图。配置在芯片1100的表面1120上的各种元件可从图2B获知，例如加热元件的线路、虚线区域内的多个压力感测器1220与线路层1200。线路层1200可经由导通孔1110连接到芯片1100的内部元件以及芯片1100的其他表面上的元件。

图3A绘示芯片在三维方向中承受应力/应变的示意图。从图3A可以清楚地看出，在芯片1100的上表面1120承受了应力，因此在X-Y平面上产生应变，而其位移量假设为u1。另外，芯片1100的下表面1130同样因为应力而在X-Y平面上产生应变，其位移量则可以是u2。在芯片1100的上表面1120和下表面1130产生应变的同时，也会使芯片1100在Z方向产生应变。从图3A与3B中可以清楚的看出，芯片1100在Z方向上的长度从z1变成z2。

而若是要求得z2的长度，则吾人可以采用毕氏定理，来求取，其数学式可以表示如下：

$z2=\sqrt{{z1}^2+{(u1-u2)}^2}$

等效的几何图形可以参照图3B。由此可知，本实施例只需要计算出芯片1100的上表面1120和下表面1130承受应力/应变的情形，就可以同时分析出芯片1100在三维方向中承受应力/应变的情形。

传导元件1240的材料可以是压电材料。传导元件1240的材料也可以是多晶硅材料或掺杂磷光体的硅。利用应力感测器1220可测得芯片1100在二维方向上所承受的应力/应变，应力感测器1220与1260的搭配还可测得芯片1100在三维方向上所承受的应力/应变。而且，通过测量本实施例的传导元件1240的电阻值变化，也可测得芯片1100在厚度方向上所承受的应力/应变。传导元件1240是直接通过芯片1100内部，因此可以精确地测得芯片1100在厚度方向上所承受的应力/应变。而且，在使用传导元件1240测量应力/应变时，即使没有配置应力感测器1220，也可测得芯片1100在三维方向上所承受的应力/应变。

图4绘示为依照本发明另一实施例的一种测量装置的局部封装结构图。请参照图4，本实施例的测量装置1002与图2A的测量装置1000相似，在此仅介绍差异处。本实施例的测量装置1002还包括一基板1300、多个焊垫1310与一线路层1320。芯片1100通过多个凸块1330而配置在基板1300上。焊垫1310与线路层1320配置在基板1300上，且线路层1230经由凸块1330与线路层1320而电连接焊垫1310。应力感测器1220所测得的信号可依序经由线路层1200、传导元件1240、凸块1330与线路层1320而传递至焊垫1310。如图1A所示的分析模块104就可经由焊垫1310获得应力感测器1220所测得的信号，并加以分析而得到芯片1100所承受的应力/应变。相似地，应力感测器1260所测得的信号可依序经由线路层1230、凸块1330与线路层1320而传递至焊垫1310。另外，基板1300也可具有导通孔1340，导通孔1340内配置传导元件1350。基板1300的另一表面上可配置线路层1360。线路层1360电连接传导元件1350以及位于基板1300的同一表面上的焊垫1310。

图5绘示为依照本发明另一实施例的一种测量装置的局部封装结构图。请参照图5，本实施例的测量装置1004与图2A的测量装置1000相似，在此仅介绍差异处。本实施例的测量装置1004还包括一芯片1400、线路层1410与1420、加热元件1430与1440、应力感测器1450与1460以及多个凸块1470。芯片1400，具有多个导通孔1402及相对的表面1404与1406。线路层1410配置于表面1404。加热元件1430与应力感测器1450配置于表面1404并电连接线路层1410。加热元件1440与应力感测器1460配置于表面1406并电连接线路层1420。芯片1400通过凸块1470而配置在芯片1100上，且线路层1410经由凸块1470而电连接线路层1200。线路层1420配置于表面1406。本实施例的测量装置1004可还包括多个传导元件1480，配置在导通孔1402内。传导元件1480电连接线路层1410及/或1420。传导元件1480与图2A的传导元件1240作用相似，在此省略其介绍。本实施例的测量装置1004是三维堆叠式的芯片结构，因此可模拟并测量相同结构的三维堆叠式的芯片结构在各种温度时所承受的应力/应变。

图6绘示为依照本发明另一实施例的一种测量装置的局部封装结构图。请参照图6，本实施例的测量装置1006大致为图4的测量装置1002与图5的测量装置1004的组合。亦即是，本实施例的测量装置1006主要是由芯片1400、芯片1100与基板1300所堆叠而成。

综上所述，在以上的几个实施例中，都是利用感测器来测量芯片形变时的电阻值，并且产生对应的感测信号。而此感测信号可以通过传导元件和凸块而被送至基板的输出端。由此，本发明就可以依据这些感测信号来分析计算芯片所受到的应力/应变。

另外，由于感测信号是通过传导元件和凸块来传输，因此本实施例不需要利用额外的打线方式来传送信号，这使得感测器摆放的位置可以更有弹性。进一步来说，由于本发明可以让感测器摆放的位置更有弹性，因此本发明可以测量到芯片在三维方向中所受的应力/应变。

此外，本发明的实施例的测量装置可利用加热单元来模拟各种工作温度，在实际测量前先校正出该导体的电阻温度系数，以利测量时量得芯片的温度并换算成芯片的热阻。

本发明的实施例的测量装置因具导通孔，故若需测量上层芯片的芯片温度及应变应力变化时只需通过导通孔结构直接将信号传递至基板上的焊垫，不须经由打线过程将上层芯片的信号传递至基板上。不仅仅可以得到任何一层芯片上下面的芯片温度及应力/应变变化，也可以直接得出各芯片内部的信号变化。本发明的实施例的导通孔还可用以测量芯片在厚度方向上所承受的应力/应变，并搭配应力感测器1220而测得芯片在三维方向上所承受的应力/应变。

虽然结合以上实施例揭露了本发明，然而其并非用以限定本发明，任何所属技术领域中熟悉此技术者，在不脱离本发明的精神和范围内，可作些许的更动与润饰，故本发明的保护范围应以附上的权利要求所界定的为准。

Claims (18)

1.一种测量装置，包括：

第一芯片，具有第一导通孔及相对的一第一表面与一第二表面；

第一线路层，配置于该第一表面；

第一加热元件，配置于该第一表面并电连接该第一线路层；

第一应力感测器，配置于该第一表面并电连接该第一线路层；

第二线路层，配置于该第二表面；以及

第二应力感测器，配置于该第二表面并电连接该第二线路层，当该第一表面受应力时，该第一芯片在该第一表面产生的位移量为u1，该第一芯片在该第二表面产生的位移量为u2，且该第一芯片在厚度方向的长度由z1变成z2，其中u1由该第一应力感测器测量，u2由该第二应力感测器测量，且z2=(z1²+(u1-u2)²)^1/2。

2.如权利要求1所述的测量装置，还包括传导元件，其配置在该第一导通孔内。

3.如权利要求2所述的测量装置，其中该传导元件电连接该第一线路层。

4.如权利要求2所述的测量装置，其中该传导元件电连接该第二线路层。

5.如权利要求2所述的测量装置，其中该传导元件电连接该第一线路层与该第二线路层。

6.如权利要求2所述的测量装置，其中该传导元件的材料为压电材料。

7.如权利要求2所述的测量装置，其中该传导元件的材料为多晶硅材料或掺杂磷光体的硅。

8.如权利要求1所述的测量装置，还包括第二加热元件，配置于该第二表面并电连接该第二线路层。

9.如权利要求1所述的测量装置，还包括基板、多个焊垫与第三线路层，其中该第一芯片通过多个凸块而配置在该基板上，该些焊垫与该第三线路层配置在该基板上，且该第二线路层经由该些凸块与该第三线路层而电连接该些焊垫。

10.如权利要求1所述的测量装置，还包括：

第二芯片，具有第二导通孔及相对的一第三表面与一第四表面；

第四线路层，配置于该第三表面；

第三加热元件，配置于该第三表面并电连接该第四线路层；

多个凸块，其中该第二芯片通过该些凸块而配置在该第一芯片上，且该第四线路层经由该些凸块而电连接该第一线路层；以及

第五线路层，配置于该第四表面，

第三应力感测器配置于该第三表面并电连接该第四线路层。

11.如权利要求10所述的测量装置，还包括传导元件，配置在该第二导通孔内。

12.如权利要求11所述的测量装置，其中该传导元件电连接该第五线路层。

13.如权利要求11所述的测量装置，其中该传导元件电连接该第四线路层。

14.如权利要求11所述的测量装置，其中该传导元件电连接该第五线路层与该第四线路层。

15.如权利要求11所述的测量装置，其中该传导元件的材料为压电材料。

16.如权利要求11所述的测量装置，其中该传导元件的材料为多晶硅材料或掺杂磷光体的硅。

17.如权利要求10所述的测量装置，还包括第四加热元件，配置于该第四表面并电连接该第五线路层。

18.如权利要求10所述的测量装置，还包括第四应力感测器，配置于该第四表面并电连接该第五线路层。

Images