JP6957367B2 - 半導体チップの検査装置、半導体チップの検査システム、インテリジェントパワーモジュール、半導体チップの検査方法及びプログラム - Google Patents

半導体チップの検査装置、半導体チップの検査システム、インテリジェントパワーモジュール、半導体チップの検査方法及びプログラム Download PDF

Info

Publication number
JP6957367B2
JP6957367B2 JP2018006678A JP2018006678A JP6957367B2 JP 6957367 B2 JP6957367 B2 JP 6957367B2 JP 2018006678 A JP2018006678 A JP 2018006678A JP 2018006678 A JP2018006678 A JP 2018006678A JP 6957367 B2 JP6957367 B2 JP 6957367B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
stress
semiconductor
electrical resistance
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018006678A
Other languages
English (en)
Other versions
JP2019124638A (ja
Inventor
光章 加藤
章弘 牛流
廣畑　賢治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2018006678A priority Critical patent/JP6957367B2/ja
Priority to US16/117,279 priority patent/US11079427B2/en
Publication of JP2019124638A publication Critical patent/JP2019124638A/ja
Application granted granted Critical
Publication of JP6957367B2 publication Critical patent/JP6957367B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
    • G01K7/00—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements
    • G01K7/16—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements using resistive elements
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B7/00—Measuring arrangements characterised by the use of electric or magnetic techniques
    • G01B7/16—Measuring arrangements characterised by the use of electric or magnetic techniques for measuring the deformation in a solid, e.g. by resistance strain gauge
    • G01B7/18—Measuring arrangements characterised by the use of electric or magnetic techniques for measuring the deformation in a solid, e.g. by resistance strain gauge using change in resistance
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
    • G01K7/00—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements
    • G01K7/01—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements using semiconducting elements having PN junctions
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01L—MEASURING FORCE, STRESS, TORQUE, WORK, MECHANICAL POWER, MECHANICAL EFFICIENCY, OR FLUID PRESSURE
    • G01L1/00—Measuring force or stress, in general
    • G01L1/20—Measuring force or stress, in general by measuring variations in ohmic resistance of solid materials or of electrically-conductive fluids; by making use of electrokinetic cells, i.e. liquid-containing cells wherein an electrical potential is produced or varied upon the application of stress
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01L—MEASURING FORCE, STRESS, TORQUE, WORK, MECHANICAL POWER, MECHANICAL EFFICIENCY, OR FLUID PRESSURE
    • G01L1/00—Measuring force or stress, in general
    • G01L1/20—Measuring force or stress, in general by measuring variations in ohmic resistance of solid materials or of electrically-conductive fluids; by making use of electrokinetic cells, i.e. liquid-containing cells wherein an electrical potential is produced or varied upon the application of stress
    • G01L1/22—Measuring force or stress, in general by measuring variations in ohmic resistance of solid materials or of electrically-conductive fluids; by making use of electrokinetic cells, i.e. liquid-containing cells wherein an electrical potential is produced or varied upon the application of stress using resistance strain gauges
    • G01L1/2287—Measuring force or stress, in general by measuring variations in ohmic resistance of solid materials or of electrically-conductive fluids; by making use of electrokinetic cells, i.e. liquid-containing cells wherein an electrical potential is produced or varied upon the application of stress using resistance strain gauges constructional details of the strain gauges
    • G01L1/2293—Measuring force or stress, in general by measuring variations in ohmic resistance of solid materials or of electrically-conductive fluids; by making use of electrokinetic cells, i.e. liquid-containing cells wherein an electrical potential is produced or varied upon the application of stress using resistance strain gauges constructional details of the strain gauges of the semi-conductor type
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2856—Internal circuit aspects, e.g. built-in test features; Test chips; Measuring material aspects, e.g. electro migration [EM]
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
    • G01R31/2874—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to temperature
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
    • G01R31/2881—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to environmental aspects other than temperature, e.g. humidity or vibrations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/20—Design optimisation, verification or simulation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/20—Design optimisation, verification or simulation
    • G06F30/23—Design optimisation, verification or simulation using finite element methods [FEM] or finite difference methods [FDM]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/36—Circuit design at the analogue level
    • G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B7/00—Measuring arrangements characterised by the use of electric or magnetic techniques
    • G01B7/16—Measuring arrangements characterised by the use of electric or magnetic techniques for measuring the deformation in a solid, e.g. by resistance strain gauge
    • G01B7/18—Measuring arrangements characterised by the use of electric or magnetic techniques for measuring the deformation in a solid, e.g. by resistance strain gauge using change in resistance
    • G01B7/20—Measuring arrangements characterised by the use of electric or magnetic techniques for measuring the deformation in a solid, e.g. by resistance strain gauge using change in resistance formed by printed-circuit technique
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
    • G01K2217/00—Temperature measurement using electric or magnetic components already present in the system to be measured
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/08—Thermal analysis or thermal optimisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Environmental & Geological Engineering (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

本発明の実施形態は、検査装置、検査システム、インテリジェントパワーモジュール、検査方法及びプログラムに関する。
近年、１又は複数の半導体デバイスを搭載した半導体モジュールは、幅広い分野の基幹部品として欠かすことができない存在となっている。例えばパワー半導体モジュールは、産業や医療機器のみならず、鉄道や自動車などにも用いられており、数年単位という長期間に渡る過酷な条件の下での使用に耐え得る程度の高い信頼性が求められている。
特許第４０１１３４５号公報 特許第４３２９４７７号公報 特開平１１−６４１２４号公報 特開平４−３０７３３１号公報 特開平１−２９０９４８号公報
以下の実施形態では、半導体モジュールの信頼性の向上を可能にする検査装置、検査システム、インテリジェントパワーモジュール、検査方法及びプログラムを提供することを目的とする。
実施形態に係る半導体チップの検査装置は、応力負荷方向に対して電気抵抗の変化率が異なる複数の半導体チップに接続され、各半導体チップに流れた電流から各半導体チップの電気抵抗値を検出する検出部と、電気抵抗値を温度、応力及びひずみのうちの少なくとも１つを示す特性値に変換するためのモデルデータを保持する第１記憶部と、前記検出部で検出された各半導体チップの電気抵抗値を前記第１記憶部に保持された前記モデルデータを用いて前記特性値に変換する変換部と、前記変換部で変換された前記特性値を前記複数の半導体チップごとの時系列データとして蓄積する第２記憶部とを備える。
図１は、第１の実施形態に係る検査装置（又は検査システム）の概略構成例を示すブロック図である。 図２は、第１の実施形態に係る半導体チップの一例を示す断面図である。 図３は、第１の実施形態に係る半導体チップに与える応力の方向を説明するための図である。 図４は、第１の実施形態に係る半導体チップの実装レイアウトの一例を示す図である。 図５は、第１の実施形態に係る半導体チップの実装レイアウトの他の一例を示す図である。 図６は、第１の実施形態に係る検査方法の一例を示すフローチャートである。 図７は、第１の実施形態で例示する故障予測処理を実行する解析部の概略例を示すブロック図である。 図８は、第２の実施形態に係る検査装置（又は検査システム）の概略構成例を示すブロック図である。 図９は、第３の実施形態に係る検査装置（又は検査システム）の概略構成例を示すブロック図である。 図１０は、第４の実施形態に係る検査装置（又は検査システム）の概略構成例を示すブロック図である。 図１１は、第５の実施形態に係る検査装置（又は検査システム）の概略構成例を示すブロック図である。 図１２は、第６の実施形態に係る検査装置（又は検査システム）の概略構成例を示すブロック図である。 図１３は、第７の実施形態に係る検査装置（又は検査システム）の概略構成例を示すブロック図である。 図１４は、第８の実施形態に係るインテリジェントパワーモジュールの概略構成例を示すブロック図である。
以下、添付図面を参照しながら、例示する実施形態にかかる検査装置、検査システム、インテリジェントパワーモジュール、検査方法及びプログラムを詳細に説明する。
上述したように、近年の半導体モジュールには高い信頼性が求められている。例えば鉄道や自動車などの分野においては、機器の故障が重大事故につながることも考えられるため、半導体モジュールの信頼性向上が特に要求されている。
半導体モジュールの信頼性向上には、電気・熱・応力の複合する領域において、実使用環境下までを含む統合的な解析システムを開発することが大事であるところ、このような解析システムへの入力データとしては、半導体モジュール内部の温度・応力・ひずみ等のデータが有用であると考えられる。
従来は、温度センサやひずみセンサ等の付加部品を半導体モジュール内部に配置することで、温度・応力・ひずみ等がモニタリングされていた。しかしながら、更なる小型化・高耐熱化・低コスト化を実現するためには、半導体モジュール内部にセンサ等の付加部品を極力設けることをせずに、温度や応力やひずみ等を特定できることが望ましい。そこで、例えば半導体モジュール自身に流れる電気信号を活用することで、半導体モジュール内部の温度や応力等を特定する方法が有効であると考えられる。また、更なる高精度化を実現するためには、センサ等の付加部品の情報と、半導体モジュール自身の情報とを共に活用することで、半導体モジュール内部の温度や応力等を特定する方法が有効であると考えられる。
ただし、半導体の電気特性の変化は、応力や温度だけでなく、応力の方向にも依存する。例えば、炭化シリコン（ＳｉＣ）単結晶の（０００１）面においては、＜１１−２０＞方向に圧縮又は引張応力を加えた場合、＜１−１００＞方向と比較して、＜１１−２０＞方向の電気抵抗がより大きく減少又は増加する場合がある。また、一般的に用いられるシリコン（Ｓｉ）、窒化ガリウム（ＧａＮ）、酸化ガリウム（Ｇａ２Ｏ３）等の半導体においても、チップに与えた応力の方向に応じて、電気抵抗の変化率が異なっている場合がある。
加えて、近年のパワー半導体モジュールにおいては、モジュール内部にメモリや演算回路等を搭載する、いわゆるインテリジェントパワーモジュールが開発されており、そのデータ記録機能や情報処理機能を利用した新たな付加価値のある製品の創出が求められている。
そこで、以下の実施形態では、半導体モジュール内部の温度や応力やひずみ等のデータを取得することで、半導体モジュールの信頼性を向上することを可能にする検査装置、検査システム、インテリジェントパワーモジュール、検査方法及びプログラムについて、幾つか例を挙げて説明する。
（第１の実施形態）
まず、第１の実施形態に係る検査装置、検査システム、検査方法及びプログラムについて、図面を参照して詳細に説明する。本実施形態では、半導体に外部から応力や温度を与えた際の電気抵抗の変化率（抵抗変化率）から半導体の温度や各方向の応力を求める。その際に、本実施形態では、半導体に生じた応力の方向（応力負荷方向ともいう）に対する抵抗変化率の依存性が考慮される。それにより、半導体内部の温度・応力・ひずみ等をより詳細且つ正確に特定することができ、その結果、半導体モジュールの信頼性を向上することを可能にする検査装置、検査システム、検査方法及びプログラムを実現することが可能となる。
図１は、本実施形態に係る検査装置（又は検査システム）の概略構成例を示すブロック図である。図１に示すように、検査装置１は、変換部１０と、記憶部２０と、検出部３０とを備える。
検出部３０は、例えば複数の半導体チップ５０それぞれに接続されており、各半導体チップ５０に作り込まれた半導体素子の動作時に流れる電流を入力し、入力された電流と半導体素子を動作させるために印加した電圧との関係（以下、電流電圧特性という）から、半導体素子のオン抵抗（以下、半導体チップ５０のオン抵抗という）の値をそれぞれ電気抵抗値として検出する。そして検出部３０は、半導体チップ５０ごとに検出した電気抵抗値を変換部１０へそれぞれ入力する。
記憶部２０は、例えばＤＲＡＭ（Dynamic Random Access Memory）（ＳＤＲＡＭ（Synchronous DRAM）を含む）やＳＲＡＭ（Static Random Access Memory）等によって構成された記憶領域である。ただし、これらに限定されず、フラッシュメモリやハードディスクドライブや磁気テープレコーダ等の種々の記憶装置を記憶部２０に用いることが可能である。
この記憶部２０は、電気抵抗値を半導体チップ５０の温度や応力やひずみ等の値（以下、特性値という）に変換するモデルデータを保持する。このモデルデータは、例えば、電気抵抗値を入力として特性値を出力する変換式であってもよいし、電気抵抗値と特性値との対応関係が予め登録された変換テーブルであってもよい。なお、変換式の例については、後述において触れる。
変換部１０は、記憶部２０に接続されており、検出部３０から入力された電気抵抗値を記憶部２０から読み出したモデルデータを用いて特性値に変換する。そして、変換部１０は、検出部３０から入力された電気抵抗値と、この電気抵抗値を変換することで得られた特性値とを記憶部２０に入力する。これに対し、記憶部２０は、入力された電気抵抗値及び特性値を、半導体チップ５０ごとに区別しつつ時系列に沿って蓄積する。これにより、記憶部２０には、各半導体チップ５０に関する電気抵抗値の時系列データと特性値の時系列データとが保持される。なお、電気抵抗値については、検出部３０から直接、記憶部２０に入力されてもよい。また、本実施形態では、モデルデータと特性値の時系列データと電気抵抗値の時系列データとが共通の記憶部２０に記憶されるが、このような構成に限定されず、それぞれ異なる記憶部に記憶されてもよい。
また、変換部１０は、記憶部２０に蓄積された電気抵抗値や特性値の時系列データを読み出して、外部へ出力する。外部に出力された時系列データは、電気・熱・応力等の複合する領域において、各半導体チップ５０の特性や状況を実使用環境下までを含めて統合的に解析する解析処理に利用され得る。このような解析処理には、例えば、各半導体チップ５０の故障時期等を予測する故障予測処理（寿命予測処理ともいう）など、半導体チップ５０の信頼性に関する種々の解析処理を適用することができる。ただし、電気抵抗値や特性値の時系列データは、このような解析処理に限定されることなく、種々の用途に用いられてよい。
ここで、図１に示す半導体チップ５０について説明する。本実施形態に係る各半導体チップ５０は、例えばＳｉＣ基板に対してユニポーラ型半導体素子やバイポーラ型半導体素子などの半導体素子が作り込まれた半導体デバイスである。図２に、本実施形態に係る半導体チップ５０の一例を示す。図２に示すように、半導体チップ５０は、半導体基板としてのＳｉＣ基板５０ａと、ＳｉＣ基板５０ａの（０００１）面に対して平行又は所定のオフ角で傾いている素子形成面に形成されたＳｉＣエピタキシャル膜５０ｂとを備える。ＳｉＣ基板５０ａの素子形成面及びＳｉＣエピタキシャル膜５０ｂには、ユニポーラ型半導体素子やバイポーラ型半導体素子などの種々の半導体素子が形成された素子形成領域５０ｃが設けられている。なお、ユニポーラ型半導体素子とは、電流通電時に電子あるいは正孔のみが電気伝導に作用する半導体素子であり、例えば、ショットキーバリヤダイオード（ＳＢＤ）、接合電界効果トランジスタ（Ｊ−ＦＥＴ）、金属／酸化膜／半導体電界効果トランジスタ（ＭＯＳ−ＦＥＴ）などが該当し得る。また、バイポーラ型半導体素子とは、電子と正孔の両者が電気伝導に作用する半導体素子であり、例えば、ｐｎダイオード、バイポーラ型接合トランジスタ（ＢＪＴ）、サイリスタ、ゲートターンオフサイリスタ（ＧＴＯサイリスタ）、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）などが該当し得る。
このような半導体チップ５０では、上述したように、半導体チップ５０の電気特性が、応力や温度だけでなく、応力負荷方向にも依存して変化する。例えば、図３に例示したような、半導体基板にＳｉＣ基板５０ａを用いた半導体チップ５０では、ＳｉＣ基板５０ａの（０００１）面においては、＜１１−２０＞方向に圧縮応力Ｐを加えた場合、＜１−１００＞方向と比較して、＜１１−２０＞方向の電気抵抗がより大きく減少する場合がある。反対に、＜１１−２０＞方向に引張応力を加えた場合、＜１−１００＞方向と比較して、＜１１−２０＞方向の電気抵抗がより大きく増加する場合がある。同様に、シリコン（Ｓｉ）基板や窒化ガリウム（ＧａＮ）基板や酸化ガリウム（Ｇａ２Ｏ３）基板等の一般的に使用される半導体基板を用いた場合でも、半導体チップ５０の電気特性が、応力や温度だけでなく、応力負荷方向にも依存して変化する。なお、以下では、一例として、半導体チップ５０がＳｉＣ基板５０ａを用いて構成されている場合を説明する。
そこで本実施形態では、図４に示すように、例えば、実装された半導体チップ５０に与える応力（以下、実装応力という）の方向が一様の実装面５０Ｓに複数の半導体チップ５０（図４では、２つの半導体チップ５１及び５２）を搭載する場合、それぞれの半導体チップ５０の方向が異なるように配置する。それにより、各半導体チップ５０から得られる電気抵抗値の差から、それぞれの半導体チップ５０に対する特性値をより正確に求めることが可能となる。なお、図４に示す例では、複数の半導体チップ５１及び５２それぞれで、ＳｉＣ基板５０ａの結晶方向に対する半導体素子の向き（例えばチャネルにおける電流の流れ方向）が同一であるものとする。
ただし、複数の半導体チップ５０間でＳｉＣ基板５０ａ及び／又はＳｉＣエピタキシャル膜５０ｂの特性（例えば応力及びその方向に対する抵抗値の変化率）や、ＳｉＣ基板５０ａの結晶方向に対する半導体素子の向きや、その他のデバイス構造・特性等が異なる場合には、図５に示すように、複数の半導体チップ５０（図５では、２つの半導体チップ５３及び５４）を揃えるようにして、実装面５０Ｓに配置されてもよい。そのような構成であっても、各半導体チップ５０から得られる電気抵抗値の差から、それぞれの半導体チップ５０に対する特性値をより正確に求めることが可能となる。
さらに、複数の半導体チップ５０間でＳｉＣ基板５０ａ及び／又はＳｉＣエピタキシャル膜５０ｂの特性（例えば応力及びその方向に対する抵抗値の変化率）や、ＳｉＣ基板５０ａの結晶方向に対する半導体素子の向きや、その他のデバイス構造・特性等が異なる場合に、図４に示すように、それぞれの半導体チップ５０の方向が異なるように配置されてもよい。そのような構成であっても、各半導体チップ５０から得られる電気抵抗値の差から、それぞれの半導体チップ５０に対する特性値をより正確に求めることが可能となる。
なお、以下の説明において、図４に例示したような、複数の半導体チップ５０間でＳｉＣ基板５０ａの特性やＳｉＣ基板５０ａの結晶方向に対する半導体素子の向きや、その他のデバイス構造・特性等が同じである半導体チップ５０を、「特性の同じ半導体チップ５０」という。一方、図５に例示したような、複数の半導体チップ５０間でＳｉＣ基板５０ａの特性やＳｉＣ基板５０ａの結晶方向に対する半導体素子の向きや、その他のデバイス構造・特性等のいずれかが異なる半導体チップ５０を、「特性の異なる半導体チップ５０」という。
つづいて、本実施形態に係るモデルデータの例について、以下に説明する。なお、以下の説明では、変換式をモデルデータとした場合を例示する。
以下の式（１）は、電気抵抗値を温度及び応力の値（特性値）に変換するための変換式の一例である。変換式（１）では、半導体チップ５０のオン抵抗変化ΔＲonが、半導体チップ５０に応力が印加されていない状態（無応力という）でのオン抵抗Ｒonと、半導体チップ５０に応力を印加した状態（以下、応力印加という）でのオン抵抗変化率ｒpとに分離されている。
Figure 0006957367
なお、変換式（１）において、オン抵抗変化ΔＲonは、例えばデータシートや実測値から設定される値である。また、オン抵抗変化率ｒpは、以下の変換式（２）を用いて求められる値である。
Figure 0006957367
変換式（２）において、αは、温度と抵抗変化率との関係を示す係数である。βは、応力と抵抗変化率との関係を示す係数である。γは、温度と熱応力との関係を示す係数である。σoは、外部応力（外力）の値である。σfは、実装時に半導体チップ５０に残留する残留応力（以下、実装応力という）の値である。Ｔjは、ジャンクション温度である。Ｔ0は、係数α、β及びγの各係数を設定した際の基準温度である。また、添え字ｘ、ｙは空間座標である。
このように、応力印加によるオン抵抗変化率ｒpは、各方向の応力σx及びσyと、ジャンクション温度Ｔjとに依存している。また、応力σx及びσyは、駆動時の熱応力γ（Ｔj−Ｔ0）と、実装応力σfと、その他の外力σoとに分けることができる。
ここで、係数α、β及びγについては、実験で得られた実測値や、半導体チップ５０のデバイスシミュレーションや、構造解析や、それらの組み合わせにより事前に取得することができる。また、実装応力σfは、ラマン分光測定などの実験、または、デバイスシミュレーション、または、構造解析、または、それらの組み合わせにより、事前に取得することができる。
以上のような変換式（２）を、半導体チップ５０をｎ（ｎは１以上の整数）個配置し、ｍ（ｍは１以上の整数）方向の応力成分を考慮する場合に当てはめると、ｎ個の半導体チップ５０それぞれのオン抵抗変化率ｒp1〜ｒpnは、以下の式（３）のように表される。
Figure 0006957367
ここで、オン抵抗変化率ベクトル＜ｒp＞、応力ベクトル＜σ＞及び行列Ａを以下の式（４）のように定義する。なお、本説明において、＜＞付き文字はベクトルを表している。
Figure 0006957367
すると、上述した式（３）は、以下の式（５）で表すことができる。
Figure 0006957367
ここで、ｎ＝ｍの場合、応力ベクトル＜σ＞は、行列Ａの逆行列Ａ−１をガウスの消去法など、任意の公知の計算手法で計算することで、以下の式（６）のように得ることができる。
Figure 0006957367
一方、ｎ≠ｍの場合、応力ベクトル＜σ＞は、最小二乗法や他の統計的手法など、任意の公知の計算手法を用いて得ることができる。
なお、ここでは、各方向に平行な応力成分についてのみを対象として説明したが、せん断応力や、最大主応力や、最小主応力や、ミーゼス応力など、任意の応力を対象とすることができる。また、式（２）や式（３）や式（５）などのオン抵抗変化率ｒpの変換式においては、応力σ（又はそのベクトルやテンソル）の代わりにひずみ（又はそのベクトルやテンソル）が用いられてもよいし、これらの式に加えて、別途、応力とひずみの変換式が適用されてもよい。すなわち、本実施形態に係るオン抵抗変化率ｒpの変換式は、温度と、各方向の応力と、各方向のひずみ成分とのうちの少なくとも１つの項を含んで構成されたものであってよい。その際、各方向の応力成分には、熱応力の成分と、実装応力の成分と、外力の成分とのうちの少なくとも１つが含まれ得る。また、各方向のひずみ成分には、熱ひずみの成分と、実装によるひずみの成分と、外力によるひずみの成分とのうちの少なくとも１つが含まれ得る。
（外力・実装応力が既知である場合：温度算出）
つづいて、半導体チップ５０が２個の場合の具体的な算出例について説明する。例えば、外力σo及び実装応力σfが既知である場合（それぞれの応力が負荷されていない場合を含む）、オン抵抗変化率ｒpは、以下の変換式（７）に示すように、温度以外のパラメータを係数ａ，ｂ及びｃとしてまとめることができる。
Figure 0006957367
その結果、ジャンクション温度Ｔjについては、以下の式（８）に示すように、解の公式を用いて求めることが可能となる。
Figure 0006957367
（温度が既知である場合：ｘ，ｙ方向の応力算出）
一方、ジャンクション温度Ｔjが既知である場合（ジャンクション温度Ｔjが基準温度Ｔ0と等しい場合を含む）、オン抵抗変化率ｒpは、以下の変換式（９）に示すように、応力（σo及びσf）以外のパラメータを係数ａ及びｂとしてまとめることができる。
Figure 0006957367
・特性の異なる半導体チップの場合
ここで、例えば図５に例示したように、特性の異なる２個の半導体チップ５０を同じ向きで実装面５０Ｓに配置した場合、半導体チップ５３のオン抵抗変化率ｒp1と半導体チップ５４のオン抵抗変化率ｒp2とは、以下の式（１０）のように表される。
Figure 0006957367
したがって、それぞれの半導体チップ５３及び５４における応力σx及びσyは、以下の式（１１）より求めることができる。
Figure 0006957367
・特性の同じ半導体チップの場合
一方、図４に例示したように、特性の同じ２個の半導体チップ５１及び５２を互いに異なる向きで実装面５０Ｓに配置した場合、半導体チップ５１のオン抵抗変化率ｒp1と半導体チップ５２のオン抵抗変化率ｒp2とは、以下の式（１２）のように表される。
Figure 0006957367
また、半導体チップ５２の応力σ’x及びσ’yは、以下の式（１３）のように表すことができる。
Figure 0006957367
そこで、式（１３）を式（１２）に代入することで、以下の式（１４）のように、係数ａ2x及びａ2yを求めることができる。なお、式（１２）及び式（１４）において、係数ａ1x及びａ1yは、ＳｉＣ基板５０ａの＜１１−２０＞方向が応力負荷方向と一致している半導体チップ５１に対する係数であり、係数ａ2x及びａ2yは、ＳｉＣ基板５０ａの＜１１−２０＞方向が応力負荷方向に対して角度θで傾いている半導体チップ５２に対する係数である。
Figure 0006957367
よって、上述した式（１２）は、以下の式（１５）のように変換することができる。
Figure 0006957367
ここで、式（１５）は式（１０）と一致している。したがって、応力σx及びσyは、上述の式（１１）から求めることができる。
なお、図５及び図４に示す構成では、少なくとも１つの半導体チップ５０におけるＳｉＣ基板５０ａの＜１１−２０＞方向が、実装応力の方向（応力が複数存在する場合は主要な応力負荷方向）と実質的に一致していてもよい。その場合、＜１１−２０＞方向が実装応力の方向と実質的に一致している半導体チップ５０の電気抵抗値が、応力に対して感度良く変化する場合があるため、より正確に個々の半導体チップ５０の特性値を求めることが可能となる。
（温度が既知である場合：ｘ，ｙ方向の実装応力・外力算出）
上述したように、ジャンクション温度Ｔjが既知（ジャンクション温度Ｔjが基準温度Ｔ0と等しい場合を含む）である場合、オン抵抗変化率ｒpは変換式（９）で表すことができる。ここで、外力σoが既知である場合（外力が負荷されていない場合を含む）、変換式（９）が単純化された結果、以下の式（１６）を用いて、ｘ，ｙ方向それぞれの実装応力σfを算出することが可能となる。
Figure 0006957367
また、ジャンクション温度Ｔjが既知（ジャンクション温度Ｔjが基準温度Ｔ0と等しい場合を含む）であって実装応力σfが既知である場合（実装応力が負荷されていない場合を含む）も同様に、変換式（９）が単純化された結果、以下の式（１７）を用いて、ｘ，ｙ方向それぞれの外力σoを算出することが可能となる。
Figure 0006957367
以上のように、本実施形態によれば、電気抵抗値を半導体チップ５０の温度や応力等の特性値に変換する変換式をモデルデータとして用いることで、検出部３０から入力された電気抵抗値から、各半導体チップ５０の特性値をより正確に求めることが可能となる。
次に、本実施形態に係る検査装置（又は検査システム）１００が実行する検査方法について、図面を用いて詳細に説明する。図６は、本実施形態に係る検査方法の一例を示すフローチャートである。
図６に示すように、本動作では、まず、検出部３０が、動作中の各半導体チップ５０より入力された電流の電流値から各半導体チップ５０のオン抵抗の値をそれぞれ電気抵抗値として検出し（ステップＳ１０１）、変換部１０に入力する。なお、ステップＳ１０１は、各半導体チップ５０が通常動作を実行している最中に実行されてもよいし、図６に示す動作を実行するために各半導体チップ５０に通常動作とは異なる動作を実行させた際に実行されてもよい。
次に、変換部１０が、電気抵抗値を温度や応力等の特性値に変換するためのモデルデータを記憶部２０から読み出し（ステップＳ１０２）、つづいて、入力された各半導体チップ５０の電気抵抗値を、モデルデータを用いて各半導体チップ５０の特性値に変換する（ステップＳ１０３）。
次に、変換部１０は、入力された各半導体チップ５０の電気抵抗値と、これを変換することで得られた特性値とを、時系列を特定するための情報（例えば日時情報等）と共に記憶部２０に蓄積する（ステップＳ１０４）。これにより、記憶部２０内には、各半導体チップ５０に関する電気抵抗値の時系列データと特性値の時系列データとが保持される。なお、電気抵抗値については、検出部３０から直接、時系列を特定するための情報（例えば日時情報等）と共に記憶部２０に入力されてもよい。
次に、変換部１０が、記憶部２０に蓄積されたた電気抵抗値や特性値の時系列データを外部へ出力するか否かを判断し（ステップＳ１０５）、時系列データを出力すると判断した場合（ステップＳ１０５のＹＥＳ）、記憶部２０から時系列データを読み出して外部へ出力する（ステップＳ１０６）。例えば、変換部１０は、外部に接続されたパーソナルコンピュータ等のホスト装置から時系列データを要求された場合に、時系列データを外部へ出力すると判断し（ステップＳ１０５のＹＥＳ）、つづいて、記憶部２０から時系列データを読み出し、この読み出した時系列データを有線又は無線でホスト装置へ出力する（ステップＳ１０６）。一方、時系列データを出力しないと判断した場合（ステップＳ１０５のＮＯ）、変換部１０は、ステップＳ１０６をスキップして、ステップＳ１０７へ進む。
ステップＳ１０７では、本動作を終了するか否かが判断される。この判断は、例えば変換部１０が実行してもよいし、不図示のコントローラが実行してもよい。終了しないと判断された場合（ステップＳ１０７のＮＯ）、本動作は、ステップＳ１０１へリターンする。一方、終了すると判断された場合（ステップＳ１０７のＹＥＳ）、本動作は終了する。
以上のようにして記憶部２０に蓄積された時系列データは、上述したように、例えば、電気・熱・応力等の複合する領域において、各半導体チップ５０の特性や状況を実使用環境下までを含めて統合的に解析する解析処理に利用され得る。そこで、本実施形態では、このような解析処理の一例として、各半導体チップ５０の故障時期等を予測する故障予測処理を例示する。
図７は、本実施形態で例示する故障予測処理を実行する解析部の概略例を示すブロック図である。なお、図７に例示する解析部４０は、検査装置１から出力された時系列データのうち、温度・応力・ひずみのいずれか、または、すべてに関する時系列データ（温度履歴ともいう）を用いて故障予測処理を実行するものとする。また、図７において、長方形で表されたブロックは解析機能を示し、平行四辺形で表されたブロックはデータを示し、円柱形はデータベースを表している。
図７に示すように、検査装置１から温度、応力及びひずみのうちの少なくとも１つの時系列データ４１が入力されると、解析部４０では、まず、入力された温度、応力及びひずみのうちの少なくとも１つの時系列データ４１に対してサイクルカウント法４２が適用されることで、各サイクルの温度範囲、平均温度、応力範囲、ひずみ範囲及びサイクル数４３が求められる。つづいて、求められた各サイクルの温度範囲、平均温度、ひずみ範囲、応力範囲、及びサイクル数４３と、前もってデータベース４５に格納しておいた温度・ひずみ・応力の関係、各種の疲労線図、駆動条件などのうちの少なくとも１つから、累積疲労損傷則４４に基づくことで、故障確率４８が求められる。
なお、図７で例示した「故障予測」の代わりに、設定した温度又は応力又はひずみの閾値を超えた際に装置停止等の処理を行うための「故障検知」や「保護回路」、温度・応力・ひずみに応じて駆動方式等を修正するための「補正制御回路」、温度・応力・ひずみに応じて、記憶部２０に含まれる抵抗変化率の変換式における係数等を修正するための「モデル補正回路」、及び、包括的な保守サービスを提供する「保守ソリューション」などを、解析部４０が実行するように構成することも可能である。若しくは、「故障予測」を含むこれらのうちの２つ以上の組合せを解析部４０が実行するように構成することもできる。
以上のように、本実施形態によれば、半導体に外部から応力や温度を与えた際の電気抵抗の変化率（抵抗変化率）から半導体の温度や各方向の応力を求める際に、半導体に生じた応力の方向（応力負荷方向）に対する抵抗変化率の依存性が考慮される。それにより、半導体内部の温度・応力・ひずみ等をより詳細且つ正確に特定することができ、その結果、半導体モジュールの信頼性を向上することを可能にする検査装置、検査システム、検査方法及びプログラムを実現することが可能となる。
（第２の実施形態）
次に、第２の実施形態に係る検査装置、検査システム、検査方法及びプログラムについて、図面を参照して詳細に説明する。本実施形態では、第１の実施形態に係る検査装置、検査システム、検査方法及びプログラムのより具体的な構成例を説明する。なお、本実施形態において、上述した実施形態と同様の構成については、それらを引用することで、重複する説明を省略する。
図８は、第２の実施形態に係る検査装置（又は検査システム）の概略構成例を示すブロック図である。図８に示すように、検査装置１００は、制御装置６０と、記憶部２０と、抵抗検出回路３１とを備える。
記憶部２０は、第１の実施形態で説明したように、例えばＤＲＡＭやＳＲＡＭ等によって構成された記憶領域であり、電気抵抗値を半導体チップ５０の温度や応力等の特性値に変換するモデルデータを保持する。
抵抗検出回路３１は、例えば複数の半導体チップ５０それぞれに接続されており、各半導体チップ５０に作り込まれた半導体素子の動作時に流れる電流を入力し、入力された電流と半導体素子を動作させるために印加した電圧との関係を示す電流電圧特性から、各半導体チップ５０のオン抵抗値をそれぞれアナログの電気抵抗値として検出する。
制御装置６０は、例えばＳｏＣ（System-On-Chip）などの集積回路であってよい。この制御装置６０は、メインコントローラ６１と、演算部６２と、メモリコントローラ６４と、デジタル検出回路３２とを備える。なお、メインコントローラ６１、演算部６２、メモリコントローラ６４及びデジタル検出回路３２は、不図示の内部バス等を介して相互に通信可能に接続されている。
メインコントローラ６１は、例えばＣＰＵ（Central Processing Unit）等の情報処理装置と、無線又は有線のインタフェース回路又はネットワークカード（ＮＩＣ）とを用いて構成される。このメインコントローラ６１は、制御装置６０を構成する各部を統括的に制御する他、外部のホスト装置７０との間で無線又は有線にてデータやコマンド等の送受信を実行する。
演算部６２は、例えばＤＳＰ（Digital Signal Processor）やＣＰＵ等の情報処理装置と、ＲＡＭ（Random Access Memory）などの記憶領域とを用いて構成され、種々の演算処理を実行する。
メモリコントローラ６４は、例えばＤＲＡＭやＳＲＡＭ等で構成された記憶部２０に対するデータの書込み／読出しを制御する。
デジタル検出回路３２は、抵抗検出回路３１に接続されており、抵抗検出回路３１で検出されたアナログの電気抵抗値をデジタルの電気抵抗値に変換する。
このような構成において、抵抗検出回路３１とデジタル検出回路３２とは、第１の実施形態における検出部３０を構成する。また、第１の実施形態における変換部１０は、例えば演算部６２の少なくとも一部の機能として実現される。
したがって、本実施形態では、抵抗検出回路３１で検出されたアナログの電気抵抗値がデジタル検出回路３２でデジタルの電気抵抗値に変換される。そして、演算部６２の変換部１０が、デジタルの電気抵抗値を、記憶部２０から読み出されたモデルデータを用いて特性値に変換し、これにより得られた特性値と、デジタル検出回路３２で得られたデジタルの電気抵抗値とが、時系列に沿って記憶部２０に蓄積される。
また、メインコントローラ６１は、ホスト装置７０からの要求に応じて、記憶部２０から電気抵抗値及び／又は特性値の時系列データを読み出し、読み出した時系列データをホスト装置７０へ送信する。
ホスト装置７０は、例えばパーソナルコンピュータやスマートデバイスなどで構成されており、種々の情報処理機能を備える。本実施形態では、ホスト装置７０が第１の実施形態に係る解析部４０を備えている。したがって、ホスト装置７０は、検査装置１００から入力された時系列データを解析部４０に入力し、解析部４０において、故障予測処理などの種々の処理を実行する。そして、ホスト装置７０は、解析部４０による処理の結果を、不図示のディスプレイやスピーカ等を用いてユーザへ出力する。
その他の構成、動作及び効果は、上述した実施形態と同様であるため、ここでは詳細な説明を省略する。
（第３の実施形態）
第２の実施形態では、抵抗検出回路３１は、例えば複数の半導体チップ５０それぞれに接続されており、各半導体チップ５０に作り込まれた半導体素子の動作時に流れる電流を入力し、入力された電流と半導体素子を動作させるために印加した電圧との関係を示す電流電圧特性から、各半導体チップ５０のオン抵抗値をそれぞれアナログの電気抵抗値として検出したが、このような構成に限定されない。そこで第３の実施形態では、第２の実施形態の変形例について説明する。なお、本実施形態において、上述した実施形態と同様の構成については、それらを引用することで、重複する説明を省略する。
図９は、第３の実施形態に係る検査装置（又は検査システム）の概略構成例を示すブロック図である。図９に示すように、本実施形態に係る検査装置１００Ａは、図８に示した検査装置１００と同様の構成において、抵抗検出回路３１が検出回路３１Ａに置き換えられている。
本実施形態では、検出回路３１Ａは、例えば複数の半導体チップ５０それぞれに接続されており、各半導体チップ５０に作り込まれた半導体素子の動作時に流れる電流と、半導体素子を動作させるために印加した電圧とを入力し、その電流及び電圧をデジタル検出回路３２へと出力する。
デジタル検出回路３２は、検出回路３１Ａに接続されており、検出回路３１Ａで検出されたアナログの電流及び電圧をデジタルの電流値及び電圧値に変換する。そして、演算部６２の変換部１０が、デジタルの電流値及び電圧値を電気抵抗値に変換し、さらに、記憶部２０から読み出されたモデルデータを用いて特性値に変換し、これにより得られた特性値と、デジタル検出回路３２で得られたデジタルの電気抵抗値とが、時系列に沿って記憶部２０に蓄積される。
その他の構成、動作及び効果は、上述した実施形態と同様であるため、ここでは詳細な説明を省略する。
（第４の実施形態）
上述の実施形態では、半導体チップ５０から得られた情報に基づいて、温度や応力やひずみ等を特定していたが、このような構成に限定されない。そこで第４の実施形態では、半導体チップ５０から得られた情報に加え、半導体チップ５０以外から得られた情報にも基づいて、温度や応力やひずみ等を特定する場合について、例を挙げて説明する。なお、以下では、第３の実施形態をベースとして説明するが、上述又は後述する他の実施形態に対しても同様に適用することが可能である。また、本実施形態において、上述した実施形態と同様の構成については、それらを引用することで、重複する説明を省略する。
図１０は、第４の実施形態に係る検査装置（又は検査システム）の概略構成例を示すブロック図である。図１０に示すように、本実施形態に係る検査装置１００Ｂは、図９に示した検査装置１００Ａと同様の構成において、複数のセンサ５０Ｂが配置されている。
本実施形態では、検出回路３１Ａは、例えば複数の半導体チップ５０、および、複数のセンサ５０Ｂそれぞれに接続される。複数のセンサ５０Ｂには、温度センサ、ひずみセンサ、加速度センサ、湿度センサなどの任意のセンサを、任意の組み合わせで用いることができる。
センサ５０Ｂから得られる、温度、ひずみ等の情報は、半導体チップ５０から得られる特性値と共に、時系列データとして記憶部２０に保存されてもよい。また、本実施形態では、例えば演算部６２が、センサ５０Ｂから得られる、温度、ひずみ等の情報と、半導体チップ５０の特性値とを比較し、その結果に基づいて、記憶部２０に含まれるモデルデータ（オン抵抗変化率に関する変換式の係数）が修正されてもよい。
その他の構成、動作及び効果は、上述した実施形態と同様であるため、ここでは詳細な説明を省略する。
（第５の実施形態）
第４の実施形態では、半導体チップ５０、および、各種センサ５０Ｂから得られた情報を用いて温度や応力やひずみ等を特定していたが、このような構成に限定されない。そこで第５の実施形態では、第４の実施形態の変形例について説明する。なお、本実施形態において、上述した実施形態と同様の構成については、それらを引用することで、重複する説明を省略する。
図１１は、第５の実施形態に係る検査装置（又は検査システム）の概略構成例を示すブロック図である。図１１に示すように、本実施形態に係る検査装置１００Ｃは、図１０に示した検査装置１００Ｂと同様の構成において、演算部６２が演算部６２Ｃに置き換えられている。
演算部６２Ｃは、オン抵抗変化率ｒpに関する上記変換式を用いた演算を実行する変換部１０に加え、電気回路や熱回路などの任意の回路解析機能や、電磁場解析、熱流体解析、構造解析、デバイスシミュレーションなどの、有限差分法、有限体積法、有限要素法等の計算手法を用いた任意の物理解析機能を備えている。
また、本実施形態では、記憶部２０は、変換部１０が使用するモデルデータ、並びに、電気抵抗値及び／又は特性値の時系列データに加え、回路解析や物理解析等の各種解析処理を実行する際に使用する各種パラメータを格納する。このパラメータには、例えば、物性値、境界条件、駆動条件等が含まれ得る。演算部６２Ｃは、記憶部２０内に格納されている各半導体チップ５０の特性値や各種センサ５０Ｂから得られた情報に対し、記憶部２０内に格納されている各種パラメータを用いて各種解析処理を実行する。
なお、回路解析や物理解析のために記憶部２０に格納される物性値には、弾性係数、ポアソン比、線膨張係数、熱伝導率、熱抵抗、比熱、密度、熱容量、電気伝導率、電子・正孔の移動度、電子・正孔の濃度などが含まれ得る。境界条件には、半導体チップ形状や、配線形状や、モジュール形状や、ヒートシンク形状や、デバイス構造などが含まれ得る。駆動条件には、入力電圧、デューティー比、周波数、ゲート抵抗、ゲート電圧などが含まれ得る。
演算部６２Ｃが実行した各種解析処理によって得られた、温度、ひずみ等の情報は、半導体チップ５０から得られる特性値や各種センサから得られる情報と共に、時系列データとして記憶部２０に保存されてもよい。また、本実施形態では、演算部６２Ｃが実行した各種解析処理によって得られた、温度、ひずみ等の情報と、半導体チップ５０の特性値とを比較し、その結果に基づいて、記憶部２０に含まれる、モデルデータ（例えばオン抵抗変化率に関する変換式の係数）や物性値や境界条件や駆動条件が修正されてもよい。
その他の構成、動作及び効果は、上述した実施形態と同様であるため、ここでは詳細な説明を省略する。
（第６の実施形態）
上述した第２〜第５の実施形態では、解析部４０が検査装置１００の外部（例えばホスト装置７０内）に配置された場合が例示したが、このような構成に限定されない。そこで第６の実施形態では、第２の実施形態の変形例について説明する。なお、本実施形態において、上述した実施形態と同様の構成については、それらを引用することで、重複する説明を省略する。
図１２は、第６の実施形態に係る検査装置（又は検査システム）の概略構成例を示すブロック図である。図１２に示すように、本実施形態に係る検査装置２００は、図８に示した検査装置１００と同様の構成において、解析部４０が制御装置６０側の演算部６２内に配置されている。
したがって、本実施形態では、演算部６２が、ホスト装置７０からの要求に応じて記憶部２０から電気抵抗値及び／又は特性値の時系列データを読み出し、この読み出した時系列データを解析部４０に入力する。そして、解析部４０により得られた解析結果が、メインコントローラ６１を介してホスト装置７０へ出力され、ホスト装置７０における不図示のディスプレイやスピーカ等を用いてユーザへ出力される。
その他の構成、動作及び効果は、上述した実施形態と同様であるため、ここでは詳細な説明を省略する。
（第７の実施形態）
第２〜第６の実施形態では、変換部１０が検査装置１００又は２００内に配置された場合が例示したが、このような構成に限定されない。そこで第７の実施形態では、第２〜第６の実施形態の変形例について説明する。なお、本実施形態では、図８に示した検査装置１００をベースとした変形例を例示するが、これに限らず、例えば図１２に示す検査装置２００をベースとすることも可能である。また、本実施形態において、上述した実施形態と同様の構成については、それらを引用することで、重複する説明を省略する。
図１３は、第７の実施形態に係る検査装置（又は検査システム）の概略構成例を示すブロック図である。図１３に示すように、本実施形態に係る検査装置３００は、図８に示した検査装置１００と同様の構成において、変換部１０がホスト装置７０内に配置されている。また、本実施形態では、検査装置１００内の記憶部２０（図８参照）が、検査装置３００内の記憶部２１と、ホスト装置７０に接続された記憶部２２とに分割されている。
検査装置３００内の記憶部２１は、例えばデジタル検出回路３２で変換されたデジタルの電気抵抗値の時系列データを保持する。一方、ホスト装置７０に接続された記憶部２２は、例えば電気抵抗値を半導体チップ５０の温度や応力等の特性値に変換するモデルデータと、記憶部２１内の電気抵抗値の時系列データをモデルデータを用いて変換することで得られた特性値の時系列データとを保持する。
したがって、本実施形態では、メインコントローラ６１が、ホスト装置７０からの要求に応じて記憶部２１から電気抵抗値の時系列データを読み出し、この読み出した時系列データをホスト装置７０へ出力する。そして、ホスト装置７０内の変換部１０において、電気抵抗値の時系列データがモデルデータを用いて特性値の時系列データに変換され、これにより得られた特性値の時系列データが記憶部２２に格納される。その際、電気抵抗値の時系列データが記憶部２２に格納されてもよい。その後、例えばユーザがホスト装置７０に入力した指示に基づき、記憶部２２から電気抵抗値及び／又は特性値の時系列データが読み出されて解析部４０に入力され、解析部４０により得られた解析結果が不図示のディスプレイやスピーカ等を用いてユーザへ出力される。
その他の構成、動作及び効果は、上述した実施形態と同様であるため、ここでは詳細な説明を省略する。
（第８の実施形態）
また、上述したように、近年では、モジュール内部にメモリや演算回路等を搭載するインテリジェントパワーモジュールが存在する。そこで、第８の実施形態では、上述した実施形態に係る検査装置をインテリジェントパワーモジュールとした場合について、図面を用いて詳細に説明する。なお、本実施形態では、図８に示した検査装置１００をインテリジェントパワーモジュールとした場合を例示するが、これに限らず、例えば図１２に示す検査装置２００や図１３に示す検査装置３００に対しても適用することが可能である。また、本実施形態において、上述した実施形態と同様の構成については、それらを引用することで、重複する説明を省略する。
図１４は、第８の実施形態に係るインテリジェントパワーモジュールの概略構成例を示すブロック図である。図１４に示すように、本実施形態に係るインテリジェントパワーモジュール４００は、図８に示した検査装置１００と同様の構成において、検査装置１００がインテリジェントパワーモジュール４００としてモジュール化されているとともに、複数の半導体チップ５０が複数の半導体素子形成領域８０としてインテリジェントパワーモジュール４００内に組み込まれた構成を備える。
その他の構成、動作及び効果は、上述した実施形態と同様であるため、ここでは詳細な説明を省略する。
なお、上述の実施形態では、半導体チップ５０として、ＳｉＣ基板５０ａを用いた半導体デバイスを例示したが、これに限定されるものではない。例えば、ＳｉＣ基板５０ａに代えてＳｉ基板、もしくは、ＧａＮ基板、もしくは、Ｇａ２Ｏ３基板を用いた半導体デバイスが半導体チップ５０として用いられてもよい。
上記実施形態およびその変形例は本発明を実施するための例にすぎず、本発明はこれらに限定されるものではなく、仕様等に応じて種々変形することは本発明の範囲内であり、更に本発明の範囲内において、他の様々な実施形態が可能であることは上記記載から自明である。例えば実施形態に対して適宜例示した変形例は、他の実施形態と組み合わせることも可能であることは言うまでもない。
１，１００，１００Ａ，１００Ｂ，１００Ｃ，２００，３００…検査装置、１０…変換部、２０，２１，２２…記憶部、３０…検出部、３１…抵抗検出回路、３１Ａ…検出回路、３２…デジタル検出回路、４０…解析部、５０，５１〜５４…半導体チップ、５０ａ…ＳｉＣ基板、５０ｂ…ＳｉＣエピタキシャル膜、５０ｃ…素子形成領域、５０Ｓ…実装面、５０Ｂ…センサ、６０…制御装置、６１…メインコントローラ、６２，６２Ｃ…演算部、６４…メモリコントローラ、７０…ホスト装置、８０…半導体素子形成領域、４００…インテリジェントパワーモジュール。

Claims (20)

  1. 応力負荷方向に対して電気抵抗の変化率が異なる複数の半導体チップに接続され、各半導体チップに流れた電流から各半導体チップの電気抵抗値を検出する検出部と、
    電気抵抗値を温度、応力及びひずみのうちの少なくとも１つを示す特性値に変換するためのモデルデータを保持する第１記憶部と、
    前記検出部で検出された各半導体チップの電気抵抗値を前記第１記憶部に保持された前記モデルデータを用いて前記特性値に変換する変換部と、
    前記変換部で変換された前記特性値を前記複数の半導体チップごとの時系列データとして蓄積する第２記憶部と、
    を備える、半導体チップの検査装置。
  2. 前記検出部で取得された各半導体チップの前記電気抵抗値を前記複数の半導体チップごとの時系列データとして保存する第３記憶部をさらに備える請求項１に記載の半導体チップの検査装置。
  3. 前記モデルデータは、前記電気抵抗値の変化率を前記特性値に変換する変換式である請求項１に記載の半導体チップの検査装置。
  4. 前記変換式は、電気抵抗の変化率に対して、温度と、各方向の応力成分と、各方向のひずみ成分とのうちの少なくとも１つを含む請求項３に記載の半導体チップの検査装置。
  5. 各方向の前記応力成分は、熱応力の成分と、実装応力の成分と、外力の成分とのうちの少なくとも１つを含む請求項４に記載の半導体チップの検査装置。
  6. 各方向の前記ひずみ成分は、熱ひずみの成分と、実装によるひずみの成分と、外力によるひずみの成分とのうちの少なくとも１つを含む請求項４に記載の半導体チップの検査装置。
  7. 前記変換式は、温度と応力−抵抗変化率との関係を示す係数を含む請求項５に記載の半導体チップの検査装置。
  8. 前記変換部は、前記外力及び前記実装応力が既知である場合、前記変換式を用いて前記電気抵抗の変化率から前記温度を特定する請求項５に記載の半導体チップの検査装置。
  9. 前記変換部は、前記温度が既知であって且つ前記外力が既知である場合、前記変換式を用いて前記実装応力を特定する請求項５に記載の半導体チップの検査装置。
  10. 前記変換部は、前記温度が既知であって且つ前記実装応力が既知である場合、前記変換式を用いて前記外力を特定する請求項５に記載の半導体チップの検査装置。
  11. 各半導体チップの電気抵抗の変化量をΔＲonとし、各半導体チップに応力が印加されていない状態での電気抵抗値をＲonとし、各半導体チップに応力を印加した際の電気抵抗の変化率をｒpとした場合、前記変換式は、以下の式（１）で与えられる
    Figure 0006957367
     請求項３に記載の半導体チップの検査装置。
  12. 温度と応力−抵抗変化率との関係を示す係数をαとし、応力と抵抗変化率との関係を示す係数をβとし、温度と熱応力との関係を示す係数をγとし、外力をσoとし、実装応力をσfとし、ジャンクション温度をＴjとし、基準温度をＴ0とした場合、前記式（１）における前記電気抵抗の変化率ｒpは、以下の式（２）で表される
    Figure 0006957367
     請求項１１に記載の半導体チップの検査装置。
  13. 各半導体チップは、炭化シリコン基板を含み、前記炭化シリコン基板の＜１１−２０＞方向が主要な応力負荷方向と平行になるように配置されている請求項１に記載の半導体チップの検査装置。
  14. 前記第２記憶部に蓄積された前記複数の半導体チップごとの前記特性値の前記時系列データを用いて各半導体チップの故障確率を計算する解析部をさらに備える請求項１に記載の半導体チップの検査装置。
  15. １つ以上のセンサと、
    前記１つ以上のセンサで得られた情報と前記特性値とを比較し、当該比較の結果に基づいて、前記第１記憶部に保持されている前記モデルデータを修正する演算部と、
    を更に備える請求項１に記載の半導体チップの検査装置。
  16. 前記演算部は、前記１つ以上のセンサで得られた前記情報と前記特性値とのうちの少なくとも１つを用いて解析処理を実行する機能を備え、
    前記第１記憶部は、前記解析処理を実行する際に前記演算部が使用するパラメータを格納する
    請求項１５に記載の半導体チップの検査装置。
  17. 応力負荷方向に対して電気抵抗の変化率が異なる複数の半導体チップに接続され、各半導体チップに流れた電流から各半導体チップの電気抵抗値を検出する検出部と、
    電気抵抗値を温度、応力及びひずみのうちの少なくとも１つを示す特性値に変換するためのモデルデータを保持する第１記憶部と、
    前記検出部で検出された各半導体チップの電気抵抗値を前記第１記憶部に保持された前記モデルデータを用いて前記特性値に変換する変換部と、
    前記変換部で変換された前記特性値を前記複数の半導体チップごとの時系列データとして蓄積する第２記憶部と、
    を備える、半導体チップの検査システム。
  18. 応力負荷方向に対して電気抵抗の変化率が異なる複数の半導体素子形成領域と、
    各半導体素子形成領域に流れた電流から各半導体素子形成領域の電気抵抗値を検出する検出部と、
    電気抵抗値を温度、応力及びひずみのうちの少なくとも１つを示す特性値に変換するためのモデルデータを保持する第１記憶部と、
    前記検出部で検出された各半導体素子形成領域の電気抵抗値を前記第１記憶部に保持された前記モデルデータを用いて前記特性値に変換する変換部と、
    前記変換部で変換された前記特性値を前記複数の半導体素子形成領域ごとの時系列データとして蓄積する第２記憶部と、
    を備えるインテリジェントパワーモジュール。
  19. 応力負荷方向に対して電気抵抗の変化率が異なる複数の半導体チップそれぞれに流れた電流から各半導体チップの電気抵抗値を検出し、
    前記検出された各半導体チップの電気抵抗値を、電気抵抗値を温度、応力及びひずみのうちの少なくとも１つを示す特性値に変換するためのモデルデータを用いて特性値に変換し、
    前記変換により得られた前記特性値を前記複数の半導体チップごとの時系列データとして蓄積し、
    前記蓄積された前記複数の半導体チップごとの前記時系列データを解析する、
    半導体チップの検査方法。
  20. 応力負荷方向に対して電気抵抗の変化率が異なる複数の半導体チップに接続された半導体チップの検査装置が備えるプロセッサを機能させるためのプログラムであって、
    前記複数の半導体チップそれぞれに流れた電流から各半導体チップの電気抵抗値を検出し、
    前記検出された各半導体チップの電気抵抗値を、電気抵抗値を温度、応力及びひずみのうちの少なくとも１つを示す特性値に変換するためのモデルデータを用いて特性値に変換し、
    前記変換により得られた前記特性値を前記複数の半導体チップごとの時系列データとして蓄積する
    ことを前記プロセッサに実行させるためのプログラム。
JP2018006678A 2018-01-18 2018-01-18 半導体チップの検査装置、半導体チップの検査システム、インテリジェントパワーモジュール、半導体チップの検査方法及びプログラム Active JP6957367B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2018006678A JP6957367B2 (ja) 2018-01-18 2018-01-18 半導体チップの検査装置、半導体チップの検査システム、インテリジェントパワーモジュール、半導体チップの検査方法及びプログラム
US16/117,279 US11079427B2 (en) 2018-01-18 2018-08-30 Inspection device, inspection system, intelligent power module, inspection method, and computer program product

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018006678A JP6957367B2 (ja) 2018-01-18 2018-01-18 半導体チップの検査装置、半導体チップの検査システム、インテリジェントパワーモジュール、半導体チップの検査方法及びプログラム

Publications (2)

Publication Number Publication Date
JP2019124638A JP2019124638A (ja) 2019-07-25
JP6957367B2 true JP6957367B2 (ja) 2021-11-02

Family

ID=67213803

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018006678A Active JP6957367B2 (ja) 2018-01-18 2018-01-18 半導体チップの検査装置、半導体チップの検査システム、インテリジェントパワーモジュール、半導体チップの検査方法及びプログラム

Country Status (2)

Country Link
US (1) US11079427B2 (ja)
JP (1) JP6957367B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7236231B2 (ja) * 2018-09-07 2023-03-09 ルネサスエレクトロニクス株式会社 半導体装置及び解析システム

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5510993B1 (ja) * 1969-08-07 1980-03-21
JPS55113904A (en) * 1979-02-26 1980-09-02 Hitachi Ltd Method of zero point temperature compensation for strain-electric signal transducer
JPH01290948A (ja) 1988-05-19 1989-11-22 Toyota Motor Corp 内燃機関の制御装置
JPH04307331A (ja) 1991-04-02 1992-10-29 Kayaba Ind Co Ltd 複合センサ
JPH1164124A (ja) 1997-08-25 1999-03-05 Ishikawajima Harima Heavy Ind Co Ltd 計測装置、荷重計測装置、計測方法及び荷重計測方法
US6823744B2 (en) 2002-01-11 2004-11-30 Honda Giken Kogyo Kabushiki Kaisha Six-axis force sensor
JP4011345B2 (ja) 2002-01-11 2007-11-21 本田技研工業株式会社 多軸力センサチップ
JP4329477B2 (ja) 2003-10-06 2009-09-09 株式会社日立製作所 ひずみ量測定機能付きボルト
US20070246776A1 (en) * 2006-04-20 2007-10-25 Synopsys, Inc. Stress engineering for cap layer induced stress
US7525162B2 (en) * 2007-09-06 2009-04-28 International Business Machines Corporation Orientation-optimized PFETS in CMOS devices employing dual stress liners
US8352230B2 (en) * 2010-03-12 2013-01-08 International Business Machines Corporation Integrated framework for finite-element methods for package, device and circuit co-design
TW201200853A (en) * 2010-06-18 2012-01-01 Ind Tech Res Inst Measuring apparatus
US10101382B2 (en) * 2016-12-30 2018-10-16 Texas Instruments Incorporated Systems and methods for dynamic Rdson measurement

Also Published As

Publication number Publication date
US20190219628A1 (en) 2019-07-18
US11079427B2 (en) 2021-08-03
JP2019124638A (ja) 2019-07-25

Similar Documents

Publication Publication Date Title
Ugur et al. A new complete condition monitoring method for SiC power MOSFETs
Dusmez et al. Aging precursor identification and lifetime estimation for thermally aged discrete package silicon power switches
Gonzalez et al. An investigation of temperature-sensitive electrical parameters for SiC power MOSFETs
Oh et al. Physics-of-failure, condition monitoring, and prognostics of insulated gate bipolar transistor modules: A review
US11474145B2 (en) Methods of determining operating conditions of silicon carbide power MOSFET devices associated with aging, related circuits and computer program products
Pedersen et al. Bond wire lift-off in IGBT modules due to thermomechanical induced stress
Degrenne et al. A review of prognostics and health management for power semiconductor modules
JP6957367B2 (ja) 半導体チップの検査装置、半導体チップの検査システム、インテリジェントパワーモジュール、半導体チップの検査方法及びプログラム
Reggiani et al. Measurement and modeling of the electron impact-ionization coefficient in silicon up to very high temperatures
CN112818622A (zh) 一种多芯片并联igbt模块可靠性综合评价方法及系统
He et al. SiC mosfet corner and statistical SPICE model generation
Pfost et al. Measurement and simulation of self-heating in DMOS transistors up to very high temperatures
Chou et al. Thermal performance evaluation of cascode Paralleled-GaN-HEMTs packaging for high power switching applications
Risbud et al. Thermal characterization of high voltage GaN-on-Si Schottky Barrier Diodes (SBD) for designing an on-chip thermal shutdown circuit for a power HEMT
US9383266B1 (en) Test structure to monitor the in-situ channel temperature of field effect transistors
Yang et al. Study on the heat transfer of GaN-based high power HEMTs
Catalano et al. In-Situ Extraction of the Thermal Impedance of GaN Power HEMTs Embedded in PCB-based Power Circuits
Kosel et al. Transient non-linear thermal FEM simulation of smart power switches and verification by measurements
Chou et al. Development and characterization of the thermal behavior of packaged cascode GaN HEMTs
Lim et al. Novel temperature calibration method of E-mode and D-mode GaN power modules considering dynamic on-resistance
US10557734B2 (en) Airflow sensor for a heat sink
Kim Thermal characterization of SiC MOSFETs for automotive power module
Huang et al. A decoupling approach for time-dependent robust optimization with application to power semiconductor devices
原智章 Studies on Enhancement Methods of Transient
Pham et al. Efficient simulation of thermo-mechanical stress in the on-chip metallization of integrated power semiconductors

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200903

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210618

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210629

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210825

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210907

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211006

R151 Written notification of patent or utility model registration

Ref document number: 6957367

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151