KR20060119727A

KR20060119727A - 회로기판에 장착된 성분을 테스트하는 장치 및 방법

Info

Publication number: KR20060119727A
Application number: KR1020060006207A
Authority: KR
Inventors: 우에이 밍 조; 민 린 리; 신 줘 레이; 신 선 슈; 창 셍 첸
Original assignee: 인더스트리얼 테크놀로지 리서치 인스티튜트
Priority date: 2005-05-18
Filing date: 2006-01-20
Publication date: 2006-11-24
Also published as: US7345366B2; TW200641377A; US20060261482A1; TWI278648B; KR100769537B1; US7714590B2; JP2006324633A; CN100504411C; US20070152339A1; CN1866041A; JP4087413B2

Abstract

다수의 터미널, 신호 전송을 위한 다층 회로기판의 상면에 형성되고 각각 상기 다층 회로기판의 하나에 대응하는 적어도 하나의 신호 패드 및 상기 다층 회로기판의 상기 상면에 형성되고 각각 상기 적어도 하나의 신호 패드의 하나에 대응하는 적어도 하나의 테스트 패드를 포함하는 빌트-인 성분을 가지며, 상기 하나의 터미널을 통해 상기 하나의 신호 패드에서부터 상기 적어도 하나의 테스트 패드 각각까지 연장하는 전기적 경로를 테스트하는 다층 회로기판이 제공된다.

다층 회로기판, 빌트-인 성분, 전기적 경로 테스트

Description

회로기판에 장착된 성분을 테스트하는 장치 및 방법{APPARATUS AND METHOD FOR TESTING COMPONENT BUILT IN CIRCUIT BOARD}

도 1a는 빌트-인 캐패시터가 제공된 종래 다층 회로기판의 개략적 투시도,

도 1b는 도 1a의 선 Ⅱ-Ⅱ에서 바라본 다층 회로기판의 단면도,

도 2a는 본 발명의 일 실시예에 따른 빌트-인 성분이 제공된 다층 회로기판의 개략적 투시도,

도 2b는 도 2a의 선 Ⅳ-Ⅳ에서 바라본 다층 회로기판의 단면도,

도 3은 본 발명의 다른 실시예에 따른 빌트-인 성분이 제공된 다층 회로기판의 개략적 투시도,

도 4a 내지 4C는 본 발명의 더 다른 실시예에 따른 빌트-인 성분이 제공된 다층 회로기판의 개략적 단면도,

도 5a는 본 발명에 따른 테스트 패드가 있는 다층 회로기판과 테스트 패드가 없는 종래 다층 회로기판 사이의 임피던스-주파수 관계를 나타내는 시뮬레이션을 설명하는 도표,

도 5b는 신호 패드들과의 거리가 각각 다른 테스트 패드가 있는 다층 회로기판들간의 임피던스-주파수 관계를 나타내는 시뮬레이션을 설명하는 도표,

도 6은 본 발명의 더 다른 실시예에 따른 빌트-인 성분이 제공된 다층 회로 기판의 개략적 단면도,

도 7a는 본 발명의 한 실시예에 따른 빌트-인 인덕터의 사시도,

도 7b는 본 발명의 다른 실시예에 따른 빌트-인 인덕터의 사시도,

도 8은 본 발명의 한 실시예에 따른 빌트-인 다중-포트 소자가 포함된 다층 회로기판의 단면도이다.

본 발명은 고주파 검사 기술에 관한 것이다. 특히, 본 발명은 회로기판(circuit board)에 장착된 성분(component)들을 검사하는 장치 및 방법에 관한 것이다.

도 1a는 빌트-인(built-in) 캐패시터(10)가 제공되어 있는 종래의 다층 회로기판(1)의 투시도인 개략적 다이어그램이다. 도 1b는 도 1a에 도시된 다층 회로기판의 II-II 선을 따라 자른 단면도이다.

도 1a 및 도 1b를 참고하면, 다층 회로기판(1)에는 제1 유전체층(100), 제2 유전체층(200), 및 캐패시터(10)가 장착되어 있다. 제 1 유전체층(100)은 제2 유전체층(200) 위쪽에 형성된다. 빌트-인 캐패시터(10)에는 제1 전극판(104) 및 제2 전극판(106)이 포함되어 있는데, 본 예에서는 제1 전극판(104)은 신호판 역할을 하고, 제2 전극판(106)은 접지판 역할을 한다. 제1 전극판(104)은 제1 및 제2 유전체층(100,102) 사이에 배치되어 있고, 제2 전극판(106)은 제2 유전체층(102)의 바 닥면(도면부호 없음) 상에 배치되어 있다. 다시 말해서, 제1 전극판(104) 및 제2 전극판(106)은 제2 유전체층(102)에 의해 떨어져 있다. 신호 패드(108)가 회로기판(1)의 상부면(도면부호 없음)에 형성되는데, 특히, 제1 유전체층(100)의 최상부에 형성되어 트레이스, 능동 성분, 수동 성분 또는 집적회로가 형성된다. 그러므로, 신호 패드(108)는 회로기판(1)에 포함되어 있는 기능성 회로(도시하지 않음)의 회로 노드이다. 캐패시터(10)가 회로기판(1)에 설치되어 있기 때문에, 비아(via)(100)가 제1 유전체층(100)을 통해 형성되어 신호 패드(108)와 제1 전극판(104)을 전기적으로 연결한다. 비아(110)는 기계적 드릴 또는 레이저에 의해 제1 유전체층(100)을 통해 구멍을 형성하고 그 구멍을 도전성 재료를 채워 형성함으로써 형성된다. 제1 전극판(104)에는 리드(112)가 포함되어 있으며 도전성 패드(114)가 리드(112)로부터 연장되어 비아(100)를 통해 제1 전극판(104)과 신호 패드(108)를 전기적으로 연결한다.

비아(110)를 형성하는 동안, 오픈-회로 이슈(open-circuit issue)가 있을 수 있는 정도로 구멍이 형성되지는 않는 편이다. 그러나, 수동 또는 능동 성분 중의 하나인 빌트-인 성분이 있는 다층 회로기판을 위해서는, 회로기판상에 오픈-회로(open-circuiting) 또는 단락-회로(short-circuiting)가 있다면 테스트가 어려워질 수 있다. 빌트-인 성분이 제공된 다층 회로기판을 테스트하기 위한 장치와 방법이 요구된다.

(발명의 간략한 요약)

본 발명은 종래 기술의 한계와 단점을 야기하는 여러 문제점을 극복하는 회로 및 방법에 관한 것이다.

본 발명의 일 실시예에 따르면, 다수의 터미널을 포함하는 빌트-인 성분, 상기 다수의 터미널 중 하나에 각각 대응하며 신호 전달을 위해 다층 회로기판의 상면에 형성되는 적어도 하나의 신호 패드 및 상기 적어도 하나의 신호 패드 중 하나에 각각 대응하며 상기 다층 회로기판의 상기 상면에 형성되는 적어도 하나의 테스트 패드로서, 상기 하나의 터미널을 통해 상기 하나의 신호 패드에서부터 상기 적어도 하나의 테스트 패드의 각각까지 연장되는 전기적 경로를 테스트하기 위한 테스트 패드를 구비하는 다층 회로기판이 제공된다.

또한, 본 발명에 따르면, 제1 전극 및 제2 전극을 포함하는 빌트-인 캐패시터, 상기 제1 전극 또는 상기 제2 전극 중 하나와 전기적으로 연결되어 신호 전달을 위해 다층 회로기판의 상면에 형성되는 신호 패드, 및 상기 제1 전극 또는 상기 제2 전극 중의 상기 하나를 통해 상기 신호 패드에서부터 상기 테스트 패드까지 연장되는 전기적 경로를 테스트하기 위해서 상기 제1 전극 또는 상기 제2 전극 중의 상기 하나와 전기적으로 연결되어 상기 다층 회로기판의 상면에 형성되는 테스트 패드를 구비하는 다층 회로기판이 제공된다.

또한, 본 발명에 따르면, 제1 단부 및 제2 단부를 포함하는 빌트-인 인덕터, 상기 제1 단부 또는 제2 단부 중 하나와 전기적으로 연결되어 신호 전달을 위해서 다층 회로기판의 상면에 형성되는 신호 패드, 및 상기 제1 단부 또는 제2 단부 중 상기 하나를 통해 상기 신호 패드에서부터 상기 테스트 패드까지 연장되는 전기적 경로를 테스트하기 위해서 상기 제1 단부 또는 제2 단부 중의 상기 하나와 전기적으로 연결되어 상기 다층 회로기판의 상면에 형성되는 상기 테스트 패드를 포함하는 다층 회로기판이 제공된다.

또한, 본 발명에 따르면, 다층 회로기판에 다수 터미널을 포함하는 빌트-인 성분을 테스트하는 방법이 제공되는데, 상기 방법은, 신호 전달을 위해 상기 다층 회로기판의 상면에 적어도 하나 이상의 신호 패드를 제공하는 단계, 상기 적어도 하나의 신호 패드 각각을 상기 다수의 터미널의 하나와 전기적으로 연결하는 단계, 상기 다층 회로기판의 상기 상면에 적어도 하나의 테스트 패드를 제공하는 단계, 상기 적어도 하나의 테스트 패드 각각을 상기 다수 터미널의 하나와 전기적으로 연결하는 단계, 및 상기 다수 터미널의 동일한 하나와 전기적으로 연결된 상기 적어도 하나의 신호 패드 중 하나 및 상기 적어도 하나의 테스트 패드 중 하나를 검출하여 상기 동일한 하나의 터미널을 통해 상기 하나의 신호 패드에서부터 상기 하나의 테스트 패드까지 연장하는 전기적 경로의 연결 상태를 결정하는 단계를 구비한다.

또한, 본 발명에 따르면, 다층 회로기판 내의 제1 전극 및 제2 전극을 포함하는 빌트-인 캐패시터를 테스트하는 방법이 제공되는데, 상기 방법은, 상기 다층 회로기판의 상면에 신호 전달을 위한 신호 패드를 제공하는 단계, 상기 신호 패드를 상기 빌트-인 캐패시터의 상기 제1 전극 또는 제2 전극 중 하나와 전기적으로 연결하는 단계, 상기 다층 회로기판의 상기 상면에 테스트 패드를 제공하는 단계, 상기 테스트 패드를 상기 빌트-인 캐패시터의 상기 제1 전극 또는 제2 전극 중 하 나와 전기적으로 연결하는 단계, 및 상기 신호 패드 및 상기 테스트 패드를 검출하여 상기 제1 전극 또는 제2 전극 중 상기 하나를 통해 상기 신호 패드에서부터 상기 테스트 패드까지 연장하는 전기적 경로 내의 오픈-회로 여부를 결정하는 단계를 구비한다.

또한, 본 발명에 따르면, 다층 회로기판내의 제1 단부 및 제2 단부를 포함하는 빌트-인 캐패시터를 테스트 하는 방법이 제공되는데, 상기 방법은, 상기 다층 회로기판의 상면에 신호 전달을 위한 신호 패드를 제공하는 단계, 상기 신호 패드를 상기 빌트-인 캐패시터의 상기 제1 단부 또는 제2 단부 중 하나와 전기적으로 연결하는 단계, 상기 다층 회로기판의 상기 상면에 테스트 패드를 형성하는 단계, 상기 테스트 패드를 상기 빌트-인 캐패시터의 상기 제1 단부 또는 제2 단부 중의 상기 하나와 전기적으로 연결하는 단계, 및 상기 신호 패드 및 상기 테스트 패드를 검출하여 상기 제1 단부 또는 제2 단부 중의 상기 하나를 통해 상기 신호 패드에서부터 상기 테스트 패드까지 연장하는 전기적 경로내의 오픈-회로 여부를 결정하는 단계를 구비한다.

이제 첨부한 도면을 참고하여 설명된 실시예를 발명의 실시예로 상세히 설명한다. 도면 전체에 걸쳐서 동일한 또는 유사한 부분에는 동일한 참조번호를 사용한다.

본 발명의 추가적인 특징과 장점은 후술하는 발명의 상세한 설명에 나타나 있고, 발명의 상세한 설명에 의해 명확해질 것이며, 발명의 실험예를 통해 알수 있 을 것이다. 본 발명의 특징과 장점은 첨부된 특허청구범위에서 특히 제시된 구성요소들과 그 조합들에 의해 인식되고 확인될 것이다.

앞서의 일반적인 설명과 후술하는 상세한 설명은 단지 예시와 설명일 뿐이며 특허청구범위로 본 발명이 한정되는 것은 아니다.

첨부 도면은 본 명세서의 일부분으로서 본 발명의 일 실시예를 설명하며 발명의 상세한 설명과 함께 본 발명의 원리를 설명하는 역할을 한다.

도 2a는 본 발명의 한 실시예에 따른 빌트-인 성분(20)이 제공된 다층 회로기판(2)의 개략적 투시도이다. 이 실시예에서 빌트-인 성분(20)은 캐패시터를 포함한다. 도 2b는 도 2a의 선 Ⅳ-Ⅳ를 따라 나타낸 다층 회로기판(2)의 단면도이다.

도 2a 및 도 2b를 참고하면, 다층 회로기판(2)은 제1 유전체층(200), 제2 유전체층(202) 및 캐패시터(20)를 포함한다. 제1 유전체층(200)은 제2 유전체층(202) 위에 형성된다. 빌트-인 캐패시터(20)에는 제1 전극판(204)과 제2 전극판(206)이 포함된다. 이 실시예에서, 제1 전극판(204)은 신호 전달을 위한 신호판 역할을 하고, 제2 전극판(206)은 기준 전압 레벨(도시하지 않음)과 연결된 그라운드판역할을 한다. 제1 전극판(204)은 제1 및 제2 유전체층(200,202) 사이에 대략 배치되고, 제2 전극판(206)은 제2 유전체층(202)의 바닥면(도면번호 없음)에 배치된다. 그러므로 제1 전극판(204)과 제2 전극판(206)은 제2 유전체층(202)에 의해 떨어져있다.

회로기판(2)은 그 위에 형성된 신호 패드(208)를 포함한다. 특히, 신호 패드(208)는 트레이스, 능동 성분, 수동 성분 또는 집적회로가 제공되는 제1 유전체층(200)의 상면(도번부호 없음)에 배치된다. 신호 패드(208)는 회로기판(2)에 포함되는 기능성 회로의 회로 노드이다. 캐패시터(20)는 회로기판(2)에 빌트-인 되어있기 때문에, 비아(210)는 제1 유전체층(200)을 통해 신호 패드(208)와 제1 전극판(204)를 전기적으로 연결하도록 형성된다. 비아(210)는 기계적인 드릴 또는 레이저를 이용하여 제1 유전체층(200)를 관통하는 구멍을 형성한 후 도전성 물질을 채우는 것으로 형성하기도 한다. 제1 전극판(204)에는 비아(210)와의 전기적 연결을 위한 제1 리드(212)와 제1 전도성 패드(214)가 포함되어 있다.

회로기판(2)에는 그 위에 형성되는 테스트 패드(218)를 더 포함한다. 특히, 테스트 패드(218)는 제1 유전체층(200)의 상면에 배치된다. 본 발명에 따른 테스트 패드는, 인터레스트(interest) 패드에서 테스트 패드까지의 전기적 경로에 오픈-회로가 있는지, 또는 인터레스트 패드와 테스트 패드 사이에, 전기적 연결이 이루어지지 않은, 단락-회로가 있는지를 테스트하는데 사용된다. 본 실시예에서, 신호 패드(208)에 대응하는 테스트 패드(218)는, 빌트-인 캐패시터(20)의 제1 전극판(204)을 통해 신호 패드(208)에서부터 테스트 패드(218)까지 연장되는 전기적 경로상의 오픈-회로 테스트를 용이하게 한다. 비아(220)는 제1 유전체층(200)을 통해 테스트 패드(218)와 제1 전극판(204)을 전기적으로 연결하기 위해 형성된다. 제1 전극판(204)에는 비아(220)와의 전기적 연결을 위한 제2 리드(222)와 제2 전도성 패드(224)가 포함되어 있다.

정상 동작 중에는, 테스트 패드(218)는 유동상태(floating state)로 유지된다. 테스트 작동 중에는, 제1 프로브(도시하지 않음)와 제2 프로브(도시하지 않음)가 오픈-회로 또는 단란-회로 테스트를 수행하기 위해 각각 신호 패드(208)와 테스트 패드(218)에 적용된다.

도 3은 본 발명의 더 다른 실시예에 따른 빌트-인 성분(30)이 제공된 다층 회로기판(3)의 개략적 단면도이다. 이 실시예에서 빌트-인 성분(30)에는 캐패시터(30)가 포함된다. 도 3을 참고하면, 본 발명의 다층 회로기판(3)에는 제1 유전체층(300), 제2 유전체층(302) 및 캐패시터(30)가 회로기판에 빌트인 되어 있다. 빌트-인 캐패시터(300)에는 제1 전극판(304)과 제2 전극판(306)을 포함한다. 제1 전극판(304) 또는 제2 전극판(306) 중 적어도 하나는 다층 회로기판(3)에서 신호판 역할을 한다. 제1 전극판(304)은 제1 유전체층(300)과 제2 유전체층(302) 사이에 배치된다. 제2 전극판(306)은 제2 유전체층(302)의 바닥면(도면부호 없음)에 배치된다. 제1 신호 패드(308)와 제2 신호 패드(328)는 회로기판(3)의 상면에서 서로 떨어져 있다. 제1 신호 패드(308)는 제1 비아(310)를 통해 제1 전극판(304)과 전기적으로 연결된다. 유사하게, 제2 신호 패드(328)는 제2 비아(330)를 통해 제2 전극판(306)과 전기적으로 연결된다.

제1 신호 패드(308)에 대응하는 제1 테스트 패드(318)와 제2 신호 패드(328)에 대응하는 제2 테스트 패드(338)는 회로기판(3)의 상면에 배치된다. 제1 테스트 패드(318)는 비아(320)를 통해 제1 전극판(304)과 전기적으로 연결되며, 제2 테스 트 패드(338)는 비아(340)를 통해 제2 전극판(306)과 전기적으로 연결된다.

정상 동작 중에는, 제1 테스트 패드(318)와 제2 테스트 패드(338)는 유동 상태로 유지된다. 테스트 작동 중에는, 제1 전극판(304)을 통한 제1 신호 패드(308)로부터 제1 테스트 패드(318)까지의 제1 전기적 경로는 상기 제1 전기적 경로에 오픈-회로가 있는지를 판단하기 위해서, 예를 들면 한 쌍의 프로브와 같은 수단에 의해 테스트 된다. 유사하게, 제2 전극판(306)을 통한 제2 신호 패드(328)로부터 테스트 패드(338)까지의 제2 전기적 경로는 상기 제2 전기적 경로에 오픈-회로가 있는지를 판단하기 위해서 테스트 된다. 또한, 테스트 작동 중에는, 전기적으로 연결되지 않는 제1 신호 패드(308)와 제2 테스트 패드(338)가 이들 사이에 단락-회로가 있는지를 판단하기 위해서 테스트 된다. 유사하게, 전기적으로 연결되지 않는 제2 신호 패드(328)와 제1 테스트 패드(318)는 이들 사이에 단락-회로가 있는지를 판단하기 위해서 테스트된다.

도 4a 내지 4C는 본 발명의 더 다른 실시예에 따른 빌트-인 성분이 제공된 다층 회로기판의 개략적으로 단면도들이다. 이 실시예에서, 빌트-인 성분에는 캐패시터들을 포함한다. 도 4a를 참고하면, 다층 회로기판(4)에는 빌트-인 캐패시터(40), 신호 패드(408) 및 테스트 패드(418)가 포함되어 있다. 빌트-인 캐패시터(40)에는 제1 전극판(404)과 제2 전극판(406)이 포함되어 있다. 신호 패드(408)는 비아(410)를 통해 제2 전극판(406)과 전기적으로 연결된다. 테스트 패드(418)는 비아(420)를 통해 제2 전극판(406)과 전기적으로 연결된다. 이 실시예에서, 빌트- 인 캐패시터(40)는 단일-포트 캐패시터이며, 다수의 전극들 중에서 하나인 제2 전극판(406)은 신호 전달을 위한 신호판 역할을 하며, 제1 전극판(404)은 그라운드판 역할을 한다.

도 4b를 참고하면, 빌트-인 캐패시터(42)를 구비한 다층 회로기판(41)은, 추가적인 신호 패드(428)와 상기 신호 패드(428)에 대응하는 테스트 패드(438)가 제공되었다는 것을 제외하고는 도 4a에 도시된 다층 회로기판(4)과 동일한 구조를 갖는다. 비아(430,440)는 신호 패드(428)과 테스트 패드(438)를 각각 제1 전극판(404)과 전기적으로 연결시킨다. 빌트-인 캐패시터(42)는 이중-포트 캐패시터로서, 제1 전극(404)과 제2 전극(406) 모두 신호 전달을 위한 신호판의 역할을 수행한다.

도 4c를 참고하면, 다층 회로기판(42)에는 제1 전극과 제2 전극이 포함되어 있다. 제1 전극에는 비아(450)에 의해 서로 전기적으로 연결되는 제1 층(43), 제2 층(45) 및 제3 층(47)이 포함되어 있다. 제2 전극에는 비아(460)에 의해 서로 전기적으로 연결되는 제1 층(44), 제2 층(46) 및 제3 층(48)이 포함되어 있다. 제1 신호 패드(431)와 상기 제1 신호 패드(431)에 대응하는 제1 테스트 패드(432)는 제1 전극의 제1 층(43)에 배치되며 비아(450)에 의해 서로 전기적으로 연결된다. 제2 신호 패드(441)와 상기 제2 신호 패드(441)에 대응하는 제2 테스트 패드(442)는 제2 전극의 제1 층(44)상에 배치되고, 비아(460)에 의해 서로 전기적으로 연결된다.

정상 동작 중에는. 제1 및 제2 테스트 패드(432,442)는 어떠한 전원과도 연 결되지 않는, 즉 유동되어 있다. 테스트 작동 중에 제1 층(43)과 제2 층(45), 제1 층(43)과 제1 전극의 제3 층(47)은 제1 신호 패드(431)와 제1 테스트 패드(432) 사이에 회로노출이 있는지를 판단하기 위해서 한 쌍의 프로브에 의해 테스트 된다. 유사하게, 제1 층(44)과 제2 층(46) 또는 제1 층(44)과 제2 전극의 제3 층(48)은 한 쌍의 프로브를 제2 신호 패드(441)와 제2 테스트 패드(442)에 인가함으로써 오픈-회로가 있는지를 결정하는 테스트를 한다. 또한, 테스트 작동 중에는 한 쌍의 프로브를 제1 신호 패드(431) 및 제2 테스트 패드(442)에 인가하거나 또는 제2 신호 패드(441)와 제1 테스트 패드(432)에 인가함으로써 제1 및 제2 전극 사이에 회로 단락이 있는지를 판단할 수 있다.

도 5a는 본 발명에 따른 테스트 패드가 있는 다층 회로기판과 테스트 패드가 없는 종래 다층 회로기판간의 임피던스-주파수 관계를 나타내는 시뮬레이션을 설명하는 도표이다. 도 5a를 참고하면, 곡선(51)은, 예를 들어 본 발명에 따른 도 2a 또는 도 2b에 도시된 다층 회로기판(2)과 같은, 테스트 패드가 제공된 다층 회로기판의 시뮬레이션 결과를 나타낸 것이다. 곡선(52)은, 예를 들어 도 1a 및 도 1b에 도시된 다층 회로기판(1)과 같은, 테스트 패드가 없는 다층 회로기판의 시뮬레이션 결과를 나타낸 것이다. 다층 회로기판(1,2) 중 어느 하나가 제1 전극판(104,204)이 20×20 mil²의 면적을 가지는 경우, 비아(110,210)의 지름은 5 mil 이고, 신호 패드(108,208)의 지름은 10 mil 이다. 곡선(51)은 거의 15.6 GHz의 자기 공명점을 가지며, 반면에 곡선(52)는 거의 16.6 GHz의 자기 공명점을 갖는다. 이를 비교하면, 다층 회로기판(2)의 캐패시터(20)의 자기 공명 주파수는 다층 회로기판(1)의 캐패시터(10)의 자기 공명 주파수 보다 약 1 GHz 정도가 작다. 이런 1 GHz 감소는 테스트 패드 및 대응하는 비아가 추가된 것처럼 와류 인덕턴스(parasitical inductance)를 증가시킨다.

도 5b는 각각의 신호 패드와 서로 다른 거리로 떨어져 있는 테스트 패드가 있는 다층 회로기판들간의 임피던스 주파수 관계를 나타내는 시뮬레이션을 설명하는 도표이다. 도 5b를 참고하면, 곡선(53)은 신호 패드와 테스트 패드 사이의 거리가 보다 긴 다층 회로기판의 시뮬레이션 결과를 나타낸 것이고, 반면에 곡선(54)은 신호 패드와 테스트 패드 사이의 거리가 보다 짧은 다층 회로기판의 시뮬레이션 결과를 나타낸 것이다. 곡선(53)은 곡선(54)에 비해 자기 공명 주파수가 더 크다. 신호 패드와 테스트 패드 사이의 거리가 짧을수록 자기 공명 주파수는 더 커진다. 본 발명에 따른 한 실시예에 따르면, 신호 패드와 테스트 패드 사이의 중심간의 거리 범위는 신호 패드 또는 테스트 패드의 지름에서 1/2 접힌 거리 범위이다.

도 6은 본 발명의 더 다른 실시예에 따른 빌트-인 성분(62)이 제공된 다층 회로기판의 개략적 단면도이다. 이 실시예에서 빌트-인 성분(62)에는 인덕터 또는 레지스터 중 하나가 포함되어 있다. 빌트-인 인덕터의 예는 도 7a 및 도 7b의 참고하여 후술한다. 빌트-인 레지스터에 관해서는 당업자라면 다층 회로기판의 각 층에 전도성 라인 또는 트레이스가 저항 역할 기능을 하기도 한다는 것을 이해할 것이므로, 빌트-인 레지스터의 설명은 필요하지 않다. 도 6을 참고하면, 다층 회로기판(6)에는 유전체층(63,64,65) 및 빌트-인 인덕터(62)가 포함되어 있다. 제1 신호 패드(608) 및 제1 신호 패드(608)에 대응하는 제1 테스트 패드(618)는 다층 회로기판(6)의 상면(도면번호 없음)에 제공된다. 제1 신호 패드(608)는 비아(610,620), 트레이스(650) 및 인덕터(62)의 제1 터미널(621)을 통해 제1 테스트 패드(618)와 전기적으로 연결된다. 제2 신호 패드(628) 및 제2 신호 패드(628)에 대응하는 제2 테스트 패드(638)는 다층 회로기판(6)의 상면에 제공된다. 제2 신호 패드(628)는 비아(630,640), 트레이스(660) 및 인덕터(62)의 제2 터미널(622)을 통해 제2 테스트 패드(638)와 전기적으로 연결된다.

정상 동작중에는, 제1 및 제2 테스트 패드(618,638)는 유동 상태로 유지된다. 테스트 동작중에는, 제1 신호 패드(608)와 제1 테스트 패드(618)는 A로 표시되는 경로가 오픈-회로인지를 판단하기 위해서 조사된다. 제2 신호 패드(628)와 제2 테스트 패드(638)는 경로(B)가 오픈-회로인지를 판단하기 위해서 조사된다. 또한, 제1 테스트 패드(618)와 제2 테스트 패드(638)는 인덕터(62)를 통해 연장되는 경로(C)가 오픈-회로인지를 판단하기 위해서 조사된다. 본 발명의 다른 실시예에서, 제1 신호 패드(608)와 제2 신호 패드(628)는 인덕터(62)에 의해 연장되는 경로(도면번호 없음)가 오픈-회로인지를 판단하기 위해서 조사된다. 제1 신호 패드(608)와 제2 테스트 패드(638), 제2 신호 패드(628)와 제1 테스트 패드(618)는 각각의 경로에 오픈-회로가 있는지를 판단하기 위해서 조사된다.

도 7a는 본 발명의 한 실시예에 따른 빌트-인 인덕터의 사시도이다. 도 7a를 참고하면, 빌트-인 인덕터(71)는 비아(76)를 통해 제1 터미널(72)에서부터 제2 터미널(73)까지 연장되는 제1 터미널(72), 제2 터미널(73) 및 다수의 전도성 라인 또는 트레이스(74,75)를 포함한다. 트레이스(74)는 다층 회로기판(도면부호 없음)의 층(702)에 배치되고, 트레이스(75)는 다층 회로기판의 다른 층(도시하지 않음)에 배치된다. 제1 터미널(72)과 전기적으로 연결된 제1 신호 패드(708) 및 제1 신호 패드(708)에 대응하는 제1 테스트 패드(718)가 다층 회로기판의 더 다른 층(700)에 배치된다. 또한, 제2 터미널(73)에 전기적으로 연결된 제2 신호 패드(728) 및 제2 신호 패드(728)에 대응하는 제2 테스트 패드(738)는 층(700)에 배치된다. 인덕터(71)에 대한 테스트 동작은 도 6을 참고하면서 앞서 설명하였다.

도 7b는 본 발명의 다른 실시예에 따른 빌트-인 인덕터의 사시도이다. 도 7b를 참고하면, 솔레노이드 타입 인덕터인 빌트-인 인덕터(81)에는 제1 터미널(82)에서부터 제2 터미널(83)까지 연장하는 제1 터미널(82), 제2 터미널(83) 및 굴곡진 전도성 라인 또는 트레이스(84)를 포함한다. 제1 터미널(82), 제2 터미널(83) 및 트레이스(84)는 다층 회로기판(도면번호 없음)의 층(802)에 배치된다. 제1 터미널(82)과 전기적으로 연결된 제1 신호 패드(808) 및 신호 패드(808)에 대응하는 제1 테스트 패드(818)는 다층 회로기판의 다른 층(800)에 배치된다. 또한, 제2 터미널(83)과 전기적으로 연결된 제2 신호 패드(828) 및 제2 신호 패드(828)에 대응하는 제2 테스트 패드(838)는 다른 층(800)에 배치된다. 인덕터(81)의 테스트 동작은 도 6을 참고하여 앞에서 설명하였다.

다층 회로기판에 빌트-인된 캐패시터, 인덕터 또는 레지스터와 같은 수동 성분에 관한 실시예는 설명하였다. 그러나, 당업자라면 본 발명이 앞서 설명한 두개의 터미널 성분에 더하여 능동 성분 또는 다중-터미널 성분에 적용되기도 한다는 것을 이해할 수 있을 것이다. 본 발명에 따른 한 실시예에서, 다중-터미널 성분에는 다중 포트 마이크로파 수동 소자 또는 트랜지스터 중 하나를 포함한다. 도 8은 본 발명의 한 실시예에 따른 빌트-인 다중-포트 소자(92)를 포함하는 다층 회로기판(9)의 단면도이다. 도 8을 참고하면, 예를 들어 필터 또는 발룬(balun)과 같은 빌트-인 다중-포트 소자(92)에는 제1 포트(921), 제2 포트(922) 및 제3 포트(923)가 포함된다. 제1, 제2, 제3 포트(921,922,923)는 각각 비아(도면부호 없음)를 통해 다층 회로기판(9)의 상면에 형성된 제1, 제2, 제3 신호 패드(908,928,948)와 전기적으로 연결된다. 제1 신호 패드(908)에 대응하는 제1 테스트 패드(918)는 제1 포트(921)를 통해 제1 신호 패드(908)에서 제1 테스트 패드(918)까지 연장하는 제1 전기적 경로가 오픈-회로인지를 테스트하기 위해서 상면에 형성된다. 유사하게, 제2 신호 패드(928)에 대응하는 제2 테스트 패드(938)는 제2 포트(922)를 통해 제2 신호 패드(928)에서 제2 테스트 패드(938)까지 연장되는 제2 전기적 경로가 오픈-회로인지를 테스트하기 위해서 상면에 형성된다. 또한, 제3 신호 패드(948)에 대응하는 제3 테스트 패드(958)는 제3 포트(923)를 통해 제3 신호 패드(948)에서 제3 테스트 패드(958)까지 연장되는 제3 전기적 경로가 오픈-회로인지를 테스트하기 위 해서 상면에 형성된다.

일반적으로 게이트 터미널, 소스 터미널 및 드레인 터미널을 포함하는 트랜지스터의 예에서, 상기 게이트, 소스 또는 드레인 터미널 의 하나에 대응하는 적어도 하나의 테스트 패드가 다층 회로기판의 상면에 형성되어 상기 대응하는 하나의 터미널을 통해 상기 상면에 형성된 신호 패드에서부터 상기 테스트 패드까지 연장되는 전기적 경로를 테스트하기도 한다.

상기 기재한 본 발명의 여러 실시예들은 한 예 및 설명을 목적으로 기재한 것이다. 본 발명은 설명된 형태로 제한되거나 한정되는 것이 아니다. 본 명세서에 설명된 실시예들의 다양한 변형 및 수정은 상기 설명에 비추어 당업자에게 자명한 것이다. 본 발명의 범위는 첨부한 특허청구범위 및 그와 상당한 것에 의해서만 한정되는 것이다.

또한, 본 발명의 대표 실시예의 설명에서, 본 명세서는 특정 단계 순서로서 본 발명의 방법 및/또는 절차를 설명하기도 했다. 그러나, 그 방법 또는 절차는 본 명세서에 언급된 특정 단계 순서에 기초하는 것이 아닌 것으로 확대되도록, 상기 방법 및 절차는 설명된 특정 단계 순서로 제한되어서는 않된다. 당업자라면 다른 단계 순서도 가능하다는 것을 이해할 것이다. 그러므로, 본 명세서에 언급된 특정한 단계의 순서는 특허청구범위를 한정하는 것으로 해석되어서는 않된다. 또한, 본 발명의 상기 방법 및/또는 절차에 대한 특허청구범위는 기재된 순서로 그 단계를 수행하는 것으로 한정되지 않으며, 당업자는 그 순서는 변화될 수 있으며 본 발명의 정신 및 범위 내에서 유지된다는 것을 이해할 것이다.

Claims

다수의 터미널을 포함하는 빌트-인 성분;

상기 다수의 터미널 중 하나에 각각 대응하며 신호 전달을 위해 다층 회로기판의 상면에 형성되는 적어도 하나의 신호 패드; 및

상기 적어도 하나의 신호 패드 중 하나에 각각 대응하며 상기 다층 회로기판의 상기 상면에 형성되는 적어도 하나의 테스트 패드로서, 상기 하나의 터미널을 통해 상기 하나의 신호 패드에서부터 상기 적어도 하나의 테스트 패드의 각각까지 연장되는 전기적 경로를 테스트하기 위한 테스트 패드

를 구비하는 것을 특징으로 하는 다층 회로기판.
청구항 1에 있어서,

상기 빌트-인 성분에는 캐패시터, 인덕터, 레지스터, 다중-포트 수동 소자 또는 트랜지스터 중 하나를 포함하는 것을 특징으로 하는 다층 회로기판.
청구항 2에 있어서,

상기 캐패시터에는 각각 상기 다수의 터미널의 제1 터미널 및 제2 터미널 역할을 하는 제1 전극 및 제2 전극이 포함되어 있는 것을 특징으로 하는 다층 회로기판.
청구항 3에 있어서,

상기 적어도 하나의 신호 패드의 제1 신호 패드는 상기 캐패시터의 상기 제1 전극과 전기적으로 연결되고, 상기 적어도 하나의 테스트 패드의 상기 제1 테스트 패드는 상기 제1 전극과 전기적으로 연결되어 상기 제1 전극을 통해 상기 제1 신호 패드에서부터 상기 제1 테스트 패드로 연장하는 제1 전기적 경로가 오픈-회로인지를 테스트하는 것을 특징으로 하는 다층 회로기판.
청구항 4에 있어서,

상기 적어도 하나의 신호 패드의 제2 신호 패드는 상기 캐패시터의 상기 제2 전극과 전기적으로 연결되고, 상기 적어도 하나의 테스트 패드의 제2 테스트 패드는 상기 제2 전극과 전기적으로 연결되어 상기 제2 전극을 통해 상기 제2 신호 패드에서부터 상기 제2 테스트 패드까지 연장되는 제2 전기적 경로가 오픈-회로인지를 테스트하는 것을 특징으로 하는 다층 회로기판.
청구항 2에 있어서,

상기 인덕터에는 각각 상기 다수의 터미널의 제1 터미널 및 제2 터미널 역할을 하는 제1 단부 및 제2 단부가 포함되어 있는 것을 특징으로 하는 다층 회로기판.
청구항 6에 있어서,

상기 적어도 하나의 신호 패드의 제1 신호 패드는 상기 인덕터의 상기 제1 단부와 전기적으로 연결되고, 상기 적어도 하나의 테스트 패드의 제1 테스트 패드는 상기 제1 단부와 전기적으로 연결되어 상기 제1 단부를 통해 상기 제1 신호 패드에서부터 상기 제1 테스트 패드까지 연장되는 제1 전기적 경로가 오픈-회로인지를 테스트하는 것을 특징으로 하는 다층 회로기판.
청구항 6에 있어서,

상기 적어도 하나의 신호 패드의 제2 신호 패드는 상기 인덕터의 상기 제2 단부와 전기적으로 연결되고, 상기 적어도 하나의 테스트 패드의 제2 테스트 패드는 상기 제2 단부와 전기적으로 연결되어 상기 제2 단부를 통해 상기 제2 신호 패드에서부터 상기 제2 테스트 패드까지 연장되는 제2 전기적 경로가 오픈-회로인지를 테스트하는 것을 특징으로 하는 다층 회로기판.
청구항 2에 있어서,

상기 트랜지스터에는 상기 다수의 터미널의 제1 터미널, 제2 터미널 및 제3 터미널 각각의 역할을 하는 게이트 전극, 소스 전극 및 드레인 전극이 포함되어 있는 것을 특징으로 하는 다층 회로기판.
청구항 9에 있어서,

상기 적어도 하나의 신호 패드의 제1 신호 패드는 상기 트랜지스터의 상기 게이트 전극과 전기적으로 연결되고, 상기 적어도 하나의 테스트 패드의 제1 테스트 패드는 상기 게이트 전극과 전기적으로 연결되어 상기 게이트 전극을 통해 상기 제1 신호 패드에서부터 상기 제1 테스트 패드까지 연장되는 제1 전기적 경로가 오픈-회로인지를 테스트하는 것을 특징으로 하는 다층 회로기판.
청구항 10에 있어서,

상기 적어도 하나의 신호 패드의 제2 신호 패드는 상기 트랜지스터의 상기 소스 전극과 전기적으로 연결되고, 상기 적어도 하나의 테스트 패드의 제2 테스트 패드는 상기 소스 전극과 전기적으로 연결되어 상기 소스 전극을 통해 상기 제2 신호 패드에서부터 상기 제2 테스트 패드까지 연장되는 제2 전기적 경로가 오픈-회로인지를 테스트하는 것을 특징으로 하는 다층 회로기판.
청구항 11에 있어서,

상기 적어도 하나의 신호 패드의 제3 신호 패드는 상기 트랜지스터의 상기 드레인 전극과 전기적으로 연결되고, 상기 적어도 하나의 테스트 패드의 제3 테스트 패드는 상기 드레인 전극과 전기적으로 연결되어 상기 드레인 전극을 통해 상기 제3 신호 패드에서부터 상기 제3 테스트 패드까지 연장되는 제3 전기적 경로가 오픈-회로인지를 테스트하는 것을 특징으로 하는 다층 회로기판.
제1 전극 및 제2 전극을 포함하는 빌트-인 캐패시터;

상기 제1 전극 또는 상기 제2 전극 중 하나와 전기적으로 연결되어 신호 전달을 위해 다층 회로기판의 상면에 형성되는 신호 패드; 및

상기 제1 전극 또는 상기 제2 전극 중의 상기 하나를 통해 상기 신호 패드에서부터 상기 테스트 패드까지 연장되는 전기적 경로를 테스트하기 위해서 상기 제1 전극 또는 상기 제2 전극 중의 상기 하나와 전기적으로 연결되어 상기 다층 회로기판의 상면에 형성되는 테스트 패드를 구비하는 것을 특징으로 하는 다층 회로기판.
청구항 13에 있어서,

상기 제1 전극 또는 제2 전극 중 다른 하나와 전기적으로 연결되어 신호 전달을 위하여 상기 다층 회로기판의 상면에 형성되는 다른 신호 패드 및 상기 제1 전극 또는 제2 전극의 상기 다른 하나를 통해 상기 다른 신호 패드에서부터 다른 테스트 패드까지 연장되는 전기적 경로를 테스트하기 위해서 상기 제1 전극 또는 제2 전극 중의 상기 다른 하나와 전기적으로 연결되어 상기 다층 회로기판의 상면에 형성되는 상기 다른 테스트 패드를 더 포함하는 것을 특징으로 하는 다층 회로기판.
청구항 13에 있어서,

상기 제1 전극에는 상기 다층 회로기판의 다른 층들에 형성되는 다수의 전도성 층이 포함되어 있는 것을 특징으로 하는 다층 회로기판.
청구항 13에 있어서,

상기 제2 전극에는 상기 다층 회로기판의 다른 층들에 형성되는 다수의 전도성 층이 포함되어 있는 것을 특징으로 하는 다층 회로기판.
청구항 13에 있어서,

상기 신호 패드 및 테스트 패드는 중심간 거리가 상기 신호 패드 또는 테스트 패드의 대략 지름 크기에서부터 지름의 1과 1/2 크기까지의 범위에서 서로 떨어져 있는 것을 특징으로 하는 다층 회로기판.
제1 단부 및 제2 단부를 포함하는 빌트-인 인덕터;

상기 제1 단부 또는 제2 단부 중 하나와 전기적으로 연결되어 신호 전달을 위해서 다층 회로기판의 상면에 형성되는 신호 패드; 및

상기 제1 단부 또는 제2 단부 중 상기 하나를 통해 상기 신호 패드에서부터 상기 테스트 패드까지 연장되는 전기적 경로를 테스트하기 위해서 상기 제1 단부 또는 제2 단부 중의 상기 하나와 전기적으로 연결되어 상기 다층 회로기판의 상면에 형성되는 상기 테스트 패드를 포함하는 것을 특징으로 하는 다층 회로기판.
청구항 18에 있어서,

상기 제1 단부 또는 제2 단부 중 다른 하나와 전기적으로 연결되어 신호 전달을 위해서 상기 다층 회로기판의 상기 상면에 형성되는 다른 신호 패드 및 상기 제1 단부 또는 제2 단부 중의 상기 다른 하나를 통해 상기 다른 신호 패드로부터 다른 테스트 패드까지 연장하는 전기적 경로를 테스트 하기 위해 상기 제1 단부 또는 제2 단부의 상기 다른 하나와 전기적으로 연결되어 상기 다층 회로기판의 상기 상면에 형성되는 상기 다른 테스트 패드를 더 구비하는 것을 특징으로 하는 다층 회로기판.
청구항 18에 있어서,

상기 빌트-인 인덕터에는 상기 제1 단부에서부터 상기 제2 단부까지 연장하는 상기 다층 회로기판의 다른 층들에 형성되는 전도성 라인이 포함되어 있는 것을 특징으로 하는 다층 회로기판.
청구항 18에 있어서,

상기 빌트-인 인덕터에는 상기 제1 단부에서 제2 단부까지 연장되는 상기 다층 회로기판의 층에 형성되는 굴곡진 전도성 라인이 포함되어 있는 것을 특징으로 다층 회로기판.
청구항 18에 있어서,

상기 신호 패드 및 테스트 패드는 중심간 거리가 상기 신호 패드 또는 테스트 패드의 대략 지름 크기에서부터 지름의 1과 1/2 크기까지의 범위에서 서로 떨어져 있는 것을 특징으로 하는 다층 회로기판.
다층 회로기판에 다수 터미널을 포함하는 빌트-인 성분을 테스트하는 방법에 있어서,

신호 전달을 위해 상기 다층 회로기판의 상면에 적어도 하나 이상의 신호 패드를 제공하는 단계;

상기 적어도 하나의 신호 패드 각각을 상기 다수의 터미널의 하나와 전기적으로 연결하는 단계;

상기 다층 회로기판의 상기 상면에 적어도 하나의 테스트 패드를 제공하는 단계;

상기 적어도 하나의 테스트 패드 각각을 상기 다수 터미널의 하나와 전기적으로 연결하는 단계; 및

상기 다수 터미널의 동일한 하나와 전기적으로 연결된 상기 적어도 하나의 신호 패드 중 하나 및 상기 적어도 하나의 테스트 패드 중 하나를 검출하여 상기 동일한 하나의 터미널을 통해 상기 하나의 신호 패드에서부터 상기 하나의 테스트 패드까지 연장하는 전기적 경로의 연결 상태를 결정하는 단계를 구비하는 것을 특징으로 하는 방법.
청구항 23에 있어서,

상기 적어도 하나의 신호 패드의 제1 신호 패드를 상기 다수의 터미널 중 제1 터미널과 전기적으로 연결하는 단계;

상기 적어도 하나의 제1 테스트 패드의 제1 테스트 패드를 상기 제1 터미널과 전기적으로 연결하는 단계; 및

상기 제1 신호 패드 및 상기 제1 테스트 패드를 검출하여 상기 제1 터미널을 통해 상기 제1 신호 패드에서부터 상기 제1 테스트 패드까지 연장하는 전기적 경로가 오픈-회로인지를 결정하는 단계를 더 포함하는 것을 특징으로 하는 방법.
청구항 23에 있어서,

상기 빌트-인 성분에는 캐패시터, 인덕터, 레지스터, 다중-포트 수동 소자 또는 트랜지스터 중 하나를 포함하는 것을 특징으로 하는 방법.
다층 회로기판 내의 제1 전극 및 제2 전극을 포함하는 빌트-인 캐패시터를 테스트하는 방법에 있어서,

상기 다층 회로기판의 상면에 신호 전달을 위한 신호 패드를 제공하는 단계;

상기 신호 패드를 상기 빌트-인 캐패시터의 상기 제1 전극 또는 제2 전극 중 하나와 전기적으로 연결하는 단계;

상기 다층 회로기판의 상기 상면에 테스트 패드를 제공하는 단계;

상기 테스트 패드를 상기 빌트-인 캐패시터의 상기 제1 전극 또는 제2 전극 중 하나와 전기적으로 연결하는 단계; 및

상기 신호 패드 및 상기 테스트 패드를 검출하여 상기 제1 전극 또는 제2 전극 중 상기 하나를 통해 상기 신호 패드에서부터 상기 테스트 패드까지 연장하는 전기적 경로 내의 오픈-회로 여부를 결정하는 단계를 구비하는 것을 특징으로 하는 방법.
청구항 26에 있어서,

상기 다층 회로기판의 상기 상면에 신호 전달을 위한 다른 신호 패드를 제공하는 단계;

상기 다른 신호 패드를 상기 제1 전극 또는 제2 전극 중 다른 하나와 전기적으로 연결하는 단계;

상기 다층 회로기판의 상기 상면에 다른 테스트 패드를 제공하는 단계;

상기 다른 테스트 패드를 상기 제1 전극 또는 제2 전극 중 다른 하나와 전기적으로 연결하는 단계를 더 구비하는 것을 특징으로 하는 방법.
청구항 27에 있어서,

상기 다른 신호 패드 및 상기 다른 테스트 패드를 검출하여 상기 제1 전극 또는 제2 전극의 상기 다른 하나를 통해 상기 다른 신호패드에서부터 상기 다른 테스트 패드까지 연장하는 전기적 경로내의 오픈-회로 여부를 결정하는 단계를 더 구비하는 방법.
청구항 27에 있어서,

상기 신호 패드 및 상기 다른 테스트 패드를 검출하여 상기 신호 패드에서부 터 상기 다른 테스트 패드 사이의 단락-회로 여부를 결정하는 단계를 더 구비하는 것을 특징으로 하는 방법.
청구항 27에 있어서,

상기 다른 신호 패드 및 상기 테스트 패드를 검출하여 상기 다른 신호 패드와 상기 테스트 패드 사이의 단락-회로 여부를 결정하는 단계를 더 구비하는 것을 특징으로 하는 방법.
청구항 27에 있어서,

상기 신호 패드 및 상기 다른 신호 패드를 검출하여 상기 신호 패드와 상기 다른 신호 패드 사이의 단락-회로 여부를 결정하는 단계를 더 구비하는 것을 특징으로 하는 방법.
청구항 27에 있어서,

상기 테스트 패드 및 상기 다른 테스트 패드를 검출하여 상기 테스트 패드와 상기 다른 테스트 패드 사이의 단락-회로 여부를 결정하는 단계를 더 구비하는 것을 특징으로 하는 방법.
다층 회로기판내의 제1 단부 및 제2 단부를 포함하는 빌트-인 캐패시터를 테스트하는 방법에 있어서,

상기 다층 회로기판의 상면에 신호 전달을 위한 신호 패드를 제공하는 단계;

상기 신호 패드를 상기 빌트-인 캐패시터의 상기 제1 단부 또는 제2 단부 중 하나와 전기적으로 연결하는 단계;

상기 다층 회로기판의 상기 상면에 테스트 패드를 형성하는 단계;

상기 테스트 패드를 상기 빌트-인 캐패시터의 상기 제1 단부 또는 제2 단부 중 상기 하나와 전기적으로 연결하는 단계; 및

상기 신호 패드 및 상기 테스트 패드를 검출하여 상기 제1 단부 또는 제2 단부 중의 상기 하나를 통해 상기 신호 패드에서부터 상기 테스트 패드까지 연장하는 전기적 경로내의 오픈-회로 여부를 결정하는 단계를 구비하는 것을 특징으로 하는 방법.
청구항 33에 있어서,

상기 다층 회로기판의 상기 상면에 신호 전달을 위한 다른 신호 패드를 제공하는 단계;

상기 다른 신호 패드를 상기 제1 단부 또는 제2 단부 중 다른 하나와 전기적으로 연결하는 단계;

상기 다층 회로기판의 상기 상면에 다른 테스트 패드를 형성하는 단계;

상기 다른 테스트 패드를 상기 제1 단부 또는 제2 단부 중 다른 하나와 전기적으로 연결하는 단계를 더 구비하는 것을 특징으로 하는 방법.
청구항 34에 있어서,

상기 다른 신호 패드 및 상기 다른 테스트 패드를 검출하여 상기 제1 단부 또는 제2 단부의 상기 다른 하나를 통해 상기 다른 신호 패드에서부터 상기 다른 테스트 패드까지 연장하는 전기적 경로의 오픈-회로 여부를 결정하는 단계를 더 구비하는 것을 특징으로 하는 방법.
청구항 34에 있어서,

상기 신호 패드 및 상기 다른 신호 패드를 검출하여 상기 제1 단부 및 제2 단부를 통해 상기 신호 패드에서부터 상기 다른 신호 패드까지 연장하는 전기적 경로의 오픈-회로 여부를 결정하는 단계를 더 구비하는 것을 특징으로 하는 방법.
청구항 34에 있어서,

상기 테스트 패드 및 상기 다른 테스트 패드를 검출하여 상기 제1 단부 및 제2 단부를 통해 상기 테스트 패드에서부터 상기 다른 테스트 패드까지 연장하는 전기적 경로의 오픈-회로 여부를 결정하는 단계를 더 구비하는 것을 특징으로 하는 방법.
청구항 34에 있어서,

상기 신호 패드 및 상기 다른 테스트 패드를 검출하여 상기 제1 단부 및 제2 단부를 통해 상기 신호 패드에서부터 상기 다른 테스트 패드까지 연장하는 전기적 경로의 오픈-회로 여부를 결정하는 단계를 더 구비하는 것을 특징으로 하는 방법.
청구항 34에 있어서,

상기 다른 신호 패드 및 상기 테스트 패드를 검출하여 상기 제1 단부 및 제2 단부를 통해 상기 다른 신호패드에서부터 상기 테스트 패드까지 연장하는 전기적 경로의 오픈-회로 여부를 결정하는 단계를 더 구비하는 것을 특징으로 하는 방법.