TWI278648B - Apparatus and method for testing component built in circuit board - Google Patents
Apparatus and method for testing component built in circuit board Download PDFInfo
- Publication number
- TWI278648B TWI278648B TW094128318A TW94128318A TWI278648B TW I278648 B TWI278648 B TW I278648B TW 094128318 A TW094128318 A TW 094128318A TW 94128318 A TW94128318 A TW 94128318A TW I278648 B TWI278648 B TW I278648B
- Authority
- TW
- Taiwan
- Prior art keywords
- pad
- signal
- test
- circuit board
- electrode
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0266—Marks, test patterns or identification means
- H05K1/0268—Marks, test patterns or identification means for electrical inspection or testing
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
- G01R31/2818—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP] using test structures on, or modifications of, the card under test, made for the purpose of testing, e.g. additional components or connectors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
- H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
- H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
- H05K1/165—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed inductors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
- H05K1/167—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
Description
1278648 九、發明說明: 【發明所屬之技術領域】 本發明一般係關於高頻測試技術。更明確地說,本發明 係關於測試電路板之内藏元件的裝置與方法。 【先前技術】 圖1A為具備内藏電容器10之習用多層電路板1之透視 圖。圖1B為沿著直線ll-π所獲得之圖1A中所示之多層電路 板1的剖面圖。
參考圖1A與1B,多層電路板1包含第一介電層ι〇〇、 第一介電層102、以及内藏於電路板1之中的電容器1〇。第 一介電層1〇〇係形成於第二介電層102之上。内藏電容器1〇 包含一弟一電極板104及一第二電極板1〇6。本範例中,第一 電極板104係充當信號板,而第二電極板丨06則充當接地板。 第一電極板104係位於第一介電層1〇〇與第二介電層1〇2之 間,而第二電極板106則係位於第二介電層1〇2的底表面(圖 中未編號)之上。換言之,第一電極板104與第二電極板1〇6 被第一介電層102隔開。於電路板丨的頂表面(圖中未編號) 中會形成一信號墊108,更明確地說,係形成於第一介電層 1〇〇的頂端上,於該處可形成電線、主動元件、被動元件、或 是積體電路。所以,信號塾1〇8係、電路板i内含的功能電路& 中未顯示)的電路節點。因為電容器10内藏於電路板i之中 所^通道no會穿過第一介電層励用以電連接信號塾1〇8 與第一電極板104。通常藉由機械鑽鑿或雷射形成一穿、尚 介電層100的開口,然後於該開口中填入導電材料便=形成 681954-212 5 1278648 通道110。第一電極板104可能包含從該處延伸的引線112與 導電銲墊114,用以經由通道110來電連接第一電極板1〇4與 信號墊108 〇 ^ 於形成通道110期間,可能尚未妥善形成該開孔,因此 可能會出關路問題。不過,對具相藏元件(被動元件或主 動元件)的多層電路板來言兒,假使該電路板中有開路或短路便 很難進行測試。所以,吾人希望有_種測試具備_元件之 多層電路板的裝置與方法。 【發明内容】 、本發明係’可解決目先前技術之關與缺點所導致之 一或多項問題的電路與方法。 根據本發明的具體實施例,提供_種多層電路板,盆包 ==:多個終端的内藏元件;至少-信號墊,其係形成 ===頂表面上用於傳送信號,該至少-信號墊 者句對應到该等多個終端中其中一 一 ;其;形成於該多層電路板的頂表面上:該至少 母者均對應到該至少一信號塾 從該其中一個信號墊 /、'者用於測式 試墊中每-者的電^岐其中—個終端延伸至該至少一測 根據本發明還提供一種多層· 容器,其含有-第-電極’其包含.一内藏電 成於該多層電路板的頂表面上二電-信號塾,其係形 中1中一用於和該第—電極或第二電極 成科夕_連接來傳送錢;以及—測試墊,其係形 成於“層電路板的頂表面上用於和該第—電極或第:^ 681954-212 1278648 中其中者進仃電連接用於_從該信號墊經由該第一電極 或第二電極中其中_者延伸至該職墊的電路徑。 根據本發明還進—步提供—種多層電路板,其包含:一 内藏電感器’其含有一第一末端與一第二末端;一信號墊, 其係=成於該多層電路㈣職面上·和該第 一末端或第 二末端中其中一者進行電連接來傳送信號丨以及一測試墊, 其係^成於該多層電路板的職面上用於和該第—末端或第 一末端中,中一者進行電連接用於測試從該信號墊經由該第 -末端或第二末端中其中—者延伸至_試㈣電路徑。 另根據本發明,提供一種用於測試多層電路板中含有多 個終端之内藏元件的方法,其包含:於該多層電路板的頂表 面上提供至少一信號墊用於傳送信號;將該至少一信號墊中 每一者電連接至該等多個終端中其中一者;於該多層電路板 的頂表面上提供至少一測試墊;將該至少一測試墊中每一者 電連接至該等多個終端中其中一者;以及偵測被電連接至該 等多個終端中同一終端處的該至少一信號墊中其中一者與該 至少一測試墊中其中一者,用以判斷從該其中一個信號墊經 由該同一終端延伸至該其中一個測試墊的電路徑的連接狀 另根據本發明,提供一種用於測試多層電路板中含有一 第一電極與一第二電極之内藏電容器的方法,其包含:於該 多層電路板的頂表面上提供一信號墊用於傳送信號;將該信 號墊電連接至該内藏電容器的第一電極或第二電極中其中一 者;於該多層電路板的頂表面上提供一測試墊;將該測試墊 681954-212 7 1278648 電連接至該内藏電容器的第-電極或第二電極中其中-者; =偵測該信餘與朗試墊,用關斷麵該信號塾經由 士第電極或第一電極中其中一者延伸至該測試塾的電路徑 中是否有開路。 〜另,據本發明’提供—_於測試多層電路板中含有一 弟末端與一第二末端之内藏電感器的方法’其包含:於該 =電路板的頂表面上提供_信麵用於傳聰號;將該信 號塾電連接至該喊電容器的第-末端或第二末端中其中-者於該夕層電路板的頂表面上提供一測試塾;將該測試塾 電連接至該域電容器的第—末端或第二末财其中-者; =摘麟墊與朗轉,用以騎在從前號塾經由 L Γ末端或第一末端中其中一者延伸至該測試墊的電路徑 於下文的說财將部份提出本發_額外_與優點, 而=該賴中將瞭解射—部份,綠藉由實行本發明亦 可心。精由_中請專利範圍中特別提出的元件與組合將 可瞭解且達成本發明的特點與優點。 口、 應該瞭解的係’前文的—般說明與下文的詳細說明均僅 作為不乾與解釋之用,而非限制本發明。 本說明書情併人且構縣綱#其巾—部份 圖解的係本發_其巾—具體實關,其連 轉本發_卿。 j w 【實施方式】 20之 圖2A為根據本發明一具體實施例之具備内藏元件 681954-212 1278648 多層電路板2之透視圖。太^^ 一 PI ?R ^ vl ^ ^ τ 乾例中,内藏兀件20包含電容器。 圖2Β為沿者直線iv_FV所猶π — ο λ 士 α 2的剖面圖。 所後传之圖2Α中所示之多層電路板 ^參考圖2Α與犯,多層電路板2包含第一介電層細、 第-介電層202、以及内藏於電路板2之中的電容器加。 一介電層200係形成於第二介屏2 外 ,丨冤層202之上。内藏電容器20 W-弟-電極板204與—第二電極板2〇6。本範例中,第一 電極板204係充當信號板用於傳送信號,而第二電極板施 則充當被連接至參考電壓鱗(财細示)_地板。第一電 極板2〇4約位於第—介電層2⑻與第二介電層搬之間,而 第-電極板206則係位於第二介電層2〇2之底表面(圖中未編 號)處。所以,第一電極板2〇4與第二電極板2〇6會被第二介 電層202隔開。 電路板2之上會形成信號墊208。明確地說,信號墊2〇8 係位於第一介電層200的頂表面(圖中未編號)上,於該處可形 成電線、主動元件、被動元件 '或是積體電路。信號墊208 係電路板2内含的功能電路的電路節點。因為電容器2〇内藏 於電路板2之中,所以,通道21G會穿過第—介電層2〇〇用 以電連接信號墊208與第一電極板204。通常藉由機械鑽鑿或 雷射形成一穿過第一介電層200的開口,然後於該開口中填 入導電材料便可形成通道210。第一電極板204包含第一引線 212與第一導電銲墊2H,用以和通道210產生電連接。 電路板2之上會進一步形成測試墊218。明確地說,測試 墊218係位於第一介電層2〇〇的頂表面上。根據本發明的測 681954-212 9 1278648 試墊係用來測試在從感興趣的墊至該測試墊的電路徑中是否 有開路,或是用來測試在從感興趣的墊與韓測試塾之間是否 有短路,以及用來測試何處不應該提供電連接。於本具體實 施例中,與信號塾208相對應的測試墊218有助於在從信號 墊208經由内藏電容器20的第一電極板204延伸至測試墊 218的電路徑中進行開路測試。、通道220會穿過第一介電層 200用以電連接測試墊218與第一電極板204。第一電極板204 包含第二引線222與第二導電銲墊224,用以和通道220產生 電連接。 > 於正常作業期間,測試墊218會保持浮動狀態。於測試 作業期間,第一探針(圖中未顯示)與第二探針(圖中未顯示)會 碰觸信號墊208與測試墊218,分別用來進行開路或短路測 試。 圖3為根據本發明另一具體實施例之具備内藏元件3〇尤 多層電路板3之剖面圖。本範例中,内藏元件3〇包含電容器。 參考圖3,本發明的多層電路板3包含第一介電層300、第二 介電層302、以及内藏於電路板3之中的電容器30。内藏電 齡容器30包含一第一電極板304與一第二電極板3〇6。第一電 極板304或第二電極板306中至少其中一者係充當多層電路 板3中的信號板。第一電極板304位於第一介電層3〇〇與第 一介電層302之間。第二電極板306則位於第二介電層302 之底表面(圖中未編魂)處。苐一#號塾308與第二信號塾328 係位於電路板3的頂表面處彼此隔開。第一信號墊3〇8會經 由第一通道310被電連接至第一電極板3〇4。同樣地,第二信 681954-212 10 1278648 號塾328會經由第二通道330被電連接至第二電極板3〇6。 對應於第一信號墊308的第一測試墊318及對應於第二 信號墊328的第二測試墊338均係位於電路板3的頂表面處。 第一測試墊318會經由通道320被電連接至第一電極板3〇4, 而第二測試墊338則會經由通道340被電連接至第二電極板 306 〇 於正常作業期間,第一測試墊318與第二測試墊338均 會保持浮動狀態。於測試作業期間,從第一信號墊3〇8經由 _ 第一電極板304至第一測試墊318的第一電路徑可利用,例 如 對4木針進行測試,用以判斷該第一電路徑中是否有開 路。同樣地,從第二信號墊328經由第二電極板306至第二 測試墊338的第二電路徑亦可進行測試,用以判斷該第二電 路徑中是否有開路。再者,於測試作業期間,可測試第一信 號墊308與第二測試墊338(兩者並未被電連接),用以判斷兩 者之間是否有短路。同樣地,可測試第二信號墊328與第一 測試墊318(兩者並未被電連接),用以判斷兩者之間是否有短 路。 > 圖4A至4C為根據本發明又一具體實施例之具備内藏元 件之多層電路板之剖面圖。該等範例中,内藏元件包含電容 器。參考圖4A,多層電路板4包含内藏電容器4〇、信號墊 408 γ以及測試墊418。内藏電容器4〇包含一第一電極板4〇4 與一第二電極板406。信號墊408會經由通道410被電連接至 第二電極板406。測試墊418會經由通道42〇被電連接至第二 電極板406。本範例中,内藏電容器4〇係單埠電容器,其中 681954-212 11 1278648 一個電極(即第二電極406)係充當信號板用於傳送信號,而第 一電極404則充當接地板。 參考圖4B ’含有内藏電容器412的多層電路板41的結 構和如圖4A中所示之多層電路板4雷同,除此之外圖4B中 提供一額外的信號墊428及一對應於該額外信號墊428的韻 外測試墊438。通道430與440會分別將信號墊428與測試塾 438電連接至第一電極板404。内藏電容器412係一雙埠電容 器,其中的兩個電極(即第一電極4〇4與第二電極4〇6)均充當 > 信號板用於傳送信號。 田 參考圖4C,多層電路板42包含一第一電極與一第二電 極。第一電極包含第一層43、第二層45、以及第三層47,三 者會透過通道450相互電連接。第二電極包含第一層糾、第 二層46、以及第三層48,三者會透過通道46〇相互電連接。 第旒墊431與對應於第一信號墊431的第一測試墊432 均係位於第一電極的第一層43之上並且透過通道相互電 連接。第二信號墊441與對應於第二信號墊441的第二測試 墊442均係位於第二電極的第一層料之上並且透過通道楊 _ 相互電連接。 、於正常作業期間,第一與第二測試墊432及442均未被 連接至任何電源,也就核於浮紐態。於測試作業期間, 可讓對探針碰觸第-信號墊糾與第一測試墊432來測試 第一電極的第一層43與第二層45或是第一層43與第三層 4二用以判斷是否有開路。同樣地,可讓_對探針碰觸第二 ㈣墊441與第二測試塾442來測試第三電極的第一層 44與 681954-212
12 1278648 第二層46,戈是第-層44與第三層48,用以判斷是否有開路。 再者,於測試作業期間,讓一對探針碰觸第一信號墊431與 第二測試墊442,或是碰觸第二信號塾441與第一測試塾 432,便能夠判斷第一電極與第二電極之間是否有短路。 圖5A為根據本發明之具有測試墊的多層電路板與沒有 任何測試墊之習用多層電路板之間的阻抗,頻率關係模擬曲 線圖。參考® 5A,曲線51代表的係具備測試墊的多層電路 板(舉例來說,根據本發明圖2A或2B中所示的多層電路板 丨2)的模擬結果。曲線52代表祕不具有任何職墊的多層電 路板(舉例來說,圖1A或1B中所示的多層電路板1}的模擬結 果4論是多層電路板1或2,第一電極板刚或2〇4的面積 皆為20x20 mil2,通道11〇或210的直徑皆為滅,而信號 塾108或208的直徑皆為l〇mil。曲線51的自振览點約在μ GHz處,而曲線52的自振盪點則約在16·6 (}112處。比較之 後,多層電路板2的電容器20的自振盪頻率比多層電 的電容n ίο的自振盪頻率小了約1GHz。此iGHz的下降量 係因為加入測試墊及相應通道後寄生電感增加所導致。里 > 圖5B為將測試墊置放於和個別信號墊相隔不同距離處 的各種多層電路板之間的阻抗·頻率關係模擬曲線圖。參考= 5B,曲線53代表的係信號墊與測試墊間距離較長時一多層電 路板的模擬結果,而曲線54代表的係信號墊與測試墊間二齙 較短時-多層電路板賴擬結果。曲線53的自振盪頻率大^ 曲線54。信號墊與測試墊間的距離越短,自振盪頻率便越大'。 於根據本發明-具體實施例中,-信號墊與一測試墊間的中 681954-212 1278648 心至中心距離範圍介於該信號墊或測試墊直徑的一倍與一倍 半之間。 圖6為根據本發明再一具體實施例之具備内藏元件62之 夕層電路板6之剖面圖。本範例中,内藏元件62包含電感器 或電卩且器中其中一者。下面將參考圖7A與7B來討論内藏電 感器的範例。就内藏電感器來說,因為熟習本技術的人士便 會瞭解’多層電路板中某一層的導電線路或電線便可充當電 阻器’所以圖中未圖解内藏電阻器。參考圖6,多層電路板6 包含介電層63、64、65、以及内藏電感器62。第一信號墊608 及對應於第一信號墊608的第一測試墊618均位於多層電路 板6的頂表面(圖中未編號)之上。第一信號墊6〇8會經由通道 610與620、電線650、及電感器62的第一終端621被電連接 至第一測試墊618。第二信號墊628及對應於第二信號墊628 的第二測試墊638均位於多層電路板6的頂表面之上。第二 4吕號塾628會經由通道630與640、電線660、及電感器62 的第二終端622被電連接至第二測試墊638。 於正常作業期間,第一與第二測試墊及638均會保 持浮動狀態。於測試作業期間,第一信號墊608與第一測試 墊618則會被探測以判斷由A所表示的路徑是否開路。第二 信號墊628與第二測試墊638則可被探測以判斷路徑B是否 開路。再者,苐一測试塾618與弟二測試塾638可被探測以 判斷延伸穿過電感器62的路徑C是否開路。於本發明的其它 具體實施例中,第一信號墊008與第二信號墊628可被探測 以判斷延伸穿過電感器62的路徑(圖中未編號)是否開路。第 681954-212 14 1278648 一信號墊608與第二測試墊638,或是第二信號墊628與第一 測試墊618亦可被探測以判斷個別路徑(圖中未編號)中是否 有開路。 圖7A為根據本發明一具體實施例之内藏電感器71之透 視圖。參考圖7A,内藏電感器71包含第一終端72、第二終 端73、以及經由複數個通道76從第一終端72延伸至第二終 端73的導電線路或電線74與75。電線74係位於一多層電路 板(圖中未編號)的層702之中,而電線75則係位於該多層電 路板的另一層(圖中未顯示)之中。與第一終端72產生電連接 的弟一仏5虎塾708及對應於第一信號墊708的第一測試墊718 均位於該多層電路板的又一層700之中。再者,與第二终端 73產生電連接的第二信號墊728及對應於第二信號墊728的 第二測試墊738亦位於層700之中。前面已經參考圖6討論 過電感器71的測試作業。 圖7B為根據本發明另一具體實施例之内藏電感器81之 透視圖。參考圖7B,内藏電感器81為螺線管型電感器,其 包含弟一終端82、弟一終端83、以及從第一終端82延伸至 第二終端83的捲繞導電線路或電線84。第一終端82、第二 終端83、以及電線84均位於一多層電路板(圖中未編號)的層 802之中。與笫一終82產生電連接的第一信號塾及對 應於第一信號墊808的第一測試墊818均位於該多層電路板 的另一層800之中。再者,與第二終端83產生電連接的第二 信號墊828及對應於第二信號墊828的第二測試墊838亦位 於層800之中。别面已經參考圖6討論過電感器§ 1的測試作 681954-212 15 1278648 業。 本文已經解釋過内藏於一多層電路板之中的被動元件之 具體實施例,例如電容器、電感器、或是電阻器。不過,熟 習本技術的人士將會暸解’除了前文所討論的雙終端元件以 外,本發明亦可套用至主動元件或多終端元件。於根據本發 明的具體實施例中,該多終端元件包含多埠微波被動元件或 電晶體中其中一者。圖8為根據本發明一具體實施例之含有 内藏多埠元件92的多層電路板9的剖面圖。參考圖8,内藏 多埠元件92(例如濾波器或平衡/非平衡轉換(bahm))包含第一 琿921、第二埠9M、以及第三埠923。第一埠921、第二埠 922、以及第三埠923會分別透過通道(圖中未編號)被電連接 至多層電路板9頂表面上所形成的第一信號墊9〇8、第二信號 墊928、以及第三信號墊948。對應於第一信號墊9〇8的^二 測試墊918會形成於該頂表面上,用於測試從第一信號墊9〇8 經由第一埠92i延伸至第一測試墊918的第一電^徑是否開 路。同樣地,對應於第二信號墊928的第二测試墊938會形 成於該頂表面上,用於測試從第二信號墊928經由第二埠 延伸至第二測試墊938的第二電路徑是否開路。再者,對應 於第三信號墊948的第三_墊958會形成於該頂表面上了 用於測試從第三信號墊948經由第三埠923延伸至第三測試 墊958的第三電路徑是否開路。 一 以電晶體為例,其通常包含-閘極終端、_源極線端、 以及-没極終端,可於-多層電路板的頂表面上形成對應於 該閑極、源極、或没極中其中—者的至少—測試墊,用ς測 681954-212 16 ^78648 試從該頂表面上所形成的一信號墊經由該對應的其中一終端 延伸至該測試墊的電路徑。 …' 每上文已經針對解釋與說明之目的提供本發明之較佳具體 貫施例之前述揭相容。其並未竭盡說明本發明或將本發明 ^於所揭示的刻板形式中。熟習本技術者依照以上的揭示内 各將會非常清楚本文所說明的具體實施例之許多變化及修 改。本發明之範,僅由本文所附之巾請專利翻及其等效^ 圍來定義。
另外’說明本發明之代表性具體實施例時,雖然本說明 書將本發明之方法及/或程序表示為—特定之步驟序列;不 過’由於财法或程序的範圍並靴賴本靖提出之特定的 ^驟序列,所㈣方法或程序残僅限於所狀狀的步驟 列。熟習本技術者便會發現,亦可採用其它步驟序列。所 應將本綱㈣提㈣之特㈣步料舰為對申請 專,,_。料’林應將觸本剌之該方法及/或 專利範圍限制在僅能以書面之順序來實行該方法 =或程序之步驟,熟習本技術者报容易便可明自,該等序列 亦可t以改變,並且仍涵蓋於本發明之精神與_之内。 【圖式簡單說明】 在將詳細地參考本發明具體實施例,其範例圖解於附
If^可能的話’在所有圖式巾將以相同的元件符號來代 表相同或類似的部件。 為具備内藏電容器之習用多層電路板之透視圖; 圖1B為沿著直線職所獲得之圖认中所示之多層電 681954-212 17 1278648 板的剖面圖; 圖2A為根據本發明一具體實施例之具備内藏元件之多 層電路板之透視圖; 圖2B為沿著直所獲得之圖2A中所示之多層電 路板的剖面圖; 曰 圖3為根據本發明另一具體實施例之具備内藏元件之多 層電路板之剖面圖;
圖4A至4C為根據本發明又一具體實施例之具備内藏元 件之多層電路板之剖面圖; ΰ 5A為根據本發明之具有測試塾的多層電路板與沒有 任何測試塾之制多層電路板之間的阻抗·頻率關係模擬曲 線圖; 圖5Β為將測試墊置放於和個別信號墊相隔不同距離處 的各種多層電路板之間的阻抗-頻率關係模擬曲線圖; 圖6為根據本發明再一具體實施例之具備内藏元件之多 層電路板之剖面圖; .圖7Α為根據本發明一具體實施例之内藏電感器之透視 圖, 圖7Β為根據本發明另一具體實施例之内藏電感器之透 視圖;以及 圖8為根據本發明一具體實施例之含有内藏多埠元件的 多層電路板的剖面圖。 【主要元件符號說明】 多層電路板 681954-212 18 1278648
10 内藏電容器 100 第一介電層 102 第二介電層 104 第一電極板 106 第二電極板 108 信號墊 110 通道 112 引線 114 導電銲墊 2 多層電路板 20 内藏電容器 200 第一介電層 202 第二介電層 204 第一電極板 206 第二電極板 208 信號墊 210 通道 212 第一引線 214 第一導電銲墊 218 測試塾 220 通道 222 第二引線 224 第二導電銲墊 3 多層電路板 681954-212 19 1278648
30 内藏電容器 300 第一介電層 302 第二介電層 304 第一電極板 306 第二電極板 308 第一信號墊 310 第一通道 318 第一測試墊 320 通道 328 第二信號墊 330 第二通道 338 第二測試墊 340 通道 4 多層電路板 40 内藏電容器 41 多層電路板 412 内藏電容器 42 多層電路板 43 第一層 44 第一層 45 第二層 46 第二層 47 第三層 48 第三層 681954-212 20 1278648
404 第一電極板 406 第二電極板 408 信號墊 410 通道 418 測試墊 420 通道 428 信號墊 430 通道 431 第一信號墊 432 第一測試墊 438 測試墊 440 通道 441 第二信號墊 442 第二測試墊 450 通道 460 通道 6 多層電路板 62 内藏電感器 63 介電層 64 介電層 65 介電層 608 第一信號墊 610 通道 618 第一測試墊 681954-212 21 1278648 620 通道 621 第一終端 622 第二終端 628 第二信號墊 630 通道 638 第二測試墊 640 通道 650 電線 660 電線 71 内藏電感器 72 第一終端 73 第二終端 74 電線 75 電線 76 通道 700 層 702 層 708 第一信號墊 718 第一測試墊 728 第二信號墊 738 第二測試墊 81 内藏電感器 82 第一終端 83 第二終端 681954-212 22 1278648
84 電線 800 層 802 層 808 第一信號墊 818 第一測試塾 828 第二信號墊 838 第二測試墊 9 多層電路板 92 内藏多埠元件 908 第一信號墊 918 第一測試墊 921 第一埠 922 第二埠 923 第三埠 928 第二信號墊 938 第二測試墊 948 第三信號墊 958 第三測試墊 681954-212 23
Claims (1)
1278648 十、申請專利範圍: 1. 一種多層電路板,其包括: 一含有多個終端的内藏元件; 至少一信號墊,其係形成於該多層電路板的頂表面上用 於傳送信號,該至少一信號墊中每一者均對應到該等多個終 端中其中一者;以及 至少一測試墊,其係形成於該多層電路板的頂表面上, 該至少一測試墊中每一者均對應到該至少一信號墊中其中一 者用於測試從該其中一個信號墊經由該其中一個終端延伸至 該至少一測試墊中每一者的電路徑。 2. 如請求項1之多層電路板,其中該内藏元件包含以下其 中一者:電容器、電感器、電阻器、多璋被動元件、或 是電晶體。 3·如請求項2之多層電路板,其中該電容器包含一第一電 極與一第二電極,用以分別充當該等多個終端中的第一 終端與第二終端。 4. 如請求項3之多層電路板,其中該至少一信號墊的第一 信號墊會被電連接至該電容器的第一電極,而該至少一 測試墊的第一測試墊會被電連接至該第一電極,用以測 試從該第一信號墊經由該第一電極延伸至該第一測試墊 的第一電路徑是否開路。 5. 如請求項4之多層電路板,其中該至少一信號墊的第二 信號墊會被電連接至該電容器的第二電極,而該至少一 測試墊的第二測試墊會被電連接至該第二電極,用以測 681954-212 24 1278648 試從該第二信號墊經由該第二電極延伸至該第二測試墊 的第二電路徑是否開路。 6·如請求項2之多層電路板,其中該電感器包含/第一末 端與一第二末端,用以分別充當該等多個終端中的第一 終端與第二終端。 Ί·如請求項6之多層電路板,其中該至少一信號勢的第一 信號墊會被電連接至該電感器的第一末端,而該至少一 測試墊的第一測試墊會被電連接至該第一末端,用以測 試從該第一信號墊經由該第一末端延伸至該第一測試墊 的第一電路徑是否開路。 8·如請求項6之多層電路板,其中該至少一信號墊的第二 信號塾會被電連接至該電感器的第二末端,而該至少一 測試塾的第二測試墊會被電連接至該第二末端,用以測 。式從該第二信號墊經由該第二末端延伸至該第二測試墊 的第二電路徑是否開路。 9·如喷求項2之多層電路板,其中該電晶體包含/閘極電 極、—源極電極、以及一汲極電極,用以分別充當該等 夕=終端中的第一終端、第二終端、以及第三終端。 >月求項9之多層電路板,其中該至少一信號勢的第一 、胃被電連接至該電晶體的閘極電極,而該至少^一 塾的第一測試墊會被電連接至該閘極電極,用以測 "式從°亥第一信號墊經由該閘極電極延伸至該第一測試墊 的電路徑是否開路。 11·如明求項10之多層電路板,其中該至少一信號墊的第二 681954-212 25 1278648 j吕號墊會被電連接至該電晶體的源極電極,而該至少— 測試墊的第二測試墊會被電連接至該源極電極,用=測 試從該第二信號墊經由該源極電極延伸至該第二測試墊 的第二電路徑是否開路。 12 如請求項11之多層電路板,其中該至少一信號塾的第二 信號墊會被電連接至該電晶體的沒極電極,而該至少二 測試塾的第三測試墊會被電連接至雜極電極,用 試從該第三信號塾經由舰極電極延伸至該第三測試塾 的第三電路徑是否開路。 13. 一種多層電路板,其包括: 一内藏電容器,其含有一第一電極與一第二雷極· ,第一形成於該多層電路板的頂表面上用於和 2-電極或弟二電極中其中—者進行電連接來傳送信號; _一if塾’其係形成於該多層電路板的頂表面上用於和 信號墊經由該第—電極進订電連接用於測試從該 墊的電路徑。或弟—電極中其中—者延伸至該測試 H.如請求項I3之多層電路板,其進括: 號其係形成於該多層電路板的頂表面上用= 及一 中另—者進行f連接來傳送信號;以 ί用其係形成於該多層電路板的頂表面 於測試從二極:另:者進ϋ電連接用 、、、二由為弟一電極或第二電極中 681954-212 26 1278648 另7者延伸至該不同的測試塾的電_。 15·如請求項13之多層電路 ,’其係形成於該多層電:二:之包中含複數層 .m之多:電路板’其中該第二電極包含複數* 導電層,其係开>成於該多層 曰 17, i 的二::=;^ 18· —種多層電路板,其包括: 二:藏電感器’其含有-第-末端與一第二末端; 一抬旒墊,其係形成於 該第-末端或第二末端一二=頂表面上用於和 以及 τ者進订電連接來傳送信號; 該第其係形成於該多層電路板的頂表面上用於和 者延伸至該測試 信號墊經二;一 中—者進行電連接用於測試從該 塾的電路;弟一末端或第二末端中其中-
19. 求们8之多層電路板,其進一步包括:一不同的信 二*其係形成於該多層電路板的頂表面上用於和該第 及—端或第二末端中另一者進行電連接來傳送信號;以 不同的測試墊’其係形成於該多層電路板的頂表面 於用,和該第一末端或第二末端中另一者進行電連接用 ;剩4彳足該不同的信號墊經由該第一末端或第二末端中 者延伸至該不同的測試塾的電路徑。 681954-212 27 1278648 於ϊϊ: 18之多層電路板’其中該内藏電感器包含形成 板之不同層之中的複數條導電線路,它們 糸,該弟一末端延伸至該第二末端。 從該第-末端延伸至該的捲繞導電線路’其係· 备、if項18之多層電路板’其中該信號备與測試塾彼此 i的二==:::範圍介⑽^ 23.:種=層電路板中含有多個終端之内藏元件的方 · 一信號墊用於傳送 中一:該至少-信號塾中每—者電連接至該等多個終端中其 於該多層電路板_表面上提供至少塾. 中-職墊中每—者電連接至該等多個終端中其 摘測㈣連接至該❹個終财同—終 域塾中其中—者與該至少—測試射其中—者,用以觸 從該其卜個信號墊經由該同—終端延伸至該其中一 墊的電路徑的連接狀態。 、^ 24·如請求項23之方法,其進一步包括·· 將该至少-信號墊中的第—信號塾電連接至該等多個終 681954-212 28 1278648 端中的第一終端; 將該至少一測試墊中的第一測試墊電連接至該第一終 端;以及 偵測該第一信號墊與該第一測試墊,用以判斷從該第一 信號墊經由該第一終端延伸至該第一測試墊的電路徑是否開 路。 25. 如請求項23之方法,其中該内藏元件包含以下其中一 者:電容器、電感器、電阻器、多埠被動元件、或是電 晶體。 26. —種測試多層電路板中含有第一電極與第二電極之内藏 電容器的方法,其包括: 於該多層電路板的頂表面上提供一信號墊用於傳送信 號; 將該信號墊電連接至該内藏電容器的第一電極或第二電 極中其中一者; 於該多層電路板的頂表面上提供一測試墊; 將該測試墊電連接至該内藏電容器的第一電極或第二電 極中其中一者;以及 偵測該信號墊與該測試墊,用以判斷在從該信號墊經由 該第一電極或第二電極中其中一者延伸至該測試墊的電路徑 中是否有開路。 27. 如請求項26之方法,其進一步包括: 於該多層電路板的頂表面上提供一不同的信號墊用於傳 送信號; 681954-212 29 1278648 將該不同的信號墊電連接至該第一電極或第二電極中另 一者; 於該多層電路板的頂表面上提供一不同的測試墊;以及 將該不同的測試墊電連接至該第一電極或第二電極中另 一者。 28·如請求項27之方法,其進一步包括: 偵測該不同的信號墊與該不同的測試墊,用以判斷在從 該不同的信號墊經由該第一電極或第二電極中另一者延伸至 該不同的測試墊的電路徑中是否有開路。 > 29.如請求項27之方法,其進一步包括: 偵測該信號墊與該不同的測試墊,用以判斷在該信號墊 與該不同的測試墊之間是否有短路。 30. 如請求項27之方法,其進一步包括: 偵測該不同的信號墊與該測試墊,用以判斷在該不同的 信號墊與該測試墊之間是否有短路。 31. 如請求項27之方法,其進一步包括: 偵測該信號墊與該不同的信號墊,用以判斷在該信號 > 墊與該不同的信號墊之間是否有短路。 32·如請求項27之方法,其進一步包括: 偵測該測試墊與該不同的測試墊,用以判斷在該測試 墊與該不同的測試墊之間是否有短路。 33. —種測試多層電路板中含有第一末端與第二末端之内藏 電感器的方法,其包括: 於該多展電路板的頂表面上提供一信號墊用於傳送 681954-212 30 1278648 信號; 將該信號墊電連接至該内藏電容器的第一末端或第 二末端中其中一者; 於該多層電路板的頂表面上提供一測試墊; 將該測試墊電連接至該内藏電容器的第一末端或第 二末端中其中一者;以及 偵測該信號墊與該測試墊,用以判斷在從該信號墊經 由該第一末端或第二末端中其中一者延伸至該測試墊的 > 電路徑中是否有開路。 34. 如請求項33之方法,其進一步包括: 於該多層電路板的頂表面上提供一不同的信號墊用 於傳送信號; 將該不同的信號墊電連接至該第一末端或第二末端 中另一者; 於該多層電路板的頂表面上提供一不同的測試墊;以 .及 將該不同的測試墊電連接至該第一末端或第二末端 中另一者。 35. 如請求項34之方法,其進一步包括: 偵測該不同的信號墊與該不同的測試墊,用以判斷在 從該不同的信號墊經由該第一末端或第二末端中另一者 延伸至該不同的測試墊的電路徑中是否有開路。 681954-212 31 1278648 I π : 36·如請求項34之方法,其進一步包括: _ 偵測該信號墊與該不同的信號墊,用以判斷在從該信 號墊經由該第一末端與第二末端延伸至該不同的信號墊 的電路徑中是否有開路。 ,37.如請求項34之方法,其進一步包括: 偵測該測試墊與該不同的測試墊,用以判斷在從該測 試墊經由該第一末端與第二末端延伸至該不同的測試墊 的電路徑中是否有開路。 _ 38·如讀求項34之方法,其進一步包括: 偵測該信號墊與該不同的測試墊,用以判斷在從該信 號墊經由該第一末端與第二末端延伸至該不同的測試墊 的電路徑中是否有開路。 39.如請求項34之方法,其進一步包括: 偵測該不同的信號墊與該測試墊,用以判斷在從該不 同的信號墊經由該第一末端與第二末端延伸至該測試墊 的電路徑中是否有開路。 681954-212 32
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/131,741 US7345366B2 (en) | 2005-05-18 | 2005-05-18 | Apparatus and method for testing component built in circuit board |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200641377A TW200641377A (en) | 2006-12-01 |
TWI278648B true TWI278648B (en) | 2007-04-11 |
Family
ID=37425115
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW094128318A TWI278648B (en) | 2005-05-18 | 2005-08-19 | Apparatus and method for testing component built in circuit board |
Country Status (5)
Country | Link |
---|---|
US (2) | US7345366B2 (zh) |
JP (1) | JP4087413B2 (zh) |
KR (1) | KR100769537B1 (zh) |
CN (1) | CN100504411C (zh) |
TW (1) | TWI278648B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI392881B (zh) * | 2007-09-18 | 2013-04-11 | Infineon Technologies Ag | 相鄰晶片損傷偵測系統 |
Families Citing this family (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7352602B2 (en) | 2005-12-30 | 2008-04-01 | Micron Technology, Inc. | Configurable inputs and outputs for memory stacking system and method |
JP4697037B2 (ja) * | 2006-05-09 | 2011-06-08 | 株式会社デンソー | 部品内蔵基板及びその配線不良検査方法 |
JP2007317743A (ja) * | 2006-05-23 | 2007-12-06 | Fujifilm Corp | 半導体装置 |
US7645158B2 (en) * | 2006-12-29 | 2010-01-12 | Honeywell International Inc. | Terminal block and test pad for an HVAC controller |
KR100897815B1 (ko) * | 2007-11-08 | 2009-05-18 | 주식회사 동부하이텍 | 반도체 장치의 패드 구조 |
CN101494216B (zh) * | 2008-01-25 | 2011-02-02 | 中芯国际集成电路制造(上海)有限公司 | 用于对集成电路内层电介质进行可靠性分析的测试用结构 |
TWI397933B (zh) * | 2008-02-22 | 2013-06-01 | Ind Tech Res Inst | 電容器模組 |
TWI393155B (zh) * | 2008-02-29 | 2013-04-11 | Ind Tech Res Inst | 電容器裝置與電路 |
KR101077434B1 (ko) * | 2009-08-12 | 2011-10-26 | 삼성전기주식회사 | 기판의 테스트방법 |
KR101039775B1 (ko) | 2009-09-01 | 2011-06-09 | 대덕전자 주식회사 | 인쇄회로기판의 비아홀 평가 방법 및 테스트 기판 제조방법 |
US8907694B2 (en) * | 2009-12-17 | 2014-12-09 | Xcerra Corporation | Wiring board for testing loaded printed circuit board |
KR101112621B1 (ko) | 2010-03-05 | 2012-02-16 | 삼성전기주식회사 | 수동소자가 내장된 인쇄회로기판의 이상 유무 판단 방법 |
KR101085752B1 (ko) * | 2010-05-10 | 2011-11-21 | 삼성전기주식회사 | 회로 기판 및 상기 회로 기판에 장착된 성분의 테스트 방법 |
TW201200853A (en) * | 2010-06-18 | 2012-01-01 | Ind Tech Res Inst | Measuring apparatus |
TWI415531B (zh) * | 2011-01-25 | 2013-11-11 | Zhen Ding Technology Co Ltd | 電路板製作方法 |
KR101633373B1 (ko) * | 2012-01-09 | 2016-06-24 | 삼성전자 주식회사 | Cof 패키지 및 이를 포함하는 반도체 장치 |
US8953336B2 (en) * | 2012-03-06 | 2015-02-10 | Taiwan Semiconductor Manufacturing Co., Ltd. | Surface metal wiring structure for an IC substrate |
TWI483361B (zh) * | 2012-03-23 | 2015-05-01 | Chipmos Technologies Inc | 半導體封裝基板以及半導體封裝結構 |
CN103050485B (zh) * | 2012-12-21 | 2016-12-28 | 苏州日月新半导体有限公司 | 封装基板构造 |
JP2013077842A (ja) * | 2013-01-17 | 2013-04-25 | Dainippon Printing Co Ltd | 配線板、配線板の検査方法 |
KR102179541B1 (ko) | 2013-12-30 | 2020-11-18 | 삼성디스플레이 주식회사 | 표시 장치의 전압 발생 제어 방법 및 이를 수행하는 표시 장치 |
CN106163091A (zh) * | 2016-08-17 | 2016-11-23 | 深圳崇达多层线路板有限公司 | 印刷电路板埋嵌入电容结构 |
JP7279538B2 (ja) * | 2019-06-19 | 2023-05-23 | 富士フイルムビジネスイノベーション株式会社 | 発光装置 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3090453B2 (ja) * | 1989-07-10 | 2000-09-18 | 株式会社日立製作所 | 厚膜薄膜積層基板およびそれを用いた電子回路装置 |
JPH09258247A (ja) * | 1996-03-26 | 1997-10-03 | Sharp Corp | 液晶表示装置の製造方法および成膜装置 |
US6047469A (en) * | 1997-11-12 | 2000-04-11 | Luna Family Trust | Method of connecting a unit under test in a wireless test fixture |
US5939782A (en) | 1998-03-03 | 1999-08-17 | Sun Microsystems, Inc. | Package construction for integrated circuit chip with bypass capacitor |
US6255602B1 (en) * | 1999-03-15 | 2001-07-03 | Wentworth Laboratories, Inc. | Multiple layer electrical interface |
US6400576B1 (en) * | 1999-04-05 | 2002-06-04 | Sun Microsystems, Inc. | Sub-package bypass capacitor mounting for an array packaged integrated circuit |
US6710433B2 (en) * | 2000-11-15 | 2004-03-23 | Skyworks Solutions, Inc. | Leadless chip carrier with embedded inductor |
US6577490B2 (en) * | 2000-12-12 | 2003-06-10 | Ngk Spark Plug Co., Ltd. | Wiring board |
TW578910U (en) * | 2003-05-21 | 2004-03-01 | Mjc Probe Inc | Integrated circuit probe card |
US6771077B2 (en) * | 2002-04-19 | 2004-08-03 | Hitachi, Ltd. | Method of testing electronic devices indicating short-circuit |
US6967348B2 (en) * | 2002-06-20 | 2005-11-22 | Micron Technology, Inc. | Signal sharing circuit with microelectric die isolation features |
KR20040024352A (ko) * | 2002-09-14 | 2004-03-20 | (주)킵스 | 인쇄회로기판의 테스트장치 |
US7131047B2 (en) * | 2003-04-07 | 2006-10-31 | Sun Microsystems, Inc. | Test system including a test circuit board including resistive devices |
-
2005
- 2005-05-18 US US11/131,741 patent/US7345366B2/en active Active
- 2005-08-19 TW TW094128318A patent/TWI278648B/zh not_active IP Right Cessation
- 2005-11-15 CN CNB2005101232030A patent/CN100504411C/zh not_active Expired - Fee Related
-
2006
- 2006-01-20 KR KR1020060006207A patent/KR100769537B1/ko active IP Right Grant
- 2006-02-03 JP JP2006027788A patent/JP4087413B2/ja not_active Expired - Fee Related
-
2007
- 2007-02-20 US US11/708,935 patent/US7714590B2/en active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI392881B (zh) * | 2007-09-18 | 2013-04-11 | Infineon Technologies Ag | 相鄰晶片損傷偵測系統 |
Also Published As
Publication number | Publication date |
---|---|
US7345366B2 (en) | 2008-03-18 |
TW200641377A (en) | 2006-12-01 |
US20060261482A1 (en) | 2006-11-23 |
KR100769537B1 (ko) | 2007-10-23 |
US7714590B2 (en) | 2010-05-11 |
JP2006324633A (ja) | 2006-11-30 |
KR20060119727A (ko) | 2006-11-24 |
CN100504411C (zh) | 2009-06-24 |
US20070152339A1 (en) | 2007-07-05 |
CN1866041A (zh) | 2006-11-22 |
JP4087413B2 (ja) | 2008-05-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI278648B (en) | Apparatus and method for testing component built in circuit board | |
TW516342B (en) | Multilayer type printed-wiring board | |
US7157927B2 (en) | Test pattern for testing resistance of pattern of semiconductor substrate | |
TW456074B (en) | IC socket | |
US20100225435A1 (en) | Magnetic Film Enhanced Inductor | |
US20070177414A1 (en) | Magnetic field probe apparatus and a method for measuring magnetic field | |
CN106920797A (zh) | 存储器结构及其制备方法、存储器的测试方法 | |
US20150015291A1 (en) | Cantilever probe card for high-frequency signal transmission | |
TW538511B (en) | Stacked circuit device and method for evaluating an integrated circuit substrate using the stacked circuit device | |
TW200920210A (en) | Conductive connection structure of printed circuit board (PCB) | |
JP2005526250A (ja) | 較正及びデエンベッディングのための方法、デエンベッディングのためのデバイスセット、並びにベクトルネットワークアナライザ | |
JP2009534641A (ja) | 磁性粒子測定デバイスおよび方法 | |
US20170003319A1 (en) | Probe module supporting loopback test | |
TW201116834A (en) | Probe card | |
WO2014125317A1 (en) | Integrated circuit with integrated current sensor | |
US9442134B2 (en) | Signal path switch and probe card having the signal path switch | |
TW201141318A (en) | Circuit board and method for testing component built in the circuit board | |
JP3296308B2 (ja) | プリント配線板の抵抗測定装置およびそれを用いた抵抗測定方法 | |
CN102147434A (zh) | 一种测试电感的方法 | |
CN205879998U (zh) | 一种内嵌式贴片声表面波器件测试结构 | |
CN101109770A (zh) | 非接触型单面探针结构 | |
CN105159856B (zh) | 信号传输装置及终端 | |
CN115831936B (zh) | 一种具有埋容的基板及其埋容测试方法 | |
TW200915938A (en) | Circuit board with embedded capacitance and resistance structures | |
JP2005101218A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |