TWI466599B - 電路板及電路板內建之元件的測試方法 - Google Patents
電路板及電路板內建之元件的測試方法 Download PDFInfo
- Publication number
- TWI466599B TWI466599B TW099126665A TW99126665A TWI466599B TW I466599 B TWI466599 B TW I466599B TW 099126665 A TW099126665 A TW 099126665A TW 99126665 A TW99126665 A TW 99126665A TW I466599 B TWI466599 B TW I466599B
- Authority
- TW
- Taiwan
- Prior art keywords
- circuit board
- test
- pad
- component
- signal pad
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
- G01R31/2818—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP] using test structures on, or modifications of, the card under test, made for the purpose of testing, e.g. additional components or connectors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0266—Marks, test patterns or identification means
- H05K1/0268—Marks, test patterns or identification means for electrical inspection or testing
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
- H05K13/08—Monitoring manufacture of assemblages
- H05K13/082—Integration of non-optical monitoring devices, i.e. using non-optical inspection means, e.g. electrical means, mechanical means or X-rays
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
- G01R31/281—Specific types of tests or tests for a specific type of fault, e.g. thermal mapping, shorts testing
- G01R31/2812—Checking for open circuits or shorts, e.g. solder bridges; Testing conductivity, resistivity or impedance
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
- H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/16—Inspection; Monitoring; Aligning
- H05K2203/162—Testing a finished product, e.g. heat cycle testing of solder joints
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Operations Research (AREA)
- Manufacturing & Machinery (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Tests Of Electronic Circuits (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
本發明係有關於一種電路板以及一種用於測試電路板內建元件的方法,尤其,係有關內嵌於電路板內之主動或被動元件的連接狀態的測試技術。
一電路板係表示一板塊,具有內嵌於其上之電路以及形成於其上之各種電性互連之元件所構成的電路。通常,主動或被動元件內嵌於電路板時,係利用表面貼裝技術(Surface Mount Technology,SMT)將主動或被動元件設置於電路板的表面上。然而,根據目前電子產品微型化的趨勢,將主動或被動元件嵌入電路板內部之新封裝技術一直積極地被開發。
對於使用嵌入式封裝技術之電路板而言,係將許多元件整合在電路板內,具有使電子產品微型化以及降低生產成本等優點。然而,內嵌於電路板內之元件的連接狀態測試,比嵌於電路板表面上之元件的連接狀態測試,複雜許多。
本發明係提供一種可用於測試各元件連接狀態之板塊結構以及一種測試各元件連接狀態的方法,其中主動元件及被動元件係嵌入於電路板內。
根據本發明之一實施例,提出一種電路板,包括:一主動元件、一被動元件、以及一測試墊。主動元件係內嵌於電路板內部且包括至少一個連接端子;被動元件之一端子係電性連接至主動元件之數個連接端子中的其中一個連接端子,且被動元件之另一端子係電性連接至電路板之一表面上的信號墊;測試墊係電性連接至被動元件之一端子。
此時,被動元件可包括一電阻、一電感、以及一電容之中的其中一者。
此外,測試墊可以延伸至電路板之一上表面或者一側表面。
同時,根據本發明之另一實施例,提供一電路板,包括:一主動元件、至少一被動元件、以及一測試墊。主動元件內嵌於電路板內;被動元件電性連接主動元件至信號墊,信號墊設置於電路板表面上;測試墊電性連接至一連接點,此連接點電性連接主動元件至被動元件,且測試墊延伸於電路板表面。
此時,當電路板包括複數個被動元件時,延伸於電路板表面之測試墊可以電性連接至一連接點,此連接點電性連接主動元件至被動元件,或者延伸於電路板表面之測試墊可以電性連接至一連接點,此連接點係電性連接各個被動元件。
此外,測試墊可以延伸至電路板之一上表面或一側表面。
同時,根據本發明一實施例,提供一種用於電路板的測試方法,此電路板包括一主動元件及一被動元件。主動元件包括至少一個連接端子,被動元件之其中一端子電性連接至主動元件之其中一連接端子且另一端子電性連接至一信號墊,此信號墊設置於電路板之表面上。此方法包括:形成一測試墊,測試墊延伸於電路板之表面,且此測試墊電性連接至被動元件的一端子;利用一信號墊或測試墊,測試一主動元件的連接狀態;以及利用一信號墊或測試墊,測試一被動元件的連接狀態。
同時,可以透過信號墊或測試墊,施加具有預定量之電流至主動元件,並且量測由主動元件輸出之電流或電壓,測試主動元件的連線狀態。
當被動元件係一電阻或者電感時,可以透過信號墊或測試墊,施加具有預定量之電流至主動元件,且當被動元件係一電容時,可以利用測試墊施加具有預定量之電流至主動元件,測試主動元件的連線狀態。
此外,可以施加具有預定量之電流至一電流路徑,此電流路徑由測試墊透過被動元件連接至訊號墊,當電流施加時,量測形成於測試墊及信號墊之間的電壓,以測試被動元件的連線狀態。
為了對本發明之上述及其他方面有更佳的瞭解,下文特舉較佳實施例,並配合所附圖式,作詳細說明如下:
於此,將配合圖式說明本發明之實施例。然而,僅以舉例的方式說明本發明之實施例,而此些實施例並非用以限定本發明。
在說明本發明的時候,為避免模糊本發明之精神,本發明所屬技術領域所習知的技術將不會詳述於此。此外,以下的詞彙將以使用於本發明時的作用來定義,然而亦可以根據使用者以及操作者的意圖而有不同的解釋方式。因此,此些詞彙應根據說明書的描述作定義。並且,必須基於通篇說明書的內容來對此些詞彙作釋義。
因此,本發明的精神係由申請專利範圍所決定,並且,對於本發明所屬技術領域之人,可以提供下列實施例以有效率地描繪出本發明之精神。
同時,在以下的說明中,必須注意的是,「連接至」(connected to)或者「耦接至」(coupled to)隱含了構成一電路之兩元件係彼此電性連接的意思。
第1A及1B圖係繪示依據本發明一實施例之一電路板100之剖面圖。其中,第1A圖繪示測試墊116、118、及120在電路板100上形成之前的狀態,且第1B圖繪示測試墊116、118、及120分別地形成於電路板100上之後的狀態。
如圖式所繪示,依據本發明一實施例之電路板100包括至少一主動元件102及104,至少一被動元件106、108及110,信號墊112及114,以及測試墊116、118及120。
主動元件102及104係內嵌於電路板100內部,且主動元件包括至少一個連接端子。主動元件102及104可以被配置為包括一運算放大器(Operational Amplifier,OP amp)、一繼電器(relay)、一二極體、一電晶體、或者如實施例所述之類似元件。
被動元件106、108及110例如是一電阻、一電感、一電容、或者類似的元件,被動元件與主動元件102及104一起被內嵌於電路板100內部。此時,被動元件106、108及110的兩端子中,被動元件之一端子連接至主動元件102及104的其中一連接端子或另一被動元件,且被動元件之另一端子連接至信號墊112及114或者另一個被動元件。亦即,在本發明之此實施例中,透過至少一被動元件106、108及110,各主動元件102及104係被配置以連接信號墊112及114。在第1A及1B圖所繪示之實施例中,被動元件106之一端子係連接至主動元件102且被動元件106之另一端子係連接至信號墊112。此外,被動元件108之一端子係連接至主動元件104,且被動元件108之另一端子係連接至被動元件110,而被動元件110之一端子係連接至被動元件108,且被動元件110之另一端子係連接至信號墊114。
信號墊112及114係提供於電路板100之表面上,且提供導電點,使得包括主動元件102、104以及被動元件106、108及110之電路,可以電性連接至外部。
測試墊116、118及120係用於測試構成電路之各個元件的連接狀態,亦即,主動元件102、104以及被動元件106、108及110的連接狀態。測試墊116、118及120可以提供於電路板的表面上,此表面例如是電路板100之上表面或側表面。此外,測試墊116、118及120可以電性連接至連接點,此連接點係介在主動元件102、104及被動元件106、108、110之間,或者,測試墊116、118及120可以電性連接至連接點,此連接點連接各個被動元件106、108以及110。如第1圖所繪示之實施例中,測試墊116係連接至介於主動元件102以及被動元件106之間的連接點,測試墊118係連接至介於主動元件104以及被動元件108之間的連接點,且測試墊120係連接至介於被動元件108以及被動元件110之間的連接點。
第2圖繪示依據本發明一實施例之電路板200之測試方法的流程圖。於此,測試電路板200的方法,將列舉實施例並以繪示於第1A及1B圖之電路板100為基礎作說明。
依據本發明一實施例之測試電路板200的方法將說明於下,此方法亦可以執行於電路板的製造裝置,或者如實施例所述之不同的電路板測試裝置。
首先,用於測試之測試墊116、118及120係形成於第1A圖之電路板100之中(步驟202)。如前述,測試墊116、118及120可以被配置以從連接點延伸至電路板100之表面,其中連接點可以介於主動元件及被動元件之間,或者介於各個被動元件之間。
接著,利用信號墊112及114或測試墊116、118及120,測試電路板100內部的主動元件102及104的連接狀態(步驟204)。可以透過信號墊112及114或測試墊116、118及120,施加一預定量之電流至主動元件102及104,並且量測由主動元件102及104所輸出之電流或電壓,以測試主動元件102及104的連接狀態。舉例來說,以主動元件102為例,可以透過信號墊112或測試墊116來施加電流,以主動元件104為例,可以透過信號墊114或測試墊118及120施加一預定量之電流。無論電流係施加於信號墊112及114或者測試墊116、118及120中之哪一個端子,皆可以依據主動元件102及104或者被動元件106、108及110的形式作適當地選擇。舉例來說,當被動元件106、108及110為電容時,被動元件106、108及110兩端之端子皆為短路,使得主動元件102及104得以經由測試墊116及118而被測試,其中測試墊116及118係直接連接至主動元件102及104。然而,當被動元件106、108及110係電阻或電感時,透過信號墊112及114或者測試墊116、118及120其中之端子,主動元件102及104的連接狀態仍然是可以被確認的。
最後,利用信號墊112及114或測試墊116、118及120,來測試電路110內部的被動元件106、108及110之連接狀態(步驟206)。被動元件106、108及110間連接狀態的測試,可以利用信號墊112及114或者測試墊116、118及120連接至相對應之被動元件106、108及110的兩端子,藉以施加一預定量之電流至被動元件106、108及110,並且,當施加電流的時候,量測形成於測試墊116、118、120及信號墊112及114之間的電壓。舉例來說,以被動元件106為例,可以藉由施加電流至信號墊112及測試墊116的端子,測試連接於信號墊112、被動元件106及測試墊116間的電路徑是否正常地連接。此外,以被動元件108為例,電流係施加於測試墊118及測試墊120之間,而以被動元件110為例,電流係施加於信號墊114及測試墊120之間,因而使得各個被動元件都可以被測試。
依據本發明一實施例之電路板100僅舉例作說明,電路板100之各個元件間具體的耦合形式,可能依據電路板100之型式的不同而有所差異。以下將對於依據本發明一實施例之電路板100的形式,以及依據本發明一實施例之用於測試電路板200之方法,透過各種實施例作說明。
首先,配置於電路板上的測試墊之連接方式如第3圖所繪示,且用以測試各個元件的方法將說明於此。第3圖繪示一主動元件以及兩個電阻R1及R2內嵌於電路板內部的形式。電阻R1及電阻R2之各一端子係分別連接至主動元件的不同端子,且電阻R1及電阻R2之各另一端子係分別連接至信號墊S1及S2。此外,主動元件連接至電阻R2的一端子,透過一信號墊S3連接至電路板的外部。
以具有此種形式的電路板為例,一測試墊T係連接至一連接點以測試電路板,此連接點係介於電阻R1及主動元件之間。以連接點介於電阻R2以及主動元件之間的情況為例,信號墊S3可以以相同於測試墊的作用來運作,因此不需要連接到獨立的測試墊。亦即,於本發明所述之信號墊實質上表示具有測試墊功能的端子,例如是信號墊S3,以及分開地連接之測試墊,例如第3圖所繪示之測試墊T。
在具有如第3圖所繪示的電路板之形式中,主動元件連接至電阻R1之端子的連接狀態,可以藉由施加具有一預定量之電流至信號墊S1或測試墊T,並且量測由此主動元件所輸出之電壓或電流,來進行測試。當然,即使電阻R1係連接於信號墊S1以及主動元件之間,所施加的電流通過電阻時通常是維持恆定的量,使得主動元件即使與電阻連接仍然可以被測試。同樣地,主動元件連接至電阻R2之端子的連接狀態,可以藉由施加具有一預定量之電流至信號墊S2或信號墊S3,並量測由此主動元件所輸出之電壓或電流,來進行測試。
接著,被動元件R1的連接狀態,可以藉由施加具有一預定量之電流至一電路徑,此電路徑連接信號墊S1、電阻R1、以及測試墊T,並量測信號墊S1及測試墊T之端子的電壓,來進行測試。此外,被動元件R2的連接狀態,可以藉由施加具有一預定量之電流至一電路徑,此電路徑係連接信號墊S2、電阻R2、以及信號墊S3,並量測信號墊S2以及信號墊S3之端子的電壓,來進行測試。
接著,配置於電路板上之測試墊的連接方式如第4圖所繪示,且用於測試各元件的方法將說明於此。第4圖係繪示一主動元件以及一電阻內嵌於電路板內的形式。主動元件之一端子係透過電阻R連接至信號墊S1,且信號墊S1係不透過電阻R而直接連接至此主動元件之其他端子。
以具有此種形式之電路板為例,測試墊T係連接至連接點(端子M),此連接點係介於電阻R以及主動元件之間,以便測試電路板。在此情況下,主動元件的連接狀態,可以藉由施加具有一預定量之電流至信號墊S1或者測試墊T,並量測由主動元件所輸出之電壓或者電流,來進行測試。接著,被動元件R之連接狀態,可以藉由施加具有一預定量之電流至一電路徑,此電路徑係連接信號墊S1、電阻R、以及測試墊T,並量測信號墊S1以及測試墊T兩者之端子的電壓,來進行測試。
接著,配置於電路板上之測試墊的連接方式如第5圖所繪示,且用於測試各元件的方法將說明於此。第5圖係繪示一主動元件、一電阻R、以及一電容C1內嵌於電路板內的形式。主動元件的一端子透過電阻R連接至信號墊S1,且透過C1連接至信號墊S2時,可以同時連接至信號墊S3而不需要經過一個不同的被動元件。
當電路板具有此種形式的情況下,信號墊S3具有相同於測試墊之作用,因此不需要附加不同的測試墊。在此情況下,主動元件的連接狀態,可以藉由施加具有一預定量之電流至一信號墊S1或者信號墊S3,並量測此主動元件所輸出之電壓或電流,以進行測試。然而,對於信號墊S2的情況來說,其與主動元件的路徑中間具有一電容連接在其中,使得主動元件之連接狀態無法透過信號墊S2來進行測試。
接著,被動元件R之連接狀態,可以藉由量測電路徑上的電阻值來進行測試,此電路徑係連接信號墊S1電阻R及信號墊S3。被動元件C的連接狀態可以藉由量測電路徑上的電容值來進行測試,此電路徑係連接信號墊S2、電容C1以及信號墊S3。
接著,配置於電路板上之測試墊的連接方式如第6A及6B圖所繪示,且用於測試各元件的方法將說明於此。第6A圖繪示測試墊T1、T2、以及T3形成前之電路板的剖面圖,第6B圖繪示測試墊T1、T2、以及T3形成後之電路板的剖面圖。如圖式所繪示,主動元件之各個端子係透過一電阻R、一電容C、以及一電感L,分別連接至信號墊S1、信號墊S2、以及信號墊S3。
以此種形式之電路板為例,測試墊T1係連接至一連接點,此連接點介於電阻R以及主動元件之間,測試墊T2係連接至一連接點,此連接點介於電容C以及主動元件之間,且測試墊T3係連接至一連接點,此連接點介於電感L以及主動元件之間。在此種情況下,主動元件之各個端子的連接狀態,可以透過信號墊S1或測試墊T1,以及透過信號墊S3或測試墊T3,來進行測試。然而,當端子連接至電容C的時候,僅可以透過測試墊T2進行連接狀態之測試。
接著,被動元件R之連接狀態,可以藉由量測電路徑上的電阻值來進行測試,此電路徑連接信號墊S1、電阻R、以及測試墊T1。被動元件C之連接狀態,可以藉由量測電路徑上的電容來進行測試,此電路徑連接信號墊S2、電容C、以及測試墊T2。被動元件L之連接狀態,可以藉由量測電路徑上的電容來進行測試,此電路徑連接信號墊S3、電感L、以及測試墊T3。
接著,配置於電路板上之測試墊的連接方式如第7圖所繪示,且用於測試各元件的方法將說明於此。第7圖所繪示之電路板中,測試墊T係連接至介於主動元件以及電阻R1之間的連接點。
在此電路板中,主動元件之連接狀態,可以利用信號墊S1(或是測試墊T)、信號墊S2、以及信號墊S3,來進行測試。
接著,被動元件R1的連接狀態可以藉由量測電路徑上的電阻值來進行測試,此電路徑連接信號墊S1、電阻R1、以及測試墊T。被動元件R2之連接狀態,可以藉由量測電路徑上的電阻值來進行測試,此電路徑連接信號墊S1、電阻R2、以及信號墊S2。被動元件C1之連接狀態,可以藉由量測電路徑上的電容來進行測試,此電路徑連接信號墊S1、電容C1、以及信號墊S4。被動元件C2之連接狀態,可以藉由量測電路徑上的電容來進行測試,此電路徑連接信號墊S2、電容C2、以及信號墊S3。
接著,配置於電路板上之測試墊的連接方式如第8圖所繪示,且用於測試各元件的方法將說明於此。第8圖所繪示之電路板中,測試墊T1係連接至介於第一主動元件以及電容C2之間的連接點,測試墊T2係連接至介於第一主動元件以及電阻R之間的連接點。
在此電路板中,第一主動元件及第二主動元件之連接狀態,可以利用信號墊S1、測試墊T1、以及測試墊T2,來進行測試。如上所述,以信號墊S2及信號墊S3為例,信號墊S2及信號墊S3係連接至電容,因此無法利用信號墊之端子來進行主動元件的測試。
接著,被動元件R的連接狀態可以藉由量測電路徑上的電阻值來進行測試,此電路徑連接信號墊S1、電阻R、以及測試墊T2。被動元件C1的連接狀態可以藉由量測電路徑上的電容值來進行測試,此電路徑連接信號墊S1、電阻C1、以及信號墊S2。被動元件C2的連接狀態可以藉由量測電路徑上的電容值來進行測試,此電路徑連接信號墊S3、電容C2、以及測試墊T1。
接著,配置於電路板上之測試墊的連接方式如第9圖所繪示,且用於測試各元件的方法將說明於此。第9圖繪示利用表面貼附技術(SMT),將主動或被動元件透過接墊S3、接墊S4、以及接墊S5嵌於電路板上表面上之形式。亦即,接墊S3、接墊S4、及接墊S5,並非使用一般的信號墊,而是使用表面貼附技術之接墊(SMT pad)。
即使本發明之此實施例係利用表面貼附技術之接墊,仍可以使用相同於前述之方法來測試電路板內部之元件。
首先,在電路板內,第一主動元件以及第二主動元件的連接狀態,可以利用信號墊S1、信號墊S4、以及信號墊S5,來進行測試。如上所述,就信號墊S2以及信號墊S3而言,信號墊S2以及信號墊S3係連接至電容,因此無法利用信號墊之端子進行主動元件的測試。
接著,被動元件R的連接狀態,可以藉由量測電路徑上的電阻值,來進行測試,此電路徑連接信號墊S1、電阻R、以及信號墊S4。此外,被動元件C1之連接狀態,可以藉由量測電路徑上的電容值,來進行測試,此電路徑連接信號墊S1、電容C1、以及信號墊S2。被動元件C2之連接狀態,可以藉由量測電路徑上的電容值,來進行測試,此電路徑連接信號墊S3、電容C2、以及信號墊S5。
根據本發明之實施例,即使當主動元件及被動元件係內嵌電路板內,仍可以有效地測試各個元件的連接狀態,因此,可以輕易地測定電路板內是否有缺陷。
綜上所述,雖然本發明已以較佳實施例揭露如上,然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者,在不脫離本發明之精神和範圍內,當可作各種之更動與潤飾。因此,本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100...電路板
102、104...主動元件
106、108、110...被動元件
112、114、S1、S2、S3、S4、S5...信號墊
116、118、120、T1、T2、T3...測試墊
R、R1、R2...電阻
C、C1、C2...電容
L...電感
第1A及1B圖係繪示依照本發明一實施例之電路板100之剖面圖。
第2圖繪示依照本發明一實施例之電路板200之測試方法的流程圖。
第3至9圖繪示依照本發明一實施例之電路板100以及電路板200之測試方法的示意圖。
100...電路板
102、104...主動元件
106、108、110...被動元件
112、114...信號墊
Claims (3)
- 一種電路板,包括:一主動元件,該主動元件係內嵌於該電路板內;複數個信號墊,提供於該電路板之一表面上;複數個被動元件,該些被動元件電性連接該主動元件及於該電路板之該表面上之該些信號墊;一測試墊,該測試墊延伸於該電路板之該表面上,該測試墊電性連接至一連接點,且該連接點電性連接該主動元件至該些被動元件,其中,該些被動元件中的至少兩被動元件或一組被動元件及該主動元件係提供於該些信號墊中之一第一信號墊及一第二信號墊之間,或提供於該測試墊及該些信號墊的其中一信號墊之間。
- 如申請專利範圍第1項所述之電路板,其中,延伸於該電路板之該表面上之該測試墊係電性連接至一連接點,且該連接點電性連接該主動元件至該些被動元件,或者延伸於該電路板之該表面上之該測試墊係電性連接至一連接點,且該連接點電性連接該些被動元件。
- 如申請專利範圍第2項所述之電路板,其中該測試墊延伸於該電路板之一上表面或一側表面。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020100043490A KR101085752B1 (ko) | 2010-05-10 | 2010-05-10 | 회로 기판 및 상기 회로 기판에 장착된 성분의 테스트 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201141318A TW201141318A (en) | 2011-11-16 |
TWI466599B true TWI466599B (zh) | 2014-12-21 |
Family
ID=44901542
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW099126665A TWI466599B (zh) | 2010-05-10 | 2010-08-10 | 電路板及電路板內建之元件的測試方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US8547132B2 (zh) |
JP (2) | JP2011238891A (zh) |
KR (1) | KR101085752B1 (zh) |
TW (1) | TWI466599B (zh) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101112621B1 (ko) * | 2010-03-05 | 2012-02-16 | 삼성전기주식회사 | 수동소자가 내장된 인쇄회로기판의 이상 유무 판단 방법 |
US20150098966A1 (en) | 2012-05-16 | 2015-04-09 | Kj Biosciences Llc | Influenza vaccines |
TWI479164B (zh) * | 2012-06-05 | 2015-04-01 | Advantest Corp | Test vehicle |
KR20160120080A (ko) | 2015-04-07 | 2016-10-17 | 주식회사 솔루엠 | 회로 기판 패키지, 그 테스트 방법 및 제조 방법 |
KR102407454B1 (ko) | 2018-06-29 | 2022-06-10 | 주식회사 엘지에너지솔루션 | 배터리 관리 시스템에 포함된 회로 기판을 테스트하기 위한 장치 및 방법 |
US11493549B2 (en) * | 2020-06-16 | 2022-11-08 | Hewlett Packard Enterprise Development Lp | System and method for performing loopback test on PCIe interface |
CN113281635B (zh) * | 2021-05-31 | 2022-09-27 | 乐健科技(珠海)有限公司 | 用于评价嵌埋结构可靠性的测试电路板及电路板测试方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20070131349A1 (en) * | 2003-08-26 | 2007-06-14 | Imbera Electronics Oy | Method for manufacturing an electronic module, and an electronic module |
TW200934311A (en) * | 2007-12-12 | 2009-08-01 | Samsung Electronics Co Ltd | Circuit board having bypass pad |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4540223B2 (ja) | 2000-12-26 | 2010-09-08 | 京セラ株式会社 | 電子部品搭載基板 |
US6972964B2 (en) | 2002-06-27 | 2005-12-06 | Via Technologies Inc. | Module board having embedded chips and components and method of forming the same |
JP4509645B2 (ja) * | 2003-05-16 | 2010-07-21 | パナソニック株式会社 | 回路部品内蔵モジュールおよびその製造方法 |
JP4683960B2 (ja) | 2005-02-25 | 2011-05-18 | 京セラ株式会社 | 配線基板 |
US7345366B2 (en) | 2005-05-18 | 2008-03-18 | Industrial Technology Research Institute | Apparatus and method for testing component built in circuit board |
JP4697037B2 (ja) | 2006-05-09 | 2011-06-08 | 株式会社デンソー | 部品内蔵基板及びその配線不良検査方法 |
TWI327361B (en) * | 2006-07-28 | 2010-07-11 | Unimicron Technology Corp | Circuit board structure having passive component and stack structure thereof |
KR100942165B1 (ko) | 2008-01-29 | 2010-02-12 | 주식회사 휴비츠 | 테스트 커넥터를 구비한 인쇄회로기판 |
JP5332247B2 (ja) | 2008-03-17 | 2013-11-06 | 大日本印刷株式会社 | 配線板 |
JP2009267267A (ja) | 2008-04-28 | 2009-11-12 | Tdk Corp | 電子部品搭載装置 |
-
2010
- 2010-05-10 KR KR1020100043490A patent/KR101085752B1/ko not_active IP Right Cessation
- 2010-08-10 TW TW099126665A patent/TWI466599B/zh not_active IP Right Cessation
- 2010-08-27 US US12/870,347 patent/US8547132B2/en not_active Expired - Fee Related
- 2010-08-30 JP JP2010192270A patent/JP2011238891A/ja active Pending
-
2012
- 2012-11-05 JP JP2012243321A patent/JP2013048286A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20070131349A1 (en) * | 2003-08-26 | 2007-06-14 | Imbera Electronics Oy | Method for manufacturing an electronic module, and an electronic module |
TW200934311A (en) * | 2007-12-12 | 2009-08-01 | Samsung Electronics Co Ltd | Circuit board having bypass pad |
Also Published As
Publication number | Publication date |
---|---|
JP2011238891A (ja) | 2011-11-24 |
US20110273202A1 (en) | 2011-11-10 |
US8547132B2 (en) | 2013-10-01 |
TW201141318A (en) | 2011-11-16 |
KR20110123977A (ko) | 2011-11-16 |
KR101085752B1 (ko) | 2011-11-21 |
JP2013048286A (ja) | 2013-03-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI466599B (zh) | 電路板及電路板內建之元件的測試方法 | |
US7345366B2 (en) | Apparatus and method for testing component built in circuit board | |
CN107003353A (zh) | 用于实现在印刷电路板内的、直接存在于被测设备下方的嵌入式串行数据测试回环的结构和实现方法 | |
US7280370B2 (en) | Electronic package and circuit board having segmented contact pads | |
JP2013077842A (ja) | 配線板、配線板の検査方法 | |
US20070047354A1 (en) | Semiconductor module | |
US20200018620A1 (en) | Sensor substrate for electromagnetic-induction type position sensor and method of manufacturing sensor substrate | |
CN105319476A (zh) | 印刷基板检查装置以及检查方法 | |
KR20170100197A (ko) | 수동 소자 내장을 위한 기판의 esl/esr 측정 방법 | |
JP5332247B2 (ja) | 配線板 | |
JP4411064B2 (ja) | バイパスコンデンサの実装・非実装検査方法 | |
JP5019097B2 (ja) | 電子部品の特性測定装置及び電子部品の特性値測定方法 | |
CN105988056B (zh) | 检测电路接合可靠度的布局结构 | |
US20030122254A1 (en) | Device and method for including passive components in a chip scale package | |
JP2009141082A (ja) | 半導体装置 | |
KR101432925B1 (ko) | 집적 회로의 부착을 위한 방법 및 장치 | |
JPH10145015A (ja) | プリント配線板の回路パターン | |
DE102017131350B4 (de) | Leckstrom-Detektionssystem mit passiver Brückenschaltung und Leckstoßstrom-Struktur sowie Verfahren zum Detektieren eines Leckstroms in einer passiven Brückenschaltung | |
TWI704492B (zh) | 引腳共用電路、引腳共用方法及使用其之電子裝置、電子連接線 | |
JP4982543B2 (ja) | 多層基板のスルーホール断線検出方法 | |
KR101255936B1 (ko) | 회로기판 및 회로기판 검사 방법 | |
TWM452479U (zh) | 電性連接組件 | |
JP2008203169A (ja) | 半導体測定装置 | |
KR20110015209A (ko) | 내장된 전기 소자 성분의 고주파 검사가 가능한 인쇄 회로 기판 | |
JP2017037047A (ja) | 電子部品の実装状態の評価方法及び電子部品の実装状態の評価用部材 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |