CN105988056B - 检测电路接合可靠度的布局结构 - Google Patents
检测电路接合可靠度的布局结构 Download PDFInfo
- Publication number
- CN105988056B CN105988056B CN201510058210.0A CN201510058210A CN105988056B CN 105988056 B CN105988056 B CN 105988056B CN 201510058210 A CN201510058210 A CN 201510058210A CN 105988056 B CN105988056 B CN 105988056B
- Authority
- CN
- China
- Prior art keywords
- cabling
- joint sheet
- resistance value
- link position
- flexible
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
一种检测电路接合可靠度的布局结构，其包含基板(81)、电子元件(2)、第一走线(31)、第二走线(32)及柔性电路板(40)，基板(81)包含多个接合垫，电子元件包含一测试脚位(20)，测试脚位包含多个接合区，该些接合区接合在接合垫并且形成多个接合位置；第一走线与第二走线位于基板上，连接在这些接合垫之间；及柔性电路板包含多个柔性走线，该些柔性走线与该些接合垫连接并且形成多个连接位置；其中，该些接合位置、第一走线、第二走线、该些连接位置用于检测电子元件的接合可靠度。实施本发明检测电路接合可靠度的布局结构的有益效果是，即使在电路焊接完毕后，也能正确测量电子元件是否正确接合在基板上。
Description
技术领域
本发明涉及电路布局领域，更具体地说，涉及一种检测电子元件与电路板的接合可靠度的电路布局结构。
背景技术
一般封装完成的集成电路外部会有数个脚位，这些脚位会与印刷电路板上的接合垫接合，而印刷电路板上的接合垫透过走线与其他集成电路或者其他电子零件连接。因此，集成电路外部脚位与印刷电路板上的接合垫是否正确接合，将会影响电路之间的讯号传递。
针对上述问题，一般作法是于集成电路内部连接其中两个脚位，此两个脚位即形成短路状态，如此，当集成电路接合完毕后，可以透过集成电路的短路的两个脚位，检测集成电路是否正确的接合于印刷电路板上。检测时，量测短路的两个脚位可以获得一电阻值，此电阻值可以表示集成电路于接合时是否正确接合。
然而，若欲量测的集成电路，在其内部没有短路两个脚位，作为量测电阻值的脚位，当集成电路接合完毕后，将无法量测集成电路是否正确接合于印刷电路板上。因此，本发明提供一种检测电路接合可靠度的布局，以解决未考虑检测集成电路是否正确接合的布局。
发明内容
本发明要解决的技术问题在于，针对现有技术的在若欲量测的集成电路内部没有短路两个脚位作为量测电阻值的脚位，当集成电路接合完毕后将无法量测集成电路是否正确接合于印刷电路板上的缺陷，提供一种检测电路接合可靠度的布局结构，利用学建模推导，以检测电路接合可靠度。
本发明解决其技术问题，所采用的技术方案是：构建了一种检测电路接合可靠度的布局结构，其包含：基板，包含第一接合垫、第二接合垫、第三接合垫及第四接合垫；电子元件，其包含一测试脚位，该测试脚位包含第一接合区及第二接合区，第一接合区与第一接合垫接合并且形成第一接合位置，第二接合区与第三接合垫接合并且形成第二接合位置；第一走线，位于基板，连接在第一接合垫及第二接合垫之间；第二走线，位于基板，连接在第三接合垫及第四接合垫之间；以及柔性电路板，包含第一柔性走线与第二柔性走线，第一柔性走线与第二接合垫连接并且形成第一连接位置，第二柔性走线与第四接合垫连接并且形成第二连接位置；其中，第一接合位置、第二接合位置、第一走线、第二走线、第一连接位置及第二连接位置用于检测该电子元件的接合可靠度。
在本发明检测电路接合可靠度的布局结构中，第一接合位置的阻值与所述第一接合位置的面积成反比，第二接合位置的阻值与第二接合位置的面积成反比。
在本发明检测电路接合可靠度的布局结构中，第一柔性走线与第二接合垫接合后的阻值为第一连接位置的阻值，第二柔性走线与所述第四接合垫接合后的阻值为第二连接位置的阻值。
在本发明检测电路接合可靠度的布局结构中，基板包含第五接合垫以及第六接合垫，第五接合垫与第六接合垫连接。
进一步的，上述柔性电路板包含：第三柔性走线以及第四柔性走线，第三柔性走线连接第五接合垫以形成第三连接位置，第四柔性走线连接第六接合垫以形成第四连接位置，第三连接位置与第四连接位置的总阻值为第一连接位置与第二连接位置的总阻值。
其中，经由第一连接位置与第二连接位置形成的回路为第一测试位置，经由第三连接位置与第四连接位置形成的回路为第二测试位置。
在本发明检测电路接合可靠度的布局结构中，上述第一测试位置所测得的阻值及第二测试位置所测得的阻值用于检测第一接合位置与第二接合位置的阻值。
在本发明检测电路接合可靠度的布局结构中，基板、电子元件、第一走线、第二走线及柔性电路板设置在显示设备中。
在本发明检测电路接合可靠度的布局结构中，电子元件为集成电路。
实施本发明的本发明的检测电路接合可靠度的布局结构，具有以下有益效果：只需要测量第一测试位置以及第二测试位置的阻值，并经过简单数学公式推导就可以得到测试脚位与接合垫结合后的近似阻值，进而得到电子元件是否与基板正确的接合，即使在电路焊接完毕后，也能正确测量集成电路是否正确接合于基板上。
附图说明
下面将结合附图及实施例对本发明作进一步说明，附图中：
图1是本发明的优选实施例的示意图；
图2是本发明的图1的电路布局结构示意图；
图3是本发明的图2的部分放大示意图。
【符号说明】
| 1 | 显示设备 |
| 2 | 电子元件、集成电路 |
| 10 | 液晶模组 |
| 11 | 第一接合垫 |
| 12 | 第二接合垫 |
| 13 | 第三接合垫 |
| 14 | 第四接合垫 |
| 15 | 第五接合垫 |
| 16 | 第六接合垫 |
| 18 | 放大示意图 |
| 20 | 测试脚位 |
| 21 | 第一接合区 |
| 22 | 第二接合区 |
| 23 | 测试脚位 |
| 31 | 第一走线 |
| 32 | 第二走线 |
| 40 | 柔性电路板 |
| 41 | 第一柔性走线 |
| 42 | 第二柔性走线 |
| 43 | 第三柔性走线 |
| 44 | 第四柔性走线 |
| 51 | 第一接合位置 |
| 52 | 第二接合位置 |
| 61 | 第一连接位置 |
| 62 | 第二连接位置 |
| 63 | 第三连接位置 |
| 64 | 第四连接位置 |
| 71 | 第一测试位置 |
| 72 | 第二测试位置 |
| 80 | 电路布局 |
| 81 | 基板 |
| 84 | 走线 |
具体实施方式
为了对本发明的技术特征、目的和效果有更加清楚的理解，现对照附图详细说明本发明的具体实施方式。
请参考图1，其为本发明的优选实施例的示意图。如图1所示，本发明以一显示设备1作为说明的实施例，然而本发明的电路布局80设计同样可以应用于其他设备，例如：电源供应器，或者有接合集成电路的印刷电路板都可以应用本发明的设计。
显示设备1包含一液晶模块10与一柔性电路板40，液晶模块10与柔性电路板40相连接，液晶模块10包含一电子元件2(Integrated Circuit，IC)与复数接合垫12、14、15、16，该些接合垫12、14、15、16与柔性电路板40相连接，电子元件2可以为显示设备的集成电路2，集成电路2包含一测试脚位20，测试脚位20用于检测集成电路2是否与液晶模块正确的接合。此外，集成电路2也可以使用一脚位23作为测试脚位，或者集成电路2同时包含两个测试脚位20、23作为集成电路2左右侧接合可靠度的检测。再者，集成电路2的脚位20与脚位23作为检测用途时，液晶模块内针对脚位20与脚位23的电路布局设计相同，因此本发明仅以脚位20作为实施例说明。
请参考图2，其为本发明图1电路布局结构示意图。如图2所示，本发明的检测电路接合可靠度的布局80包含一基板81、一电子元件2、第一走线31与第二走线32，基板81包含多个接合垫12、14、15、16，电子元件2可以为第一图所示的集成电路2，电子元件2包含测试脚位20，测试脚位20连接第一走线31与第二走线32，第一走线31连接接合垫12，第二走线32连接接合垫14。如此当集成电路2内部未考虑到检测接合可靠度的设计时，通过本发明的电路布局80可以从接合垫12与接合垫14量测一电阻值，而此电阻值可以表示集成电路2是否正确与基板81接合。
再者，本发明可以设计一电阻门坎值作为判断量测到的电阻值所表示的接合状态，而电阻门坎值在不同的电路可能有不同的基准，其可以经由测试或实验获得，所以本发明并未限定量测到的电阻值的判断基准，本领域技术人员可以按照电气特性自行规划。
请再次参考图2，本发明的电路布局80仅消耗集成电路2的数个脚位中的一个脚位，即可以检测集成电路2与基板81的接合可靠度，而且本发明的电路布局80可以解决无法检测集成电路2接合可靠度的问题。换言之，任何无设计检测接合可靠度的集成电路2，透过接合方式(或其他接合方式)接合于应用本发明电路布局80的印刷电路板上，就可以检测集成电路2与印刷电路板的接合可靠度。
请参考图3，其为本发明图2的部分放大示意图18。如图所示，基板81用第一接合垫11、第二接合垫12、第三接合垫13、第四接合垫14、第五接合垫15及第六接合垫16作说明，及集成电路2的测试脚位20包含第一接合区21与第二接合区22，第一接合区21与在第一接合垫11接合并且形成第一接合位置51，第二接合区22与第三接合垫13接合并且形成第二接合位置52。第一走线31的一端连接第一接合位置51，第一走线31的另一端连接第二接合垫12，因此第一走线31位于基板81，并连接在第一接合垫11及第二接合垫12之间。第二走线32的一端连接第二接合位置52，第二走线32的另一端连接第四接合垫14，因此第二走线32位于基板81，并连接在第三接合垫13及第四接合垫14之间。
承接上述，第五接合垫15透过基板81上形成的走线84与第六接合垫16连接。再者，柔性电路板40(图1)包含第一柔性走线41、第二柔性走线42、第三柔性走线43及第四柔性走线44。第一柔性走线41与第二接合垫12连接并且形成第一连接位置61，第二柔性走线42与第四接合垫14连接并且形成第二连接位置62，第三柔性走线43连接第五接合垫15以形成第三连接位置63，第四柔性走线44连接第六接合垫16以形成第四连接位置64。
因此，第一柔性走线41与第二接合垫12接合后的阻值为第一连接位置61的阻值，第二柔性走线42与第四接合垫14接合后的阻值为第二连接位置62的阻值，第三柔性走线43与第三接合垫15接合后的阻值为第三连接位置63的阻值，第四柔性走线44与第四接合垫16接合后的阻值为第四连接位置64的阻值。然，第一连接位置61的阻值与第二连接位置62的阻值可以经由量测第三连接位置63的阻值与第四连接位置64的阻值而获得，即第一连接位置61与第二连接位置62的总阻值可以经由量测第三连接位置63与第四连接位置64的总阻值而获得。
经由第一连接位置61与第二连接位置62形成的回路为第一测试位置71，经由第三连接位置63与第四连接位置64形成的回路为第二测试位置72。第一测试位置71所量测到的阻值包含第一连接位置61的阻值、第一走线31的阻值、第一接合位置51的阻值、第二接合位置52的阻值、第二走线32的阻值与第二连接位置62的阻值，因此对该些阻值进行运算可以获得集成电路2的接合可靠度。换言之，第一连接位置61、第一走线31、第一接合位置51、第二接合位置52、第二走线32及第二连接位置62用于检测电子元件2的接合可靠度。其中第一连接位置61与第二连接位置62的阻值可以由第二测试位置72获得。
再者，第一走线31、第二走线32的阻值相对于第一接合位置51、第二接合位置52、第一连接位置61与第二连接位置62的阻值较低，所以第一走线31、第二走线32的阻值于数学推导时可以忽略不计，例如：第一走线31、第二走线32的阻值视为趋近于0。由上述可知，第一测试位置71所测得的阻值及第二测试位置72所测得的阻值可以用于检测第一接合位置51与第二接合位置52的阻值，而获得第一接合位置51与第二接合位置52的阻值就可以得知集成电路2的接合可靠度。
此外，本发明可以对检测接合可靠度的电路布局80建模出一数学推导，推导出第一接合位置51与第二接合位置52的阻值，而得知集成电路2的接合可靠度。首先，根据电阻定律
其中，R为电阻值，ρ为电阻率，L为长度，A为截面积，由此可知，电阻值R与截面积A成反比。假设测试脚位20以总面积接合一接合垫，则接合后的阻值为R。于本发明实施例中，第一接合位置51与第二接合位置52分别为测试脚位20的总面积的三分之一，即第一接合位置51的阻值与第一接合位置51的面积成反比，第二接合位置52的阻值与第二接合位置52的面积成反比。因此，第一接合位置51的电阻值为3R，同样的第二接合位置52的电阻值也为3R。因此，检测测试脚位20与接合垫11、13接合后的可靠度时，第一测试位置71所测得的阻值如下：
R71＝R61+R31+R51+R52+R32+R62
R71为第一测试位置71所测得的回路阻值，R61为第一连接位置61的阻值，R31为第一走线31的阻值，R51为第一接合位置51的阻值，R52为第二接合位置52的阻值，R32为第二走线32的阻值，R62为第二连接位置62的阻值。其中，R61的阻值与R62的阻值相近，且第一连接位置61的阻值加上第二连接位置62的阻值相当于第二测试位置72的回路阻值，即R51＝R52＝3R，R61+R62≌R63+R64(第二测试位置72的回路阻值)，而且R31、R32可以忽略不计，R63+R64可以直接量测获得。故，第一测试位置71所测得的阻值表示改为如下：
R71＝(R63+R64)+6R
由上列数学式可以推导出第一接合位置51与第二接合位置52之阻值，表示如下：
因此，本发明的电路布局80可以解决无留下检测接合可靠度的电子元件2，而且只需要透过简单的阻值检测与数学运算，就可以得到单一测试脚位20与接合垫接合后的近似阻值，进而得知电子元件2是否与基板81正确的接合。
综上所述，本发明的检测电路接合可靠度的布局结构包含基板、电子元件、第一走线、第二走线与柔性电路板。基板包含第一接合垫、第二接合垫、第三接合垫及第四接合垫；电子元件包含一测试脚位，测试脚位包含第一接合区及第二接合区，第一接合区与第一接合垫接合并且形成第一接合位置，第二接合区与第三接合垫接合并且形成第二接合位置；第一走线位于基板，连接在第一接合垫及第二接合垫之间；第二走线位于基板上，连接在第三接合垫及第四接合垫之间；及柔性电路板包含第一柔性走线与第二柔性走线，第一柔性走线与第二接合垫连接并且形成第一连接位置，第二柔性走线与第四接合垫连接并且形成第二连接位置。其中，第一接合位置、第二接合位置、第一走线、第二走线、第一连接位置及第二连接位置用于检测电子元件的接合可靠度。
上面结合附图对本发明的实施例进行了描述，但是本发明并不局限于上述的具体实施方式，上述的具体实施方式仅仅是示意性的，而不是限制性的，本领域的普通技术人员在本发明的启示下，在不脱离本发明宗旨和权利要求所保护的范围情况下，还可做出很多形式，这些均属于本发明的保护之内。
Claims (5)
1.一种检测电路接合可靠度的布局结构，其特征在于，包含：
基板(81)，包含第一接合垫(11)、第二接合垫(12)、第三接合垫(13)及第四接合垫(14)；
电子元件(2)，其包含一测试脚位(20)，该测试脚位(20)包含第一接合区(21)及第二接合区(22)，第一接合区(21)与第一接合垫(11)接合并且形成第一接合位置(51)，第二接合区(22)与第三接合垫(13)接合并且形成第二接合位置(52)；
第一走线(31)，位于基板(81)上，并且连接在第一接合垫(11)及第二接合垫(12)之间；
第二走线(32)，位于基板(81)上，并且连接在第三接合垫(13)及第四接合垫(14)之间；
以及柔性电路板(40)，包含第一柔性走线(41)与第二柔性走线(42)，第一柔性走线(41)与第二接合垫(12)连接并且形成第一连接位置(61)，第二柔性走线(42)与第四接合垫(14)连接并且形成第二连接位置(62)；
其中，第一接合位置(51)、第二接合位置(52)、第一走线(31)、第二走线(32)、第一连接位置(61)及第二连接位置(62)用于检测该电子元件(2)的接合可靠度；
所述基板(81)包含：第五接合垫(15)以及第六接合垫(16)，第五接合垫(15)与第六接合垫(16)连接；
所述柔性电路板(40)包含：第三柔性走线(43)以及第四柔性走线(44)，第三柔性走线(43)连接第五接合垫(15)以形成第三连接位置(63)，第四柔性走线(44)连接第六接合垫(16)以形成第四连接位置(64)，第三连接位置(63)与第四连接位置(64)的总阻值为第一连接位置(61)与第二连接位置(62)的总阻值；
经由所述第一连接位置(61)与所述第二连接位置(62)形成的回路为第一测试位置(71)，经由所述第三连接位置(63)与所述第四连接位置(64)形成的回路为第二测试位置(72)；
所述第一测试位置(71)所测得的阻值及所述第二测试位置(72)所测得的阻值用于检测所述第一接合位置(51)与所述第二接合位置(52)的阻值。
2.根据权利要求1所述的布局结构，其特征在于，所述第一接合位置(51)的阻值与所述第一接合位置(51)的面积成反比，所述第二接合位置(52)的阻值与所述第二接合位置(52)的面积成反比。
3.根据权利要求1所述的布局结构，其特征在于，所述第一柔性走线(41)与所述第二接合垫(12)接合后的阻值为所述第一连接位置(61)的阻值，所述第二柔性走线(42)与所述第四接合垫(14)接合后的阻值为所述第二连接位置(62)的阻值。
4.根据权利要求1所述的布局结构，其特征在于，所述基板(81)、所述电子元件(2)、所述第一走线(31)、所述第二走线(32)及所述柔性电路板(40)设置在显示设备中。
5.根据权利要求1所述的布局结构，其特征在于，所述电子元件(2)为集成电路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510058210.0A CN105988056B (zh) | 2015-02-04 | 2015-02-04 | 检测电路接合可靠度的布局结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510058210.0A CN105988056B (zh) | 2015-02-04 | 2015-02-04 | 检测电路接合可靠度的布局结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105988056A CN105988056A (zh) | 2016-10-05 |
| CN105988056B true CN105988056B (zh) | 2018-10-09 |
Family
ID=57037523
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510058210.0A Active CN105988056B (zh) | 2015-02-04 | 2015-02-04 | 检测电路接合可靠度的布局结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105988056B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106771832B (zh) * | 2017-02-23 | 2019-08-16 | 京东方科技集团股份有限公司 | 一种电路检测装置、电路检测方法及应用其的显示装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1580793A (zh) * | 2003-12-12 | 2005-02-16 | 友达光电股份有限公司 | 液晶显示面板的接合点的接触阻抗测量方法及液晶显示板 |
| TW200920212A (en) * | 2007-10-18 | 2009-05-01 | Au Optronics Corp | Bonding pad structure for electrical circuit |
| CN101441339A (zh) * | 2008-12-18 | 2009-05-27 | 友达光电股份有限公司 | 液晶显示模块及其中电路板间接触阻抗的测量方法 |
-
2015
- 2015-02-04 CN CN201510058210.0A patent/CN105988056B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1580793A (zh) * | 2003-12-12 | 2005-02-16 | 友达光电股份有限公司 | 液晶显示面板的接合点的接触阻抗测量方法及液晶显示板 |
| TW200920212A (en) * | 2007-10-18 | 2009-05-01 | Au Optronics Corp | Bonding pad structure for electrical circuit |
| CN101441339A (zh) * | 2008-12-18 | 2009-05-27 | 友达光电股份有限公司 | 液晶显示模块及其中电路板间接触阻抗的测量方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105988056A (zh) | 2016-10-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20140021968A1 (en) | Chip on glass substrate and method for measuring connection resistance of the same | |
| CN206311727U (zh) | 触控装置 | |
| US20070001687A1 (en) | Method for using internal semiconductor junctions to aid in non-contact testing | |
| CN104246523B (zh) | 绝缘检查方法以及绝缘检查装置 | |
| US10928426B2 (en) | Removable transient voltage detector | |
| WO2020006749A1 (zh) | 芯片阻抗测试方法及系统 | |
| US7397255B2 (en) | Micro Kelvin probes and micro Kelvin probe methodology | |
| CN101231322A (zh) | 集成电路开路/短路的测试连接方法及装置 | |
| CN107610625A (zh) | 绑定阻抗测试装置及绑定阻抗测试方法 | |
| CN105988056B (zh) | 检测电路接合可靠度的布局结构 | |
| US9442151B2 (en) | Methods, systems, and computer readable media for detecting electrical disconnection between integrated circuit chip electrical connections and corresponding electrical contacts on a printed circuit board or chip socket during testing of the chip under environmental conditions | |
| US20180045773A1 (en) | Laminate bond strength detection | |
| US20160223596A1 (en) | Inter-circuit board connector with current sensor | |
| KR102020258B1 (ko) | 부품내장기판의 검사방법 | |
| CN105161037A (zh) | 位置校准方法、测试电路板、样本面板和位置校准装置 | |
| KR101039049B1 (ko) | 비접촉 검사방식을 적용한 단선 및 단락 검출용 칩 스케일 패키지 기판 및 그 검사장치 | |
| US7295031B1 (en) | Method for non-contact testing of marginal integrated circuit connections | |
| US10764994B2 (en) | Circuit boards and circuit board assemblies | |
| KR101311871B1 (ko) | 터치 집적 회로의 오픈 쇼트 검사 장치 및 방법 | |
| CN206002652U (zh) | 基于fpc钢片的一体化测试系统 | |
| CN106332543A (zh) | 利用内部二极管测试ic虚焊的方法 | |
| CN208156154U (zh) | 一种pcb板检测装置 | |
| JP4411064B2 (ja) | バイパスコンデンサの実装・非実装検査方法 | |
| TWI536028B (zh) | 檢測電路接合可靠度的佈局 | |
| DE60331472D1 (de) | Widerstandsstrukturen zur elektrischen messung einer fehlanpassung in einer richtung von gehefteten masken |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |