TWI536028B - 檢測電路接合可靠度的佈局 - Google Patents

Description

檢測電路接合可靠度的佈局

本發明係關於一種電路佈局，尤其是關於一種檢測電子元件與電路板之接合可靠度的電路佈局。

一般封裝完成的積體電路外部會有數個腳位，這些腳位會與印刷電路板上的銲接墊銲接，而印刷電路板上的銲接墊透過走線與其他積體電路或者其他電子零件連接。因此，積體電路外部腳位與印刷電路板上的銲接墊是否正確接合，將會影響電路之間的訊號傳遞。

針對上述問題，一般作法是於積體電路內部連接其中兩個腳位，此兩個腳位即形成短路狀態，如此，當積體電路銲接完畢後，可以透過積體電路之短路的兩個腳位，檢測積體電路是否正確的銲接於印刷電路板上。檢測時，量測短路的兩個腳位可以獲得一電阻值，此電阻值可以表示積體電路於銲接時是否正確接合。

然而，若欲量測的積體電路，於其內部沒有短路兩個腳位，作為量測電阻值的腳位，當積體電路銲接完畢後，將無法量測積體電路是否正確銲接於印刷電路板上。因此，本發明提供一種檢測電路接合可靠度的佈局，以解決未考慮檢測積體電路是否正確銲接之設計。

本發明之目的之一，為提供一種檢測電路接合可靠度的佈局，其可以解決積體電路內部未留下量測接合可靠度之腳位的問題。

本發明之目的之一，為提供一數學建模推導，以檢測電路接合可靠度。

為達以上目的，本發明提供一檢測電路接合可靠度的佈局，該電路佈局包含一基板、一電子元件、一第一走線、一第二走線與一軟性電路板。基板包含一第一接合墊、一第二接合墊、一第三接合墊及一第四接合墊；電子元件包含一測試腳位，測試腳位包含一第一接合區及一第二接合區，第一接合區接合於第一接合墊並且形成一第一接合位置，第二接合區接合於第三接合墊並且形成一第二接合位置；第一走線形成於基板，連接於第一接合墊及第二接合墊之間；第二走線形成於基板，連接於第三接合墊及第四接合墊之間；及軟性電路板包含一第一軟性走線與一第二軟性走線，第一軟性走線與第二接合墊連接並且形成一第一連接位置，第二軟性走線與第四接合墊連接並且形成一第二連接位置。其中，第一接合位置、第二接合位置、第一走線、第二走線、第一連接位置及第二連接位置形成於一迴路，該迴路用於檢測電子元件的接合可靠度。

1‧‧‧顯示裝置

2‧‧‧電子元件、積體電路

10‧‧‧液晶模組

11‧‧‧第一接合墊

12‧‧‧第二接合墊

13‧‧‧第三接合墊

14‧‧‧第四接合墊

15‧‧‧第五接合墊

16‧‧‧第六接合墊

18‧‧‧放大示意圖

20‧‧‧測試腳位

21‧‧‧第一接合區

22‧‧‧第二接合區

23‧‧‧測試腳位

31‧‧‧第一走線

32‧‧‧第二走線

40‧‧‧軟性電路板

41‧‧‧第一軟性走線

42‧‧‧第二軟性走線

43‧‧‧第三軟性走線

44‧‧‧第四軟性走線

51‧‧‧第一接合位置

52‧‧‧第二接合位置

61‧‧‧第一連接位置

62‧‧‧第二連接位置

63‧‧‧第三連接位置

64‧‧‧第四連接位置

71‧‧‧第一測試位置

72‧‧‧第二測試位置

80‧‧‧電路佈局

81‧‧‧基板

84‧‧‧走線

第一圖：其係為本發明之一實施例的圖示；第二圖：其係為本發明第一圖之電路佈局；及第三圖：其係為本發明第二圖之部分放大示意圖。

為使 貴審查委員對本發明之特徵及所達成之功效有更進一步之瞭解與認識，謹佐以實施例及配合詳細之說明，說明如後：

請參閱第一圖，其係為本發明之一實施例的圖示。如圖所示，本發明以一顯示裝置1作為說明的實施例，然而本發明之電路佈局80設計同樣 可以應用於其他設備，例如：電源供應器，或者有銲接積體電路的印刷電路板都可以應用本發明之設計。

顯示裝置1包含一液晶模組10與一軟性電路板40，液晶模組10與一軟性電路板40相連接，液晶模組10包含一電子元件2(Integrated Circuit，IC)與複數接合墊12、14、15、16，該些接合墊12、14、15、16與軟性電路板40相連接，電子元件2可以為顯示裝置之積體電路2，積體電路2包含一測試腳位20，測試腳位20用於檢測積體電路2是否與液晶模組正確的接合。此外，積體電路2也可以使用一測試腳位23作為測試腳位，或者積體電路2同時包含兩個測試腳位20、23作為積體電路2左右側接合可靠度的檢測。再者，積體電路2的測試腳位20與測試腳位23作為檢測用途時，液晶模組內針對測試腳位20與測試腳位23的電路佈局設計相同，因此本發明僅以測試腳位20作為實施例說明。

請參閱第二圖，其係為本發明第一圖之電路佈局80。如圖所示，本發明的檢測電路接合可靠度的佈局包含一基板81、一電子元件2、一第一走線31與一第二走線32，基板81包含複數接合墊12、14、15、16，電子元件2可以為第一圖所示的積體電路2，電子元件2包含測試腳位20，測試腳位20連接第一走線31與第二走線32，第一走線31連接第二接合墊12，第二走線32連接第四接合墊14。如此當積體電路2內部未考慮到檢測接合可靠度的設計時，藉由本發明的電路佈局80可以從第二接合墊12與第四接合墊14量測一電阻值，而此電阻值可以表示積體電路2是否正確與基板81接合。

再者，本發明可以設計一電阻門檻值作為判斷量測到的電阻值所表示的接合狀態，而電阻門檻值在不同的電路可能有不同的基準，其可以經由測試或實驗獲得，所以本發明並未限定量測到的電阻值的判斷基準，本領域技術人員可以按照電氣特性自行規劃。

復參閱第二圖，本發明之電路佈局80僅消耗積體電路2的數個腳位中的一個腳位，即可以檢測積體電路2與基板81的接合可靠度，而且本發明 的電路佈局80可以解決無法檢測積體電路2接合可靠度的問題。換言之，任何無設計檢測接合可靠度的積體電路2，透過銲接方式(或其他接合方式)接合於應用本發明電路佈局80的印刷電路板上，就可以檢測積體電路2與印刷電路板的接合可靠度。

請參閱第三圖，其係為本發明第二圖之部分放大示意圖18。如圖所示，基板81用一第一接合墊11、第二接合墊12、一第三接合墊13、第四接合墊14、第五接合墊15及第六接合墊16作說明，及積體電路2的測試腳位20包含一第一接合區21與一第二接合區22，第一接合區21接合於第一接合墊11並且形成一第一接合位置51，第二接合區22接合於第三接合墊13並且形成一第二接合位置52。第一走線31的一端連接第一接合位置51，第一走線31的另一端連接第二接合墊12，因此第一走線31形成於基板81，並連接於第一接合墊11及第二接合墊12之間。第二走線32的一端連接第二接合位置52，第二走線32的另一端連接第四接合墊14，因此第二走線32形成於基板81，並連接於第三接合墊13及第四接合墊14之間。

承接上述，第五接合墊15透過基板81上形成的走線84與第六接合墊16連接。再者，軟性電路板40(第一圖)包含一第一軟性走線41、一第二軟性走線42、一第三軟性走線43及一第四軟性走線44。第一軟性走線41與第二接合墊12連接並且形成一第一連接位置61，第二軟性走線42與第四接合墊14連接並且形成一第二連接位置62，第三軟性走線43連接第五接合墊15以形成一第三連接位置63，第四軟性走線44連接第六接合墊16以形成一第四連接位置64。

因此，第一軟性走線41與第二接合墊12接合後的阻值為第一連接位置61的阻值，第二軟性走線42與第四接合墊14接合後的阻值為第二連接位置62的阻值，第三軟性走線43與第五接合墊15接合後的阻值為第三連接位置63的阻值，第四軟性走線44與第六接合墊16接合後的阻值為第四連接位置64的阻值。然，第一連接位置61的阻值與第二連接位置62的阻值可以 經由量測第三連接位置63的阻值與第四連接位置64的阻值而獲得，即第一連接位置61與第二連接位置62的總阻值可以經由量測第三連接位置63與第四連接位置64的總阻值而獲得。

經由第一連接位置61與第二連接位置62形成的迴路為一第一測試位置71，經由第三連接位置63與第四連接位置64形成的迴路為一第二測試位置72。第一測試位置71所量測到的阻值包含第一連接位置61的阻值、第一走線31的阻值、第一接合位置51的阻值、第二接合位置52的阻值、第二走線32的阻值與第二連接位置62的阻值，因此對該些阻值進行運算可以獲得積體電路2的接合可靠度。換言之，第一連接位置61、第一走線31、第一接合位置51、第二接合位置52、第二走線32及第二連接位置62用於檢測電子元件2的接合可靠度。其中第一連接位置61與第二連接位置62的阻值可以由第二測試位置72獲得。

再者，第一走線31、第二走線32的阻值相對於第一接合位置51、第二接合位置52、第一連接位置61與第二連接位置62的阻值較低，所以第一走線31、第二走線32的阻值於數學推導時可以忽略不計，例如：第一走線31、第二走線32的阻值視為趨近於0。由上述可知，第一測試位置71所測得的阻值及第二測試位置72所測得的阻值可以用於檢測第一接合位置51與第二接合位置52的阻值，而獲得第一接合位置51與第二接合位置52的阻值就可以得知積體電路2的接合可靠度。

此外，本發明可以對檢測接合可靠度的電路佈局80建模出一數學推導，推導出第一接合位置51與第二接合位置52的阻值，而得知積體電路2的接合可靠度。首先，根據電阻定律

其中，R為電阻值，ρ為電阻率，L為長度，A為截面積，由此可知，電阻值R與截面積A成反比。假設測試腳位20以總面積接合一接合墊， 則接合後的阻值為R。於本發明實施例中，第一接合位置51與第二接合位置52分別為測試腳位20的總面積的三分之一，即第一接合位置51的阻值與第一接合位置51的面積成反比，第二接合位置52的阻值與第二接合位置52的面積成反比。因此，第一接合位置51的電阻值為3R，同樣的第二接合位置52的電阻值也為3R。因此，檢測測試腳位20與接合墊11、13接合後的可靠度時，第一測試位置71所測得的阻值如下：R ₇₁=R ₆₁+R ₃₁+R ₅₁+R ₅₂+R ₃₂+R ₆₂

R₇₁為第一測試位置71所測得的迴路阻值，R₆₁為第一連接位置61的阻值，R₃₁為第一走線31的阻值，R₅₁為第一接合位置51的阻值，R₅₂為第二接合位置52的阻值，R₃₂為第二走線32的阻值，R₆₂為第二連接位置62的阻值。其中，R₆₁的阻值與R₆₂的阻值相近，且第一連接位置61的阻值加上第二連接位置62的阻值相當於第二測試位置72的迴路阻值，即R₅₁=R₅₂=3R，R₆₁+R₆₂ R₆₃+R₆₄(第二測試位置72的迴路阻值)，而且R₃₁、R₃₂可以忽略不計，R₆₃+R₆₄可以直接量測獲得。故，第一測試位置71所測得的阻值表示改為如下：R ₇₁=(R ₆₃+R ₆₄)+6R.

由上列數學式可以推導出第一接合位置51與第二接合位置52之阻值，表示如下：

因此，本發明的電路佈局80可以解決無留下檢測接合可靠度的電子元件2，而且只需要透過簡單的阻值檢測與數學運算，就可以得到單一測試腳位20與接合墊接合後的近似阻值，進而得知電子元件2是否與基板81正確的接合。

綜上所述，本發明之檢測電路接合可靠度的佈局包含一基板、一電子元件、一第一走線、一第二走線與一軟性電路板。基板包含一第一接合墊、一第二接合墊、一第三接合墊及一第四接合墊；電子元件包含一測 試腳位，測試腳位包含一第一接合區及一第二接合區，第一接合區接合於第一接合墊並且形成一第一接合位置，第二接合區接合於第三接合墊並且形成一第二接合位置；第一走線形成於基板，連接於第一接合墊及第二接合墊之間；第二走線形成於基板，連接於第三接合墊及第四接合墊之間；及軟性電路板包含一第一軟性走線與一第二軟性走線，第一軟性走線與第二接合墊連接並且形成一第一連接位置，第二軟性走線與第四接合墊連接並且形成一第二連接位置。其中，第一接合位置、第二接合位置、第一走線、第二走線、第一連接位置及第二連接位置用於檢測電子元件的接合可靠度。

2‧‧‧積體電路

12‧‧‧第二接合墊

14‧‧‧第四接合墊

15‧‧‧第五接合墊

16‧‧‧第六接合墊

18‧‧‧放大示意圖

20‧‧‧測試腳位

31‧‧‧第一走線

32‧‧‧第二走線

80‧‧‧電路佈局

81‧‧‧基板

84‧‧‧走線

Claims (9)

1. 一種檢測電路接合可靠度的佈局，其包含：一基板，其包含一第一接合墊、一第二接合墊、一第三接合墊及一第四接合墊；一電子元件，其包含一測試腳位，該測試腳位包含一第一接合區及一第二接合區，該第一接合區接合於該第一接合墊並且形成一第一接合位置，該第二接合區接合於該第三接合墊並且形成一第二接合位置；一第一走線，其形成於該基板，連接於該第一接合墊及該第二接合墊之間；一第二走線，其形成於該基板，連接於該第三接合墊及該第四接合墊之間；及一軟性電路板，其包含一第一軟性走線與一第二軟性走線，該第一軟性走線與該第二接合墊連接並且形成一第一連接位置，該第二軟性走線與該第四接合墊連接並且形成一第二連接位置；其中，該第一接合位置、該第二接合位置、該第一走線、該第二走線、該第一連接位置及該第二連接位置用於檢測該電子元件的接合可靠度。
2. 如申請專利範圍第1項所述之檢測電路接合可靠度的佈局，其中，該第一接合位置的阻值與該第一接合位置的面積成反比，該第二接合位置的阻值與該第二接合位置的面積成反比。
3. 如申請專利範圍第1項所述之檢測電路接合可靠度的佈局，其中，該第一軟性走線與該第二接合墊接合後的阻值為該第一連接位置的阻值，該第二軟性走線與該第四接合墊接合後的阻值為該第二連接位置的阻值。
4. 如申請專利範圍第1項所述之檢測電路接合可靠度的佈局，其基板1包含：一第五接合墊；及一第六接合墊；其中，該第五接合墊與該第六接合墊連接。
5. 如申請專利範圍第4項所述之檢測電路接合可靠度的佈局，其中軟 性電路板包含：一第三軟性走線；及一第四軟性走線；其中，該第三軟性走線連接該第五接合墊以形成一第三連接位置，該第四軟性走線連接該第六接合墊以形成一第四連接位置，該第三連接位置與該第四連接位置之總阻值為該第一連接位置與該第二連接位置之總阻值。
6. 如申請專利範圍第5項所述之檢測電路接合可靠度的佈局，其中經由該第一連接位置與該第二連接位置形成的迴路為一第一測試位置，經由該第三連接位置與該第四連接位置形成的迴路為一第二測試位置。
7. 如申請專利範圍第6項所述之檢測電路接合可靠度的佈局，其中該第一測試位置所測得的阻值及該第二測試位置所測得的阻值用於檢測該第一接合位置與該第二接合位置的阻值。
8. 如申請專利範圍第1項所述之檢測電路接合可靠度的佈局，其中，該基板、該電子元件、該第一走線、該第二走線及該軟性電路板設置於一顯示裝置。
9. 申請專利範圍第1項所述之檢測電路接合可靠度的佈局，其中該電子元件為一積體電路。