JP4683960B2 - 配線基板 - Google Patents

配線基板 Download PDF

Info

Publication number
JP4683960B2
JP4683960B2 JP2005050190A JP2005050190A JP4683960B2 JP 4683960 B2 JP4683960 B2 JP 4683960B2 JP 2005050190 A JP2005050190 A JP 2005050190A JP 2005050190 A JP2005050190 A JP 2005050190A JP 4683960 B2 JP4683960 B2 JP 4683960B2
Authority
JP
Japan
Prior art keywords
wiring path
resistors
wiring
substrate
resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005050190A
Other languages
English (en)
Other versions
JP2006237299A (ja
Inventor
竜一 上之園
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2005050190A priority Critical patent/JP4683960B2/ja
Publication of JP2006237299A publication Critical patent/JP2006237299A/ja
Application granted granted Critical
Publication of JP4683960B2 publication Critical patent/JP4683960B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Description

本発明は、互いに電気的に接続された複数個の抵抗体を有する配線基板に関し、特に、用途等に応じて各種の電子部品が搭載されて、情報、通信用の電子機器や制御系用の基板等に用いられる配線基板に関するものである。
コンピュータや通信機器等の情報、通信用の電子機器や、車載用等の制御系用の基板等には、その用途等に応じた電子部品を搭載するようになした配線基板が、部品として用いられている。
上記電子部品としては、IC,LSI等の半導体集積回路素子、LD(半導体レーザ),LED(発光ダイオード),PD(フォトダイオード),CCD,ラインセンサ,イメージセンサ等の光半導体素子、圧電振動子,水晶振動子等の振動子、その他の種々の電子部品が使用されている。
配線基板は、このような電子部品を搭載するとともに、その電極を外部に導出し電気的に接続することができるような構造を有し、一般に、酸化アルミニウム質焼結体やガラスセラミック焼結体、窒化アルミニウム質焼結体等の絶縁材料から成る基板に、電子部品が電気的に接続される配線経路が形成されている。
近年、このような配線基板においては、複数個の抵抗体を有するものが多用され始めている。
抵抗体は、配線経路を伝送される電流の制御や、配線基板に搭載されている電子部品にノイズがのらないようにすること等の目的で配線基板に設けられる。
このような抵抗体は、制御の精度を確保すること等のために、抵抗体の抵抗値を確実に規定の範囲内にする必要があり、その抵抗値の精度を確保するために、トリミングにより抵抗値が調整される。
各抵抗体には、その抵抗体の電気抵抗を測定するための測定パッドが隣接して形成されていて、抵抗体をトリミングする際に都度抵抗値を測定できるようにしている。すなわち、抵抗測定器等の測定器に電気的に接続させたプローブピンを測定パッドに接触させて抵抗値を測定し、トリミングしながら、随時、抵抗値を測定することにより抵抗体の抵抗値を所定の値に精度よく制御することができる。
特開2003−92353号公報 特開2002−93604号公報
しかしながら、上述した従来の配線基板においては、全体構造の小型化に伴い、抵抗体や配線経路が高密度で、隣接間隔を狭くして形成されるようになっている。そのため、個々の抵抗体にそれぞれ隣接するような測定パッドを設けるスペースを、基板に確保することが困難になってきている。
本発明は、上述の問題点に鑑み案出されたもので、その目的は、抵抗体や配線経路が高密度に形成される場合であって、抵抗体をトリミングするときに抵抗値を精度よく測定することが可能な配線基板を提供することにある。
本発明の配線基板は、電気絶縁材料からなる基板および複数個の抵抗体ならびに該抵抗体同士を電気的に接続する配線経路を有した配線基板であって、前記抵抗体間の前記配線経路は前記基板の内部に設けられ、トリミング時の両抵抗体の電気抵抗値を測定するための共通の測定パッドは前記基板の表面に露出して設けられ、前記抵抗体間の前記配線経路と前記測定パッドとは、前記測定パッドから前記基板の内部にかけて形成されたビア導体を介して接続されており、前記配線経路は、その配線経路の線方向に対して長辺が直交して位置する長方形状の接続部を有しているとともに、該接続部の長手方向に前記抵抗体が接続され、平面視で、隣り合う前記両抵抗体に接続された前記接続部同士の間に挟まれて共通の前記測定パッドが配置されていることを特徴とするものである。
また、本発明の配線基板は、前記測定パッドの直径が前記配線経路の他部の配線幅よりも大きいことを特徴とするものである。
本発明の配線基板は、電気絶縁材料からなる基板および複数個の抵抗体ならびに該抵抗体同士を電気的に接続する配線経路を有した配線基板であって、前記抵抗体間の前記配線経路は前記基板の内部に設けられ、トリミング時の両抵抗体の電気抵抗値を測定するための共通の測定パッドは前記基板の表面に露出して設けられ、前記抵抗体間の前記配線経路と前記測定パッドとは、前記測定パッドから前記基板の内部にかけて形成されたビア導体を介して接続されており、前記配線経路は、その配線経路の線方向に対して長辺が直交して位置する長方形状の接続部を有しているとともに、該接続部の長手方向に前記抵抗体が接続され、隣り合う前記両抵抗体に接続された前記接続部同士の間に共通の前記測定パッドが配置されていることから、共通の測定用パッドを用いて、配線経路(接続部を含む)を介して電気的に接続された複数個の抵抗体の抵抗値を測定することができるようになる。これにより、個々の抵抗体に測定用パッドを隣接させて形成する必要はなく、抵抗体等が高密度で、隣接間隔を狭くして形成されるようになったとしても、共通の測定パッドにより抵抗体の抵抗値を精度よく測定することが可能となる。また、抵抗体間の配線経路が基板の内部に設けられていることから、基板の表面に露出させて形成する必要のある、抵抗体や測定パッドのためのスペースを基板の表面に確保することが容易になる。
この場合、配線経路の抵抗を、例えば、配線経路形成するための印刷技術の高精度化、および印刷材料の固有抵抗のばらつきの低減化等の手段の併用により高い精度で予知し、抵抗値を測定しようとする抵抗体と、その抵抗体が電気的に接続されている配線経路とのそれぞれの抵抗を加えた抵抗値をトリミング時の目標値に設定することにより、抵抗体の抵抗値を、測定パッドを介して抵抗体と配線経路の両者を合わせた抵抗値として測定した結果から各抵抗体の抵抗値を精度よく測定することができる。
また、本発明の配線基板によれば、測定パッドの直径を配線経路の他部の配線幅よりも大きくすることにより、測定パッドを配線経路と異なる部位として(画像認識装置等で)認識することがより容易になるので、測定パッドに対して測定機器の端子(プローブピン等)を接触させやすくなり、抵抗値測定をより容易に行なうことができる。
さらにこの場合、測定パッドの幅配線経路の幅よりも大きくしたことにより、測定パッドの抵抗(率)が配線経路に比べて低くなるため、測定の妨げになることをより確実に防止することができ、抵抗体の抵抗値の測定の精度をさらに向上させることが可能となり、また、測定パッドと配線経路との接続性も向上する。
以下、本発明を添付図面に基づき詳細に説明する。図1(a)は本発明の配線基板の実施の形態の一例を示す平面図、図1(b)はその要部拡大平面図である。
図1(a),(b)において、1は抵抗体、2は配線経路、3は測定パッドである。抵抗体1、配線経路2、測定パッド3を、例えば電気絶縁性の材料からなる基板4に配置することにより配線基板9が形成されている。
配線基板9は、例えば、IC,LSI等の半導体集積回路素子、LD(半導体レーザ),LED(発光ダイオード),PD(フォトダイオード),CCD,ラインセンサ,イメージセンサ等の光半導体素子、圧電振動子,水晶振動子等の振動子、その他の種々の電子部品(図示せず)が搭載用されて、コンピュータや通信機器等の情報、通信用の電子機器や、車載用等の制御系用の基板等の用途に用いられる。
電子部品を搭載する場合、基板4の主面や側面に電子部品の搭載部(図示せず)が設けられる。なお、基板4は、図1に示した例では、概略平板状であるが、例えば、主面に凹部(図示せず)を設け、その凹部底面を電子部品の搭載部としたようなものでもよい。また、凹部は、基板4の側面や、両主面に設けられてもよい。
基板4は、ガラスセラミック焼結体、酸化アルミニウム質焼結体、窒化アルミニウム質焼結体、ムライト質焼結体、窒化珪素質焼結体、炭化珪素質焼結体等のセラミック材料や、エポキシ樹脂,ポリイミド樹脂等の樹脂材料、樹脂材料とガラス材料やセラミック材料との複合材料等の電気絶縁材料から成る。
なお、基板4は、例えばガラスセラミック焼結体から成る場合、酸化珪素,酸化アルミニウム等のガラスセラミック原料粉末に適当な有機バインダ,溶剤を添加混合して泥漿状となし、これをドクターブレード法を採用してシート状となすことにより複数枚のセラミックグリーンシートを得て、しかる後、セラミックグリーンシートを切断加工や打ち抜き加工により適当な形状とするとともにこれを複数枚積層し、最後にこの積層されたセラミックグリーンシートを還元雰囲気中、約1000℃の温度で焼成することによって製作される。
基板4に搭載される電子部品は、例えば、後述する配線経路2の一部と電気的に接続され、配線経路2を介して基板4の外面に導出される。この導出部分を外部の電気回路に接続することにより、電子部品が外部の電気回路と電気的に接続され、電気信号の授受、給電、接地等が行なわれる。
抵抗体1は、配線経路2を伝送される電流の制御や、配線基板4に搭載される電子部品にノイズがのらないようにすること等を目的として基板4に配置されている。
抵抗体1は、酸化錫等の、例えば電気抵抗率が0.01Ωm程度の抵抗材料から成る。
抵抗体1は、例えば酸化錫等の抵抗体から成る場合であれば、基板4に酸化錫の粉末に有機溶剤、バインダ等を添加、混練して作製した抵抗体となるペーストを、一部が配線経路2と接するようにして、基板4(焼成されたもの)の主面等の表面に所定パターンに印刷塗布し、これを窒素雰囲気中で約900℃の温度で熱処理して基板4に焼き付けることにより形成される。
このような抵抗体1は、より精度の高い制御が必要なので複数個が互いに電気的に接続されている。
なお、個々の抵抗体1は、配線基板4に求められる電気的特性を考慮して、その面積や形状が決められる。
すなわち、所定の電気特性を得る上で必要な抵抗値を、あらかじめ各抵抗体について算出し、抵抗体の寸法や形状が決定される。
この場合、ばらつきを考慮し、その抵抗値よりも大きな抵抗値になるように設定しておいて、後述するトリミングで所定の抵抗値や電気的な特性が得られるようにする。
抵抗体3は、図1に示した例では、略正方形の四角形状であるが、細長い長方形状(帯状)、円、楕円、五角形以上の多角形状等でもよい。また、角部を円弧状に面取りした四角形状等でもよく、一部に直線部を有する楕円状等でもよい。
なお、抵抗体3は、レーザ光を用いた研削等の手段でトリミングされて、所定の抵抗値に制御される。そのため、抵抗体3は、基板4の表面に露出して設けておく必要がある。
複数個の抵抗体1同士の電気的な接続は、配線経路2を介して行なわれている。
また、抵抗体1間の配線経路2には、両抵抗体の電気抵抗を測定するための共通の測定パッド3が表面に露出するようにして設けられている。
このように、抵抗体1間の配線経路2に、両抵抗体1の電気抵抗値を測定するための共通の測定パッド3を表面に露出させて設けたことにより、個々の抵抗体1に測定用のパッド3を隣接させて形成する必要はなく、抵抗体1等が高密度で、隣接間隔を狭くして形成されるようになったとしても、共通の測定パッド3により抵抗体1の抵抗値を精度よく測定することができる。
この場合、線経路2の抵抗を、配線経路形成するための印刷技術の高精度化、および印刷材料の固有抵抗のばらつきの低減化により高い精度で予知できるため、抵抗値を測定しようとする抵抗体1と、その抵抗体1が電気的に接続されている配線経路2とのそれぞれの抵抗を加えた抵抗値をトリミング時の目標値に設定できるようになり、抵抗体1の抵抗値を、測定パッド3を介して抵抗体1と配線経路2の両者を合わせた抵抗値として測定することにより検知することができ、各抵抗体1について共通の測定パッド3で精度よく測定することができる。
配線経路2および測定パッド3は、銅や銀、パラジウム、金、白金、タングステン、モリブデン、マンガン等の金属材料から成る。
配線経路2および測定パッド3は、例えば、銅から成る場合であれば、銅の粉末に有機溶剤、バインダを添加混練して作製した金属ペーストを、基板4となるセラミックグリーンシートに所定の配線パターンで印刷することにより形成される。
配線経路2と測定パッド3とは、互いに異なる金属材料で形成してもよい。ただし生産性やコスト等を考慮すると、同じ金属材料で形成することが好ましい。
測定パッド3は、抵抗体1の抵抗値を測定する際に測定用の端子(プローブピン等:図示せず)を接触させる必要があるので、基板4の表面(抵抗体1が形成されているのと同じ主面等)に露出させて設ける必要がある。基板4の測定パッド3が形成されている部位は、平面状でも、周囲を凹状にザグリ加工してプローブピン等の位置合わせを容易としたような形状でもよい。
また、配線経路2は、基板4の内部に設け。この場合、測定パッド3等から基板4の内部にかけてビア導体を形成し、このビア導体を介して、基板4の内部の配線経路2と測定パッドとを電気的に接続させる。
配線経路2を基板4の内部に設けるようにしたことから、基板4の表面に露出させて形成する必要のある、抵抗体1や測定パッド3のためのスペースを基板4の表面に確保することが容易になるという効果がある。
測定パッド3による抵抗体の抵抗値の測定は、例えば、以下のようにして行われる。
まず、抵抗測定器に接続された2本のプローブピンをそれぞれ、測定しようとする抵抗体1を間に挟んで(配線経路2を介して)位置する2つの測定パッド3に接触させる。
次に、この2本のプローブピン間の抵抗を測定する。
そして、あらかじめ予知,算出しておいた配線経路2の抵抗を考慮した補正・計算などが、抵抗測定器により行なわれて、測定パッド3の抵抗値が算出される。
また、本発明の配線基板9において、測定パッド3の直径を、配線経路2の他部の配線幅よりも大きいものとすることが好ましい。
この場合、測定パッドを配線経路と異なる部位として(画像認識装置等で)認識することがより容易になるので、測定パッドに対して測定機器の端子(プローブピン等)を接触させやすくなり、簡単にプローブピンを当てやすいことから、抵抗値測定をより容易に行なうことができる。
また、測定パッド3の幅が配線経路2の幅よりも大きいことから、測定パッド3の抵抗(率)が配線経路2に比べて非常に低く、測定の妨げになることをより確実に防止することができ、抵抗体1の抵抗値の測定の精度をさらに向上させることが可能となり、同時に、測定パッド3と配線経路2との接続性が向上する。
なお、抵抗体1と接続する部位において、配線経路2は、接続抵抗をできるだけ低くし、且つトリミングする広さをできるだけ確保するために、その配線経路2の線方向に対して長辺が直交して位置するような長方形状の接続部を有しており、この接続部の長手方向に抵抗体1が接続するように設定されている。
この接続部は、配線経路2の一部として形成され、例えば、配線経路2となる金属ペーストを印刷するときに使用する印刷用製版等に所定の接続部のパターンを設けておくことにより形成される。
また、測定パッド3は、基板4の内部に形成された配線経路2を介して抵抗体1に接続されている場合を除いては、配線経路2の抵抗をできるだけ低く抑えるため、抵抗体1との接続部に近いほうが好ましい。
なお、本発明は上述した実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更、改良等が可能である。例えば、配線経路2や測定パッド3の露出表面にニッケルや金等の周知の保護めっき層で被覆して酸化腐食の防止やプローブピン等の電気的な接続をより容易とするようにしてもよい。また、抵抗体1をトリミング後、ガラス、樹脂等で被覆しもよい。
(a)は本発明の配線基板の実施の形態の一例を示す平面図、(b)は(a)の要部拡大平面図である。
符号の説明
1・・・・抵抗体
2・・・・配線経路
3・・・・接続パッド
4・・・・基板
9・・・・配線基板

Claims (2)

  1. 電気絶縁材料からなる基板および複数個の抵抗体ならびに該抵抗体同士を電気的に接続する配線経路を有した配線基板であって、前記抵抗体間の前記配線経路は前記基板の内部に設けられ、トリミング時の両抵抗体の電気抵抗値を測定するための共通の測定パッドは前記基板の表面に露出して設けられ、前記抵抗体間の前記配線経路と前記測定パッドとは、前記測定パッドから前記基板の内部にかけて形成されたビア導体を介して接続されており、前記配線経路は、その配線経路の線方向に対して長辺が直交して位置する長方形状の接続部を有しているとともに、該接続部の長手方向に前記抵抗体が接続され、平面視で、隣り合う前記両抵抗体に接続された前記接続部同士の間に挟まれて共通の前記測定パッドが配置されていることを特徴とする配線基板。
  2. 前記測定パッドの直径が前記配線経路の他部の配線幅よりも大きいことを特徴とする請求項1に記載の配線基板。
JP2005050190A 2005-02-25 2005-02-25 配線基板 Active JP4683960B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005050190A JP4683960B2 (ja) 2005-02-25 2005-02-25 配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005050190A JP4683960B2 (ja) 2005-02-25 2005-02-25 配線基板

Publications (2)

Publication Number Publication Date
JP2006237299A JP2006237299A (ja) 2006-09-07
JP4683960B2 true JP4683960B2 (ja) 2011-05-18

Family

ID=37044624

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005050190A Active JP4683960B2 (ja) 2005-02-25 2005-02-25 配線基板

Country Status (1)

Country Link
JP (1) JP4683960B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107710374A (zh) * 2015-06-24 2018-02-16 住友电工印刷电路株式会社 柔性印刷电路板以及制造柔性印刷电路板的方法
CN111765849A (zh) * 2020-07-31 2020-10-13 南京航空航天大学苏州研究院 一种用于飞机狭小空间装配质量的测量装置及方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101085752B1 (ko) * 2010-05-10 2011-11-21 삼성전기주식회사 회로 기판 및 상기 회로 기판에 장착된 성분의 테스트 방법
KR101142340B1 (ko) 2010-09-27 2012-05-17 에스케이하이닉스 주식회사 반도체 패키지용 기판 및 그의 제조 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6210468U (ja) * 1985-07-02 1987-01-22
JPH0563327A (ja) * 1991-09-04 1993-03-12 Canon Inc 検査用ランド付き印刷配線板およびその検査方法
JP2000019208A (ja) * 1998-06-30 2000-01-21 Sony Corp 評価用プリント配線板
JP2004221574A (ja) * 2002-12-27 2004-08-05 Hioki Ee Corp バイパスコンデンサの実装・非実装検査方法および多層基板のスルーホール断線検出方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6210468U (ja) * 1985-07-02 1987-01-22
JPH0563327A (ja) * 1991-09-04 1993-03-12 Canon Inc 検査用ランド付き印刷配線板およびその検査方法
JP2000019208A (ja) * 1998-06-30 2000-01-21 Sony Corp 評価用プリント配線板
JP2004221574A (ja) * 2002-12-27 2004-08-05 Hioki Ee Corp バイパスコンデンサの実装・非実装検査方法および多層基板のスルーホール断線検出方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107710374A (zh) * 2015-06-24 2018-02-16 住友电工印刷电路株式会社 柔性印刷电路板以及制造柔性印刷电路板的方法
CN111765849A (zh) * 2020-07-31 2020-10-13 南京航空航天大学苏州研究院 一种用于飞机狭小空间装配质量的测量装置及方法
CN111765849B (zh) * 2020-07-31 2021-08-27 南京航空航天大学 一种用于飞机狭小空间装配质量的测量装置及方法

Also Published As

Publication number Publication date
JP2006237299A (ja) 2006-09-07

Similar Documents

Publication Publication Date Title
JP4722318B2 (ja) チップ抵抗器
US8183976B2 (en) Resistor device and method for manufacturing same
JP2009074823A (ja) 電子部品検査装置用配線基板およびその製造方法
JP4683960B2 (ja) 配線基板
WO2004093101A1 (ja) チップ抵抗器およびその製造方法
US10008310B1 (en) Resistor element, method of manufacturing the same, and resistor element assembly
JP7107478B2 (ja) 抵抗素子及び抵抗素子アセンブリ
JP4960854B2 (ja) 電子部品検査装置用配線基板
JP6818581B2 (ja) 電子部品収納用パッケージ、電子装置および電子モジュール
CN106898449B (zh) 电阻器元件及具有该电阻器元件的板
JP4562516B2 (ja) 電子部品収納用パッケージおよび電子装置
JP2006275579A (ja) 検査基板および検査装置
JP6258677B2 (ja) 多数個取り配線基板、配線基板および電子装置
JP4741624B2 (ja) 配線基板
CN106898444B (zh) 电阻器元件及具有该电阻器元件的板
JP2016122695A (ja) 多数個取り配線基板、配線基板および電子装置
JPH0595071U (ja) 厚膜回路基板
JP6193702B2 (ja) 多数個取り配線基板
JP6525563B2 (ja) 配線基板
JPH10233485A (ja) 複合チップ部品
US20230266363A1 (en) Circuit board and probe card
JP4640576B2 (ja) 抵抗素子搭載シート及びその製造法並びに抵抗素子搭載シートを用いた抵抗内蔵多層配線板の製造法
JP3080491B2 (ja) 配線パターン
JP5034830B2 (ja) チップ型サーミスタ及びこれを備えた回路基板
CN106910581A (zh) 片式电阻器及其制造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071119

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100519

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100525

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100712

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101026

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101207

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110111

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110208

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140218

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4683960

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150