TWI495406B - 印刷電路板之在線測試結構 - Google Patents

印刷電路板之在線測試結構 Download PDF

Info

Publication number
TWI495406B
TWI495406B TW102146160A TW102146160A TWI495406B TW I495406 B TWI495406 B TW I495406B TW 102146160 A TW102146160 A TW 102146160A TW 102146160 A TW102146160 A TW 102146160A TW I495406 B TWI495406 B TW I495406B
Authority
TW
Taiwan
Prior art keywords
hole
test
center
pcb board
test pad
Prior art date
Application number
TW102146160A
Other languages
English (en)
Other versions
TW201448687A (zh
Inventor
Jinchai Qin
Bing Ai
Original Assignee
Nvidia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nvidia Corp filed Critical Nvidia Corp
Publication of TW201448687A publication Critical patent/TW201448687A/zh
Application granted granted Critical
Publication of TWI495406B publication Critical patent/TWI495406B/zh

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3177—Testing of logic operation, e.g. by logic analysers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/2818—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP] using test structures on, or modifications of, the card under test, made for the purpose of testing, e.g. additional components or connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0268—Marks, test patterns or identification means for electrical inspection or testing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09481—Via in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Description

印刷電路板之在線測試結構 【相關申請案】
本發明主張申請於2013年2月8日之中國專利申請案案號201310050664.4的優先權，其全文併入本案中供參考。
本發明涉及PCB板(印刷電路板)技術領域，具體涉及一種PCB板、用於PCB板的線上測試結構以及該線上測試結構的製造方法。
線上測試(In-Circuit Test，ICT)是對製作在PCB板上的電元件的電性能及電氣連接進行的測試。線上測試主要檢查各個電元件的電阻、電容和其它基本量以及各電路的開、短路情況，以判斷PCB是否存在生產製造缺陷以及電元件是否可靠。線上測試是針對PCB產品的一種標準測試，其具有操作簡單、快捷和故障定位準確等特點。
目前的線上測試的其中一種方式是在疊起的多層PCB板上製作通孔(Via)以導通PCB板中的電元件和電路。然後在PCB板的上表面製作與通孔導通的測試焊盤(Test Pad)，以將電元件和電路連接至PCB板之外。通過測試設備上的測試用的探針(Probe)接觸測試焊盤的中心， 以進行待測PCB板的電性測試。
如圖2所示，在製作線上測試結構時，首先在PCB板200中形成通孔210，然後在PCB板200的上表面形成測試焊盤230。由於測試焊盤230的一部分形成在通孔210的正上方，因此測試焊盤230的該部分可能會向通孔210中凹陷。這導致測試焊盤230的該部分的厚度變薄，阻抗增大。如果測試用的探針剛好接觸測試焊盤230的該部分來進行電性測試的話，必然會導致測試結果出現偏差。
通常會採用在通孔內先填充防焊劑來克服電性短路及氧化的問題。對於防焊劑敞開(solder-opened)的通孔，通孔的一側填充防焊劑，而具有大測試焊盤的另一側則保有防焊劑敞開用以接觸探針尖端。製造這種類型的過程中，防焊劑可能從通孔填充防焊劑的那一側漏到防焊劑敞開的一側，進而影響測試探針與測試焊盤之間的接觸。
但是在實際測試過程中，經常會出現所測得的資料與真實資料相差較大的現象。有時甚至還會出現無法獲得測試資料的情況。
因此，需要一種PCB板、用於PCB板的線上測試結構以及該線上測試結構的製造方法，以提供準確的測試資料。本發明實施例提供的線上測試結構其通孔的中心偏離所述測試焊盤的中心。線上測試時能夠提高準確性及可靠性。提高線上測試的測試效率，根據本發明的一態樣，提供了一種PCB板及其線上測試結構以及該線上測試結構的製造方法。該線上測試結構包括通孔和測試焊 盤。所述通孔貫通所述PCB板，用於導通所述PCB板中的待測電器件。所述測試焊盤用於形成在所述PCB板的上表面且覆蓋所述通孔，其中所述通孔的中心偏離所述測試焊盤的中心。在某些實施例，所述測試焊盤的中心與所述通孔的中心之間的距離大於所述通孔的半徑。優選地，所述測試焊盤的中心與所述通孔的中心之間的所述距離與所述通孔的半徑之差大於測試用的探針與所述測試焊盤的接觸半徑。
優選地，所述線上測試結構還包括位於所述通孔的內壁上並延伸至所述通孔之外的導電層。
優選地，所述通孔內填充有防焊劑。
優選地，所述測試焊盤的直徑在0.5-1.27mm範圍內。
優選地，所述通孔的直徑在0.2-0.5mm範圍內。
優選地，所述測試焊盤上用於與測試用的探針接觸的區域位於所述測試焊盤的中心。
根據本發明的一個實施例，還提供一種PCB板，所述PCB板具有多層堆疊結構且包括線上測試結構，所述線上測試結構包括：通孔，所述通孔貫通所述PCB板，且導通所述PCB板中的待測電器件；以及測試焊盤，所述測試焊盤形成在所述PCB板的上表面且覆蓋所述通孔，其中所述通孔的中心偏離所述測試焊盤的中心。於某些實施例，所述測試焊盤的中心與所述通孔的中心之間的距離大於所述通孔的半徑。所述測試焊盤的中心與所述通孔的中心之間的所述距離與所述通孔的半徑之差大於測試用的探針與所述測試焊盤的接觸半徑。所述線上測試結構還包括位於所述通孔的內壁上並延伸至所述通孔之外的導電層。
根據本發明的再一個實施例，還提供一種製造用於PCB板的線上測試結構的方法，包括：提供PCB板；在所述PCB板上形成貫通所述PCB板的通孔，所述通孔導通所述PCB板中的待測電器件；以及在所述PCB板的上表面形成測試焊盤，所述測試焊盤覆蓋所述通孔，其中所述通孔的中心偏離所述測試焊盤的中心。在某些實施例，所述方法還包括：在所述通孔的內壁上形成導電層，所述導電層延伸至所述通孔之外。所述導電層的材料為藉由電鍍所形成的銅。所述方法還包括從所述PCB板的下表面側向所述通孔內填充防焊劑。
上述內容為本發明的概要說明，因此包含必要性的簡述與廣汎說明而省略細節。因此，熟此技藝者應可理解此概要說明僅為示範參考而非用以限制本發明。本發明尚包含其他態樣、發明特徵及優點係如所附申請專利範圍中所述，其內容將可透過以下非限制性的詳細描述而獲得理解。
100‧‧‧PCB板
110‧‧‧通孔
120‧‧‧導電層
130‧‧‧測試焊盤
d‧‧‧距離
200‧‧‧PCB板
210‧‧‧通孔
230‧‧‧測試焊盤
300‧‧‧PCB板
310‧‧‧通孔
320‧‧‧導電層
330‧‧‧測試焊盤
340‧‧‧防焊劑
為了使本發明的優點更容易理解，將通過參考在附圖中示出的具體實施例更詳細地描述上文簡要描述的本發明，其中相似的元件符號代表相似的元件。
圖1為根據本發明一個實施例的PCB板的示意圖；圖2為說明測試焊盤向通孔中凹陷的示意圖；以及圖3A-3D為根據本發明的一個實施例的製作用於PCB板的線上測試結構過程中各個步驟的截面示意圖。
在下文的討論中，給出了本發明優選實施例的細節，其包含結合所附圖式之實例作示範說明。雖然以此等優選實施例來描述本發明，應可瞭解本發明並未因此而被此等實施例所限制。本發明反而是意欲含蓋如所附申請專利範圍中所定義的發明精神及範疇中包含的各種替換、修改或均等。為了讓本發明可徹底被理解在以下實施例中進一步說明各種特殊的細節。然而，本領域技術人員可以瞭解，本發明可以無需一個或多個這些細節而得以實施。在特定的示例中，為了避免與本發明發生混淆，對於本領域公知的一些方法、程序、元件及電路未進行詳盡地描述，以避免模擬本發明之實施例的各種態樣。本發明所附圖式呈現半概略性，而且沒有按比例繪製，特別是圖中某尺寸大小乃為清楚而呈現而且以誇大顯示。同樣地，為能簡單描述，圖式中的視圖通常顯示相似的方向，但這樣的描繪大都是隨意的。一般而言，本發明是可在任何方向上操作
依據本發明之一實施例提供了一種用於PCB板。該PCB板上具有本發明提供的線上測試結構。圖1示出了具有根據一個實施例的線上測試結構的PCB板的示意圖。
如圖1所示，PCB板100具有多層堆疊結構，事實上，PCB板100包括結合在一起的多層PCB板。PCB板100中形成有電器件，該電器件包括形成在每層PCB板的表面上的電路以及PCB板100上連接的電元件。在進行線上測試時，需要根據測試目的在PCB板100的一個或多個待測區域內製作線上測試結構，線上測試結構用於將PCB板100中的一部分 電器件導通至PCB板之外。這樣，利用測試裝置中的探針接觸線上測試結構，就能夠獲得待測電器件的電性測試資料。
由於PCB板100包含的其它各個部件的結構已經為本領域所熟知，因此，本文將僅對線上測試結構進行詳細描述。繼續參照圖1，線上測試結構包括通孔110和測試焊盤130。
通孔110貫通PCB板100以導通PCB板中的待測電器件。在一個實施例中，線上測試結構還包括位於通孔110的內壁上並延伸至通孔110之外的導電層120。該導電層120實現待測電器件與測試焊盤130的電連接。在一個實施例中，通孔110可以是利用現有的任何一種鑽孔設備製作形成的。在一個實施例中，通孔110的直徑在0.2-0.5mm範圍內。
測試焊盤130形成在PCB板100的上表面。這裡提到的上表面是相對於PCB板100的擺放方式而言的，通常情況下，將連接有電元件的一面朝上擺放。當然，本發明並不排除以相反的方式擺放PCB板100。測試焊盤130覆蓋通孔110，以將與通孔110導通的待測電器件導通至PCB板100之外。這裡所說的“覆蓋”包括測試焊盤130直接覆蓋通孔110的一端。此外，“覆蓋”還包括在測試焊盤130和通孔110之間還設置有其它導電層的間接覆蓋。在一個實施例中，測試焊盤130的直徑在0.5-1.27mm範圍內。
在對線上測試過程中出現的測試結果不準確的現象研究的過程中，申請人發現導致該現象發生的原因可能在於測試過程中出現的下述情況。如圖2所示，在製作線上測試結構時，首先在PCB板200中形成通孔210，然後在PCB板200的上表面形成測試焊盤230。由於測試焊盤 230的一部分形成在通孔210的正上方，因此測試焊盤230的該部分可能會向通孔210中凹陷。這導致測試焊盤230的該部分的厚度變薄，阻抗增大。如果測試用的探針剛好接觸測試焊盤230的該部分來進行電性測試的話，必然會導致測試結果出現偏差。
在實際操作過程中，測試人員通常會用探針接觸測試焊盤的中心以進行線上測試。繼續參照圖1，本發明提供的線上測試結構設置為通孔110的中心偏離測試焊盤130的中心。測試焊盤130的最靠近通孔110的中心處的部分受通孔110的影響是最明顯的。將通孔110的中心偏離測試焊盤130的中心設置會減輕通孔110對測試焊盤130的中心處的厚度的影響，這樣利用探針接觸測試焊盤130的中心進行測試時，會降低測試焊盤130的結構變化對測試結果的影響。
在一實施例中，測試焊盤130的中心與通孔110的中心之間的距離d大於通孔110的半徑。這樣可以避免通孔110對測試焊盤130的中心產生影響，進一步改善測試結果的準確性。
在另一個優選實施例中，測試焊盤130的中心與通孔110的中心之間的距離d與通孔110的半徑之差大於測試用的探針與測試焊盤130的接觸半徑。考慮到探針與測試焊盤130之間的接觸為面接觸，因此該優選實施例可以最大程度地降低通孔110對測試焊盤130的待測試區域的影響，以使測試結果接近真實資料。
在一個實施例中，通孔110內填充有防焊劑(未示出)。在本發明提供的方法中，將對防焊劑進行詳細描述。
本發明還提供一種製造線上測試結構的方法。圖3A-3D為 根據本發明的一個實施例的製作線上測試結構過程中各個步驟的截面示意圖。下面將結合圖3A-3D對該製造方法進行詳細描述。
首先，如圖3A所示，提供具有多層堆疊結構的PCB板300。如前所述的，PCB板300中形成有電器件，該電器件包括形成在每層PCB板的表面上的電路以及PCB板300上連接的電元件。
然後，繼續參照圖3A，在PCB板300中形成貫通PCB板300的通孔310。通孔310導通PCB板300中的待測電器件。在一個實施例中，通孔310的直徑在0.2-0.5mm範圍內。
參照圖3B，於某些實施例，在通孔310的內壁上形成導電層320，導電層320延伸至通孔310之外。在一個實施例中，導電層320的材料為銅。銅具有較低的電阻率，並且容易在器件表面形成薄層。作為示例，導電層320是利用電鍍方法形成的。電鍍方法能夠形成均勻緻密的薄層，且薄層的厚度相對容易控制。此外，電鍍方法工藝簡單、製造程度相對較低。
接著，如圖3C所示，在PCB板300的上表面形成測試焊盤330。其中，測試焊盤330覆蓋通孔310，且通孔310的中心偏離測試焊盤330的中心。在一個實施例中，測試焊盤330的直徑在0.5-1.27mm範圍內。在一個實施例中，測試焊盤330的中心與通孔310的中心之間的距離大於通孔310的半徑。在一個優選實施例中，測試焊盤330的中心與通孔310的中心之間的距離與通孔310的半徑之差大於測試用的探針與測試焊盤330的接觸半徑。
在某些實施例中，如圖3D所示，在形成測試焊盤330之後 還包括從PCB板300的下表面側向通孔310內填充防焊劑340。在通孔310內填充防焊劑340可以防止通孔310內暴露的結構被氧化。防焊劑340可以是通過塗覆的方法形成的。於某些實施例，防焊劑從PCB板300的下表面側填充，並到達PCB板300的恰好上表面處停止。於某些實施例，在通孔310內先填充防焊劑再製作測試焊盤230。
試驗表明，利用本發明提供的線上測試結構進行線上測試時能夠提高測試資料的準確性，並且還能夠提高線上測試的測試效率，改善測試結果的可靠性。
為了進行說明，前述描述參照了具體實施例進行描述。然而，上文的示例性的討論並非意欲是無遺漏地或將本發明限制在所公開的明確形式上。鑒於以上教導，也有可能存在很多變型和變化。選擇並描述了實施例，以最好地解釋本發明的原理和實際應用，以使本領域的其他技術人員最好地利用本發明以及具有各種變型的各種實施例，以能適用於期望的特定用途。
由此描述了根據本發明的實施例。雖然本公開已在特定實施例中予以描述，但是應當瞭解，本發明不應理解為由這些實施例所限制，而應根據請求項進行理解。
100‧‧‧PCB板
110‧‧‧通孔
120‧‧‧導電層
130‧‧‧測試焊盤
d‧‧‧距離

Claims (20)

  1. 一種用於PCB板的線上測試結構，包括：通孔，所述通孔貫通所述PCB板，用於導通所述PCB板中的待測電器件；以及測試焊盤，所述測試焊盤用於形成在所述PCB板的上表面且覆蓋所述通孔，其中所述通孔的中心偏離所述測試焊盤的中心。
  2. 如請求項1所述的線上測試結構，其中，所述測試焊盤的中心與所述通孔的中心之間的距離大於所述通孔的半徑。
  3. 如請求項2所述的線上測試結構，其中，所述測試焊盤的中心與所述通孔的中心之間的所述距離與所述通孔的半徑之差大於測試用的探針與所述測試焊盤的接觸半徑。
  4. 如請求項1所述的線上測試結構，其中，所述線上測試結構還包括位於所述通孔的內壁上並延伸至所述通孔之外的導電層。
  5. 如請求項1所述的線上測試結構，其中，所述通孔內填充有防焊劑。
  6. 如請求項1所述的線上測試結構，其中，所述測試焊盤的直徑在0.5-1.27mm範圍內。
  7. 如請求項1所述的線上測試結構，其中，所述通孔的直徑在0.2-0.5mm範圍內。
  8. 如請求項1所述的線上測試結構，其中，所述測試焊盤上用於與測試用的探針接觸的區域位於所述測試焊盤的中心。
  9. 一種PCB板，所述PCB板具有多層堆疊結構且包括線上測試結構，所述線上測試結構包括：通孔，所述通孔貫通所述PCB板，且導通所述PCB板中的待測電器件；以及測試焊盤，所述測試焊盤形成在所述PCB板的上表面且覆蓋所述通孔，其中所述通孔的中心偏離所述測試焊盤的中心。
  10. 如請求項9所述的PCB板，其中，所述測試焊盤的中心與所述通孔的中心之間的距離大於所述通孔的半徑。
  11. 如請求項10所述的PCB板，其中，所述測試焊盤的中心與所述通孔的中心之間的所述距離與所述通孔的半徑之差大於測試用的探針與所述測試焊盤的接觸半徑。
  12. 如請求項9所述的PCB板，其中，所述線上測試結構還包括位於所述通孔的內壁上並延伸至所述通孔之外的導電層。
  13. 如請求項9所述的PCB板，其中，所述通孔內填充有防焊劑。
  14. 一種製造用於PCB板的線上測試結構的方法，包括：提供具有多層堆疊結構的PCB板；在所述PCB板中形成貫通所述PCB板的通孔，所述通孔導通所述PCB 板中的待測電器件；以及在所述PCB板的上表面形成測試焊盤，所述測試焊盤覆蓋所述通孔，其中所述通孔的中心偏離所述測試焊盤的中心。
  15. 如請求項14所述的方法，其中，所述方法在形成所述通孔和形成所述測試焊盤之間還包括：在所述通孔的內壁上形成導電層，所述導電層延伸至所述通孔之外。
  16. 如請求項15所述的方法，其中，所述導電層的材料為銅。
  17. 如請求項16所述的方法，其中，所述導電層是利用電鍍方法形成的。
  18. 如請求項14所述的方法，其中，所述測試焊盤的中心與所述通孔的中心之間的距離大於所述通孔的半徑。
  19. 如請求項18所述的方法，其中，所述測試焊盤的中心與所述通孔的中心之間的所述距離與所述通孔的半徑之差大於測試用的探針與所述測試焊盤的接觸半徑。
  20. 如請求項14所述的方法，還包括：從所述PCB板的下表面側向所述通孔內填充防焊劑。
TW102146160A 2013-02-08 2013-12-13 印刷電路板之在線測試結構 TWI495406B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310050664.4A CN103983809A (zh) 2013-02-08 2013-02-08 Pcb板及其在线测试结构以及该在线测试结构的制造方法

Publications (2)

Publication Number Publication Date
TW201448687A TW201448687A (zh) 2014-12-16
TWI495406B true TWI495406B (zh) 2015-08-01

Family

ID=51226212

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102146160A TWI495406B (zh) 2013-02-08 2013-12-13 印刷電路板之在線測試結構

Country Status (4)

Country Link
US (1) US9835684B2 (zh)
CN (1) CN103983809A (zh)
DE (1) DE102013114592A1 (zh)
TW (1) TWI495406B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104918423B (zh) * 2015-06-19 2018-06-15 深圳崇达多层线路板有限公司 一种可检测内层孔环的线路板制作方法
CN105158606B (zh) * 2015-08-28 2018-06-26 北大方正集团有限公司 一种pcb背板过孔信号的vna测试方法及测试系统
CN105527559B (zh) * 2015-11-30 2019-07-02 北大方正集团有限公司 测试线路板、其制作方法、测试方法以及测试系统
US10001507B2 (en) 2016-09-14 2018-06-19 International Business Machines Corporation ICT probe contact improvement
CN110611989A (zh) * 2019-10-29 2019-12-24 业成科技（成都）有限公司 电路板及电子装置
KR20220031398A (ko) * 2020-09-04 2022-03-11 삼성전기주식회사 인쇄회로기판
US11644501B2 (en) * 2020-09-21 2023-05-09 International Business Machines Corporation Method for identifying PCB core-layer properties

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200512877A (en) * 2003-09-23 2005-04-01 Micron Technology Inc Process and integration scheme for fabricating conductive components, through-vias and semiconductor components including conductive through-wafer vias
TW201114347A (en) * 2009-10-09 2011-04-16 Kinsus Interconnect Tech Corp Method for fabricating high alignment interlayer conducting structure of embedded circuitry

Family Cites Families (67)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0334983A1 (de) 1988-03-31 1989-10-04 Deutsche ITT Industries GmbH Integrierte CMOS/NMOS-Schaltung
US5553276A (en) 1993-06-30 1996-09-03 International Business Machines Corporation Self-time processor with dynamic clock generator having plurality of tracking elements for outputting sequencing signals to functional units
JPH08294229A (ja) 1995-04-20 1996-11-05 Nec Corp 半導体集積回路装置
JP3708168B2 (ja) 1995-06-13 2005-10-19 富士通株式会社 遅延装置
JP3102398B2 (ja) 1997-12-17 2000-10-23 日本電気株式会社 タイミング信号生成回路
KR20000065711A (ko) 1999-04-08 2000-11-15 윤종용 펄스발생기를 채용한 내부클럭신호 발생회로
KR20010035660A (ko) 1999-10-01 2001-05-07 김영환 배선연결부에 의한 지연시간 측정방법
JP4103280B2 (ja) 1999-12-24 2008-06-18 株式会社デンソー 力学量センサ装置
US6420207B1 (en) * 2000-01-04 2002-07-16 Multek Hong Kong Limited Semiconductor package and enhanced FBG manufacturing
EP1281238B1 (en) 2000-05-11 2008-07-09 Multigig Limited Electronic pulse generator and oscillator
US6535013B2 (en) 2000-12-28 2003-03-18 Intel Corporation Parameter variation probing technique
US6833615B2 (en) * 2000-12-29 2004-12-21 Intel Corporation Via-in-pad with off-center geometry
US6535071B2 (en) 2001-05-17 2003-03-18 Micron Technology, Inc. CMOS voltage controlled phase shift oscillator
US6724225B2 (en) 2001-06-07 2004-04-20 Ibm Corporation Logic circuit for true and complement signal generator
DE10131675B4 (de) 2001-06-29 2005-04-07 Infineon Technologies Ag Schaltungsanordnung und Verfahren zur Ermittlung einer Zeitkonstante eines Speicherkondensators einer Speicherzelle eines Halbleiterspeichers
US6853259B2 (en) 2001-08-15 2005-02-08 Gallitzin Allegheny Llc Ring oscillator dynamic adjustments for auto calibration
US6667090B2 (en) * 2001-09-26 2003-12-23 Intel Corporation Coupon registration mechanism and method
JP2003168959A (ja) 2001-11-30 2003-06-13 Sharp Corp 発振回路、昇圧回路、不揮発性記憶装置、および半導体装置
US6882172B1 (en) 2002-04-16 2005-04-19 Transmeta Corporation System and method for measuring transistor leakage current with a ring oscillator
US6854100B1 (en) 2002-08-27 2005-02-08 Taiwan Semiconductor Manufacturing Company Methodology to characterize metal sheet resistance of copper damascene process
US6801096B1 (en) 2003-01-22 2004-10-05 Advanced Micro Devices, Inc. Ring oscillator with embedded scatterometry grate array
DE10303673A1 (de) 2003-01-24 2004-08-12 IHP GmbH - Innovations for High Performance Microelectronics/Institut für innovative Mikroelektronik Asynchrone Hüllschaltung für eine global asynchrone, lokal synchrone (GALS) Schaltung
TWI234834B (en) 2003-03-31 2005-06-21 Macronix Int Co Ltd Inkless wafer test method
US7064620B1 (en) 2003-05-09 2006-06-20 Altera Corporation Sequential VCO phase output enabling circuit
US20050007154A1 (en) 2003-07-07 2005-01-13 Patella Benjamin J. System and method for evaluating the speed of a circuit
US7069525B2 (en) 2003-07-18 2006-06-27 International Business Machines Corporation Method and apparatus for determining characteristics of MOS devices
JP4683833B2 (ja) 2003-10-31 2011-05-18 株式会社半導体エネルギー研究所 機能回路及びその設計方法
KR100549621B1 (ko) 2003-11-25 2006-02-03 주식회사 하이닉스반도체 셀프 리프래쉬용 오실레이터
US7282975B2 (en) 2003-12-31 2007-10-16 Intel Corporation Apparatus and method to control self-timed and synchronous systems
DE102004001668B4 (de) 2004-01-12 2007-09-13 Infineon Technologies Ag Elektronischer Schaltkreis mit einer Schaltungsanordnung zum Bestimmen und Auswerten der Betriebstemperatur
US7151417B1 (en) 2004-06-16 2006-12-19 Transmeta Corporation System and method for characterizing a potential distribution
CN100484371C (zh) * 2004-06-21 2009-04-29 鸿富锦精密工业（深圳）有限公司 防止主机板短路的焊盘
US7098691B2 (en) 2004-07-27 2006-08-29 Easic Corporation Structured integrated circuit device
US7085658B2 (en) 2004-10-20 2006-08-01 International Business Machines Corporation Method and apparatus for rapid inline measurement of parameter spreads and defects in integrated circuit chips
US7518384B2 (en) * 2005-01-31 2009-04-14 Agilent Technologies, Inc. Method and apparatus for manufacturing and probing test probe access structures on vias
US20060178857A1 (en) 2005-02-10 2006-08-10 Barajas Leandro G Quasi-redundant smart sensing topology
KR100657171B1 (ko) 2005-04-29 2006-12-20 삼성전자주식회사 리프레쉬 제어회로 및 리프레쉬 제어방법
US7365611B2 (en) 2005-06-01 2008-04-29 Semiconductor Energy Laboratory Co., Ltd. Element substrate, test method for element substrate, and manufacturing method for semiconductor device
US7489204B2 (en) 2005-06-30 2009-02-10 International Business Machines Corporation Method and structure for chip-level testing of wire delay independent of silicon delay
US7550998B2 (en) 2005-10-26 2009-06-23 Motorola, Inc. Inverter circuit having a feedback switch and methods corresponding thereto
US7592876B2 (en) 2005-12-08 2009-09-22 Intel Corporation Leakage oscillator based aging monitor
US7332937B2 (en) 2005-12-28 2008-02-19 Intel Corporation Dynamic logic with adaptive keeper
US7449966B2 (en) 2006-05-09 2008-11-11 Intel Corporation Method and an apparatus to sense supply voltage
JP4843034B2 (ja) 2006-06-09 2011-12-21 富士通株式会社 温度センサ用リングオシレータ、温度センサ回路及びこれを備える半導体装置
JP4765858B2 (ja) 2006-09-15 2011-09-07 三菱電機株式会社 温度検出装置
KR100849208B1 (ko) 2006-10-24 2008-07-31 삼성전자주식회사 링 오실레이터를 구비하는 테스트 회로 및 테스트 방법
CN100551482C (zh) 2006-11-24 2009-10-21 珠海九通水务有限公司 水平管沉淀分离装置
US7674987B2 (en) * 2007-03-29 2010-03-09 Ibiden Co., Ltd. Multilayer printed circuit board
US8041518B2 (en) 2007-05-08 2011-10-18 Globalfoundries Inc. Determining die test protocols based on process health
US7795927B2 (en) 2007-08-17 2010-09-14 Raytheon Company Digital circuits with adaptive resistance to single event upset
US7760033B2 (en) 2007-12-31 2010-07-20 Intel Corporation Ring oscillators for NMOS and PMOS source to drain leakage and gate leakage
US7642864B2 (en) 2008-01-29 2010-01-05 International Business Machines Corporation Circuits and design structures for monitoring NBTI (negative bias temperature instability) effect and/or PBTI (positive bias temperature instability) effect
US8378754B2 (en) 2008-02-21 2013-02-19 Advantest Corporation Ring oscillator
US7908109B2 (en) 2008-07-08 2011-03-15 Advanced Micro Devices, Inc. Identifying manufacturing disturbances using preliminary electrical test data
US7868706B2 (en) 2008-10-23 2011-01-11 Advanced Micro Devices, Inc. Oscillator device and methods thereof
KR101593603B1 (ko) 2009-01-29 2016-02-15 삼성전자주식회사 반도체 장치의 온도 감지 회로
US8247906B2 (en) 2009-07-06 2012-08-21 Taiwan Semiconductor Manufacturing Company, Ltd. Supplying power to integrated circuits using a grid matrix formed of through-silicon vias
US8330478B2 (en) 2009-11-03 2012-12-11 Arm Limited Operating parameter monitoring circuit and method
KR20110050957A (ko) * 2009-11-09 2011-05-17 삼성전자주식회사 반도체 소자의 관통 비아 콘택 및 그 형성 방법
TWI439710B (zh) 2009-11-18 2014-06-01 Univ Nat Sun Yat Sen 內嵌於系統級封裝之被動元件測試裝置
JP5185304B2 (ja) 2010-02-10 2013-04-17 株式会社東芝 半導体集積回路
CN102098028A (zh) 2010-10-14 2011-06-15 中国科学院上海微系统与信息技术研究所 基于混合晶向soi工艺的cmos环形振荡器及制备方法
US9425772B2 (en) 2011-07-27 2016-08-23 Nvidia Corporation Coupling resistance and capacitance analysis systems and methods
US9448125B2 (en) 2011-11-01 2016-09-20 Nvidia Corporation Determining on-chip voltage and temperature
US8952705B2 (en) 2011-11-01 2015-02-10 Nvidia Corporation System and method for examining asymetric operations
US20130106524A1 (en) 2011-11-01 2013-05-02 Nvidia Corporation System and method for examining leakage impacts
CN102762030A (zh) * 2012-07-26 2012-10-31 秦玉成 高密度pcb

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200512877A (en) * 2003-09-23 2005-04-01 Micron Technology Inc Process and integration scheme for fabricating conductive components, through-vias and semiconductor components including conductive through-wafer vias
TW201114347A (en) * 2009-10-09 2011-04-16 Kinsus Interconnect Tech Corp Method for fabricating high alignment interlayer conducting structure of embedded circuitry

Also Published As

Publication number Publication date
CN103983809A (zh) 2014-08-13
US9835684B2 (en) 2017-12-05
US20140229783A1 (en) 2014-08-14
TW201448687A (zh) 2014-12-16
DE102013114592A1 (de) 2014-08-14

Similar Documents

Publication Publication Date Title
TWI495406B (zh) 印刷電路板之在線測試結構
JP4087413B2 (ja) 回路基板に組み込まれた部品を検査するための装置及び方法
KR101148317B1 (ko) 다층회로기판 및 다층회로기판의 제조방법
TWI412307B (zh) Production method of printed circuit board and printing substrate
JP5684349B1 (ja) 半導体装置および半導体装置の検査方法
US7096748B2 (en) Embedded strain gauge in printed circuit boards
JP2006173146A5 (zh)
TWI453425B (zh) 晶片電性偵測裝置及其形成方法
JP5114849B2 (ja) プリント配線板の電気検査方法
JP5691762B2 (ja) プリント基板の製造方法
US8102053B2 (en) Displacement detection pattern for detecting displacement between wiring and via plug, displacement detection method, and semiconductor device
JP4772702B2 (ja) プリント基板およびプリント基板ユニット並びに導電体の上がり量検出方法
US20150351229A1 (en) Printed circuit board comprising co-planar surface pads and insulating dielectric
JP2012037314A (ja) 評価用基板および基板評価方法
JP2007288150A (ja) 配線基板及びその製造方法
JP2012141274A (ja) プローブカード用セラミック基板及びその製造方法
US8390308B2 (en) Testbed for testing electronic circuits and components
JP5764897B2 (ja) 半導体パッケージ基板の検査方法
JP2004319928A (ja) 高速信号伝送用の回路基板
CA2656317C (en) Testbed for testing electronic circuits and components
US20090004891A1 (en) Test access for high density interconnect boards
TWM521801U (zh) 具有高接合強度之多層結構的轉接介面板
JP5495303B2 (ja) 半導体モジュール及び半導体モジュールの検査方法
JP2757663B2 (ja) 電磁波シールド層を備えるプリント配線板
JP5933047B2 (ja) 半導体装置の製造方法、半導体装置の検査方法、および半導体装置