TWI439710B - 內嵌於系統級封裝之被動元件測試裝置 - Google Patents

Description

內嵌於系統級封裝之被動元件測試裝置

本發明係關於一種內嵌於系統級封裝之被動元件測試裝置；特別是關於一種內嵌於系統級封裝之被動元件測試裝置，其可利用一環型振盪器及一計數器連接測試一被動元件。

一般而言，習用測試方法只能依賴設備廠商所提供的測試機進行測試產品。對於目前測試系統封裝技術內部的基底，設備廠商所提供的測試儀器[如探針卡]必須是依據顧客的特定規格需求進行特別設計。因此，每一批新產品皆需要一組新的測試儀器，因而導致測試成本偏高，特別是測試儀器的成本偏高。

在測試作業上，KGD、KGES、KGEM指標皆需要晶圓測試[wafer test]，但是晶圓測試一般都是測試成本比較昂貴。若針對RF基底之被動元件[如濾波器]進行測試時，每一種設計規格的濾波器就需要一種RF探針卡[RF probe card]。事實上，RF探針卡的成本都相當昂貴，但是由於每組特定規格探針卡只能使用在單一特定產品，因此其測試成本居高不下。

為了降低測試成本，被動元件在每次更換產品規格時，必須避免更換被動元件測試裝置的整個測試儀器。因此，目前業界存在適當修正測試儀器的需求，藉著小幅度修正測試儀器，甚至修正整個測試儀器，以便單一被動元件測試裝置可適用於被動元件的多種規格。一旦單一被動元件測試裝置可適用於被動元件的多種規格時，即可改善以往頻頻需要更換測試設備的問題。

有關被動元件測試技術僅揭示於部分專利內容。例如，中華民國專利公告第I227099號之〝可測試被動元件電性之晶片承載件及其測試方法〞、中華民國專利公告第I243250號之〝可測試被動元件電性之晶片承載件及其測試方法〞、中華民國專利公告第I237338號之〝可對被動元件作電性測試之晶片承載件及其測試方法〞、中華民國專利公告第I299793號之〝可測試被動元件電性之晶片承載件及其測試方法〞、中華民國專利公告第345713號之〝適用於積體電路電性測試之測試鍵與探針卡的連接架構〞及美國專利第7,119,565號之〝Chip carrier and method for testing electrical performance of passive component〞。前述諸專利僅為本發明技術背景之參考及說明目前技術發展狀態而已，其並非用以限制本發明之範圍。

有鑑於此，本發明為了滿足上述需求，其提供一種內嵌於系統級封裝之被動元件測試裝置，其利用一環型振盪器及一計數器連接測試一被動元件，並利用該環型振盪器之振盪訊號響應該被動元件，且計數該環型振盪器之振盪訊號之頻率，以達成測試被動元件之目的。

本發明之主要目的係提供一種內嵌於系統級封裝之被動元件測試裝置，其利用一環型振盪器及一計數器連接測試一被動元件，並利用該環型振盪器之振盪訊號響應該被動元件，且計數該環型振盪器之振盪訊號之頻率，以達成測試被動元件之目的。

為了達成上述目的，本發明較佳實施例之內嵌於系統級封裝之被動元件測試裝置包含：一振盪器，其連接測試一待測電路，該待測電路包含一被動元件，以便利用該振盪器之振盪訊號響應該被動元件；一計數單元，其連接至該振盪器，以便計數該振盪器之振盪訊號之頻率；及一控制電路，其連接至該振盪器，以便控制該振盪器；其中利用該振盪器之振盪訊號之頻率之正常或不正常可決定該被動元件之良品或不良品。

本發明較佳實施例之該振盪器選自一環型振盪器。

本發明較佳實施例之該環型振盪器包含數個反相器，且數個該反相器之間進行串接。

本發明較佳實施例之該控制電路連接至數個該反相器之一。

本發明較佳實施例之該計數單元選自一計數器。

本發明較佳實施例之該計數器為一非同步計數器。

本發明較佳實施例之該控制電路採用一有限狀態機。

本發明較佳實施例之該振盪器及待測電路之間連接一電阻。

本發明較佳實施例之該振盪器及待測電路之間連接一電阻及一電感。

為了充分瞭解本發明，於下文將例舉較佳實施例並配合所附圖式作詳細說明，且其並非用以限定本發明。

本發明較佳實施例之內嵌於系統級封裝之被動元件測試裝置可適當組裝於被動元件測試裝置或被動元件測試平台，但其並非用以限定本發明之應用範圍。另外，本發明較佳實施例之內嵌於系統級封裝之被動元件測試裝置亦可組裝應用於其它元件或待測電路之測試裝置，但其並非用以限定本發明之應用範圍。

第1圖揭示本發明第一較佳實施例之內嵌於系統級封裝之被動元件測試裝置之架構示意圖；第2圖揭示本發明第一較佳實施例之內嵌於系統級封裝之被動元件測試裝置及待測電路[chip under test，CUT]之架構示意圖；第3圖揭示本發明第一較佳實施例之內嵌於系統級封裝之被動元件測試裝置及待測電路連接自動測試機[automatic test equipment，ATE]之架構示意圖，其繪示本發明第一較佳實施例結合於自動測試設備之技術手段，但其並非用以限定本發明之範圍。

請參照第1及2圖所示，本發明第一較佳實施例之內嵌於系統級封裝之被動元件測試裝置包含一振盪器1、一計數器〔即計數單元〕2及一控制電路3，且該振盪器1連接至一待測電路，該待測電路包含一被動元件。該內嵌於系統級封裝之被動元件測試裝置用以測試該待測電路，但其並非用以限定本發明之範圍。

請再參照第1及2圖所示，本發明第一較佳實施例之該振盪器1連接測試該被動元件，該被動元件位於該待測電路，以便利用該振盪器1之振盪訊號響應該被動元件。本發明較佳實施例之該振盪器1選自一環型振盪器〔ring oscillator〕。本發明較佳實施例之該環型振盪器包含數個反相器，其為奇數個反相器，且數個該反相器〔inverter〕10之間進行串接，但其並非用以限定本發明之範圍。

請再參照第1及2圖所示，本發明第一較佳實施例之該計數器2連接至該振盪器1，以便計數該振盪器1之振盪訊號之頻率。利用該計數器2計數該振盪頻率是否發生變化〔例如：變高或變低〕，以便判定該待測電路及被動元件是否正常。利用該振盪器1之振盪訊號之頻率之變化或不變化可決定該被動元件之良品或不良品。本發明較佳實施例之該計數單元選自一般計數器或等效計數單元。本發明較佳實施例之該計數器2為一非同步計數器〔asynchronous counter〕。

請再參照第1及2圖所示，本發明第一較佳實施例之該控制電路3採用一有限狀態機〔Finite State Machine〕。請參照第1、2及3圖所示，本發明第一較佳實施例之內嵌於系統級封裝之被動元件測試裝置結合於一探針卡[probe card]，並連接一自動測試機，如第3圖所示。

請再參照第2及3圖所示，該控制電路3只需提供開[ON]與關[OFF]兩個動作，因此其只需要兩個狀態訊號及一個重置[reset]訊號。每一次的測試皆經由reset訊號控制，將該有限狀態機之時脈[clock]設定為測試所需時間，經過一個週期之後，即送出一個reset訊號至該振盪器1，以便關閉該振盪器1。

請再參照第3圖所示，將該控制電路3之時脈訊號[clk]及重置訊號[reset]由自動測試機傳輸至探針卡，將該計數器2之輸出[counter output]訊號[n]自探針卡傳輸至自動測試機。

請參照第4圖所示，本發明第二較佳實施例之內嵌於系統級封裝之被動元件測試裝置另包含一電阻4。相較於本發明第一較佳實施例，本發明第二較佳實施例之該振盪器1及待測電路之間連接該電阻4。

請再參照第4圖所示，本發明第二較佳實施例之內嵌於系統級封裝之被動元件測試裝置之其它架構對應於第一較佳實施例，於此併入參考，不予詳細贅述。

請參照第5圖所示，本發明第三較佳實施例之內嵌於系統級封裝之被動元件測試裝置另包含一電阻4及一電感5。相較於本發明第一較佳實施例，本發明第三較佳實施例之該振盪器1及待測電路之間連接該電阻4及電感5，其架構部分不予詳細贅述。

前述較佳實施例僅舉例說明本發明及其技術特徵，該實施例之技術仍可適當進行各種實質等效修飾及/或替換方式予以實施；因此，本發明之權利範圍須視後附申請專利範圍所界定之範圍為準。

1．．．振盪器

2．．．計數器

3．．．控制電路

4．．．電阻

5．．．電感

10．．．反相器

第1圖：本發明第一較佳實施例之內嵌於系統級封裝之被動元件測試裝置之架構示意圖。

第2圖：本發明第一較佳實施例之內嵌於系統級封裝之被動元件測試裝置及待測電路[CUT]之架構示意圖。

第3圖：本發明第一較佳實施例之內嵌於系統級封裝之被動元件測試裝置及待測電路連接自動測試機[ATE]之架構示意圖。

第4圖：本發明第二較佳實施例之內嵌於系統級封裝之被動元件測試裝置及待測電路之架構示意圖。

第5圖：本發明第三較佳實施例之內嵌於系統級封裝之被動元件測試裝置及待測電路之架構示意圖。

1．．．振盪器

2．．．計數器

10．．．反相器

Claims (9)

1. 一種內嵌於系統級封裝之被動元件測試裝置，其包含：一振盪器，其連接測試一待測電路，該待測電路包含一被動元件，以便利用該振盪器之振盪訊號響應該被動元件；一計數單元，其連接至該振盪器，以便計數該振盪器之振盪訊號之頻率；及一控制電路，其連接至該振盪器，以便控制該振盪器；其中利用該計數器計數該振盪頻率是否發生變化，以便判定該待測電路及被動元件是否正常，利用該振盪器之振盪訊號之頻率之變化或不變化可決定該被動元件之良品或不良品。
2. 依申請專利範圍第1項所述之內嵌於系統級封裝之被動元件測試裝置，其中該振盪器選自一環型振盪器。
3. 依申請專利範圍第2項所述之內嵌於系統級封裝之被動元件測試裝置，其中該環型振盪器包含數個反相器，且數個該反相器之間進行串接。
4. 依申請專利範圍第3項所述之內嵌於系統級封裝之被動元件測試裝置，其中該控制電路連接至數個該反相器之一。
5. 依申請專利範圍第1項所述之內嵌於系統級封裝之被動元件測試裝置，其中該計數單元選自一計數器。
6. 依申請專利範圍第5項所述之內嵌於系統級封裝之被動元件測試裝置，其中該計數器為一非同步計數器。
7. 依申請專利範圍第1項所述之內嵌於系統級封裝之被動元 件測試裝置，其中該控制電路採用一有限狀態機。
8. 依申請專利範圍第1項所述之內嵌於系統級封裝之被動元件測試裝置，其中該振盪器及待測電路之間連接一電阻。
9. 依申請專利範圍第1項所述之內嵌於系統級封裝之被動元件測試裝置，其中該振盪器及待測電路之間連接一電阻及一電感。