KR20080024217A - 무연 반도체 패키지 - Google Patents

무연 반도체 패키지 Download PDF

Info

Publication number
KR20080024217A
KR20080024217A KR1020087002152A KR20087002152A KR20080024217A KR 20080024217 A KR20080024217 A KR 20080024217A KR 1020087002152 A KR1020087002152 A KR 1020087002152A KR 20087002152 A KR20087002152 A KR 20087002152A KR 20080024217 A KR20080024217 A KR 20080024217A
Authority
KR
South Korea
Prior art keywords
solder
pin
die
temperature
fillets
Prior art date
Application number
KR1020087002152A
Other languages
English (en)
Inventor
라즈 엔. 마스터
스리니바산 아쇽 아나드
스리니바산 파사사라디
유 청 무이
Original Assignee
어드밴스드 마이크로 디바이시즈, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어드밴스드 마이크로 디바이시즈, 인코포레이티드 filed Critical 어드밴스드 마이크로 디바이시즈, 인코포레이티드
Publication of KR20080024217A publication Critical patent/KR20080024217A/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C13/00—Alloys based on tin
    • C22C13/02—Alloys based on tin with antimony or bismuth as the next major constituent
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24—Selection of soldering or welding materials proper
    • B23K35/26—Selection of soldering or welding materials proper with the principal constituent melting at less than 400 degrees C
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24—Selection of soldering or welding materials proper
    • B23K35/26—Selection of soldering or welding materials proper with the principal constituent melting at less than 400 degrees C
    • B23K35/262—Sn as the principal constituent
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C13/00—Alloys based on tin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3463—Solder compositions in relation to features of the printed circuit board or the mounting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/8121—Applying energy for connecting using a reflow oven
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/1031—Surface mounted metallic connector elements
    • H05K2201/10318—Surface mounted metallic pins
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/047—Soldering with different solders, e.g. two different solders on two sides of the PCB

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mechanical Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Organic Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

다이 솔더 패드들(3) 및 핀 솔더 필렛들(5)을 포함하는 패키지 기판(4)이 제공된다. 핀 솔더 필렛들(5)은 약 90 wt% 에서 약 99 wt% 의 주석 및 약 10 wt% 에서 약 1 wt% 의 안티몬을 포함할 수도 있다. 다이 솔더 패드들(3)은, 약 4 wt% 에서 약 8 wt% 의 비스무트, 약 2 wt% 에서 약 4 wt% 의 은, 약 0 wt% 에서 약 0.7 wt% 의 구리, 및 약 87 wt% 에서 약 92 wt% 의 주석을 포함할 수도 있다. 다이 솔더 패드들(3)은, 약 7 wt% 에서 약 20 wt% 의 인듐, 약 2 wt% 에서 약 4.5 wt% 의 은, 약 0 wt% 에서 약 0.7 wt% 의 구리, 약 0 wt% 에서 약 0.5 wt% 의 안티몬, 및 약 74.3 wt% 에서 약 90 wt% 의 주석을 포함할 수도 있다.
무연 솔더, 다이 패드, 필렛, 주석, 안티몬

Description

무연 반도체 패키지{LEAD-FREE SEMICONDUCTOR PACKAGE}
일반적으로 본 발명은 반도체 패키징에 관한 것이며, 좀더 상세하게는 유기(organic) 기판을 갖는 반도체 패키지에 관한 것이다.
초고집적 반도체 기술과 관련하여 고밀도 및 고효율에 대한 점증하는 필요성으로 인해서, 회로 성분과 외부 전기회로 사이에서의 전기적인 연결을 설계 및 구현하는데 있어서 심각한 도전에 직면하고 있다. 집적 회로(IC: integrated circuit) 소자는 개별적인 능동 소자이거나, 개별적인 수동 소자이거나, 단일 칩 내에 있는 다수의 능동 소자이거나 단일 칩 내에 있는 다수의 수동 및 능동 소자이거나 간에, 이들과 다른 회로요소 또는 구조 사이에서의 적절한 입출력(I/O: input/output) 접속을 필요로 한다.
소자의 소형화 및 반도체 소자 밀도의 지속적인 증가는, I/O 터미널의 숫자를 점점 더 증가시키고 있을뿐만 아니라 전기적인 연결의 성능향상을 요구하고 있다. 증가된 디바이스 밀도를 지원할 수 있는 기술중 하나는, 주변부 와이어 본딩(peripheral wire bonding )에서 영역 어레이 칩 상호접속(area array chip interconnection)으로의 전환이다. 영역 어레이 상호접속 패키징 기술의 일례로는 플립 칩(flip chip) 기술을 들 수 있다. 플립 칩 기술에서, 다이 표면 상의 광역 어레이 솔더 범프들은 "뒤집어진(flipped)" 다이를 패키지 기판의 표면 상의 각각의 솔더(solder : 이하, '솔더'라 한다) 패드들에 직접 결합한다. 일 구현예에서는, 많은 수의 핀 리드들이 패키지 기판의 반대쪽 표면 상의 각각의 솔더 필렛들(solder fillets)에 솔더링되는바, 핀 그리드 어레이(pin grid array) 패키지가 형성된다. 핀 그리드 어레이 패키지는, 증가된 갯수의 I/O 터미널들을 수용할 수 있으며, 칩 바로 아래에서 전기적인 신호를 제공한다.
현재, 납(Pb)은 솔더의 주요 구성성분으로서 사용되고 있으며, 예를 들어, 솔더의 95 wt% 까지가 납일 수 있다. 따라서, 솔더 범프들, 패키지 기판의 다이쪽 일면(die side of package substrate) 상의 솔더 패드들, 패키지 기판의 핀쪽 일면(pin side of package substrate) 상의 솔더 필렛들에서 솔더를 사용한다는 것은, 납을 광범위하게 사용한다는 것을 의미한다. 하지만, 납의 대체물이 매우 요망되고 있는바, 예를 들면, 환경 법규(environmental regulation)에서는 전자회로에서 납을 배제할 것을 요구하고 있기 때문이다. 이러한 제한사항들로 인해서, 솔더 물질들에서 납을 대체해야 하는 상당한 난제에 부딛치게 되었다. 앞서 설명된 핀 그리드 어레이에 관한 일례에서 알 수 있는 바와같이, 납을 포함하고 있는 솔더는 반도체 패키징 기술에서 가장 널리 사용되고 있는 상호접속용 물질이다.
하지만, 솔더에서 오랫동안 사용되어 왔던 납을 다른 물질로 대체한다는 것은 상당히 난해하다. 예를 들면, 공정 "온도 계층(temperature hierarchy)" 은 유지되어야만 하며, 반면에 신뢰성 있는 전기적인 접촉 및 기계적인 접속들이 만들어질 필요가 있다. 하나의 일례로서 플립 칩 기술에서, 공정 온도 계층은, 핀 솔더에 대해서 솔더 필렛의 사용을 요구하고 있는바, 상기 솔더 필렛은 솔더가 전기적인 접속을 충분히 형성할 정도로 유동성이 있게 되는 리플로우 온도를 갖으며, 이 온도는 유기 기판의 분해(decomposition) 온도보다는 낮다. 더 나아가, 패키지 기판의 다이쪽 일면 상의 솔더 패드들에서 사용되는 솔더는, 핀 솔더에서 사용되는 솔더 필렛들의 솔더보다 더 낮은 리플로우 온도를 가져야만 한다.
따라서, 해당 기술분야에서는, 신뢰성 있는 전기적인 접촉 및 요구되는 기계적 강도(strength)를 유지할 수 있으면서 또한, 가령, 유기 기판을 구비한 핀 그리드 어레이 패키지에서 플립 칩을 조립하는 것과 같은 반도체 패키지 조립에서 요구되는 공정 온도 계층에도 부합할 수 있으면서도, 솔더에서 오랫동안 사용되어 왔던 납을 다른 물질들로 대체해야 할 필요가 있다.
본 발명은 무연(lead-free) 반도체 패키지에 관한 것이다. 본 발명에 따르면, 신뢰성 있는 전기적인 접촉 및 요구되는 기계적 강도를 유지할 수 있으면서, 또한, 반도체 패키지 조립에서 요구되는 공정 온도 계층에도 부합할 수 있으면서도, 솔더에서의 납을 다른 물질들로 대체하고자 하는 해당 기술분야에서의 요구가 해결된다.
일실시예에서, 본 발명은 패키지 기판을 포함하는바, 상기 패키지 기판은 패키지 기판의 다이쪽 일면 상에서 다수의 다이 솔더 패드들을 구비하며, 패키지 기판의 핀쪽 일면 상에서 다수의 핀 솔더 필렛들을 구비한다. 상기 다이 솔더 패드들은, 핀 솔더 필렛들의 리플로우 온도보다 낮은 리플로우 온도를 가지며, 또한, 상기 핀 솔더 필렛들은 패키지 기판의 분해 온도보다 낮은 리플로우 온도를 갖는다. 이러한 실시예의 일 구현예에 있어서, 상기 핀 솔더 필렛들은, 약 90 wt% 에서 약 99 wt% 의 주석(tin) 및 약 10 wt% 에서 약 1 wt% 의 안티몬(antimony)을 포함할 수도 있다. 이러한 구현예에서, 상기 핀 솔더 필렛들은 약 235℃ 에서 약 247℃ 사이의 리플로우 온도를 가지며, 이 리플로우 온도는 패키지 기판의 분해온도 보다 낮은바, 분해온도는 약 275℃ 이하이다.
일 구현예에서, 상기 다이 솔더 패드들은, 약 4 wt% 에서 약 8 wt% 의 비스무트(bismuth), 약 2 wt% 에서 약 4 wt% 의 은(silver), 약 0 wt% 에서 약 0.7 wt% 의 구리(copper), 및 약 87 wt% 에서 약 92 wt% 의 주석(tin)을 포함할 수도 있다. 또 다른 구현예에서, 상기 다이 솔더 패드들은, 약 7 wt% 에서 약 20 wt% 의 인듐(indium), 약 2 wt% 에서 약 4.5 wt% 의 은(silver), 약 0 wt% 에서 약 0.7 wt% 의 구리(copper), 약 0 wt% 에서 약 0.5 wt% 의 안티몬(antimony) 및 약 74.3 wt% 에서 약 90 wt% 의 주석(tin)을 포함할 수도 있다. 이러한 구현예들에서, 상기 다이 솔더 패드는, 약 170℃ 에서 약 225℃ 사이의 리플로우 온도를 갖는다. 본 발명의 모든 실시예들에서, 핀 솔더 필렛의 리플로우 온도 및 다이 솔더 패드의 리플로우 온도 둘다는 패키지 기판의 분해온도 보다는 낮은바, 분해온도는 약 275℃ 이하이다. 본 발명의 다른 특징들 및 장점들은, 후술된 발명의 상세한 설명 및 첨부된 도면들을 검토한 이후에 해당 기술분야의 당업자들에게 좀더 쉽게 이해될 것이다.
도1은 본 발명의 일실시예에 따라서, 패키지 기판을 포함하는 예시적인 플립 칩 캐리어 패키지를 도시한 도면이다.
도2는 본 발명의 일실시예에 따른 무연 솔더 합금의 예시적인 조성물들 및 패키지 기판 상에 핀 솔더 필렛들을 형성하기 위한 이들의 융해(melting) 특성을 함께 도시한 도면이다.
도3은 본 발명의 일실시예에 따른 무연 솔더 합금의 예시적인 조성물들 및 패키지 기판 상에 다이 솔더 패드들을 형성하기 위한 이들의 융해(melting) 특성을 함께 도시한 도면이다.
본 발명은 무연 반도체 패키지에 관한 것이다. 후술될 상세한 설명들은 본 발명의 구현에 관련된 특정한 정보들을 내포하고 있다. 해당 기술분야의 당업자라면, 본 명세서에 특정하게 개시된 바와는 상이한 방법으로 본 발명이 구현될 수도 있음을 인식할 것이다. 또한, 본 발명의 몇몇 특정한 세부사항은 본 발명을 불명료하게 만들지 않기 위해서 논의되지 않았다.
본 출원의 도면들 및 이들의 첨부된 설명들은 단지 본 발명의 예시적인 실시예들에 관한 것이다. 간결함을 유지하기 위해서, 본 발명의 다른 실시예들은 본 출원에서 특히 상세하게 서술되지는 않았으며, 현재 도면들에 의해서 특정하게 예시되지 않았다. 달리 언급되지 않는한, 도면들 중에서 유사하거나 상응하는 구성요소들은 유사하거나 상응하는 참조번호들로 표시될 수 있음을 유의해야 한다.
특정한 일례를 제공하고, 본 발명의 개념을 좀더 쉽게 예시하기 위한 목적으로, 본 출원은 유기 패키지 기판을 구비한 플립 칩 패키지를 참고하였다. 하지만, 본 발명은 플립 칩 패키지 또는 유기 기판을 구비한 패키지에 제한되지 않음을 유의해야 한다. 도1에 도시된 바와같이, 플립 칩 캐리어(carrier) 패키지(10)는, 다수의 솔더 범프들(2)에 의해서 패키지 기판(4)의 다이쪽 일면에 기계적 및 전기적으로 부착된 IC 반도체 디바이스 또는 IC 다이(1)를 포함하는바, 상기 솔더 범프들(2)은 패키지 기판(4)의 대응하는 다이 솔더 패드들(3)에 접속된다. 다이 솔더 패드들(3)은, 패키지 기판(4)을 통하는 내부 와이어링(미도시)에 의해서 I/O 핀 리드들(6)에 전기적으로 접속된다. 핀 리드들(6)은, 핀 솔더 필렛들(5)에 의해서 패키지 기판(4)의 핀쪽 일면에 솔더링된다. 핀 리드들(6)은, 외부 회로들로의 전기적인 접속을 제공하기 위해서 사용된다. 수동(passive) 구성요소(7)는, "수동 솔더 패드(8)[수동 구성요소(7)를 패키지 기판(4)에 부착하기 위해서 이용되는 솔더 패드로의 숏 핸드 레퍼런스)]" 를 이용하여 패키지 기판(4)에 부착된다.
본 발명이 없는 경우에는, 솔더 범프들(2), 다이 솔더 패드들(3), 핀 솔더 필렛들(5), 및 수동 솔더 패드들(8)은, 솔더 물질에서 약 30 wt% 에서 90 wt%의 납을 포함한다. 본 발명은, 이러한 솔더 포인트들에서 납을 대체하고자 하는 필요성을 처리 및 해결할 수 있으며, 또는 솔더의 납 함유량을 기껏해야 약 0.1 wt% 정도로 감소시킨다. 또한, 본 발명은, 전기적 및 기계적으로 신뢰성 있는 솔더 결합을 형성할 수 있으며 예를 들어, 플립 칩 조립 공정의 공정 온도 계층에 적합한 융해 온도를 갖는, 적절한 솔더 물질들을 찾아내고 이용하고자 하는 난제들을 처리 및 해결할 수 있다.
플립 칩 조립 공정에서의 공정 온도 계층은, 핀 리드들(6)의 조립이 온도 계 층 체인(chain)의 최상부에 있을 것을 요구한다. 핀 솔더 필렛들(5)을 통해서 핀 리드들(6)을 유기 패키지 기판(4)에 부착하기 위한 공정온도는, 플립 칩 조립에서의 임의의 다른 솔더 결합들(joints)의 공정온도 보다 더 높아야만 하지만, 예를 들면, 약 275℃ 가 될 수 있는 유기 패키지 기판의 분해온도 보다는 낮아야 한다. 핀 솔더 필렛들(5)에 대해서 높은 리플로우 공정온도가 필요한 이유는, 온도와 관련된 후속 조립 단계들에서 상기 핀 리드들(6)이 움직이지 말아야 한다는 요구때문이다.
IC 다이 조립 공정에서 이용되는 다이 솔더 패드들(3)에 대한 공정 온도는, 핀 솔더 필렛들(5)에 대해서 이용되는 공정온도보다 낮아야 하는바, 이는 리플로우 공정동안에 핀 리드들(6)이 움직이는 것을 방지하기 위함이다. 또한, 수동 구성요소 조립에서 이용되는 수동 솔더 패드들(8)은, 핀 움직임을 방지하기 위해서, 핀 솔더 필렛들(5)에 대해서 이용되는 공정온도보다 더 낮은 공정온도를 가져야만 한다. 그리고, 상기 수동 솔더 패드들(8)은, 다이 조립 공정에서 이용되는 다이 솔더 패드들(3)의 공정온도와 같거나 또는 더 낮은 공정온도를 갖는다. 솔더 범프들(2)의 융해를 방지하기 위해서, 이들의 융해온도는 다이 솔더 패드들(3) 및 수동 솔더 패드들(8)의 공정온도와 같거나 또는 더 높아야 한다.
핀 리드들(6)을 유기 패키지 기판(4)의 핀쪽 일면 상에 마운트하는 한가지 방법은, 핀 리드들(6)에 대해서 랜딩(landing) 사이트들로서 작용하는 금속화된(metallized) 패드들을, 적절한 솔더 합금을 이용하여 코팅하는 것이다. 이후, 상기 핀들은 코팅된 금속화된 패드들 위에 위치하는바, 이는 본 명세서에서는 핀 솔더 필렛(5)으로 지칭되며, 솔더가 리플로우되어 상기 핀들과 패키지 기판(4)을 접합한다.
앞서 설명된 바와같이, 유기 패키지 기판(4) 상의 금속화된 패드들 즉, 핀 솔더 필렛들(5)에 핀 리드들(6)을 부착하기 위해 필요한 제한 사항중 하나는, 유기 기판의 기계적 무결성(integrity)을 불리하게 저해하는 일이 없도록, 솔더링 온도는 유기 패키지 기판(4)의 분해온도보다 더 높을 수 없다는 점이다. 본 발명의 다양한 실시예들에 의하면, 핀 리드들(6)을 유기 패키지 기판(4)에 접합하기 위해 채용된 무연 솔더들은 강력한 기계적 접착을 형성하는바, 이는 끌어당김(pulling), 배치(placement), 또는 테스팅 즉, 조립된 패키지를 소켓팅하는 것을 견뎌낼 수 있으면서도 양호한 전기적 신호를 보장할 수 있다.
본 발명의 일실시예에 따르면, 도1의 유기 패기지 기판(4)과 같은 유기 기판은, 무연 핀 솔더 필렛들(5)에 의해서 각각의 도전성 패드에 접합된 다수의 핀 리드들(6)을 포함하는바 따라서, 납이 없는 솔더 시스템 또는 감지할 수 없을 정도로 작은 양의 납을 포함하고 있는 즉, 기껏해야 약 0.1 wt% 정도의 납을 포함하는, 솔더 시스템을 얻을 수 있다. 일실시예에서, 본 발명의 적절한 솔더 조성물들은, 예를 들어 약 90 wt% 에서 약 99 wt% 의 주석(tin), 및 약 10 wt% 에서 약 1 wt% 의 안티몬(antimony)을 포함하는 것으로 공식화(formulate) 될 수 있다.
본 발명의 일실시예에서, 유기 패키지 기판(4) 상의 핀 솔더 필렛들(5)은, 약 230℃ 보다 큰 리플로우 온도 즉, 솔더가 전기적인 접속을 충분히 형성할 정도로 유동성이 있게 되는 리플로우 온도를 갖는데, 이 리플로우 온도는 예컨대 약 235℃ 에서 약 247℃ 이다. 따라서, 핀 리드들(6)은, 금속화된 패드들에 기계적 및 전기적으로 접합될 수 있는바, 약 250℃ 에서 약 270℃ 정도의 온도에서 핀 솔더 필렛들(5)을 리플로우시킴으로써 상기 패드들에 기계적 및 전기적으로 접합될 수 있다.
도2는 표1은 본 발명의 일실시예에 따른 무연 솔더 합금의 예시적인 조성물들 및 유기 패키지 기판(4) 상에 핀 솔더 필렛들(5)을 형성하기 위한 이들의 융해(melting) 특성을 함께 도시한 것이다.
도2의 표1에 예시된 바와같이, 핀 솔더 필렛들(5)에 사용되는 솔더 합금의 다양한 조성물들은, 약 90 wt% 에서 약 99 wt% 의 주석(tin : Sn), 및 약 10 wt% 에서 약 1 wt% 의 안티몬(antimony : Sb)을 포함하고 있으며, 그리고 241℃ 에서 235℃ 범위의 고체상 온도(solidus temperature) 및 247℃ 에서 235℃ 범위의 액체상 온도(liquidus temperature)를 갖는다. 이러한 솔더 합금 조성물들 모두는, 유기 패키지 기판(4)의 분해온도보다 낮은 액체상 온도(즉, 275℃ 이하)를 갖는다. 또한, 핀 솔더 필렛들(5)에 사용되는 이러한 솔더 합금 조성물들 모두는, 다이 솔더 패드(3) 및 수동 솔더 패드(8)의 리플로우 온도보다 더 높은 리플로우 온도를 갖는다. 본 발명의 일실시예에서, 핀 솔더 필렛들(5)의 리플로우 온도와 다이 솔더 패드(3)의 리플로우 온도간의 차이는 적어도 10℃ 에서 15℃ 이다. 본 발명의 다른 실시예에서, 상기 온도 차이는 적어도 5℃ 이다.
본 발명의 다른 실시예에서, IC 다이(1)를 패키지 기판(4)에 부착시키는데 이용되는 다이 솔더 패드들(3) 역시 무연(lead-free)이며, 또한 상기 무연 다이 솔 더 패드들(3)은 핀 솔더 필렛들(5)의 리플로우 온도보다 낮은 리플로우 온도를 갖는바, 따라서 핀 리드들(6)이 움직이는 것을 방지할 수 있다. 이러한 실시예에서, 유기 패키지 기판(4) 상에 위치한 다이 솔더 패드들(3)은, 납을 포함하고 있지 않거나 또는 감지할 수 없을 정도인 작은 양의 납, 예를 들면, 약 0.1 wt% 보다 작은 양의 납을 포함한다.
본 발명의 실시예에 따르면, 본 발명의 다양한 구현예들은 적절한 다이 솔더 패드들(3)을 포함하고 있는바 상기 다이 솔더 패드들(3)은, 약 4 wt% 에서 약 8 wt% 의 비스무트, 약 2 wt% 에서 약 4 wt% 의 은, 약 0 wt% 에서 약 0.7 wt% 의 구리, 및 약 87 wt% 에서 약 92 wt% 의 주석(tin)을 포함한다. 본 실시예의 다른 구현예에서 상기 다이 솔더 패드들(3)은, 약 7 wt% 에서 약 20 wt% 의 인듐(indium), 약 2 wt% 에서 약 4.5 wt% 의 은(silver), 약 0 wt% 에서 약 0.7 wt% 의 구리(copper), 약 0 wt% 에서 약 0.5 wt% 의 안티몬(antimony) 및 약 74.3 wt% 에서 약 90 wt% 의 주석(tin)을 포함한다.
앞서 설명된 본 발명의 실시예에 따르면, 유기 패키지 기판(4) 상에 위치한 다이 솔더 패드들(3)은, 납을 포함하고 있지 않거나 또는 감지할 수 없을 정도인 작은 양의 납, 예를 들면, 약 0.1 wt% 보다 작은 양의 납을 포함한다. 도3의 표2는, 본 발명의 장점들을 획득하기 위해서, 다이 솔더 패드들(3)에 이용되는 솔더 합금의 다양한 일례적인 조성물들을 예시한 것이다. 앞서 설명된 바와같이 본 발명의 이러한 실시예 및 도3의 표2에 도시된 특정한 예시적인 구현예들에 따르면, 새롭고 신규한 솔더 합금들이, 유기 패키지 기판(4)에 IC 다이(1)를 상호접속하기 위 한 다이 솔더 패드(3)로서 사용된다. 이러한 실시예의 다양한 구현예들에서, 다이 솔더 패드들(3)에서 사용되는 솔더는, 리플로우 온도 즉, 솔더가 전기적인 접속을 충분히 형성할 정도로 유동성이 있게 되는 온도를 갖는바, 이 리플로우 온도는 170℃ 보다는 크고 225℃ 보다는 작다.
좀더 상세하게는, 도3의 표2에 도시된 바와같이, 다이 솔더 패드(3)에서 사용되는 솔더 합금의 다양한 조성물들은, 175℃ 에서 204℃ 범위의 고체상 온도(solidus temperature) 및 185℃ 에서 216℃ 범위의 액체상 온도(liquidus temperature)를 갖는다. 이러한 솔더 합금 조성물들 모두는, 유기 패키지 기판(4)의 분해온도 보다 충분히 낮은 액체상 온도(즉, 275℃ 이하)를 갖는다. 또한, 다이 솔더 패드들(3)에 사용되는 이러한 솔더 합금 조성물들 모두는, 핀 솔더 필렛(5) 의 리플로우 온도보다 더 낮은 리플로우 온도(즉, 230℃ 이하)를 갖는다.
따라서, 해당 기술분야에서는, 신뢰성 있는 전기적인 접촉 및 요구되는 기계적 강도(strength)를 유지할 수 있으면서 또한, 가령, 유기 기판을 구비한 핀 그리드 어레이 패키지에서 플립 칩을 조립하는 것과 같은 반도체 패키지 조립에서 요구되는 공정 온도 계층에도 부합할 수 있으면서도, 솔더에서 오랫동안 사용되어 왔던 납을 다른 물질들로 대체해야 할 필요가 있다.
본 발명의 예시적인 실시예들에 대해서 앞서 설명된 내용에 따르면, 본 발명의 범위를 벗어남이 없이 본 발명의 개념들을 구현하기 위해서, 다양한 기술들이 사용될 수 있음은 명백하다. 예를 들면, 비록 무연 솔더 물질들의 특정한 조성물들 및 이들의 대응하는 리플로우 온도들이 본 명세서에 개시되어 있지만, 개시된 조성 물들의 또 다른 변형예들 역시 본 발명의 범주에 속한다는 것은 명백하다. 더 나아가, 비록 본 발명이 몇몇 실시예들을 특정하게 참고하여 설명되었지만, 해당 기술분야의 당업자라면 본 발명의 기술적 사상 및 범위를 벗어나지 않고도, 형식 및 세부면에서 많은 변형들이 있을 수도 있음을 능히 인식할 것이다. 본 명세서에서 설명된 예시적인 실시예들은 모든 면에 있어서 예시적인 것으로서 고려되어야만 하며 제한적인 것으로 고려되어서는 않된다. 본 발명은 본 명세서에 개시된 특정한 예시적인 실시예들에 제한되지 않는다는 것을 유의해야 하며, 본 발명의 범위를 벗어남이 없이도 많은 변형예들, 수정예들 및 대체예들이 가능함을 유의해야 한다.
이와같이, 무연 반도체 패키지가 지금까지 설명되었다.

Claims (10)

  1. 다이쪽 일면 및 핀쪽 일면을 갖는 패키지 기판(4), 상기 다이쪽 일면 상에는 다수의 다이 솔더 패드들(3)이 위치하고, 상기 핀쪽 일면 상에는 다수의 핀 솔더 필렛들(5)이 위치하며;
    상기 다수의 다이 솔더 패드들(3)은 다이 솔더 패드 리플로우 온도를 갖고 상기 다수의 핀 솔더 필렛들(5)은 핀 솔더 필렛 리플로우 온도를 가지며, 상기 다이 솔더 패드 리플로우 온도는 상기 핀 솔더 필렛 리플로우 온도보다 낮으며, 그리고 상기 핀 솔더 필렛 리플로우 온도는 상기 패키지 기판(4)의 분해온도 보다 낮으며;
    상기 다수의 다이 솔더 패드들(3)은, 약 4 wt% 에서 약 8 wt% 의 비스무트, 약 2 wt% 에서 약 4 wt% 의 은, 약 0 wt% 에서 약 0.7 wt% 의 구리, 및 약 87 wt% 에서 약 92 wt% 의 주석을 포함하는 것을 특징으로 하는 반도체 패키지.
  2. 제 1 항에 있어서,
    상기 다수의 핀 솔더 필렛들(5)은,
    약 90 wt% 에서 약 99 wt% 의 주석 및 약 10 wt% 에서 약 1 wt% 의 안티몬을 포함하는 것을 특징으로 하는 반도체 패키지.
  3. 다이쪽 일면 및 핀쪽 일면을 갖는 패키지 기판(4), 상기 다이쪽 일면 상에는 다수의 다이 솔더 패드들(3)이 위치하고, 상기 핀쪽 일면 상에는 다수의 핀 솔더 필렛들(5)이 위치하며;
    상기 다수의 다이 솔더 패드들(3)은 다이 솔더 패드 리플로우 온도를 갖고 상기 다수의 핀 솔더 필렛들(5)은 핀 솔더 필렛 리플로우 온도를 가지며, 상기 다이 솔더 패드 리플로우 온도는 상기 핀 솔더 필렛 리플로우 온도보다 낮으며, 그리고 상기 핀 솔더 필렛 리플로우 온도는 상기 패키지 기판(4)의 분해온도 보다 낮으며;
    상기 다수의 다이 솔더 패드들(3)은, 약 7 wt% 에서 약 20 wt% 의 인듐, 약 2 wt% 에서 약 4.5 wt% 의 은, 약 0 wt% 에서 약 0.7 wt% 의 구리, 약 0 wt% 에서 약 0.5 wt% 의 안티몬, 및 약 74.3 wt% 에서 약 90 wt% 의 주석을 포함하는 것을 특징으로 하는 반도체 패키지.
  4. 제 3 항에 있어서,
    상기 다수의 핀 솔더 필렛들(5)은,
    약 90 wt% 에서 약 99 wt% 의 주석 및 약 10 wt% 에서 약 1 wt% 의 안티몬을 포함하는 것을 특징으로 하는 반도체 패키지.
  5. 다이쪽 일면 및 핀쪽 일면을 갖는 패키지 기판(4), 상기 다이쪽 일면 상에는 다수의 다이 솔더 패드들(3)이 위치하고, 상기 핀쪽 일면 상에는 다수의 핀 솔더 필렛들(5)이 위치하며;
    상기 다수의 다이 솔더 패드들(3)은 다이 솔더 패드 리플로우 온도를 갖고 상기 다수의 핀 솔더 필렛들(5)은 핀 솔더 필렛 리플로우 온도를 가지며, 상기 다이 솔더 패드 리플로우 온도는 상기 핀 솔더 필렛 리플로우 온도보다 낮으며, 그리고 상기 핀 솔더 필렛 리플로우 온도는 상기 패키지 기판(4)의 분해온도 보다 낮으며;
    상기 다수의 핀 솔더 필렛들(5)은 약 90 wt% 에서 약 99 wt% 의 주석 및 약 10 wt% 에서 약 1 wt% 의 안티몬을 포함하는 것을 특징으로 하는 반도체 패키지.
  6. 제 5 항에 있어서,
    상기 다수의 다이 솔더 패드들(3)은,
    약 4 wt% 에서 약 8 wt% 의 비스무트, 약 2 wt% 에서 약 4 wt% 의 은, 약 0 wt% 에서 약 0.7 wt% 의 구리, 및 약 87 wt% 에서 약 92 wt% 의 주석을 포함하는 것을 특징으로 하는 반도체 패키지.
  7. 제 5 항에 있어서,
    상기 다수의 다이 솔더 패드들(3)은,
    약 7 wt% 에서 약 20 wt% 의 인듐, 약 2 wt% 에서 약 4.5 wt% 의 은, 약 0 wt% 에서 약 0.7 wt% 의 구리, 약 0 wt% 에서 약 0.5 wt% 의 안티몬, 및 약 74.3 wt% 에서 약 90 wt% 의 주석을 포함하는 것을 특징으로 하는 반도체 패키지.
  8. 제 5 항에 있어서,
    플립 칩이 상기 다이쪽 일면 상에 위치하는 것을 특징으로 하는 반도체 패키지.
  9. 제 8 항에 있어서,
    상기 플립 칩은 다수의 솔더 범프들(2)을 포함하며, 상기 다수의 솔더 범프들(2) 각각은 상기 다수의 다이 솔더 패드들(3) 중 대응하는 것에 부착되는 것을 특징으로 하는 반도체 패키지.
  10. 제 5 항에 있어서,
    상기 핀쪽 일면 상에 핀 그리드 어레이가 위치하며, 상기 핀 그리드 어레이는 다수의 핀 리드들(6)을 포함하며, 상기 다수의 핀 리드들(6) 각각은 상기 다수의 핀 솔더 필렛들(5) 중 대응하는 것에 부착되는 것을 특징으로 하는 반도체 패키지.
KR1020087002152A 2005-06-27 2006-04-19 무연 반도체 패키지 KR20080024217A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/167,425 2005-06-27
US11/167,425 US7215030B2 (en) 2005-06-27 2005-06-27 Lead-free semiconductor package

Publications (1)

Publication Number Publication Date
KR20080024217A true KR20080024217A (ko) 2008-03-17

Family

ID=36644915

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087002152A KR20080024217A (ko) 2005-06-27 2006-04-19 무연 반도체 패키지

Country Status (8)

Country Link
US (1) US7215030B2 (ko)
JP (1) JP2008544572A (ko)
KR (1) KR20080024217A (ko)
CN (1) CN101208790B (ko)
DE (1) DE112006001732T5 (ko)
GB (1) GB2442391B (ko)
TW (1) TWI402951B (ko)
WO (1) WO2007001598A2 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180032558A (ko) * 2015-07-24 2018-03-30 하리마카세이 가부시기가이샤 땜납 합금, 솔더 페이스트 및 전자 회로 기판
WO2019182922A1 (en) * 2018-03-19 2019-09-26 Kla-Tencor Corporation Semi-supervised anomaly detection in scanning electron microscope images

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070036670A1 (en) * 2005-08-12 2007-02-15 John Pereira Solder composition
US20070292708A1 (en) * 2005-08-12 2007-12-20 John Pereira Solder composition
JP4917874B2 (ja) * 2006-12-13 2012-04-18 新光電気工業株式会社 積層型パッケージ及びその製造方法
GB2455486A (en) * 2008-03-05 2009-06-17 Quantum Chem Tech Singapore A sputtered film, solder spheres and solder paste formed from an Sn-Ag-Cu-In alloy
WO2014053066A1 (en) * 2012-10-04 2014-04-10 Celestica International Inc. Solder alloy for low-temperature processing
JP6936926B1 (ja) * 2021-03-10 2021-09-22 千住金属工業株式会社 はんだ合金、はんだ粉末、はんだペースト、およびはんだ継手
CN117139917B (zh) * 2023-10-31 2024-03-08 苏州塞一澳电气有限公司 一种汽车玻璃用无铅焊料及其制备方法和应用

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5256370B1 (en) * 1992-05-04 1996-09-03 Indium Corp America Lead-free alloy containing tin silver and indium
US6184475B1 (en) 1994-09-29 2001-02-06 Fujitsu Limited Lead-free solder composition with Bi, In and Sn
JP3121734B2 (ja) 1994-11-18 2001-01-09 新日本製鐵株式会社 半導体装置及び半導体装置バンプ用金属ボール
JP3040929B2 (ja) * 1995-02-06 2000-05-15 松下電器産業株式会社 はんだ材料
US20010002982A1 (en) 1996-06-12 2001-06-07 Sarkhel Amit Kumar Lead-free, high tin ternary solder alloy of tin, silver, and bismuth
JP3425332B2 (ja) * 1997-07-10 2003-07-14 松下電器産業株式会社 電子部品電極材料および電子部品電極製造方法
WO1999004048A1 (en) 1997-07-17 1999-01-28 Litton Systems, Inc. Tin-bismuth based lead-free solders
US5938862A (en) * 1998-04-03 1999-08-17 Delco Electronics Corporation Fatigue-resistant lead-free alloy
JP3262113B2 (ja) * 1999-01-29 2002-03-04 富士電機株式会社 はんだ合金
US6365097B1 (en) 1999-01-29 2002-04-02 Fuji Electric Co., Ltd. Solder alloy
US6413849B1 (en) * 1999-12-28 2002-07-02 Intel Corporation Integrated circuit package with surface mounted pins on an organic substrate and method of fabrication therefor
US6229207B1 (en) 2000-01-13 2001-05-08 Advanced Micro Devices, Inc. Organic pin grid array flip chip carrier package
JP4356912B2 (ja) * 2000-04-10 2009-11-04 日本特殊陶業株式会社 ピン立設樹脂製基板、ピン立設樹脂製基板の製造方法、ピン及びピンの製造方法
US6784086B2 (en) * 2001-02-08 2004-08-31 International Business Machines Corporation Lead-free solder structure and method for high fatigue life
US6713318B2 (en) 2001-03-28 2004-03-30 Intel Corporation Flip chip interconnection using no-clean flux
JP2003168757A (ja) * 2001-11-30 2003-06-13 Kyocera Corp ピン付き配線基板およびこれを用いた電子装置
JP2003282772A (ja) * 2002-03-20 2003-10-03 Kyocera Corp ピン付き配線基板およびそれを用いた電子装置
US6911726B2 (en) * 2002-06-07 2005-06-28 Intel Corporation Microelectronic packaging and methods for thermally protecting package interconnects and components
JP3857219B2 (ja) * 2002-10-23 2006-12-13 京セラ株式会社 配線基板およびその製造方法
US6854636B2 (en) 2002-12-06 2005-02-15 International Business Machines Corporation Structure and method for lead free solder electronic package interconnections
US7105931B2 (en) * 2003-01-07 2006-09-12 Abbas Ismail Attarwala Electronic package and method
US20040155358A1 (en) * 2003-02-07 2004-08-12 Toshitsune Iijima First and second level packaging assemblies and method of assembling package
US6917113B2 (en) 2003-04-24 2005-07-12 International Business Machines Corporatiion Lead-free alloys for column/ball grid arrays, organic interposers and passive component assembly
JP2005011838A (ja) * 2003-06-16 2005-01-13 Toshiba Corp 半導体装置及びその組立方法
JP2005032905A (ja) * 2003-07-10 2005-02-03 Ibiden Co Ltd 多層プリント配線板
TWI255022B (en) * 2004-05-31 2006-05-11 Via Tech Inc Circuit carrier and manufacturing process thereof

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180032558A (ko) * 2015-07-24 2018-03-30 하리마카세이 가부시기가이샤 땜납 합금, 솔더 페이스트 및 전자 회로 기판
WO2019182922A1 (en) * 2018-03-19 2019-09-26 Kla-Tencor Corporation Semi-supervised anomaly detection in scanning electron microscope images
US10789703B2 (en) 2018-03-19 2020-09-29 Kla-Tencor Corporation Semi-supervised anomaly detection in scanning electron microscope images

Also Published As

Publication number Publication date
CN101208790B (zh) 2012-04-11
GB0800312D0 (en) 2008-02-20
TW200707686A (en) 2007-02-16
JP2008544572A (ja) 2008-12-04
WO2007001598A3 (en) 2007-03-15
CN101208790A (zh) 2008-06-25
WO2007001598A2 (en) 2007-01-04
GB2442391B (en) 2010-12-08
US20060289977A1 (en) 2006-12-28
US7215030B2 (en) 2007-05-08
DE112006001732T5 (de) 2008-05-21
TWI402951B (zh) 2013-07-21
GB2442391A (en) 2008-04-02

Similar Documents

Publication Publication Date Title
KR100724031B1 (ko) Pb 프리 접속재료
US7312529B2 (en) Structure and method for producing multiple size interconnections
KR20080024217A (ko) 무연 반도체 패키지
US7098072B2 (en) Fluxless assembly of chip size semiconductor packages
US6583517B1 (en) Method and structure for joining two substrates with a low melt solder joint
JPH1197480A (ja) 導電性接着剤による相互接続構造物
JPH1174415A (ja) 電子モジュールの相互接続を形成する方法
KR100470240B1 (ko) 집적회로의패키지방법
JPH08332590A (ja) 低融点金属キャップを有するリフローはんだボールによる相互接続構造
US20070023910A1 (en) Dual BGA alloy structure for improved board-level reliability performance
US20060043603A1 (en) Low temperature PB-free processing for semiconductor devices
US10177131B2 (en) Semiconductor packages and methods of manufacturing the same
US20090127706A1 (en) Chip structure, substrate structure, chip package structure and process thereof
US7545028B2 (en) Solder ball assembly for a semiconductor device and method of fabricating same
KR100648039B1 (ko) 솔더 볼 형성 방법과 이를 이용한 반도체 패키지의 제조방법 및 구조
KR20100119328A (ko) 반도체 패키지 및 그 제조방법
JP3847602B2 (ja) 積層型半導体装置及びその製造方法並びに半導体装置搭載マザーボード及び半導体装置搭載マザーボードの製造方法
JP4366838B2 (ja) 電子回路モジュールの製造方法
US9601374B2 (en) Semiconductor die assembly
TW417265B (en) Low-cost surface-mount compatible land-grid array (lga) chips cale package (csp) for packaging solder-bumped flip chips
TWI220304B (en) Flip-chip package substrate and flip-chip bonding process thereof
JP2017107955A (ja) 電子装置及び電子装置の製造方法
JP2000151086A (ja) プリント回路ユニット及びその製造方法
JP2004259886A (ja) 半導体装置、電子デバイス、電子機器、半導体装置の製造方法および電子デバイスの製造方法
RU2262153C2 (ru) Бесфлюсовая сборка полупроводниковых изделий размером с кристалл

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application