JPH09129769A - セラミックパッケージ - Google Patents
セラミックパッケージInfo
- Publication number
- JPH09129769A JPH09129769A JP7286987A JP28698795A JPH09129769A JP H09129769 A JPH09129769 A JP H09129769A JP 7286987 A JP7286987 A JP 7286987A JP 28698795 A JP28698795 A JP 28698795A JP H09129769 A JPH09129769 A JP H09129769A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- pin
- solder
- connection pads
- external lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 低温焼成セラミック基板に対するピン立て強
度を向上させる。 【解決手段】 低温焼成セラミック基板１１に外部リー
ドピン１３を立設するために材料強度の強いアルミナ基
板又はＡｌＮ基板（以下「基板」と略記する）１６を用
いる。この基板１６には、一面にピン接続用パッド１
７、他面に半田接続用パッド１８がそれぞれ形成され、
これら両パッド１７，１８が基板１６を貫通するスルー
ホール導体１９で接続されている。この基板１６のピン
接続用パッド１７に対して、外部リードピン１３のネイ
ルヘッド１３ａがＡｇ系ろう材２０により接合されてい
る。この基板１６の半田接続用パッド１８とこれに対応
して低温焼成セラミック基板１１の裏面に形成された半
田接続用パッド１４とが半田２１で接続され、これら両
基板１１，１６間に熱硬化型のエポキシ系樹脂２２が充
填され、両基板１１，１６が接着されている。
度を向上させる。 【解決手段】 低温焼成セラミック基板１１に外部リー
ドピン１３を立設するために材料強度の強いアルミナ基
板又はＡｌＮ基板（以下「基板」と略記する）１６を用
いる。この基板１６には、一面にピン接続用パッド１
７、他面に半田接続用パッド１８がそれぞれ形成され、
これら両パッド１７，１８が基板１６を貫通するスルー
ホール導体１９で接続されている。この基板１６のピン
接続用パッド１７に対して、外部リードピン１３のネイ
ルヘッド１３ａがＡｇ系ろう材２０により接合されてい
る。この基板１６の半田接続用パッド１８とこれに対応
して低温焼成セラミック基板１１の裏面に形成された半
田接続用パッド１４とが半田２１で接続され、これら両
基板１１，１６間に熱硬化型のエポキシ系樹脂２２が充
填され、両基板１１，１６が接着されている。
Description
【０００１】
【発明の属する技術分野】本発明は、低温焼成セラミッ
ク基板に外部リードピンを立てて配列したＰＧＡ（Pin
Grid Array) 型のセラミックパッケージに関するもので
ある。
ク基板に外部リードピンを立てて配列したＰＧＡ（Pin
Grid Array) 型のセラミックパッケージに関するもので
ある。
【０００２】
【従来の技術】従来より、セラミック基板として最も多
く用いられているアルミナ基板は、誘電率が高く、しか
も、１５００℃以上の高温で焼成する必要があるため、
配線導体材料としてＭｏ，Ｗ等のシート抵抗値の高い高
融点金属を使用せざるを得ない。このため、近年の信号
処理の高速化の要求に対して、アルミナ基板ではパッケ
ージ設計が困難になりつつある。
く用いられているアルミナ基板は、誘電率が高く、しか
も、１５００℃以上の高温で焼成する必要があるため、
配線導体材料としてＭｏ，Ｗ等のシート抵抗値の高い高
融点金属を使用せざるを得ない。このため、近年の信号
処理の高速化の要求に対して、アルミナ基板ではパッケ
ージ設計が困難になりつつある。
【０００３】このような事情から、近年、Ａｇ、Ａｇ−
Ｐｄ、Ａｕ、Ｃｕなどの低抵抗導体の使用が可能で誘電
率が低い低温焼成セラミック基板の需要が急速に増大し
ている。
Ｐｄ、Ａｕ、Ｃｕなどの低抵抗導体の使用が可能で誘電
率が低い低温焼成セラミック基板の需要が急速に増大し
ている。
【０００４】
【発明が解決しようとする課題】上述したように、低温
焼成セラミック基板は電気的特性が優れている反面、低
温焼成セラミック基板に外部リードピンを立ててＰＧＡ
（Pin Grid Array) 型のパッケージを作ろうとしても、
必要なピン立て強度を確保できない。この理由は、低
温焼成セラミック基板はアルミナ基板と比較して材料強
度が弱いこと、アルミナ基板のピン接合材料として用
いられている接合強度の強いＡｇ系ろう材（Ａｇ−Ｃ
ｕ）は、低温焼成セラミック基板よりも熱膨張係数がか
なり大きいため、ろう付け温度によりピン接合部に大き
な残留応力が生じ、その残留応力によりピン接合部にク
ラックが生じるおそれがあるためである（従ってピン接
合材料として金属系ろう材より融点の低い半田を用いて
残留応力を小さくする必要があるが、半田のみではピン
立て強度が不足する）。このため、従来の低温焼成セラ
ミック基板の外部リードピンは、基板端縁部に挟み込ん
で固定するクリップリードを用いていた。
焼成セラミック基板は電気的特性が優れている反面、低
温焼成セラミック基板に外部リードピンを立ててＰＧＡ
（Pin Grid Array) 型のパッケージを作ろうとしても、
必要なピン立て強度を確保できない。この理由は、低
温焼成セラミック基板はアルミナ基板と比較して材料強
度が弱いこと、アルミナ基板のピン接合材料として用
いられている接合強度の強いＡｇ系ろう材（Ａｇ−Ｃ
ｕ）は、低温焼成セラミック基板よりも熱膨張係数がか
なり大きいため、ろう付け温度によりピン接合部に大き
な残留応力が生じ、その残留応力によりピン接合部にク
ラックが生じるおそれがあるためである（従ってピン接
合材料として金属系ろう材より融点の低い半田を用いて
残留応力を小さくする必要があるが、半田のみではピン
立て強度が不足する）。このため、従来の低温焼成セラ
ミック基板の外部リードピンは、基板端縁部に挟み込ん
で固定するクリップリードを用いていた。
【０００５】しかし、最近では、低温焼成セラミック基
板についても多ピン化のためにＰＧＡ型パッケージの要
求が強まってきており、その要求に応じるために、ピン
接合強度を向上させる技術の開発が重要な技術的課題と
なっている。
板についても多ピン化のためにＰＧＡ型パッケージの要
求が強まってきており、その要求に応じるために、ピン
接合強度を向上させる技術の開発が重要な技術的課題と
なっている。
【０００６】本発明はこのような事情を考慮してなされ
たものであり、従ってその目的は、低温焼成セラミック
基板に対するピン立て強度を十分に向上させることがで
き、ＰＧＡ型パッケージ化の要求を満たすことができる
セラミックパッケージを提供することにある。
たものであり、従ってその目的は、低温焼成セラミック
基板に対するピン立て強度を十分に向上させることがで
き、ＰＧＡ型パッケージ化の要求を満たすことができる
セラミックパッケージを提供することにある。
【０００７】
【課題を解決するための手段】上記目的を達成するため
に、本発明は、回路素子が搭載される低温焼成セラミッ
ク基板に、アルミナ基板又はＡｌＮ基板を介して外部リ
ードピンを立設したセラミックパッケージであって、前
記アルミナ基板又はＡｌＮ基板には、一面にピン接続用
パッド、他面に半田接続用パッドをそれぞれ形成し、こ
れらピン接続用パッドと半田接続用パッドとを前記アル
ミナ基板又はＡｌＮ基板を貫通するスルーホール導体で
接続すると共に、前記ピン接続用パッドに前記外部リー
ドピンをＡｇ系ろう材で接合し、前記アルミナ基板又は
ＡｌＮ基板の半田接続用パッドとこれに対応して前記低
温焼成セラミック基板に形成された半田接続用パッドと
を半田で接続すると共に、これら両基板間に接着用樹脂
を充填して両基板を接着した構成となっている。
に、本発明は、回路素子が搭載される低温焼成セラミッ
ク基板に、アルミナ基板又はＡｌＮ基板を介して外部リ
ードピンを立設したセラミックパッケージであって、前
記アルミナ基板又はＡｌＮ基板には、一面にピン接続用
パッド、他面に半田接続用パッドをそれぞれ形成し、こ
れらピン接続用パッドと半田接続用パッドとを前記アル
ミナ基板又はＡｌＮ基板を貫通するスルーホール導体で
接続すると共に、前記ピン接続用パッドに前記外部リー
ドピンをＡｇ系ろう材で接合し、前記アルミナ基板又は
ＡｌＮ基板の半田接続用パッドとこれに対応して前記低
温焼成セラミック基板に形成された半田接続用パッドと
を半田で接続すると共に、これら両基板間に接着用樹脂
を充填して両基板を接着した構成となっている。
【０００８】この構成では、低温焼成セラミック基板の
強度不足を補うために、低温焼成セラミック基板と外部
リードピンとの間に材料強度の強いアルミナ基板又はＡ
ｌＮ基板を介在させ、このアルミナ基板又はＡｌＮ基板
に外部リードピンを接合強度の強いＡｇ系ろう材で接合
することで、必要なピン立て強度を確保する。そして低
温焼成セラミック基板とアルミナ基板又はＡｌＮ基板と
の電気的接続を半田で行うと共に、両基板間に接着用樹
脂を充填して両基板を接着することで、両基板を一体化
して、両基板の熱膨張率の差により発生する応力を接着
用樹脂層で分散させ、両基板間の半田付け部に応力が集
中するのを防いで、半田付け部の破壊を防ぐ。これによ
り、本発明のセラミックパッケージは、低温焼成セラミ
ック基板の利点（低誘電率、低抵抗、低熱膨張係数）と
アルミナ基板又はＡｌＮ基板の利点（強いピン立て強
度）とを併せ持ち、両基板の欠点を補完した理想的なパ
ッケージ構造となっている。
強度不足を補うために、低温焼成セラミック基板と外部
リードピンとの間に材料強度の強いアルミナ基板又はＡ
ｌＮ基板を介在させ、このアルミナ基板又はＡｌＮ基板
に外部リードピンを接合強度の強いＡｇ系ろう材で接合
することで、必要なピン立て強度を確保する。そして低
温焼成セラミック基板とアルミナ基板又はＡｌＮ基板と
の電気的接続を半田で行うと共に、両基板間に接着用樹
脂を充填して両基板を接着することで、両基板を一体化
して、両基板の熱膨張率の差により発生する応力を接着
用樹脂層で分散させ、両基板間の半田付け部に応力が集
中するのを防いで、半田付け部の破壊を防ぐ。これによ
り、本発明のセラミックパッケージは、低温焼成セラミ
ック基板の利点（低誘電率、低抵抗、低熱膨張係数）と
アルミナ基板又はＡｌＮ基板の利点（強いピン立て強
度）とを併せ持ち、両基板の欠点を補完した理想的なパ
ッケージ構造となっている。
【０００９】
【発明の実施の形態】以下、本発明の一実施形態を図１
及び図２に基づいて説明する。低温焼成セラミック基板
１１は複数枚のグリーンシートを積層して１０００℃以
下で焼成したものであり、表面側にＭＰＵチップ等の回
路素子（図示せず）を搭載するキャビティ１２が形成さ
れている。この低温焼成セラミック基板１１に用いるセ
ラミック材料としては、１０００℃以下で焼成できる低
温焼成セラミック材料であれば良く、例えば、ＣａＯ−
ＳｉＯ2 −Ａｌ2 Ｏ3 −Ｂ2 Ｏ3 系ガラスとＡｌ2 Ｏ3
よりなる系、ＭｇＯ−ＳｉＯ2 −Ａｌ2 Ｏ3 −Ｂ2 Ｏ3
系ガラスとＡｌ2 Ｏ3 よりなる系、ＰｂＯ−ＳｉＯ2 −
Ｂ2 Ｏ3 系ガラスとＡｌ2 Ｏ3 よりなる系、ＳｉＯ2 −
Ｂ2 Ｏ3 系ガラスとＡｌ2 Ｏ3 よりなる系、結晶化ガラ
スよりなる系などがある。この中で最も好ましいのは、
ＣａＯ−ＳｉＯ2 −Ａｌ2 Ｏ3 −Ｂ2 Ｏ3系ガラス粉末
とＡｌ2 Ｏ3 粉末との混合物から成る低温焼成セラミッ
ク材料であり、その好ましい組成は、ＣａＯ１０〜５５
重量％、ＳｉＯ2 ４５〜７０重量％、Ａｌ2 Ｏ3 ０〜３
０重量％、Ｂ2 Ｏ3 ５〜２０重量％よりなるガラス粉末
５０〜６５重量％とＡｌ2 Ｏ3 粉末５０〜３５重量％で
ある。
及び図２に基づいて説明する。低温焼成セラミック基板
１１は複数枚のグリーンシートを積層して１０００℃以
下で焼成したものであり、表面側にＭＰＵチップ等の回
路素子（図示せず）を搭載するキャビティ１２が形成さ
れている。この低温焼成セラミック基板１１に用いるセ
ラミック材料としては、１０００℃以下で焼成できる低
温焼成セラミック材料であれば良く、例えば、ＣａＯ−
ＳｉＯ2 −Ａｌ2 Ｏ3 −Ｂ2 Ｏ3 系ガラスとＡｌ2 Ｏ3
よりなる系、ＭｇＯ−ＳｉＯ2 −Ａｌ2 Ｏ3 −Ｂ2 Ｏ3
系ガラスとＡｌ2 Ｏ3 よりなる系、ＰｂＯ−ＳｉＯ2 −
Ｂ2 Ｏ3 系ガラスとＡｌ2 Ｏ3 よりなる系、ＳｉＯ2 −
Ｂ2 Ｏ3 系ガラスとＡｌ2 Ｏ3 よりなる系、結晶化ガラ
スよりなる系などがある。この中で最も好ましいのは、
ＣａＯ−ＳｉＯ2 −Ａｌ2 Ｏ3 −Ｂ2 Ｏ3系ガラス粉末
とＡｌ2 Ｏ3 粉末との混合物から成る低温焼成セラミッ
ク材料であり、その好ましい組成は、ＣａＯ１０〜５５
重量％、ＳｉＯ2 ４５〜７０重量％、Ａｌ2 Ｏ3 ０〜３
０重量％、Ｂ2 Ｏ3 ５〜２０重量％よりなるガラス粉末
５０〜６５重量％とＡｌ2 Ｏ3 粉末５０〜３５重量％で
ある。
【００１０】このような組成にすると、焼成過程におい
てアノーサイト若しくはアノーサイト＋ケイ酸カルシウ
ムの部分結晶化を起こさせて、酸化雰囲気（空気）中で
８００〜１０００℃の低温焼成を可能にするだけでな
く、セラミックと導体の焼成過程における微細パターン
のずれを上述した部分結晶化により抑えることができ、
ファインパターンの形成が容易である。また、焼成時に
３０〜５０℃／分という速いスピードで昇温しても、７
３０〜８５０℃までガラス層が全く軟化せず、収縮もし
ない多孔質体を維持するため、クラックが入ったり、カ
ーボンをガラス層に封じ込めること無く、バインダーを
容易に除去でき、更に、８００〜１０００℃の焼成温度
付近で急速に収縮焼結するため、大型の緻密なセラミッ
ク基板を短時間で焼成可能である。
てアノーサイト若しくはアノーサイト＋ケイ酸カルシウ
ムの部分結晶化を起こさせて、酸化雰囲気（空気）中で
８００〜１０００℃の低温焼成を可能にするだけでな
く、セラミックと導体の焼成過程における微細パターン
のずれを上述した部分結晶化により抑えることができ、
ファインパターンの形成が容易である。また、焼成時に
３０〜５０℃／分という速いスピードで昇温しても、７
３０〜８５０℃までガラス層が全く軟化せず、収縮もし
ない多孔質体を維持するため、クラックが入ったり、カ
ーボンをガラス層に封じ込めること無く、バインダーを
容易に除去でき、更に、８００〜１０００℃の焼成温度
付近で急速に収縮焼結するため、大型の緻密なセラミッ
ク基板を短時間で焼成可能である。
【００１１】この低温焼成セラミック基板１１は、所定
枚数のグリーンシートを積層して形成したもので、表層
側に積層する数枚のグリーンシートにキャビティ１２に
対応する孔を打ち抜き形成し、これを積層してキャビテ
ィ１２を形成するものである。この低温焼成セラミック
基板１１の裏面には、後述する外部リードピン１３の接
合位置に対応して、半田接続用パッド１４がスクリーン
印刷され、低温焼成セラミック基板１１と同時焼成され
ている。この半田接続用パッド１４を形成する金属とし
ては、Ａｇ、Ｐｄ、Ａｇ−Ｐｄ、Ａｕ、Ｐｔ等、必要に
よりＮｉメッキ・Ａｕメッキを施した比較的低融点の電
気的特性の良い金属を用いれば良い。各半田接続用パッ
ド１４は、キャビティ１２の周囲に形成された引出し用
端子（図示せず）に対してスルーホール導体１５と内層
配線導体（図示せず）を介して電気的に接続されてい
る。このスルーホール導体１５や内層配線導体について
も、Ａｇ、Ｐｄ、Ａｇ−Ｐｄ、Ａｕ、Ｐｔ等、比較的低
融点の電気的特性の良い金属を用いて低温焼成セラミッ
ク基板１１と同時焼成すれば良い。
枚数のグリーンシートを積層して形成したもので、表層
側に積層する数枚のグリーンシートにキャビティ１２に
対応する孔を打ち抜き形成し、これを積層してキャビテ
ィ１２を形成するものである。この低温焼成セラミック
基板１１の裏面には、後述する外部リードピン１３の接
合位置に対応して、半田接続用パッド１４がスクリーン
印刷され、低温焼成セラミック基板１１と同時焼成され
ている。この半田接続用パッド１４を形成する金属とし
ては、Ａｇ、Ｐｄ、Ａｇ−Ｐｄ、Ａｕ、Ｐｔ等、必要に
よりＮｉメッキ・Ａｕメッキを施した比較的低融点の電
気的特性の良い金属を用いれば良い。各半田接続用パッ
ド１４は、キャビティ１２の周囲に形成された引出し用
端子（図示せず）に対してスルーホール導体１５と内層
配線導体（図示せず）を介して電気的に接続されてい
る。このスルーホール導体１５や内層配線導体について
も、Ａｇ、Ｐｄ、Ａｇ−Ｐｄ、Ａｕ、Ｐｔ等、比較的低
融点の電気的特性の良い金属を用いて低温焼成セラミッ
ク基板１１と同時焼成すれば良い。
【００１２】この低温焼成セラミック基板１１の裏面側
に外部リードピン１３を立設するために材料強度の強い
アルミナ基板又はＡｌＮ基板１６を用いている。このア
ルミナ基板又はＡｌＮ基板１６は、必要なピン立て強度
を確保するために、グリーンシート積層法により厚み寸
法が０．５ｍｍ〜５．０ｍｍに形成されている。このア
ルミナ基板又はＡｌＮ基板１６には、下面にピン接続用
パッド１７、上面に半田接続用パッド１８がそれぞれ複
数個ずつスクリーン印刷され、これらピン接続用パッド
１７と半田接続用パッド１８とがアルミナ基板又はＡｌ
Ｎ基板１６を貫通するスルーホール導体１９で接続され
ている。これらピン接続用パッド１７、半田接続用パッ
ド１８、スルーホール導体１９は、Ｗ，Ｍｏ等の高融点
金属を用いて、アルミナ基板又はＡｌＮ基板１６と同時
焼成すれば良い。
に外部リードピン１３を立設するために材料強度の強い
アルミナ基板又はＡｌＮ基板１６を用いている。このア
ルミナ基板又はＡｌＮ基板１６は、必要なピン立て強度
を確保するために、グリーンシート積層法により厚み寸
法が０．５ｍｍ〜５．０ｍｍに形成されている。このア
ルミナ基板又はＡｌＮ基板１６には、下面にピン接続用
パッド１７、上面に半田接続用パッド１８がそれぞれ複
数個ずつスクリーン印刷され、これらピン接続用パッド
１７と半田接続用パッド１８とがアルミナ基板又はＡｌ
Ｎ基板１６を貫通するスルーホール導体１９で接続され
ている。これらピン接続用パッド１７、半田接続用パッ
ド１８、スルーホール導体１９は、Ｗ，Ｍｏ等の高融点
金属を用いて、アルミナ基板又はＡｌＮ基板１６と同時
焼成すれば良い。
【００１３】このアルミナ基板又はＡｌＮ基板１６のピ
ン接続用パッド１７に対して、外部リードピン１３のネ
イルヘッド１３ａがＡｇ系ろう材２０（例えばＡｇ−Ｃ
ｕ）により接合されている。そして、低温焼成セラミッ
ク基板１１の半田接続用パッド１４とアルミナ基板又は
ＡｌＮ基板１６の半田接続用パッド１８とが半田２１で
接続され、これら両基板１１，１６間に接着用樹脂であ
る熱硬化型のエポキシ系樹脂２２が充填され、両基板１
１，１６が接着されている。
ン接続用パッド１７に対して、外部リードピン１３のネ
イルヘッド１３ａがＡｇ系ろう材２０（例えばＡｇ−Ｃ
ｕ）により接合されている。そして、低温焼成セラミッ
ク基板１１の半田接続用パッド１４とアルミナ基板又は
ＡｌＮ基板１６の半田接続用パッド１８とが半田２１で
接続され、これら両基板１１，１６間に接着用樹脂であ
る熱硬化型のエポキシ系樹脂２２が充填され、両基板１
１，１６が接着されている。
【００１４】以上のように構成したセラミックパッケー
ジの組立手順を図２（ａ）〜（ｄ）に基づいて説明す
る。外部リードピン１３をろう付けする前に、アルミナ
基板又はＡｌＮ基板１６のピン接続用パッド１７の表面
にＮｉメッキを施す。その後、図２（ａ）に示すよう
に、アルミナ基板又はＡｌＮ基板１６の半田接続用パッ
ド１７に対してＡｇ系ろう材２０を用いて外部リードピ
ン１３のネイルヘッド１３ａをろう付けする。その後、
再度、Ｎｉメッキを施し、その上からＡｕメッキを施
す。
ジの組立手順を図２（ａ）〜（ｄ）に基づいて説明す
る。外部リードピン１３をろう付けする前に、アルミナ
基板又はＡｌＮ基板１６のピン接続用パッド１７の表面
にＮｉメッキを施す。その後、図２（ａ）に示すよう
に、アルミナ基板又はＡｌＮ基板１６の半田接続用パッ
ド１７に対してＡｇ系ろう材２０を用いて外部リードピ
ン１３のネイルヘッド１３ａをろう付けする。その後、
再度、Ｎｉメッキを施し、その上からＡｕメッキを施
す。
【００１５】この後、図２（ｂ）に示すように、球状に
成形された半田２１（例えば直径１５０μｍ）をアルミ
ナ基板又はＡｌＮ基板１６の半田接続用パッド１８上に
供給し、球状の半田２１を半田接続用パッド１８に圧着
する。尚、半田接続用パッド１８上の半田２１は、厚膜
印刷、メッキ等により形成するようにしても良く、ま
た、半田２１の形状も球状に限定されず、角形等であっ
ても良い。
成形された半田２１（例えば直径１５０μｍ）をアルミ
ナ基板又はＡｌＮ基板１６の半田接続用パッド１８上に
供給し、球状の半田２１を半田接続用パッド１８に圧着
する。尚、半田接続用パッド１８上の半田２１は、厚膜
印刷、メッキ等により形成するようにしても良く、ま
た、半田２１の形状も球状に限定されず、角形等であっ
ても良い。
【００１６】次に、図２（ｃ）に示すように、アルミナ
基板又はＡｌＮ基板１６上に低温焼成セラミック基板１
１をセットし、両基板１１，１６の半田接続用パッド１
４，１８間に半田２１を挟み込んだ状態で、リフロー炉
に入れ、半田２１を溶融して両半田接続用パッド１４，
１８間を半田付けする。半田付け後には、両基板１１，
１６間に半田２１によって例えば１００μｍ程度の隙間
ができる。
基板又はＡｌＮ基板１６上に低温焼成セラミック基板１
１をセットし、両基板１１，１６の半田接続用パッド１
４，１８間に半田２１を挟み込んだ状態で、リフロー炉
に入れ、半田２１を溶融して両半田接続用パッド１４，
１８間を半田付けする。半田付け後には、両基板１１，
１６間に半田２１によって例えば１００μｍ程度の隙間
ができる。
【００１７】この後、図２（ｄ）に示すように、両基板
１１，１６間の隙間にその側面開口から熱硬化型のエポ
キシ系樹脂２２を圧入して充填し、加熱して硬化させ
る。これにより、両基板１１，１６がエポキシ系樹脂２
２で強固に接着され、一体化される。
１１，１６間の隙間にその側面開口から熱硬化型のエポ
キシ系樹脂２２を圧入して充填し、加熱して硬化させ
る。これにより、両基板１１，１６がエポキシ系樹脂２
２で強固に接着され、一体化される。
【００１８】以上説明した実施形態によれば、低温焼成
セラミック基板１１の強度不足を補うために、低温焼成
セラミック基板１１と外部リードピン１３との間に、材
料強度の強いアルミナ基板又はＡｌＮ基板１６を介在さ
せ、このアルミナ基板又はＡｌＮ基板１６に外部リード
ピン１３を接合強度の強いＡｇ系ろう材２０で接合す
る。これにより、低温焼成セラミック基板１１を用いた
ＰＧＡ型パッケージでも、従来のＰＧＡ型アルミナパッ
ケージと同じ十分なピン立て強度を確保することができ
て、多ピン化にも十分に対応できる。
セラミック基板１１の強度不足を補うために、低温焼成
セラミック基板１１と外部リードピン１３との間に、材
料強度の強いアルミナ基板又はＡｌＮ基板１６を介在さ
せ、このアルミナ基板又はＡｌＮ基板１６に外部リード
ピン１３を接合強度の強いＡｇ系ろう材２０で接合す
る。これにより、低温焼成セラミック基板１１を用いた
ＰＧＡ型パッケージでも、従来のＰＧＡ型アルミナパッ
ケージと同じ十分なピン立て強度を確保することができ
て、多ピン化にも十分に対応できる。
【００１９】そして、低温焼成セラミック基板１１とア
ルミナ基板又はＡｌＮ基板１６との間を電気的に接続す
る半田２１によって両基板１１，１６間に形成される隙
間にエポキシ系樹脂２２を充填して両基板１１，１６を
接着することで、両基板１１，１６を一体化している。
このため、たとえ、両基板１１，１６の熱膨張率の差が
大きいという事情があっても、両基板１１，１６の熱膨
張率の差により発生する応力をエポキシ系樹脂２２で分
散させて、両基板１１，１６間の半田２１部に応力が集
中するのを防ぐことができ、半田２１部にクラックや剥
離が発生するのを防止することができて、十分な半田付
けの信頼性も確保することができる。
ルミナ基板又はＡｌＮ基板１６との間を電気的に接続す
る半田２１によって両基板１１，１６間に形成される隙
間にエポキシ系樹脂２２を充填して両基板１１，１６を
接着することで、両基板１１，１６を一体化している。
このため、たとえ、両基板１１，１６の熱膨張率の差が
大きいという事情があっても、両基板１１，１６の熱膨
張率の差により発生する応力をエポキシ系樹脂２２で分
散させて、両基板１１，１６間の半田２１部に応力が集
中するのを防ぐことができ、半田２１部にクラックや剥
離が発生するのを防止することができて、十分な半田付
けの信頼性も確保することができる。
【００２０】以上の特長により、本実施形態のセラミッ
クパッケージは、低温焼成セラミック基板１１の利点
（低誘電率、低抵抗、低熱膨張係数つまり搭載半導体素
子の熱膨張係数との差が小さいこと）と、アルミナ基板
又はＡｌＮ基板１６の利点（強いピン立て強度）とを併
せ持ち、両基板１１，１６の欠点を補完した理想的なパ
ッケージ構造となっている。
クパッケージは、低温焼成セラミック基板１１の利点
（低誘電率、低抵抗、低熱膨張係数つまり搭載半導体素
子の熱膨張係数との差が小さいこと）と、アルミナ基板
又はＡｌＮ基板１６の利点（強いピン立て強度）とを併
せ持ち、両基板１１，１６の欠点を補完した理想的なパ
ッケージ構造となっている。
【００２１】ところで、従来、アルミナ基板又はＡｌＮ
基板に外部リードピンを立てる場合アルミナ基板又はＡ
ｌＮ基板にスルーホールを形成し、そのスルーホールに
外部リードピンを差し込んで固定したものがある。しか
し、この構成では、アルミナ又はＡｌＮの焼成収縮によ
りスルーホールが位置ずれして、外部リードピンの位置
精度が低下するばかりか、スルーホールの位置ずれの程
度によってはスルーホールへの外部リードピンの差し込
みが困難になる場合があり、組立性も悪い。
基板に外部リードピンを立てる場合アルミナ基板又はＡ
ｌＮ基板にスルーホールを形成し、そのスルーホールに
外部リードピンを差し込んで固定したものがある。しか
し、この構成では、アルミナ又はＡｌＮの焼成収縮によ
りスルーホールが位置ずれして、外部リードピンの位置
精度が低下するばかりか、スルーホールの位置ずれの程
度によってはスルーホールへの外部リードピンの差し込
みが困難になる場合があり、組立性も悪い。
【００２２】この点、本実施形態によれば、アルミナ基
板又はＡｌＮ基板１６に形成したピン接続用パッド１７
に外部リードピン１３をろう付けするようにしたので、
アルミナ基板又はＡｌＮ基板１６の焼成収縮によりピン
接続用パッド１７が多少位置ずれしたとしても、その位
置ずれを考慮してピン接続用パッド１７を大きめに形成
することで、ピン接続用パッド１７の位置ずれに全く影
響されることなく、外部リードピン１３の配列ピッチを
正確にろう付けすることができ、品質を向上できると共
に、ピン接合も容易であり、組立性も向上することがで
きる。
板又はＡｌＮ基板１６に形成したピン接続用パッド１７
に外部リードピン１３をろう付けするようにしたので、
アルミナ基板又はＡｌＮ基板１６の焼成収縮によりピン
接続用パッド１７が多少位置ずれしたとしても、その位
置ずれを考慮してピン接続用パッド１７を大きめに形成
することで、ピン接続用パッド１７の位置ずれに全く影
響されることなく、外部リードピン１３の配列ピッチを
正確にろう付けすることができ、品質を向上できると共
に、ピン接合も容易であり、組立性も向上することがで
きる。
【００２３】尚、本実施形態では、両基板１１，１６間
に充填する接着性樹脂として熱硬化型のエポキシ系樹脂
２２を用いたが、熱硬化型シリコン系樹脂、常温硬化型
シリコン系樹脂等を用いても良く、要は、両基板１１，
１６に対する接着力の強い樹脂を用いれば良い。
に充填する接着性樹脂として熱硬化型のエポキシ系樹脂
２２を用いたが、熱硬化型シリコン系樹脂、常温硬化型
シリコン系樹脂等を用いても良く、要は、両基板１１，
１６に対する接着力の強い樹脂を用いれば良い。
【００２４】また、本発明の実施形態として、図１及び
図２を用いて低温焼成セラミック基板１１の裏面側に外
部リードピン１３を立設する形態を説明したが、図３に
示す本発明の他の実施形態のように低温焼成セラミック
基板１１の表面側にアルミナ基板又はＡｌＮ基板１６を
介して外部リードピン１３を立設し、アルミナ基板又は
ＡｌＮ基板１６をキャビティ１２を取り囲む四角枠状に
形成した形態を採用しても良いことは言うまでもない
（図３において図１と同一の材料は同一符号を付してい
る）。
図２を用いて低温焼成セラミック基板１１の裏面側に外
部リードピン１３を立設する形態を説明したが、図３に
示す本発明の他の実施形態のように低温焼成セラミック
基板１１の表面側にアルミナ基板又はＡｌＮ基板１６を
介して外部リードピン１３を立設し、アルミナ基板又は
ＡｌＮ基板１６をキャビティ１２を取り囲む四角枠状に
形成した形態を採用しても良いことは言うまでもない
（図３において図１と同一の材料は同一符号を付してい
る）。
【００２５】
【発明の効果】以上の説明から明らかなように、本発明
によれば、低温焼成セラミック基板にアルミナ基板又は
ＡｌＮ基板を介して外部リードピンを接合強度の強いＡ
ｇ系ろう材で接合するようにしたので、従来のＰＧＡ型
アルミナパッケージと同じ十分なピン立て強度を確保す
ることができて、多ピン化にも十分に対応できる。しか
も、低温焼成セラミック基板とアルミナ基板又はＡｌＮ
基板との間を電気的に接続する半田によって両基板間に
形成される隙間に接着性樹脂を充填して両基板を接着す
るようにしたので、両基板の熱膨張率の差により発生す
る応力を接着用樹脂層で分散させて、半田付け部の破壊
を防ぐことができ、十分な半田付けの信頼性も確保する
ことができ、上述した事情と相待って、低温焼成セラミ
ック基板の利点（低誘電率、低抵抗、低熱膨張係数）と
アルミナ基板又はＡｌＮ基板の利点（強いピン立て強
度）とを併せ持った理想的なパッケージ構造とすること
ができる。
によれば、低温焼成セラミック基板にアルミナ基板又は
ＡｌＮ基板を介して外部リードピンを接合強度の強いＡ
ｇ系ろう材で接合するようにしたので、従来のＰＧＡ型
アルミナパッケージと同じ十分なピン立て強度を確保す
ることができて、多ピン化にも十分に対応できる。しか
も、低温焼成セラミック基板とアルミナ基板又はＡｌＮ
基板との間を電気的に接続する半田によって両基板間に
形成される隙間に接着性樹脂を充填して両基板を接着す
るようにしたので、両基板の熱膨張率の差により発生す
る応力を接着用樹脂層で分散させて、半田付け部の破壊
を防ぐことができ、十分な半田付けの信頼性も確保する
ことができ、上述した事情と相待って、低温焼成セラミ
ック基板の利点（低誘電率、低抵抗、低熱膨張係数）と
アルミナ基板又はＡｌＮ基板の利点（強いピン立て強
度）とを併せ持った理想的なパッケージ構造とすること
ができる。
【図１】本発明の一実施形態を示すセラミックパッケー
ジの縦断面図
ジの縦断面図
【図２】セラミックパッケージの組立工程を説明するた
めの工程図
めの工程図
【図３】本発明の他の実施形態を示すセラミックパッケ
ージの縦断面図
ージの縦断面図
１１…低温焼成セラミック基板、１２…キャビティ、１
３…外部リードピン、１３ａ…ネイルヘッド、１４…半
田接続用パッド、１５…スルーホール導体、１６…アル
ミナ基板又はＡｌＮ基板、１７…ピン接続用パッド、１
８…半田接続用パッド、１９…スルーホール導体、２０
…Ａｇ系ろう材、２１…半田、２２…エポキシ系樹脂
（接着性樹脂）。
３…外部リードピン、１３ａ…ネイルヘッド、１４…半
田接続用パッド、１５…スルーホール導体、１６…アル
ミナ基板又はＡｌＮ基板、１７…ピン接続用パッド、１
８…半田接続用パッド、１９…スルーホール導体、２０
…Ａｇ系ろう材、２１…半田、２２…エポキシ系樹脂
（接着性樹脂）。
Claims (1)
- 【請求項１】 回路素子が搭載される低温焼成セラミッ
ク基板に、アルミナ基板又はＡｌＮ基板を介して外部リ
ードピンを立設したセラミックパッケージであって、 前記アルミナ基板又はＡｌＮ基板には、一面にピン接続
用パッド、他面に半田接続用パッドをそれぞれ形成し、
これらピン接続用パッドと半田接続用パッドとを前記ア
ルミナ基板又はＡｌＮ基板を貫通するスルーホール導体
で接続すると共に、前記ピン接続用パッドに前記外部リ
ードピンをＡｇ系ろう材で接合し、 前記アルミナ基板又はＡｌＮ基板の半田接続用パッドと
これに対応して前記低温焼成セラミック基板に形成され
た半田接続用パッドとを半田で接続すると共に、これら
両基板間に接着用樹脂を充填して両基板を接着した構成
としたことを特徴とするセラミックパッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7286987A JPH09129769A (ja) | 1995-11-06 | 1995-11-06 | セラミックパッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7286987A JPH09129769A (ja) | 1995-11-06 | 1995-11-06 | セラミックパッケージ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09129769A true JPH09129769A (ja) | 1997-05-16 |
Family
ID=17711558
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7286987A Pending JPH09129769A (ja) | 1995-11-06 | 1995-11-06 | セラミックパッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09129769A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003028100A3 (en) * | 2001-09-27 | 2003-11-20 | Intel Corp | Encapsulation of pin solder for maintaining accuracy in pin position |
| JP2010114469A (ja) * | 2010-02-08 | 2010-05-20 | Kyocera Corp | セラミック回路基板および半導体モジュール |
-
1995
- 1995-11-06 JP JP7286987A patent/JPH09129769A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003028100A3 (en) * | 2001-09-27 | 2003-11-20 | Intel Corp | Encapsulation of pin solder for maintaining accuracy in pin position |
| US6974765B2 (en) | 2001-09-27 | 2005-12-13 | Intel Corporation | Encapsulation of pin solder for maintaining accuracy in pin position |
| US7211888B2 (en) | 2001-09-27 | 2007-05-01 | Intel Corporation | Encapsulation of pin solder for maintaining accuracy in pin position |
| JP2010114469A (ja) * | 2010-02-08 | 2010-05-20 | Kyocera Corp | セラミック回路基板および半導体モジュール |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3704864B2 (ja) | 半導体素子の実装構造 | |
| US4612601A (en) | Heat dissipative integrated circuit chip package | |
| US5897724A (en) | Method of producing a hybrid integrated circuit | |
| JP2001068857A (ja) | 多層セラミック基板およびその製造方法 | |
| JPH04234139A (ja) | 半導体チップの基板への直接取付け法 | |
| JPH09298255A (ja) | セラミック回路基板及びこれを用いた半導体装置 | |
| JP3336240B2 (ja) | 半導体素子実装基板 | |
| JP2572823B2 (ja) | セラミック接合体 | |
| JPH09298252A (ja) | 半導体パッケージ及びこれを用いた半導体装置 | |
| JPH09102560A (ja) | 低温焼成セラミック基板の外部リードピン接合構造 | |
| JPH09129769A (ja) | セラミックパッケージ | |
| JPH0210571B2 (ja) | ||
| JP3719806B2 (ja) | 配線基板 | |
| JP2000252391A (ja) | 半導体素子実装配線基板およびその実装構造 | |
| JP2000252392A (ja) | 半導体素子搭載配線基板およびその実装構造 | |
| JP2705653B2 (ja) | 電子デバイス組立体およびその製造方法 | |
| JP3846651B2 (ja) | セラミック回路基板 | |
| JPH10116927A (ja) | 接続端子及びその形成方法 | |
| JPH09321168A (ja) | 半導体パッケージ及び半導体装置 | |
| JPH01196844A (ja) | 電子部品の実装法 | |
| JPH0945844A (ja) | 低温焼成セラミック基板の外部ｉ／ｏピン接合構造及びその製造方法 | |
| JP3472342B2 (ja) | 半導体装置の実装体の製造方法 | |
| JP2002141646A (ja) | 回路基板 | |
| JP3502759B2 (ja) | 半導体素子の実装構造、並びに配線基板の実装構造 | |
| JP2839308B2 (ja) | 多層配線基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |