JPH06140516A - コンタクト形成方法 - Google Patents
コンタクト形成方法Info
- Publication number
- JPH06140516A JPH06140516A JP30176991A JP30176991A JPH06140516A JP H06140516 A JPH06140516 A JP H06140516A JP 30176991 A JP30176991 A JP 30176991A JP 30176991 A JP30176991 A JP 30176991A JP H06140516 A JPH06140516 A JP H06140516A
- Authority
- JP
- Japan
- Prior art keywords
- film
- contact
- sio
- offset
- contact hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】配線層のコンタクトカバレージを向上させるコ
ンタクト形成方法を提供する。 【構成】導電層１上方に形成したオフセット絶縁層４の
コンタクトホール６を介して、上記導電層に自己整合的
にコンタクトを形成するコンタクト形成方法において、
上記オフセット絶縁層４のコンタクトホール６の開口面
積を上側で大にする。
ンタクト形成方法を提供する。 【構成】導電層１上方に形成したオフセット絶縁層４の
コンタクトホール６を介して、上記導電層に自己整合的
にコンタクトを形成するコンタクト形成方法において、
上記オフセット絶縁層４のコンタクトホール６の開口面
積を上側で大にする。
Description
【０００１】
【産業上の利用分野】本発明は、コンタクト形成方法に
係り、特にコンタクトホールにセルフアライン（自己整
合）でコンタクトを形成するコンタクト形成方法に関す
るものである。
係り、特にコンタクトホールにセルフアライン（自己整
合）でコンタクトを形成するコンタクト形成方法に関す
るものである。
【０００２】
【従来の技術】ＭＯＳトランジスタ等の半導体装置の製
造においてシリコン基板や下層配線との電気的コンタク
トをとる方法として、特に微細なルールのプロセスに適
したセルフアラインコンタクト（Self Aligned Contac
t:SAC）形成方法が知られている。図３は従来の上記Ｓ
ＡＣの典型的な形成方法を示す工程断面図である。
造においてシリコン基板や下層配線との電気的コンタク
トをとる方法として、特に微細なルールのプロセスに適
したセルフアラインコンタクト（Self Aligned Contac
t:SAC）形成方法が知られている。図３は従来の上記Ｓ
ＡＣの典型的な形成方法を示す工程断面図である。
【０００３】従来のＳＡＣの形成方法はまず図３（ａ）
に示す様に、シリコン（Ｓｉ）基板１上にゲート酸化膜
２、ゲートポリシリコン（Ｐｏｌｙ−Ｓｉ）膜３、オフ
セットＳｉＯ2膜４を順次形成した後、図３（ｂ）に示
す様にホトレジスト（ＰＲ）膜をリソグラフィ技術でパ
ターニングし、そのレジストパターン５を形成し、それ
をマスクとしてオフセットＳｉＯ2膜４そしてゲートＰ
ｏｌｙ−Ｓｉ膜３をＲＩＥ（反応性イオンエッチング）
法によりエッチング除去してコンタクトホール６を形成
する。このＲＩＥにより、開口部の薄いゲート酸化膜２
も除去されるため、図３（ｃ）に示すようにレジストパ
ターン５を除去した後、熱酸化により開口部のＳｉ基板
１表面及びゲートＰｏｌｙ−Ｓｉ膜３の側壁を酸化し、
酸化膜７をＵの字状に形成する。次に、ＳｉＯ2をＣＶ
Ｄ（化学的気相成長）法により堆積させてＳｉＯ2層８
を形成し、上方からのＲＩＥによるエッチバックによ
り、開口部にＳｉＯ2サイドウォール（側壁）８ａを形
成する（図３（ｄ））。
に示す様に、シリコン（Ｓｉ）基板１上にゲート酸化膜
２、ゲートポリシリコン（Ｐｏｌｙ−Ｓｉ）膜３、オフ
セットＳｉＯ2膜４を順次形成した後、図３（ｂ）に示
す様にホトレジスト（ＰＲ）膜をリソグラフィ技術でパ
ターニングし、そのレジストパターン５を形成し、それ
をマスクとしてオフセットＳｉＯ2膜４そしてゲートＰ
ｏｌｙ−Ｓｉ膜３をＲＩＥ（反応性イオンエッチング）
法によりエッチング除去してコンタクトホール６を形成
する。このＲＩＥにより、開口部の薄いゲート酸化膜２
も除去されるため、図３（ｃ）に示すようにレジストパ
ターン５を除去した後、熱酸化により開口部のＳｉ基板
１表面及びゲートＰｏｌｙ−Ｓｉ膜３の側壁を酸化し、
酸化膜７をＵの字状に形成する。次に、ＳｉＯ2をＣＶ
Ｄ（化学的気相成長）法により堆積させてＳｉＯ2層８
を形成し、上方からのＲＩＥによるエッチバックによ
り、開口部にＳｉＯ2サイドウォール（側壁）８ａを形
成する（図３（ｄ））。
【０００４】次に、不純物イオン注入により拡散層を形
成した後、アルミニウム（Ａｌ）あるいはＰｏｌｙ−Ｓ
ｉを全面に被着し、パターニングによりセルフアライン
コンタクトの配線層１０が形成される（図３（ｅ））。
成した後、アルミニウム（Ａｌ）あるいはＰｏｌｙ−Ｓ
ｉを全面に被着し、パターニングによりセルフアライン
コンタクトの配線層１０が形成される（図３（ｅ））。
【０００５】上記従来のセルフアラインコンタクト形成
方法では、コンタクト部がゲートＰｏｌｙ−Ｓｉ膜３の
エッジからＳｉＯ2側壁８ａの幅だけ離れた部位に自動
的に形成されるため、マスクずれ等の問題がなく、しか
もコンタクトの微細化には適した方法である。
方法では、コンタクト部がゲートＰｏｌｙ−Ｓｉ膜３の
エッジからＳｉＯ2側壁８ａの幅だけ離れた部位に自動
的に形成されるため、マスクずれ等の問題がなく、しか
もコンタクトの微細化には適した方法である。
【０００６】
【発明が解決しようとする課題】上記方法はゲートＰｏ
ｌｙ−Ｓｉ膜３と配線層１０との間で十分な耐圧を得る
ためオフセット及び側壁用のＳｉＯ2の膜厚を厚くす
る。そのため、コンタクトホール６のアスペクト比（深
さ：横幅）が大きくなり、配線層１０のコンタクトホー
ル６内でのカバレージ（コンタクトカバレージ）が悪化
する。
ｌｙ−Ｓｉ膜３と配線層１０との間で十分な耐圧を得る
ためオフセット及び側壁用のＳｉＯ2の膜厚を厚くす
る。そのため、コンタクトホール６のアスペクト比（深
さ：横幅）が大きくなり、配線層１０のコンタクトホー
ル６内でのカバレージ（コンタクトカバレージ）が悪化
する。
【０００７】そこで本発明は配線層のコンタクトカバレ
ージを向上させるコンタクト形成方法を提供することを
目的とする。
ージを向上させるコンタクト形成方法を提供することを
目的とする。
【０００８】
【課題を解決するための手段】上記課題は本発明によれ
ば、導電層上方に形成したオフセット絶縁層のコンタク
トホールを介して前記導電層に自己整合的にコンタクト
を形成するコンタクト形成方法において、前記オフセッ
ト絶縁層のコンタクトホールの開口面積を上側で大にす
ることを特徴とするコンタクト形成方法によって解決さ
れる。
ば、導電層上方に形成したオフセット絶縁層のコンタク
トホールを介して前記導電層に自己整合的にコンタクト
を形成するコンタクト形成方法において、前記オフセッ
ト絶縁層のコンタクトホールの開口面積を上側で大にす
ることを特徴とするコンタクト形成方法によって解決さ
れる。
【０００９】
【作用】本発明によれば、オフセット絶縁膜４（ＳｉＯ
2等）に形成されるコンタクトホール６が上側の部位が
除去されて、その開口面積が大きくせしめられるため、
コンタクトホール６のアスペクト比が大になる。
2等）に形成されるコンタクトホール６が上側の部位が
除去されて、その開口面積が大きくせしめられるため、
コンタクトホール６のアスペクト比が大になる。
【００１０】
【実施例】以下、本発明の実施例を図面に基づいて説明
する。
する。
【００１１】図１は本発明の一実施例を示す工程断面図
であり、従来工程の図３（ｂ）の工程に続く工程を示
す。
であり、従来工程の図３（ｂ）の工程に続く工程を示
す。
【００１２】本実施例は、まず従来と同様に図３（ａ）
及び図３（ｂ）に示すように、Ｓｉ基板１上にゲート酸
化膜２、ゲートＰｏｌｙ−Ｓｉ膜３、オフセットＳｉＯ
2膜４を順次形成した後、レジストパターン５をマスク
としてＲＩＥ法により、コンタクトホール６を形成す
る。
及び図３（ｂ）に示すように、Ｓｉ基板１上にゲート酸
化膜２、ゲートＰｏｌｙ−Ｓｉ膜３、オフセットＳｉＯ
2膜４を順次形成した後、レジストパターン５をマスク
としてＲＩＥ法により、コンタクトホール６を形成す
る。
【００１３】本実施例ではゲート酸化膜２の厚さを２０
ｎｍ、ゲートＰｏｌｙ−Ｓｉ膜３の厚さを２００ｎｍ、
オフセットＳｉＯ2膜４の厚さを３００ｎｍそしてレジ
ストパターン５の厚さを約１μｍとした。
ｎｍ、ゲートＰｏｌｙ−Ｓｉ膜３の厚さを２００ｎｍ、
オフセットＳｉＯ2膜４の厚さを３００ｎｍそしてレジ
ストパターン５の厚さを約１μｍとした。
【００１４】次に、図１（ａ）に示すように、上記ＲＩ
Ｅで用いたレジストパターン５を剥離せず、Ｏ2プラズ
マ等を用いた等方性エッチングにより、側壁を約０．１
μｍ除去し、開口面積を広げて側壁除去レジストパター
ン５ａを形成してオフセットＳｉＯ2膜４のエッヂ上面
を部分的に露出する。
Ｅで用いたレジストパターン５を剥離せず、Ｏ2プラズ
マ等を用いた等方性エッチングにより、側壁を約０．１
μｍ除去し、開口面積を広げて側壁除去レジストパター
ン５ａを形成してオフセットＳｉＯ2膜４のエッヂ上面
を部分的に露出する。
【００１５】次に図１（ｂ）に示すように、側壁除去レ
ジストパターン５ａをマスクとしてＣＨ4／Ｈ2ガスを用
いたＲＩＥ等によりオフセットＳｉＯ2膜４を一部エッ
チング除去し、オフセットＳｉＯ2膜４の上側の開口面
積を大にする。このエッチングでオフセットＳｉＯ2膜
４の肩の部分の角がとれ、実効的にコンタクトホールの
アスペクト比が小さくなる。またこのエッチングでは、
オフセットＳｉＯ2膜４下のゲートＰｏｌｙ−Ｓｉ膜３
の表面を露出させないようにエッチングするのが好まし
い。これは、ゲートｐｏｌｙ−Ｓｉ膜３と配線間の耐圧
を確保するためである。
ジストパターン５ａをマスクとしてＣＨ4／Ｈ2ガスを用
いたＲＩＥ等によりオフセットＳｉＯ2膜４を一部エッ
チング除去し、オフセットＳｉＯ2膜４の上側の開口面
積を大にする。このエッチングでオフセットＳｉＯ2膜
４の肩の部分の角がとれ、実効的にコンタクトホールの
アスペクト比が小さくなる。またこのエッチングでは、
オフセットＳｉＯ2膜４下のゲートＰｏｌｙ−Ｓｉ膜３
の表面を露出させないようにエッチングするのが好まし
い。これは、ゲートｐｏｌｙ−Ｓｉ膜３と配線間の耐圧
を確保するためである。
【００１６】次に図１（ｃ）に示すように、従来と同様
にレジストパターン５ａを除去した後、酸化膜７を形成
し、ＳｉＯ2をＣＶＤ法により堆積させて、ＳｉＯ2層８
を形成する。
にレジストパターン５ａを除去した後、酸化膜７を形成
し、ＳｉＯ2をＣＶＤ法により堆積させて、ＳｉＯ2層８
を形成する。
【００１７】次に図１（ｄ）に示すように、上記と同様
のエッチングガスを用い、ＲＩＥによるエッチバックを
行い、ＳｉＯ2サイドウォール（側壁）８ａを形成す
る。
のエッチングガスを用い、ＲＩＥによるエッチバックを
行い、ＳｉＯ2サイドウォール（側壁）８ａを形成す
る。
【００１８】次に図１（ｅ）に示すように、通常通り開
口部からのイオン注入により拡散層を形成し、Ａｌ等の
配線層１０を自己整合的に（セルフアラインで）形成す
る。上記のように本発明では、オフセットＳｉＯ2膜４
の肩の部分の角をとっているため、配線層１０とのコン
タクトカバレージが改善されている。本実施例では、図
１（ｂ）に示すように、オフセットＳｉＯ2膜４の肩の
角部を１回だけ除去してアスペクト比を増大させる方法
を示したが、レジストとオフセットＳｉＯ2膜のエッチ
ングを複数回繰り返すことにより、オフセットＳｉＯ2
膜を図２に示すように、オフセットＳｉＯ2膜の上側の
開口面積を大にした階段状に加工すれば、コンタクトホ
ールのアスペクト比をより向上させることができる。
口部からのイオン注入により拡散層を形成し、Ａｌ等の
配線層１０を自己整合的に（セルフアラインで）形成す
る。上記のように本発明では、オフセットＳｉＯ2膜４
の肩の部分の角をとっているため、配線層１０とのコン
タクトカバレージが改善されている。本実施例では、図
１（ｂ）に示すように、オフセットＳｉＯ2膜４の肩の
角部を１回だけ除去してアスペクト比を増大させる方法
を示したが、レジストとオフセットＳｉＯ2膜のエッチ
ングを複数回繰り返すことにより、オフセットＳｉＯ2
膜を図２に示すように、オフセットＳｉＯ2膜の上側の
開口面積を大にした階段状に加工すれば、コンタクトホ
ールのアスペクト比をより向上させることができる。
【００１９】また、上記実施例ではコンタクトをとる対
象がＳｉ基板であるが、Ｐｏｌｙ−Ｓｉその他の導電層
であっても良い。
象がＳｉ基板であるが、Ｐｏｌｙ−Ｓｉその他の導電層
であっても良い。
【００２０】
【発明の効果】以上説明した様に、本発明によればコン
タクトホールのアスペクト比を実効的に小さくすること
ができ、配線層のコンタクトカバレージを改善すること
ができる。
タクトホールのアスペクト比を実効的に小さくすること
ができ、配線層のコンタクトカバレージを改善すること
ができる。
【図１】本発明の一実施例を示す工程断面図である。
【図２】本発明の他の実施例を説明するための工程断面
図である。
図である。
【図３】従来のセルフアラインコンタクト（ＳＡＣ）の
典型的な形成方法を示す工程断面図である。
典型的な形成方法を示す工程断面図である。
１ シリコン（Ｓｉ）基板（導電層） ２ ゲート酸化膜 ３ ゲートポリシリコン（Ｐｏｌｙ−Ｓｉ）膜 ４ オフセットＳｉＯ2 膜（絶縁膜） ５ レジストパターン ６ コンタクトホール ７ 酸化膜 １０ 配線層
【手続補正書】
【提出日】平成４年６月２日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】０００２
【補正方法】変更
【補正内容】
【０００２】
【従来の技術】ＭＯＳトランジスタ等の半導体装置の製
造においてシリコン基板や下層配線との電気的コンタク
トをとる方法として、特に微細なルールのプロセスに適
したセルフアラインコンタクト（Self Aligned Contac
t:SAC）形成方法が知られている。図４及び図５は従来
の上記ＳＡＣの典型的な形成方法を示す工程断面図であ
る。
造においてシリコン基板や下層配線との電気的コンタク
トをとる方法として、特に微細なルールのプロセスに適
したセルフアラインコンタクト（Self Aligned Contac
t:SAC）形成方法が知られている。図４及び図５は従来
の上記ＳＡＣの典型的な形成方法を示す工程断面図であ
る。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００３
【補正方法】変更
【補正内容】
【０００３】従来のＳＡＣの形成方法はまず図４（ａ）
に示す様に、シリコン（Ｓｉ）基板１上にゲート酸化膜
２、ゲートポリシリコン（Ｐｏｌｙ−Ｓｉ）膜３、オフ
セットＳｉＯ2膜４を順次形成した後、図４（ｂ）に示
す様にホトレジスト（ＰＲ）膜をリソグラフィ技術でパ
ターニングし、そのレジストパターン５を形成し、それ
をマスクとしてオフセットＳｉＯ2膜４そしてゲートＰ
ｏｌｙ−Ｓｉ膜３をＲＩＥ（反応性イオンエッチング）
法によりエッチング除去してコンタクトホール６を形成
する。このＲＩＥにより、開口部の薄いゲート酸化膜２
も除去されるため、図５（ａ）に示すようにレジストパ
ターン５を除去した後、熱酸化により開口部のＳｉ基板
１表面及びゲートＰｏｌｙ−Ｓｉ膜３の側壁を酸化し、
酸化膜７をＵの字状に形成する。次に、ＳｉＯ2をＣＶ
Ｄ（化学的気相成長）法により堆積させてＳｉＯ2層８
を形成し、上方からのＲＩＥによるエッチバックによ
り、開口部にＳｉＯ2サイドウォール（側壁）８ａを形
成する（図５（ｂ））。
に示す様に、シリコン（Ｓｉ）基板１上にゲート酸化膜
２、ゲートポリシリコン（Ｐｏｌｙ−Ｓｉ）膜３、オフ
セットＳｉＯ2膜４を順次形成した後、図４（ｂ）に示
す様にホトレジスト（ＰＲ）膜をリソグラフィ技術でパ
ターニングし、そのレジストパターン５を形成し、それ
をマスクとしてオフセットＳｉＯ2膜４そしてゲートＰ
ｏｌｙ−Ｓｉ膜３をＲＩＥ（反応性イオンエッチング）
法によりエッチング除去してコンタクトホール６を形成
する。このＲＩＥにより、開口部の薄いゲート酸化膜２
も除去されるため、図５（ａ）に示すようにレジストパ
ターン５を除去した後、熱酸化により開口部のＳｉ基板
１表面及びゲートＰｏｌｙ−Ｓｉ膜３の側壁を酸化し、
酸化膜７をＵの字状に形成する。次に、ＳｉＯ2をＣＶ
Ｄ（化学的気相成長）法により堆積させてＳｉＯ2層８
を形成し、上方からのＲＩＥによるエッチバックによ
り、開口部にＳｉＯ2サイドウォール（側壁）８ａを形
成する（図５（ｂ））。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００４
【補正方法】変更
【補正内容】
【０００４】次に、不純物イオン注入により拡散層を形
成した後、アルミニウム（Ａｌ）あるいはＰｏｌｙ−Ｓ
ｉを全面に被着し、パターニングによりセルフアライン
コンタクトの配線層１０が形成される（図５（ｃ））。
成した後、アルミニウム（Ａｌ）あるいはＰｏｌｙ−Ｓ
ｉを全面に被着し、パターニングによりセルフアライン
コンタクトの配線層１０が形成される（図５（ｃ））。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００１１
【補正方法】変更
【補正内容】
【００１１】図１は本発明の一実施例を示す工程断面図
であり、従来工程の図４（ｂ）の工程に続く工程を示
す。
であり、従来工程の図４（ｂ）の工程に続く工程を示
す。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００１２
【補正方法】変更
【補正内容】
【００１２】本実施例は、まず従来と同様に図４（ａ）
及び図４（ｂ）に示すように、Ｓｉ基板１上にゲート酸
化膜２、ゲートＰｏｌｙ−Ｓｉ膜３、オフセットＳｉＯ
2膜４を順次形成した後、レジストパターン５をマスク
としてＲＩＥ法により、コンタクトホール６を形成す
る。
及び図４（ｂ）に示すように、Ｓｉ基板１上にゲート酸
化膜２、ゲートＰｏｌｙ−Ｓｉ膜３、オフセットＳｉＯ
2膜４を順次形成した後、レジストパターン５をマスク
としてＲＩＥ法により、コンタクトホール６を形成す
る。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００１６
【補正方法】変更
【補正内容】
【００１６】次に図２（ａ）に示すように、従来と同様
にレジストパターン５ａを除去した後、酸化膜７を形成
し、ＳｉＯ2をＣＶＤ法により堆積させて、ＳｉＯ2層８
を形成する。
にレジストパターン５ａを除去した後、酸化膜７を形成
し、ＳｉＯ2をＣＶＤ法により堆積させて、ＳｉＯ2層８
を形成する。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００１７
【補正方法】変更
【補正内容】
【００１７】次に図２（ｂ）に示すように、上記と同様
のエッチングガスを用い、ＲＩＥによるエッチバックを
行い、ＳｉＯ2サイドウォール（側壁）８ａを形成す
る。
のエッチングガスを用い、ＲＩＥによるエッチバックを
行い、ＳｉＯ2サイドウォール（側壁）８ａを形成す
る。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００１８
【補正方法】変更
【補正内容】
【００１８】次に図２（ｃ）に示すように、通常通り開
口部からのイオン注入により拡散層を形成し、Ａｌ等の
配線層１０を自己整合的に（セルフアラインで）形成す
る。上記のように本発明では、オフセットＳｉＯ2膜４
の肩の部分の角をとっているため、配線層１０とのコン
タクトカバレージが改善されている。本実施例では、図
１（ｂ）に示すように、オフセットＳｉＯ2膜４の肩の
角部を１回だけ除去してアスペクト比を増大させる方法
を示したが、レジストとオフセットＳｉＯ2膜のエッチ
ングを複数回繰り返すことにより、オフセットＳｉＯ2
膜を図２に示すように、オフセットＳｉＯ2膜の上側の
開口面積を大にした階段状に加工すれば、コンタクトホ
ールのアスペクト比をより向上させることができる。 ─────────────────────────────────────────────────────
口部からのイオン注入により拡散層を形成し、Ａｌ等の
配線層１０を自己整合的に（セルフアラインで）形成す
る。上記のように本発明では、オフセットＳｉＯ2膜４
の肩の部分の角をとっているため、配線層１０とのコン
タクトカバレージが改善されている。本実施例では、図
１（ｂ）に示すように、オフセットＳｉＯ2膜４の肩の
角部を１回だけ除去してアスペクト比を増大させる方法
を示したが、レジストとオフセットＳｉＯ2膜のエッチ
ングを複数回繰り返すことにより、オフセットＳｉＯ2
膜を図２に示すように、オフセットＳｉＯ2膜の上側の
開口面積を大にした階段状に加工すれば、コンタクトホ
ールのアスペクト比をより向上させることができる。 ─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成５年１０月１３日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】図面の簡単な説明
【補正方法】変更
【補正内容】
【図面の簡単な説明】
【図１】本発明の一実施例を示す前半工程断面図であ
る。
る。
【図２】本発明の一実施例を示す後半工程断面図であ
る。
る。
【図３】本発明の他の実施例を説明するための工程断面
図である。
図である。
【図４】従来のセルフアラインコンタクト（ＳＡＣ）の
典型的な形成方法を示す前半工程断面図である。
典型的な形成方法を示す前半工程断面図である。
【図５】従来のセルフアラインコンタクト（ＳＡＣ）の
典型的な形成方法を示す後半工程断面図である。
典型的な形成方法を示す後半工程断面図である。
【符号の説明】 １ シリコン（Ｓｉ）基板（導電層） ２ ゲート酸化膜 ３ ゲートポリシリコン（Ｐｏｌｙ−Ｓｉ）膜 ４ オフセットＳｉＯ2 膜（絶縁膜） ５ レジストパターン ６ コンタクトホール ７ 酸化膜 １０ 配線層
【手続補正２】
【補正対象書類名】図面
【補正対象項目名】全図
【補正方法】変更
【補正内容】
【図１】
【図２】
【図３】
【図４】
【図５】
Claims (1)
- 【請求項１】 導電層上方に形成したオフセット絶縁層
のコンタクトホールを介して前記導電層に自己整合的に
コンタクトを形成するコンタクト形成方法において、 前記オフセット絶縁層のコンタクトホールの開口面積を
上側で大にすることを特徴とするコンタクト形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30176991A JPH06140516A (ja) | 1991-11-18 | 1991-11-18 | コンタクト形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30176991A JPH06140516A (ja) | 1991-11-18 | 1991-11-18 | コンタクト形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06140516A true JPH06140516A (ja) | 1994-05-20 |
Family
ID=17900954
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30176991A Pending JPH06140516A (ja) | 1991-11-18 | 1991-11-18 | コンタクト形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06140516A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100723206B1 (ko) * | 2005-12-29 | 2007-05-29 | 삼성전기주식회사 | 니들 연결용 ｐｃｂ를 구비한 프로브 카드 |
| JP2014511032A (ja) * | 2011-03-04 | 2014-05-01 | トランスフォーム インコーポレーテッド | 半導体デバイスの電極構造 |
-
1991
- 1991-11-18 JP JP30176991A patent/JPH06140516A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100723206B1 (ko) * | 2005-12-29 | 2007-05-29 | 삼성전기주식회사 | 니들 연결용 ｐｃｂ를 구비한 프로브 카드 |
| JP2014511032A (ja) * | 2011-03-04 | 2014-05-01 | トランスフォーム インコーポレーテッド | 半導体デバイスの電極構造 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6033980A (en) | Method of forming submicron contacts and vias in an integrated circuit | |
| JP4057083B2 (ja) | 半導体集積回路の製造方法 | |
| JPH05206451A (ja) | Ｍｏｓｆｅｔおよびその製造方法 | |
| US6740574B2 (en) | Methods of forming DRAM assemblies, transistor devices, and openings in substrates | |
| JPH05283519A (ja) | 半導体装置の製造方法 | |
| JPH0629406A (ja) | コンタクト構造及びそのコンタクト形成方法 | |
| JPH06140516A (ja) | コンタクト形成方法 | |
| US6060365A (en) | Method for fabricating a bipolar transistor | |
| JPH0653160A (ja) | セルフアラインコンタクト形成法 | |
| JP2754202B2 (ja) | 半導体素子の製造方法 | |
| KR100198637B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100338095B1 (ko) | 반도체소자의콘택홀형성방법 | |
| JPH05304261A (ja) | 半導体装置の製造方法 | |
| JPH0272632A (ja) | 半導体装置の製造方法 | |
| JPH07245402A (ja) | 半導体装置の製造方法 | |
| JPH1126756A (ja) | 半導体装置の製造方法 | |
| JPH06163683A (ja) | 半導体集積回路の製造方法 | |
| JPH08236608A (ja) | 半導体装置の製造方法 | |
| JPH09129842A (ja) | 半導体装置の製造方法 | |
| JPH05343348A (ja) | 半導体装置およびその製造方法 | |
| JPH06132295A (ja) | バイポーラトランジスタおよびその製造方法 | |
| JP2000183339A (ja) | 半導体装置及びその製造方法 | |
| JPH04364034A (ja) | 半導体装置の製造方法 | |
| JPH0697129A (ja) | 半導体装置の製造方法 | |
| JPH11195705A (ja) | 接続孔の形成方法 |