JPH11195705A - 接続孔の形成方法 - Google Patents

接続孔の形成方法

Info

Publication number
JPH11195705A
JPH11195705A JP5198A JP5198A JPH11195705A JP H11195705 A JPH11195705 A JP H11195705A JP 5198 A JP5198 A JP 5198A JP 5198 A JP5198 A JP 5198A JP H11195705 A JPH11195705 A JP H11195705A
Authority
JP
Japan
Prior art keywords
film
insulating film
forming
gate electrode
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5198A
Other languages
English (en)
Inventor
Naoki Nagashima
直樹 長島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP5198A priority Critical patent/JPH11195705A/ja
Publication of JPH11195705A publication Critical patent/JPH11195705A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

(57)【要約】 (修正有) 【課題】 接続孔の位置ずれが多少生じても、基板電極
とウェル間のリークが無いような接続孔の形成方法を提
供する。 【解決手段】 多結晶シリコン層16を堆積し、加工し
てゲート電極19を形成し、基板上に第1の絶縁膜を堆
積し、第1の絶縁膜上に第2の絶縁膜を堆積する。有機
質膜24を成膜して平坦化した後に、有機質膜をエッチ
バックして、ゲート電極上部の第2の絶縁膜を露出させ
る有機質膜の開口を形成し、開口から露出した第2の絶
縁膜をエッチングして除去し、第1の絶縁膜を露出させ
る。開口から露出した第1の絶縁膜の上向き露出面をエ
ッチングして、ゲート電極19の側壁部20及び有機質
膜下のみに第1の絶縁膜を残留させる。有機質膜を除去
し、ソース/ドレイン領域を形成し、更に基板全面に絶
縁膜を成膜し、絶縁膜をエッチングしてソース/ドレイ
ン領域に達する接続孔28を開口する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、接続孔の形成方法
に関し、更に詳しくは、MOS型半導体装置のための接
続孔の形成方法に関するものである。
【0002】
【従来の技術】半導体集積回路の微細化とともに集積回
路のコンタクトピッチは縮小し、これにともないコンタ
クトとゲート電極およびコンタクトと素子分離領域の間
隔も縮小して来ている。コンタクトとゲート電極間、コ
ンタクトと素子分離領域の間隔が縮小した場合、コンタ
クトとゲート電極の位置合わせずれによる短絡、コンタ
クトと素子分離領域の位置合わせずれによる拡散層の接
合リークの増大が顕著になる。コンタクトとゲート電極
間の短絡を防止するためには、自己整合型コンタクト
(SAC)技術が提案されているので、一方のコンタク
トと素子分離領域の位置合わせずれによる拡散層の接合
リークの増大を防ぐ技術が、一段と強く要望されてい
る。
【0003】ここで、図4及び図5を参照して、従来の
コンタクトホール(接続孔)の形成方法を説明する。図
4(a)から(c)、及び図5(d)から(f)は、そ
れぞれ、従来のコンタクトホールの形成方法を実施した
際の各工程毎の基板断面図である。 (1)先ず、図4(a)に示すように、シリコン基板3
0上に従来技術によりシリコン酸化膜32によるトレン
チ素子分離を形成する。 (2)次いで、図4(b)に示すように、熱酸化により
シリコン酸化膜34を成膜し、続いて、シリコン酸化膜
34上に、順次、多結晶シリコン層36、及びシリコン
酸化膜38を堆積する。 (3)続いて、図4(c)に示すように、フォトリソグ
ラフィ及びエッチングにより、多結晶シリコン層36及
びシリコン酸化膜38をゲート電極39の形状に加工す
る。
【0004】(4)次に、図5(d)に示すように、電
極不純物を注入してLDD構造領域を形成した後、シリ
コン窒化膜40を堆積する。 (5)続いて、図5(e)示すように、シリコン窒化膜
40をゲート側壁のみに残すようにエッチングする。 (6)この後、電極不純物を注入して、ソース/ドレイ
ン領域を形成した後に、図5(f)に示すように、シリ
コン酸化膜42を堆積して平坦化し、更に、コンタクト
孔44を開口する。
【0005】
【発明が解決しようとする課題】しかし、コンタクト孔
24を開口するに当たり、図5(f)に示すように、コ
ンタクト孔44とゲート電極19および素子分離12と
の位置合わせがずれると、コンタクト孔44のエッチン
グの際に、素子分離領域のシリコン酸化膜12がオーバ
ーエッチング分だけ削れてしまう。この結果、基板電極
とウェル間のリークが増大してしまう。そこで、本発明
の目的は、接続孔の位置ずれが多少生じても、拡散層の
接合リークを増大させないような接続孔の形成方法を提
供することである。
【0006】
【課題を解決するための手段】上記目的を達成するため
に、本発明に係る接続孔の形成方法は、多結晶シリコン
層を堆積してトランジスタのゲート電極層を形成する工
程と、多結晶シリコン層を加工してゲート電極を形成す
る工程と、基板上に、順次、第1の絶縁膜及び第2の絶
縁膜を堆積する工程と、有機質膜を成膜して平坦化した
後に、有機質膜をエッチバックして、ゲート電極上部の
第2の絶縁膜を露出させた有機質膜の開口を形成する工
程と、有機質膜の開口から露出した第2の絶縁膜をエッ
チングして除去し、第1の絶縁膜を露出させる工程と、
有機質膜の開口から露出した第1の絶縁膜の上向き露出
面をエッチングして、ゲート電極の側壁部及び有機質膜
下のみに第1の絶縁膜を残留させる工程と、有機質膜を
除去し、次いで不純物を注入してソース/ドレイン領域
を形成し、更に、基板全面に絶縁膜を成膜する工程と、
絶縁膜をエッチングしてソース/ドレイン領域に達する
接続孔を開口する工程とを有することを特徴としてい
る。
【0007】以上の工程により、ゲート電極に対し自己
整合的に、第1の絶縁膜のサイドウォール端から第2の
絶縁膜の膜厚分だけの領域の拡散層をコンタクト領域と
して開口させることができる。好適な実施態様では、第
1の絶縁膜としてシリコン窒化膜を、第2の絶縁膜とし
てシリコン酸化膜又は不純物を含んだシリコン酸化膜を
使用する。また、有機質膜の開口から露出した第2の絶
縁膜をエッチングして除去し、第1の絶縁膜を露出させ
る工程では、第2の絶縁膜のエッチングレートが、第1
の絶縁膜に対するエッチングレートより大きい条件で、
第2の絶縁膜をエッチングする。望ましくは、選択比は
10以上、更に好ましくは30以上である。
【0008】
【発明の実施の形態】以下に、実施形態例を挙げ、添付
図面を参照して、本発明の実施の形態を具体的かつ詳細
に説明する。実施形態例 本実施形態例は、本発明に係る接続孔の形成方法の実施
形態の一例であって、図1(a)から(d)、図2
(e)から(g)、及び図3(h)から(j)は、それ
ぞれ、本実施形態例の接続孔の形成方法を実施した際の
各工程毎の基板断面図である。 (1)図1(a)に示すように、シリコン基板10上に
従来技術によりシリコン酸化膜12によるトレンチ素子
分離を形成する。 (2)次いで、図1(b)に示すように、熱酸化により
シリコン酸化膜14を例えば4nm成膜し、更に、順
次、多結晶シリコン層16及びシリコン酸化膜18をそ
れぞれ例えば200nmづつ堆積する。 (3)続いて、図1(c)に示すように、多結晶シリコ
ン層16及びシリコン酸化膜18をゲート電極19の形
状に加工する。 (4)次に、図1(d)に示すように、電極不純物を注
入してLDD構造領域を形成し、続いて、シリコン窒化
膜20及びシリコン酸化膜22をそれぞれ例えば100
nm及び200nm堆積する。
【0009】(5)続いて、図2(e)に示すように、
レジスト膜24を塗布し、平坦化する。 (6)図2(f)に示すように、レジスト膜24をエッ
チバックして、ゲート電極の上部及び側壁部のシリコン
酸化膜22を露出させると共にそれらを露出させるレジ
スト膜24の開口を形成する。 (7)続いて、図2(g)に示すように、シリコン酸化
膜22のエッチングレートが、シリコン窒化膜20に対
するエッチングレートの例えば30倍となるような条件
で、RIE法による異方性エッチングによりシリコン酸
化膜22をエッチングして、レジスト膜24の開口内の
シリコン酸化膜22を除去し、シリコン窒化膜20を露
出させる。 エッチング条件としては、例えば RF出力 :1500W エッチングガス:C4 8 /12sccm、CO/200sccm Ar/200sccm、O2 /3.2sccm 圧力 :6Pa である。
【0010】(8)次に、図3(h)に示すように、シ
リコン窒化膜20の上向き露出面をエッチングして、レ
ジスト膜24の下及びゲート電極19の側壁部にのみ残
るようにシリコン窒化膜20をエッチングする。 (9)次いで、図3(i)に示すように、レジスト膜2
4を除去してから、基板電極へのイオン注入を行ってソ
ース/ドレイン領域を形成し、更に、シリコン酸化膜2
6を例えば1400nm堆積してから、化学機械研磨に
より、例えば500nm研磨して平坦化する。 (10)続いて、図3(j)に示すように、シリコン酸
化膜22のエッチングレートが、シリコン窒化膜20に
対するエッチングレートの例えば30倍となるような条
件で、シリコン酸化膜26をエッチングして、コンタク
ト孔28を開口する。
【0011】この際、ゲート電極19の多結晶シリコン
層16と素子分離領域のシリコン酸化膜12が、300
nm以上離れていれば、素子分離領域のシリコン酸化膜
12上にはシリコン窒化膜20が存在するため、合わせ
ずれによりコンタクト孔28が、図3(j)に示すよう
に、素子分離領域のシリコン酸化膜12上にかかって
も、シリコン窒化膜20によりエッチングが停止するた
めに、従来のように、素子分離領域のシリコン酸化膜1
2がエッチングされて接合リークが増大するようなこと
がない。
【0012】
【発明の効果】本発明によれば、ゲート電極加工後に、
第1の絶縁膜、例えばシリコン窒化膜と、第2の絶縁
膜、例えばシリコン酸化膜とを成膜し、レジストエッチ
バックにより、ゲート電極上部と側壁部の第2の絶縁膜
を露出させ、次いで素子分離領域上の第1の絶縁膜をエ
ッチングストッパとして第2の絶縁膜及び第1の絶縁膜
とエッチングすることにより、ゲート電極に対し自己整
合的に、第1の絶縁膜のサイドウォール端から第2の絶
縁膜の膜厚分だけの領域の拡散層をコンタクト領域とし
て開口させることができる。これにより、ゲート電極に
対し自己整合的にコンタクト領域を設定できるため、コ
ンタクト形成のプロセス余裕が拡大し、設計ルールの縮
小による集積度の向上を図ることができる。また、接合
リークを減少させ、消費電力の低下を図ることができ
る。
【図面の簡単な説明】
【図1】図1(a)から(d)は、それぞれ、本発明に
係る接続孔の形成方法の実施形態例を実施した際の各工
程毎の基板断面図である。
【図2】図2(e)から(g)は、それぞれ、図1
(d)に続いて、本発明に係る接続孔の形成方法の実施
形態例を実施した際の各工程毎の基板断面図である。
【図3】図3(h)から(j)は、それぞれ、図2
(g)に続いて、本発明に係る接続孔の形成方法の実施
形態例を実施した際の各工程毎の基板断面図である。
【図4】図4(a)から(c)は、それぞれ、従来のコ
ンタクト形成方法を実施した際の各工程毎の基板断面図
である。
【図5】及び図5(d)から(f)は、それぞれ、図4
(c)に続いて、従来のコンタクト形成方法を実施した
際の各工程毎の基板断面図である。
【符号の説明】
10……シリコン基板、12……トレンチ素子分離のシ
リコン酸化膜、14……熱酸化によるシリコン酸化膜、
16……多結晶シリコン層、18……シリコン酸化膜、
19……ゲート電極、20……シリコン窒化膜、22…
…シリコン酸化膜、24……レジスト膜、26……シリ
コン酸化膜、28……コンタクト孔、30……シリコン
基板、32……トレンチ素子分離のシリコン酸化膜、3
4……シリコン酸化膜、36……多結晶シリコン層、3
8……シリコン酸化膜、39……ゲート電極、40……
シリコン窒化膜、42……シリコン酸化膜、44……コ
ンタクト孔。

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 多結晶シリコン層を堆積してトランジス
    タのゲート電極層を形成する工程と、 多結晶シリコン層を加工してゲート電極を形成する工程
    と、 基板上に、順次、第1の絶縁膜及び第2の絶縁膜を堆積
    する工程と、 有機質膜を成膜して平坦化した後に、有機質膜をエッチ
    バックして、ゲート電極上部の第2の絶縁膜を露出させ
    た有機質膜の開口を形成する工程と、 有機質膜の開口から露出した第2の絶縁膜をエッチング
    して除去し、第1の絶縁膜を露出させる工程と、 有機質膜の開口から露出した第1の絶縁膜の上向き露出
    面をエッチングして、ゲート電極の側壁部及び有機質膜
    下のみに第1の絶縁膜を残留させる工程と、 有機質膜を除去し、次いで不純物を注入してソース/ド
    レイン領域を形成し、更に、基板全面に絶縁膜を成膜す
    る工程と、 絶縁膜をエッチングしてソース/ドレイン領域に達する
    接続孔を開口する工程とを有することを特徴とする接続
    孔の形成方法。
  2. 【請求項2】 第1の絶縁膜としてシリコン窒化膜を、
    第2の絶縁膜としてシリコン酸化膜又は不純物を含んだ
    シリコン酸化膜を使用することを特徴とする請求項1に
    記載の接続孔の形成方法。
  3. 【請求項3】 有機質膜の開口から露出した第2の絶縁
    膜をエッチングして除去し、第1の絶縁膜を露出させる
    工程では、第2の絶縁膜のエッチングレートが、第1の
    絶縁膜に対するエッチングレートより大きい条件で、第
    2の絶縁膜をエッチングすることを特徴とする請求項2
    に記載の接続孔の形成方法。
JP5198A 1998-01-05 1998-01-05 接続孔の形成方法 Pending JPH11195705A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5198A JPH11195705A (ja) 1998-01-05 1998-01-05 接続孔の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5198A JPH11195705A (ja) 1998-01-05 1998-01-05 接続孔の形成方法

Publications (1)

Publication Number Publication Date
JPH11195705A true JPH11195705A (ja) 1999-07-21

Family

ID=11463461

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5198A Pending JPH11195705A (ja) 1998-01-05 1998-01-05 接続孔の形成方法

Country Status (1)

Country Link
JP (1) JPH11195705A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120075041A (ko) * 2010-12-28 2012-07-06 엘지디스플레이 주식회사 표시 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120075041A (ko) * 2010-12-28 2012-07-06 엘지디스플레이 주식회사 표시 장치

Similar Documents

Publication Publication Date Title
US5688704A (en) Integrated circuit fabrication
US5561078A (en) Method of fabrication of semiconductor device
JP2001217200A (ja) 半導体装置の製造方法
US6818505B2 (en) Non-volatile semiconductor memory device and manufacturing method thereof
JP2000236090A (ja) 半導体装置の製造方法
JPH10233392A (ja) 半導体装置の製造方法
US6642592B2 (en) Semiconductor device and method for fabricating same
KR100223736B1 (ko) 반도체 소자 제조 방법
JPH1167904A (ja) 半導体集積回路装置の製造方法
JP3543504B2 (ja) 半導体装置の製造方法
JPH11195705A (ja) 接続孔の形成方法
JP2001077189A (ja) 半導体装置の製造方法
JPH1197529A (ja) 半導体装置の製造方法
JPS5856436A (ja) 半導体装置の製造方法
KR100486120B1 (ko) Mos 트랜지스터의 형성 방법
JPH07230968A (ja) 半導体装置の製造方法
JPH05226466A (ja) 半導体装置の製造方法
JP3523244B1 (ja) 半導体装置の製造方法
KR100344837B1 (ko) 반도체 소자 및 그의 제조방법
US6544852B1 (en) Method of fabricating semiconductor device
US6455404B1 (en) Semiconductor device and method for fabricating same
KR100271661B1 (ko) 반도체 소자 제조방법
JPH07283300A (ja) 半導体装置及びその製造方法
US20040033443A1 (en) Method of manufacturing a semiconductor device
JPH11274486A (ja) 半導体装置およびその製造方法