CN110137246A - 一种低结电容特性太赫兹肖特基二极管及其制作方法 - Google Patents

一种低结电容特性太赫兹肖特基二极管及其制作方法 Download PDF

Info

Publication number
CN110137246A
CN110137246A CN201910480197.6A CN201910480197A CN110137246A CN 110137246 A CN110137246 A CN 110137246A CN 201910480197 A CN201910480197 A CN 201910480197A CN 110137246 A CN110137246 A CN 110137246A
Authority
CN
China
Prior art keywords
convex surface
metal
schottky
cap
capacity characteristic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910480197.6A
Other languages
English (en)
Inventor
张佰君
杨隆坤
王玲龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sun Yat Sen University
Original Assignee
Sun Yat Sen University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sun Yat Sen University filed Critical Sun Yat Sen University
Priority to CN201910480197.6A priority Critical patent/CN110137246A/zh
Publication of CN110137246A publication Critical patent/CN110137246A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609Diodes
    • H01L29/66143Schottky diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/872Schottky diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种低结电容特性太赫兹肖特基二极管及其制作方法。本发明所提供的肖特基接触金属与材料之间形成的肖特基结对二维电子气有耗尽作用,且刻蚀的半通孔刻蚀至沟道层,并刻蚀断沟道层的二维电子气,通过空气桥连通第一凸面上的肖特基接触金属与第二凸面上的欧姆接触金属,二维电子气与肖特基接触金属之间的正对面积很小,电容非常小,相比肖特基接触金属完全覆盖在材料表面的器件电容小很多,且不会发生电阻的改变,能够获得更高的截止频率;采用该低结电容特性太赫兹肖特基二极管制成的混频倍频器能实现太赫兹波段的频谱接收检测功能,用于优良的太赫兹源及太赫兹接收器。

Description

一种低结电容特性太赫兹肖特基二极管及其制作方法
技术领域
本发明涉及半导体芯片太赫兹频段技术领域,特别是涉及一种低结电容特性太赫兹肖特基二极管及其制作方法。
背景技术
太赫兹肖特基由于其具有强的非线性效应、容易集成、常温工作等特点。当肖特基二极管的截止频率达到太赫兹时,可以实现对高频信号的倍频或混频,可以用作太赫兹信号源和信号检测器。相比较于适用在太赫兹波段的热电子辐射热计,三极管混频器和耿氏二极管这些需要苛刻条件才能正常工作的太赫兹器件,肖特基二极管展现出明显的优势,这是一种能工作在室温下的固态电子器件氮化镓铝AlGaN/氮化镓GaN异质结制成的高电子迁移率晶体管(High Electron Mobility Transistor,HEMT)二极管具有很小的方块电阻,高的峰值电子速度和饱和电子速度,二维电子气浓度大,电子迁移率高等特点,适用于高功率高频器件。
肖特基二极管的截止频率f=1/2πRsCj0,其中Rs为器件工作在正向偏压下的串联电阻,Cjo为器件在零偏压下的电容。所以,降低串联电阻或者零偏压电容能够提高器件的截止频率;在很多文章专利中,提到了凹槽栅够降低开启电压、提升器件的耐压等作用;但对其电容电压特性却很少有人作研究,由截止频率公式可知,电容越大,截止频率越小,而高截止频率能够应用于混频倍频器,从而实现太赫兹波段的频谱接收检测功能。电容的大小一般与肖特基与材料的接触面积相关,而现有的肖特基二极管的肖特基接触金属完全设于材料的表面,虽然通过减小接触面积能够降低电容,而减小接触面积会缩短肖特基接触周长,周长越短,电流分布越少,电流密度越小,串联电阻越大,因此会增加串联电阻,肖特基二极管的截止频率依旧很小。
发明内容
本发明的目的是提供一种低结电容特性太赫兹肖特基二极管及其制作方法,以解决现有的肖特基二极管截止频率低的问题。
为实现上述目的,本发明提供了如下方案:
一种低结电容特性太赫兹肖特基二极管,包括:衬底、应力缓冲层、沟道层、凸面以及空气桥;
所述衬底、所述应力缓冲层、所述沟道层自下而上依次设置,所述凸面设于所述沟道层的上表面,所述凸面包括第一凸面以及第二凸面;所述第一凸面与所述第二凸面之间设有间隙;所述第一凸面包括第一势垒层以及第一盖帽层;所述第一势垒层设于所述沟道层的上表面,所述第一盖帽层设于所述第一势垒层的上表面;所述第一凸面上刻蚀有半通孔;所述半通孔穿透所述第一势垒层以及所述第一盖帽层,且刻蚀至所述沟道层,并刻蚀断所述沟道层的二维电子气;所述第一盖帽层上涂覆有欧姆接触金属以及肖特基接触金属;所述欧姆接触金属与所述肖特基接触金属之间设有沟道;所述肖特基接触金属还涂覆于所述半通孔的内壁与底部;
所述第二凸面包括第二势垒层以及第二盖帽层;所述第二势垒层设于所述沟道层的上表面,所述第二盖帽层设于所述第二势垒层的上表面;所述第二盖帽层上涂覆有欧姆接触金属;
所述空气桥为指状空气桥,所述指状空气桥包括固定端以及连接臂;所述固定端与所述连接臂固定连接;所述连接臂上设有连接柱;所述固定端设于所述第二凸面上,所述连接臂延伸至所述第一凸面上,且所述连接柱与所述半通孔相匹配,所述连接臂直接与所述沟道层的二维电子气相接触。
可选的,所述空气桥为镂空空气桥。
可选的,所述第一凸面上的所述肖特基接触金属的上表面设有第一厚金,所述第二凸面上的所述欧姆接触金属的上表面设有第二厚金;所述第一厚金与所述第二厚金的厚度相同。
可选的,所述第二厚金的面积大于所述第一厚金的面积。
可选的,所述沟道的深度等于所述第一凸面上肖特基接触金属的厚度;所述沟道内部填充有绝缘的钝化层。
可选的,所述肖特基接触金属为镍金属。
可选的,所述沟道层为氮化镓沟道层。
可选的,所述第一势垒层以及所述第二势垒层均为氮化铝镓势垒层。
可选的,所述第一盖帽层以及所述第二盖帽层均为氮化镓盖帽层。
一种低结电容特性太赫兹肖特基二极管的制作方法,包括:
在衬底上依次涂覆应力缓冲层、沟道层、势垒层与盖帽层;
刻蚀所述盖帽层、所述势垒层以及所述沟道层,形成第一凸面和第二凸面;所述第一凸面上刻蚀一个半通孔;
在所述第一凸面上蒸镀欧姆接触金属和肖特基接触金属,同时,在所述第二凸面上蒸镀欧姆接触金属;
利用光刻胶隔离所述第一凸面上的所述肖特基接触金属和所述欧姆接触金属;
电镀加厚所述第一凸面上的肖特基接触金属以及所述第二凸面上的欧姆接触金属;
抬离光刻胶,通过空气桥连接所述第一凸面上的肖特基接触金属以及所述第二凸面上的欧姆接触金属,形成低结电容特性太赫兹肖特基二极管。
根据本发明提供的具体实施例,本发明公开了以下技术效果:本发明提供了一种低结电容特性太赫兹肖特基二极管及其制作方法,肖特基接触金属与材料接触时有两部分电容存在,在零偏压下,其一为肖特基接触金属与材料表面接触时存在的电容;其二为金属与二维电子气接触时存在的电容。由于本发明所提供的肖特基接触金属与材料之间形成的肖特基结对二维电子气有耗尽作用,且刻蚀的半通孔刻蚀至所述沟道层,并刻蚀断所述沟道层的二维电子气,通过空气桥连通第一凸面上的肖特基接触金属与第二凸面上的欧姆接触金属,这样一来,二维电子气与肖特基接触金属之间的正对面积很小,因此电容非常小,此时,金属和材料接触的两部分电容之和即为凹槽肖特基接触的总电容,相比肖特基接触金属完全覆盖在材料表面的器件电容小很多,且不会发生电阻的改变,能够获得更高的截止频率。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。
图1为本发明所提供的低结电容特性太赫兹肖特基二极管剖面图;
图2为本发明所提供的第一凸面的剖视图;
图3为本发明所提供的半通孔分布立体图;
图4为本发明所提供的欧姆接触金属以及肖特基接触金属分布立体图;
图5为本发明所提供的低结电容特性太赫兹肖特基二极管立体图;
图6为本发明所提供的空气桥、第一凸面以及第二凸面连接图;
图7是本发明实施例2所提供的低结电容特性太赫兹肖特基二极管部分剖面结构示意图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
本发明的目的是提供一种低结电容特性太赫兹肖特基二极管及其制作方法,能够在不降低肖特基接触金属与材料的接触面积的前提下,降低电容,从而获得更高的截止频率。
为使本发明的上述目的、特征和优点能够更加明显易懂,下面结合附图和具体实施方式对本发明作进一步详细的说明。
图1为本发明所提供的低结电容特性太赫兹肖特基二极管剖面图,如图1所示,一种低结电容特性太赫兹肖特基二极管,包括:衬底1、应力缓冲层2、沟道层3、凸面以及空气桥12;所述衬底1、所述应力缓冲层2、所述沟道层3自下而上依次设置,所述凸面设于所述沟道层3的上表面,所述凸面包括第一凸面7以及第二凸面6;所述第一凸面7与所述第二凸面6之间设有间隙;
图2为本发明所提供的第一凸面7的剖视图,如图2所示,所述第一凸面7包括第一势垒层4以及第一盖帽层5;所述第一势垒层4设于所述沟道层3的上表面,所述第一盖帽层5设于所述第一势垒层4的上表面;所述第一凸面7上刻蚀有半通孔8,如图2-图3所示;所述半通孔8穿透所述第一势垒层4以及所述第一盖帽层5,且刻蚀至所述沟道层3,并刻蚀断所述沟道层3的二维电子气;所述第一盖帽层5上涂覆有欧姆接触金属9以及肖特基接触金属10;所述欧姆接触金属与所述肖特基接触金属10之间设有沟道11;肖特基接触金属10还涂覆于所述半通孔8的内壁与底部;所述第二凸面6包括第二势垒层以及第二盖帽层;所述第二势垒层设于所述沟道层3的上表面,所述第二盖帽层设于所述第二势垒层的上表面;所述第二盖帽层上涂覆有欧姆接触金属9;所述空气桥12为指状空气桥,所述指状空气桥包括固定端以及连接臂;所述固定端与所述连接臂固定连接;所述连接臂上设有连接柱;所述固定端设于所述第二凸面6上,所述连接臂延伸至所述第一凸面7上,且所述连接柱与所述半通孔8相匹配,所述连接臂直接与所述沟道层3的二维电子气相接触;所述空气桥12为镂空空气桥12。
所述第一盖帽层5上涂覆有肖特基接触金属10与涂覆于半通孔8内壁与底部的肖特基接触金属10为同一金属,相比于拼接的两个功函数不同的肖特基接触金属10来说,第一凸面7上的肖特基接触金属10为同一金属能够取得更小的结电容,从而获得获得更高的截止频率。
第一凸面7的欧姆接触金属9作为一个电极,第二凸面6的欧姆接触金属9作为第二个电极,电流依次通过第二凸面6的欧姆接触金属9、指状空气桥、肖特基接触金属10、二维电子气、第二凸面6的欧姆接触金属9,导通低结电容特性太赫兹肖特基二极管。
所述第一凸面7上的所述肖特基接触金属10的上表面设有第一厚金,所述第二凸面6上的所述欧姆接触金属9的上表面设有第二厚金;所述第一厚金与所述第二厚金的厚度相同;所述第二厚金的面积大于所述第一厚金的面积。
所述沟道的深度等于所述第一凸面7上肖特基接触金属10的厚度;所述沟道内部填充有绝缘的钝化层。
所述肖特基接触金属10为镍金属;所述沟道层3为氮化镓沟道层3;所述第一势垒层4以及第二势垒层均为氮化铝镓势垒层;所述第一盖帽层5以及所述第二盖帽层均为氮化镓盖帽层。
在第一凸面7的肖特基接触金属10和第二凸面6的欧姆接触金属9上电镀加厚金,第一凸面7的肖特基接触金属10上的厚金与第二凸面6的欧姆接触金属9上的厚金通过镂空厚金空气桥连接。
欧姆接触金属9和肖特基接触金属10之间有沟道隔开,沟道能隔绝欧姆接触金属9和肖特基接触金属10直接导通,并且沟道也可填充绝缘的钝化层,钝化层可用来减小材料表面缺陷对异质结沟道二维电子气影响。
所述的第一凸面7上的肖特基接触金属10分别沉积在圆柱状小孔的内壁和底部,以及在氮化镓GaN盖帽层上,形成圆环形结构;肖特基金属沉积在圆柱行小孔侧壁和底部相当分别与氮化镓铝AlGaN材料以及AlGaN/GaN界面相接触,该效果与两个肖特基并联的效果相同,二维电子气相当于金属片,该结构的目的是利用刻蚀法将二维电子气刻断,减少零偏压状态下肖特基金属与二维电子气之间的正对面积,以此来降低零偏压下的电容,提高器件的截止频率。
第一凸面上氮化镓GaN层沉积的肖特基金属面积足够小,是为了减小高频时的寄生电容。氮化镓铝AlGaN势垒层厚度较薄,铝成分较低。
所述的空气桥12呈指状结构,第一凸面7的欧姆接触金属9作为一个电极,第二凸面6的欧姆接触金属9作为第二个电极,电流通过第一凸面7的欧姆接触金属9、指状空气桥、肖特基接触金属10、二维电子气以及第二凸面6的欧姆接触金属9,从而导通低结电容特性太赫兹肖特基二极管。两个凸面直接通过刻蚀刻断二维电子气隔离,空气桥12下方为镂空状态,减少了高频下的寄生电容。
第一凸面7肖特基上厚金与第二凸面6上厚金通过空气桥12(厚度1-2um)连接,第二凸面6上厚金面积较大,用于扎针;所述第二凸面6上厚金高度与第一凸面7肖特基上厚金高度一致,使得空气桥12稳定。
该肖特基二极管具有零偏压电容小,工作频率高等特点。
本发明还提供了一种低结电容特性太赫兹肖特基二极管的制作方法,包括:
S1.在衬底1上依次生长应力缓冲层2,氮化镓GaN沟道层3,氮化镓铝AlGaN势垒层与氮化镓GaN盖帽层。
S2.刻蚀氮化镓GaN盖帽层、氮化镓铝AlGaN势垒层至氮化镓GaN沟道层3一定深度,形成第一凸面7和第二凸面6;同时,在第一凸面7上刻蚀一个圆柱行小孔。
S3.分别蒸镀欧姆接触金属9和肖特基接触金属10。
S4.利用光刻胶隔离第一凸面7上的肖特基接触金属10和欧姆接触金属9,且开出需要加厚金属这部分的窗口。
S5.电镀加厚肖特基接触金属10、空气桥12和第二凸面6上的欧姆接触金属9。
S6.lift-off剥离光刻胶,形成低结电容特性太赫兹肖特基二极管。
由于第一凸面7上的肖特基接触金属10为同一金属,对于肖特基接触金属10,不需要经过两光刻蒸镀,从而简化工艺流程。
所述步骤S2中的刻蚀方法为干法刻蚀,使用的气体环境为Cl2和BCl3
沉积金属的方法包括旋涂、蒸镀、电镀、物理气相沉积、化学气相沉积或磁控溅射法的任一种或组合。
该肖特基二极管可通过剥离金属Pad集成到射频电路中,利用其强非线性实现混频倍频效果,空气桥结构有助于减小高频情况下寄生电容,实现高频段下的持续工作;刻蚀的圆柱形小孔能够减小金属与二维电子气之间的正对面积,实现在零偏压下电容较小的优点,使其具有较高的截止频率。
通过以上方法制备的空气桥12肖特基凹槽二极管具有零偏压电容小、截止频率高、能量消耗低、非线性强等优点,其制成的混频倍频器能实现太赫兹波段的频谱搬移功能,用于优良的太赫兹源及接收器。
实施例1
如图1-图6所示,一种低结电容特性太赫兹肖特基二极管器件,其中,由下往上,依次是衬底1,应力缓冲层2,氮化镓GaN沟道层3,氮化镓铝AlGaN势垒层4,氮化镓GaN盖帽层5;所述氮化镓GaN沟道层3上有两个凸面(第一凸面7和第二凸面6),凸面包含部分氮化镓GaN沟道层3和氮化镓铝AlGaN势垒层4以及氮化镓GaN盖帽层5;第一凸面7表面有一个圆柱形小孔8,深度和凸面的高度一致;分别沉积两层不同肖特基金属10和欧姆接触金属9,所述肖特基金属10与欧姆接触金属9以沟道11隔开;肖特基接触金属10通过加厚金形式引出镂空空气桥12,接入另一个凸面方便扎针。
实施例2
本实施例和实施例1类似,如图7所示,区别在于,肖特基金属10做在AlGaN/GaN的侧壁以及GaN之上。工艺可以实现,并且也是实现低结电容的性能。
与现有技术相比,有益效果是:本发明提供的一种低结电容特性太赫兹肖特基二极管及其制作方法,进一步的,所述的肖特基接触金属10为镍金属。金属与材料接触有两部分电容存在,在零偏压下,其一为金属与材料表面接触时存在的电容,这部分电容较大;其二为金属与二维电子气接触时,由于金属与材料之间形成的肖特基结对二维电子气有耗尽作用,二维电子气与金属之间有一定的距离,此时金属与二维电子气之间存在电容,由于二维电子气厚度为纳米级别,正对面积小,其电容非常小;两部分电容之和即为凹槽肖特基接触的总电容,此种结构相比肖特基金属完全做在在材料表面的器件电容小很多。故可实现较高的截止频率。
本发明提供的器件尺寸小,工艺制作简单,可重复性高。
本说明书中各个实施例采用递进的方式描述,每个实施例重点说明的都是与其他实施例的不同之处,各个实施例之间相同相似部分互相参见即可。对于实施例公开的系统而言,由于其与实施例公开的方法相对应,所以描述的比较简单,相关之处参见方法部分说明即可。
本文中应用了具体个例对本发明的原理及实施方式进行了阐述,以上实施例的说明只是用于帮助理解本发明的方法及其核心思想;同时,对于本领域的一般技术人员,依据本发明的思想,在具体实施方式及应用范围上均会有改变之处。综上所述,本说明书内容不应理解为对本发明的限制。

Claims (10)

1.一种低结电容特性太赫兹肖特基二极管,其特征在于,包括:衬底、应力缓冲层、沟道层、凸面以及空气桥;
所述衬底、所述应力缓冲层、所述沟道层自下而上依次设置,所述凸面设于所述沟道层的上表面,所述凸面包括第一凸面以及第二凸面;所述第一凸面与所述第二凸面之间设有间隙;所述第一凸面包括第一势垒层以及第一盖帽层;所述第一势垒层设于所述沟道层的上表面,所述第一盖帽层设于所述第一势垒层的上表面;所述第一凸面上刻蚀有半通孔;所述半通孔穿透所述第一势垒层以及所述第一盖帽层,且刻蚀至所述沟道层,并刻蚀断所述沟道层的二维电子气;所述第一盖帽层上涂覆有欧姆接触金属以及肖特基接触金属;所述欧姆接触金属与所述肖特基接触金属之间设有沟道;所述肖特基接触金属还涂覆于所述半通孔的内壁与底部;
所述第二凸面包括第二势垒层以及第二盖帽层;所述第二势垒层设于所述沟道层的上表面,所述第二盖帽层设于所述第二势垒层的上表面;所述第二盖帽层上涂覆有欧姆接触金属;
所述空气桥为指状空气桥,所述指状空气桥包括固定端以及连接臂;所述固定端与所述连接臂固定连接;所述连接臂上设有连接柱;所述固定端设于所述第二凸面上,所述连接臂延伸至所述第一凸面上,且所述连接柱与所述半通孔相匹配,所述连接臂直接与所述沟道层的二维电子气相接触。
2.根据权利要求1所述的低结电容特性太赫兹肖特基二极管,其特征在于,所述空气桥为镂空空气桥。
3.根据权利要求1所述的低结电容特性太赫兹肖特基二极管,其特征在于,所述第一凸面上的所述肖特基接触金属的上表面设有第一厚金,所述第二凸面上的所述欧姆接触金属的上表面设有第二厚金;所述第一厚金与所述第二厚金的厚度相同。
4.根据权利要求3所述的低结电容特性太赫兹肖特基二极管,其特征在于,所述第二厚金的面积大于所述第一厚金的面积。
5.根据权利要求1所述的低结电容特性太赫兹肖特基二极管,其特征在于,所述沟道的深度等于所述第一凸面上肖特基接触金属的厚度;所述沟道内部填充有绝缘的钝化层。
6.根据权利要求1所述的低结电容特性太赫兹肖特基二极管,其特征在于,所述肖特基接触金属为镍金属。
7.根据权利要求1所述的低结电容特性太赫兹肖特基二极管,其特征在于,所述沟道层为氮化镓沟道层。
8.根据权利要求1所述的低结电容特性太赫兹肖特基二极管,其特征在于,所述第一势垒层以及所述第二势垒层均为氮化铝镓势垒层。
9.根据权利要求1所述的低结电容特性太赫兹肖特基二极管,其特征在于,所述第一盖帽层以及所述第二盖帽层均为氮化镓盖帽层。
10.一种低结电容特性太赫兹肖特基二极管的制作方法,其特征在于,包括:
在衬底上依次涂覆应力缓冲层、沟道层、势垒层与盖帽层;
刻蚀所述盖帽层、所述势垒层以及所述沟道层,形成第一凸面和第二凸面;所述第一凸面上刻蚀一个半通孔;
在所述第一凸面上蒸镀欧姆接触金属和肖特基接触金属,同时,在所述第二凸面上蒸镀欧姆接触金属;
利用光刻胶隔离所述第一凸面上的所述肖特基接触金属和所述欧姆接触金属;
电镀加厚所述第一凸面上的肖特基接触金属以及所述第二凸面上的欧姆接触金属;
抬离光刻胶,通过空气桥连接所述第一凸面上的肖特基接触金属以及所述第二凸面上的欧姆接触金属,形成低结电容特性太赫兹肖特基二极管。
CN201910480197.6A 2019-06-04 2019-06-04 一种低结电容特性太赫兹肖特基二极管及其制作方法 Pending CN110137246A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910480197.6A CN110137246A (zh) 2019-06-04 2019-06-04 一种低结电容特性太赫兹肖特基二极管及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910480197.6A CN110137246A (zh) 2019-06-04 2019-06-04 一种低结电容特性太赫兹肖特基二极管及其制作方法

Publications (1)

Publication Number Publication Date
CN110137246A true CN110137246A (zh) 2019-08-16

Family

ID=67580079

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910480197.6A Pending CN110137246A (zh) 2019-06-04 2019-06-04 一种低结电容特性太赫兹肖特基二极管及其制作方法

Country Status (1)

Country Link
CN (1) CN110137246A (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110648913A (zh) * 2019-10-11 2020-01-03 福建省福联集成电路有限公司 一种砷化镓基的二极管器件结构及制作方法
CN110993699A (zh) * 2019-12-06 2020-04-10 中山大学 一种肖特基二极管及其制备方法
CN111048618A (zh) * 2019-12-18 2020-04-21 宁波铼微半导体有限公司 一种叉指结构集成的肖特基势垒二极管温度传感器及制法
CN111048596A (zh) * 2019-12-06 2020-04-21 中山大学 一种肖特基二极管及其制备方法
CN111384898A (zh) * 2020-04-07 2020-07-07 中国工程物理研究院电子工程研究所 一种多模的肖特基倍频结构
CN111599872A (zh) * 2020-05-25 2020-08-28 中国科学院国家空间科学中心 一种GaN基平面肖特基变容管的制备方法
CN113851527A (zh) * 2021-09-24 2021-12-28 中山大学 一种基于超薄异质结的半通孔肖特基二极管及其制备方法
CN117239001A (zh) * 2023-11-13 2023-12-15 合肥美镓传感科技有限公司 光电探测器及其制备方法、检测方法、光电探测器阵列

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170250083A1 (en) * 2014-08-29 2017-08-31 University Of Virginia Quasi-vertical diode with integrated ohmic contact base and related method thereof
CN109545860A (zh) * 2018-11-20 2019-03-29 中山大学 一种空气桥结构肖特基栅控二极管器件及其制作方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170250083A1 (en) * 2014-08-29 2017-08-31 University Of Virginia Quasi-vertical diode with integrated ohmic contact base and related method thereof
CN109545860A (zh) * 2018-11-20 2019-03-29 中山大学 一种空气桥结构肖特基栅控二极管器件及其制作方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110648913A (zh) * 2019-10-11 2020-01-03 福建省福联集成电路有限公司 一种砷化镓基的二极管器件结构及制作方法
CN110993699A (zh) * 2019-12-06 2020-04-10 中山大学 一种肖特基二极管及其制备方法
CN111048596A (zh) * 2019-12-06 2020-04-21 中山大学 一种肖特基二极管及其制备方法
CN111048618A (zh) * 2019-12-18 2020-04-21 宁波铼微半导体有限公司 一种叉指结构集成的肖特基势垒二极管温度传感器及制法
CN111048618B (zh) * 2019-12-18 2021-11-02 宁波铼微半导体有限公司 一种叉指结构集成的肖特基势垒二极管温度传感器及制法
CN111384898A (zh) * 2020-04-07 2020-07-07 中国工程物理研究院电子工程研究所 一种多模的肖特基倍频结构
CN111384898B (zh) * 2020-04-07 2023-09-15 中国工程物理研究院电子工程研究所 一种多模的肖特基倍频结构
CN111599872A (zh) * 2020-05-25 2020-08-28 中国科学院国家空间科学中心 一种GaN基平面肖特基变容管的制备方法
CN111599872B (zh) * 2020-05-25 2023-07-07 中国科学院国家空间科学中心 一种GaN基平面肖特基变容管的制备方法
CN113851527A (zh) * 2021-09-24 2021-12-28 中山大学 一种基于超薄异质结的半通孔肖特基二极管及其制备方法
CN117239001A (zh) * 2023-11-13 2023-12-15 合肥美镓传感科技有限公司 光电探测器及其制备方法、检测方法、光电探测器阵列

Similar Documents

Publication Publication Date Title
CN110137246A (zh) 一种低结电容特性太赫兹肖特基二极管及其制作方法
CN105304689B (zh) 基于氟化石墨烯钝化的AlGaN/GaN HEMT器件及制作方法
CN109545860A (zh) 一种空气桥结构肖特基栅控二极管器件及其制作方法
CN109716530A (zh) 高电子迁移率晶体管
CN103700592B (zh) 基于自对准埋栅结构的二维材料场效应晶体管的制造方法
CN104103696A (zh) 双极性薄膜晶体管
CN105679838A (zh) 基于AlGaN/GaN异质结多沟道结构的太赫兹肖特基二极管及制作方法
CN107799590A (zh) 一种大栅宽的GaN基微波功率器件及其制造方法
CN104332504A (zh) 一种GaN基异质结肖特基二极管器件及其制作方法
CN108463889A (zh) 场效应管及其制造方法
CN105549227A (zh) 一种基于GaN半导体材料异质结场效应晶体管结构的太赫兹波空间外部调制器
CN105870012B (zh) 通过原位刻蚀监控制备凹栅增强型hemt器件的方法及系统
CN108767009A (zh) 半导体器件及其制作方法
CN204118078U (zh) 一种GaN基异质结肖特基二极管器件
CN106298973A (zh) 一种肖特基二极管的制作方法及肖特基二极管
CN207611772U (zh) 一种大栅宽的GaN基微波功率器件
CN110942990A (zh) 一种AlGaN/GaN HEMT的热管理方法
CN109742144A (zh) 一种槽栅增强型mishemt器件及其制作方法
CN105810756B (zh) 一种混合pin肖特基二极管及其制备方法
CN111048596A (zh) 一种肖特基二极管及其制备方法
CN114544022A (zh) 一种基于氮化物半导体异质结的载片低功耗温度传感器
Xie et al. 100 nm T-gate GaN-on-Si HEMTs fabricated with CMOS-compatible metallization for microwave and mm-Wave applications
CN109103104A (zh) 半导体器件及其制作方法
CN105870011B (zh) 一种优化氮化镓hemt器件跨导均匀性的方法
Wang et al. A novel GaN-based metal-2DEG-metal varactor with cutoff frequency of 3.13 THz

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20190816

RJ01 Rejection of invention patent application after publication