CN104409481B - 槽栅型直角复合栅场板异质结器件及其制作方法 - Google Patents
槽栅型直角复合栅场板异质结器件及其制作方法 Download PDFInfo
- Publication number
- CN104409481B CN104409481B CN201410658901.XA CN201410658901A CN104409481B CN 104409481 B CN104409481 B CN 104409481B CN 201410658901 A CN201410658901 A CN 201410658901A CN 104409481 B CN104409481 B CN 104409481B
- Authority
- CN
- China
- Prior art keywords
- grid
- groove
- field plate
- barrier layer
- dielectric constant
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000002131 composite material Substances 0.000 title claims abstract description 28
- 238000002360 preparation method Methods 0.000 title abstract description 5
- 239000010410 layer Substances 0.000 claims abstract description 180
- 230000004888 barrier function Effects 0.000 claims abstract description 91
- 238000002161 passivation Methods 0.000 claims abstract description 69
- 238000000034 method Methods 0.000 claims abstract description 57
- 230000008569 process Effects 0.000 claims abstract description 34
- 239000011241 protective layer Substances 0.000 claims abstract description 21
- 230000007704 transition Effects 0.000 claims abstract description 20
- 239000000758 substrate Substances 0.000 claims abstract description 19
- 239000002184 metal Substances 0.000 claims description 47
- 229910052751 metal Inorganic materials 0.000 claims description 47
- 238000005530 etching Methods 0.000 claims description 30
- 239000000463 material Substances 0.000 claims description 27
- 239000004065 semiconductor Substances 0.000 claims description 13
- 238000000151 deposition Methods 0.000 claims description 8
- 230000008021 deposition Effects 0.000 claims description 6
- 238000004151 rapid thermal annealing Methods 0.000 claims description 6
- 239000003989 dielectric material Substances 0.000 claims description 5
- 229910052737 gold Inorganic materials 0.000 claims description 5
- 229910052594 sapphire Inorganic materials 0.000 claims description 5
- 239000010980 sapphire Substances 0.000 claims description 5
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 5
- 239000012298 atmosphere Substances 0.000 claims description 4
- 238000005036 potential barrier Methods 0.000 claims description 3
- 239000002210 silicon-based material Substances 0.000 claims description 2
- 150000002739 metals Chemical class 0.000 claims 2
- -1 lower floor is Ti Chemical class 0.000 claims 1
- 230000015556 catabolic process Effects 0.000 abstract description 22
- 238000004519 manufacturing process Methods 0.000 abstract description 5
- 238000005516 engineering process Methods 0.000 description 50
- 229910002601 GaN Inorganic materials 0.000 description 32
- 239000010931 gold Substances 0.000 description 24
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 20
- 230000005684 electric field Effects 0.000 description 18
- 238000001020 plasma etching Methods 0.000 description 14
- 238000005566 electron beam evaporation Methods 0.000 description 11
- 238000005229 chemical vapour deposition Methods 0.000 description 10
- 238000004544 sputter deposition Methods 0.000 description 10
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 9
- 229910021529 ammonia Inorganic materials 0.000 description 9
- 230000004907 flux Effects 0.000 description 9
- 229910052739 hydrogen Inorganic materials 0.000 description 9
- 239000001257 hydrogen Substances 0.000 description 9
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 7
- 229910052593 corundum Inorganic materials 0.000 description 7
- 230000008020 evaporation Effects 0.000 description 7
- 238000001704 evaporation Methods 0.000 description 7
- 229910052733 gallium Inorganic materials 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 229910001845 yogo sapphire Inorganic materials 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(IV) oxide Inorganic materials O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 6
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 6
- 238000000231 atomic layer deposition Methods 0.000 description 5
- 239000007789 gas Substances 0.000 description 5
- 238000001451 molecular beam epitaxy Methods 0.000 description 5
- 238000011160 research Methods 0.000 description 5
- 239000012159 carrier gas Substances 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- 229910052681 coesite Inorganic materials 0.000 description 3
- 229910052906 cristobalite Inorganic materials 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000001465 metallisation Methods 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 229910052682 stishovite Inorganic materials 0.000 description 3
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N titanium dioxide Inorganic materials O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 3
- 229910052905 tridymite Inorganic materials 0.000 description 3
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000000407 epitaxy Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 150000004678 hydrides Chemical class 0.000 description 2
- MRELNEQAGSRDBK-UHFFFAOYSA-N lanthanum oxide Inorganic materials [O-2].[O-2].[O-2].[La+3].[La+3] MRELNEQAGSRDBK-UHFFFAOYSA-N 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229910000069 nitrogen hydride Inorganic materials 0.000 description 2
- KTUFCUMIWABKDW-UHFFFAOYSA-N oxo(oxolanthaniooxy)lanthanum Chemical compound O=[La]O[La]=O KTUFCUMIWABKDW-UHFFFAOYSA-N 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 229910002704 AlGaN Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- 229910002370 SrTiO3 Inorganic materials 0.000 description 1
- 235000010724 Wisteria floribunda Nutrition 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
本发明公开了一种槽栅型直角复合栅场板异质结器件及其制作方法，主要解决现有场板技术在实现高击穿电压时工艺复杂的问题。其包括：衬底(1)、过渡层(2)、势垒层(3)、源极(4)、漏极(5)、台面(6)、栅槽(7)、栅极(8)、钝化层(9)和保护层(13)。钝化层内刻有凹槽(10)，该凹槽内完全填充有高介电常数介质(11)；钝化层(9)与保护层(13)之间淀积有一字形栅场板(12)，其靠近栅极一侧边缘与凹槽靠近栅极一侧边缘对齐；该一字形栅场板(12)与高介电常数介质(11)构成直角复合栅场板，一字形栅场板与栅极电气连接。本发明具有制作工艺简单、击穿电压高、可靠性高和成品率高的优点，可作为开关器件。
Description
技术领域
本发明属于半导体器件技术领域，特别涉及一种槽栅型直角复合栅场板异质结器件，可作为电力电子系统的基本器件。
技术背景
功率半导体器件是电力电子系统的重要元件，是进行电能处理的有效工具。近年来，随着能源和环境问题的日益突出，研发新型高性能、低损耗功率器件已成为提高电能利用率、节约能源、缓解能源危机的有效途径之一。然而，在功率器件研究中，高速、高压与低导通电阻之间存在着严重的制约关系，合理、有效地改进这种制约关系是提高器件整体性能的关键。随着市场不断对功率系统提出更高效率、更小体积、更高频率的要求，传统Si基半导体功率器件性能已逼近其理论极限。为了能进一步减少芯片面积、提高工作频率、提高工作温度、降低导通电阻、提高击穿电压、降低整机体积、提高整机效率，以氮化镓为代表的宽禁带半导体材料，凭借其更大的禁带宽度、更高的临界击穿电场和更高的电子饱和漂移速度，且化学性能稳定、耐高温、抗辐射等突出优点，在制备高性能功率器件方面脱颖而出，应用潜力巨大。特别是采用GaN基异质结结构的高电子迁移率晶体管，即GaN基HEMT器件，更是因其低导通电阻、高工作频率等特性，能满足下一代电子装备对功率器件更大功率、更高频率、更小体积和更恶劣高温工作的要求，在经济和军事领域具有广阔和特殊的应用前景。
然而，常规GaN基HEMT器件结构上存在固有缺陷，会导致器件沟道电场强度呈畸形分布，尤其是在器件栅极靠近漏极附近存在极高电场峰值。导致实际的GaN基HEMT器件的击穿电压往往远低于理论期望值，且存在电流崩塌、逆压电效应等可靠性问题，严重制约了在电力电子领域中的应用和发展。为了解决以上问题，国内外研究者们提出了众多方法，而场板结构是其中效果最为显著、应用最为广泛的一种。2000年美国UCSB的N.Q.Zhang等人首次将场板结构成功应用于GaN基HEMT功率器件中，研制出交叠栅器件，饱和输出电流为500mA/mm，关态击穿电压可达570V，这是当时所报道击穿电压最高的GaN器件，参见Highbreakdown GaN HEMT with overlapping gate structure,IEEE Electron DeviceLetters,Vol.21,No.9,pp.421-423,2000。随后，各国研究机构纷纷展开了相关的研究工作，而美国和日本是该领域中的主要领跑者。在美国，主要是UCSB、南卡大学、康奈尔大学以及著名的电力电子器件制造商IR公司等从事该项研究。日本相对起步较晚，但他们对这方面的工作非常重视，资金投入力度大，从事机构众多，包括：东芝、古河、松下、丰田和富士等大公司。随着研究的深入，研究者们发现相应地增加场板长度，可以提高器件击穿电压。但场板长度的增加会使场板效率，即击穿电压比场板长度，不断减小，也就是场板提高器件击穿电压的能力随着场板长度的增加逐渐趋于饱和，参见Enhancement of breakdownvoltage in AlGaN/GaN high electron mobility transistors using a field plate,IEEE Transactions on Electron Devices,Vol.48,No.8,pp.1515-1521,2001，以及Development and characteristic analysis of a field-plated Al2O3/AlInN/GaN MOSHEMT,Chinese Physics B,Vol.20,No.1,pp.0172031-0172035,2011。因此，为了进一步提高器件击穿电压，同时兼顾场板效率，2008年日本东芝公司的Wataru Saito等人采用栅场板和源场板的双层场板结构研制出了双层场板绝缘栅型GaN基HEMT器件，该器件击穿电压高达940V，最大输出电流高达4.4A，参见A 130-W Boost Converter Operation Using aHigh-Voltage GaN-HEMT,IEEE Electron Device Letters,Vol.29,No.1,pp.8-10,2008。这种双层场板结构已成为当前国际上用来改善GaN基功率器件击穿特性，提高器件整体性能的主流场板技术。然而，GaN基双层场板HEMT器件的工艺复杂，制造成本更高，每一层场板的制作都需要光刻、淀积金属、淀积钝化介质等工艺步骤。而且要优化各层场板下介质材料厚度以实现击穿电压最大化，必须进行繁琐的工艺调试和优化，因此大大增加了器件制造的难度，降低了器件的成品率。
发明内容
本发明的目的在于针对上述已有技术的不足，提供一种制造工艺简单、击穿电压高、场板效率高和可靠性高的槽栅型直角复合栅场板异质结器件及其制作方法，以减小器件的制作难度，改善器件的击穿特性和可靠性，提高器件的成品率。
为实现上述目的，本发明的技术方案是这样实现的：
一、器件结构
本发明提供的器件结构采用GaN基宽禁带半导体材料构成的异质结结构，自下而上包括：衬底、过渡层、势垒层、钝化层和保护层，势垒层的上面淀积有源极与漏极，势垒层的侧面刻有台面，且台面深度大于势垒层的厚度，在源极与漏极之间的势垒层内刻有栅槽，在栅槽内淀积有栅极，其特征在于，钝化层内刻有凹槽，该凹槽内完全填充有高介电常数介质；钝化层与保护层之间淀积有一字形栅场板，且该一字形栅场板靠近栅极一侧的边缘与凹槽靠近栅极一侧的边缘对齐，该一字形栅场板与高介电常数介质构成直角复合栅场板结构，且一字形栅场板与栅极电气连接。
作为优选，栅槽的深度h小于势垒层的厚度；栅极与栅槽左端之间的距离r1为0～3.4μm，与栅槽右端之间的距离r2为0～5.6μm，并且r1≤r2。
作为优选，所述的凹槽深度s为0.35～10.5μm，宽度b为0.7～9μm。
作为优选，所述的凹槽底部与势垒层之间的距离d为0.09～1μm。
作为优选，所述的凹槽靠近漏极一侧边缘与一字形栅场板靠近漏极一侧边缘之间的距离c为0.9～11μm。
作为优选，所述的一字形栅场板靠近栅极一侧边缘与栅极靠近漏极一侧边缘之间的距离a为s×(d+s×ε1/ε2)0.5，其中s为凹槽深度，d为凹槽底部与势垒层之间的距离，ε1为钝化层的相对介电常数，ε2为高介电常数介质的相对介电常数。
作为优选，所述的钝化层的相对介电常数ε1和高介电常数介质的相对介电常数ε2的取值范围为1.5～2000，且ε1<ε2。
二.制作方法
第一步，在衬底上外延GaN基宽禁带半导体材料，形成过渡层；
第二步，在过渡层上外延GaN基宽禁带半导体材料，形成势垒层；
第三步，在势垒层上第一次制作掩膜，利用该掩膜在势垒层的两端淀积金属，再在N2气氛中进行快速热退火，分别制作源极和漏极；
第四步，在势垒层上第二次制作掩膜，利用该掩膜在源极左侧、漏极右侧的势垒层上进行刻蚀，且刻蚀区深度大于势垒层厚度，形成台面；
第五步，在势垒层上第三次制作掩膜，利用该掩膜在源极与漏极之间的势垒层内进行刻蚀，制作栅槽，栅槽的深度h小于势垒层的厚度；
第六步，在势垒层上第四次制作掩膜，利用该掩膜在栅槽内淀积金属，制作栅极，栅极与栅槽左端之间的距离r1为0～3.4μm，与栅槽右端之间的距离r2为0～5.6μm，并且r1≤r2；
第七步，分别在源极上部、漏极上部、栅极上部、栅槽的其他区域上部以及势垒层的其他区域上部淀积钝化层；
第八步，在钝化层上第五次制作掩膜，利用该掩膜在栅极与漏极之间的钝化层内进行刻蚀，以制作深度s为0.35～10.5μm，宽度b为0.7～9μm的凹槽，凹槽底部与势垒层之间的距离d为0.09～1μm，该凹槽靠近栅极一侧边缘与栅极靠近漏极一侧边缘之间的距离a为s×(d+s×ε1/ε2)0.5，其中s为凹槽的深度，d为凹槽底部与势垒层之间的距离，ε1为钝化层的相对介电常数，ε2为高介电常数介质的相对介电常数；
第九步，在钝化层上第六次制作掩膜，利用该掩膜在凹槽内淀积高介电常数介质，高介电常数介质完全填充凹槽；
第十步，在钝化层上第七次制作掩膜，利用该掩膜在源极和漏极之间的钝化层上部以及高介电常数介质上部均淀积厚度为0.39～3.2μm的金属，该金属靠近栅极一侧的边缘与凹槽靠近栅极一侧的边缘对齐，形成一字形栅场板，该一字形栅场板靠近漏极一侧边缘与凹槽靠近漏极一侧边缘之间的距离c为0.9～11μm，一字形栅场板与栅极电气连接，一字形栅场板与高介电常数介质构成直角复合栅场板；
第十一步，在一字形栅场板上部和钝化层的其它区域上部淀积绝缘介质材料，形成保护层，完成整个器件的制作。
本发明器件与采用传统栅场板的异质结器件比较具有以下优点：
1.进一步提高了击穿电压。
本发明由于采用直角复合栅场板结构，使器件在处于工作状态尤其是处于关态的工作状态时，势垒层表面电势从栅极到漏极逐渐升高，从而增加了势垒层中耗尽区，即高阻区，的面积，改善了耗尽区的分布，促使栅极与漏极之间势垒层中的耗尽区承担更大的漏源电压，从而大大提高了器件的击穿电压。
2.进一步减小了栅极泄漏电流，提高了器件可靠性。
本发明由于采用直角复合栅场板结构，使器件势垒层耗尽区中电场线的分布得到了更有效的调制，器件中栅极靠近漏极一侧边缘、一字形栅场板靠近漏极一侧边缘以及凹槽靠近漏极一侧边缘都会产生一个电场峰值，而且通过调整一字形栅场板下方钝化层的厚度、凹槽深度与宽度、高介电常数介质的类型、凹槽靠近栅极一侧边缘与栅极靠近漏极一侧边缘之间的距离以及一字形栅场板靠近漏极一侧边缘与凹槽靠近漏极一侧边缘之间的距离，可以使得上述各个电场峰值相等且小于GaN基宽禁带半导体材料的击穿电场，从而最大限度地减少了栅极靠近漏极一侧的边缘所收集的电场线，有效地降低了该处的电场，大大减小了栅极泄漏电流，使得器件的可靠性和击穿特性均得到了显著增强。
3.工艺简单，易于实现，提高了成品率。
本发明器件结构中一字形栅场板的制作只需一步工艺便可完成，避免了传统的堆层场板结构所带来的工艺复杂化问题，大大提高了器件的成品率。
仿真结果表明，本发明器件的击穿电压远远大于采用传统栅场板的异质结器件。
以下结合附图和实施例进一步说明本发明的技术内容和效果。
附图说明
图1是采用传统栅场板的异质结器件的结构图；
图2是本发明槽栅型直角复合栅场板异质结器件的结构图；
图3是本发明槽栅型直角复合栅场板异质结器件的制作流程图；
图4是对传统器件及本发明器件仿真所得的势垒层中电场曲线图。
具体实施方式
参照图2，本发明是基于GaN基宽禁带半导体异质结结构，其包括：衬底1、过渡层2、势垒层3、源极4、漏极5、台面6、栅槽7、栅极8、钝化层9、凹槽10、高介电常数介质11、一字形栅场板12与保护层13。衬底1、过渡层2与势垒层3为自下而上分布，源极4和漏极5淀积在势垒层3上，台面6制作在源极左侧及漏极右侧，该台面深度大于势垒层厚度，栅槽7位于源极与漏极之间的势垒层内，其深度h小于势垒层厚度，栅极8淀积在栅槽7内，栅极8与栅槽左端之间的距离r1为0～3.4μm，与栅槽右端之间的距离r2为0～5.6μm，并且r1≤r2；钝化层9分别覆盖在源极上部、漏极上部、栅极上部、栅槽的其他区域上部以及势垒层的其他区域上部。凹槽10位于钝化层9内，该凹槽深度s为0.35～10.5μm，宽度b为0.7～9μm，凹槽10底部与势垒层之间的距离d为0.09～1μm，高介电常数介质11完全填充在凹槽10内，且高介电常数介质的相对介电常数ε2大于钝化层的相对介电常数ε1，凹槽10靠近栅极一侧边缘与栅极靠近漏极一侧边缘之间的距离a、凹槽10的深度s、凹槽10底部与势垒层之间的距离d满足关系a＝s×(d+s×ε1/ε2)0.5，其中ε1为钝化层的相对介电常数，ε2为高介电常数介质的相对介电常数。钝化层9与保护层13之间淀积有一字形栅场板12，该一字形栅场板12靠近栅极一侧边缘与凹槽10靠近栅极一侧边缘对齐，且一字形栅场板12与栅极8电气连接，一字形栅场板12与高介电常数介质11构成直角复合栅场板。一字形栅场板靠近漏极一侧边缘与凹槽靠近漏极一侧边缘之间的距离c为0.9～11μm。保护层13位于一字形栅场板12上部以及钝化层的其它区域上部。
上述器件的衬底1采用蓝宝石或碳化硅或硅材料；过渡层2由若干层相同或不同的GaN基宽禁带半导体材料组成，其厚度为1～5μm；势垒层3由若干层相同或不同的GaN基宽禁带半导体材料组成，其厚度为5～50nm；钝化层9和保护层13均可以采用SiO2、SiN、Al2O3、HfO2、La2O3、TiO2中的一种或其它绝缘介质材料，钝化层的厚度为凹槽10深度s和凹槽10底部与势垒层之间的距离d之和，即0.44～11.5μm；保护层的厚度为0.42～6.7μm；高介电常数介质11可采用Al2O3、HfO2、La2O3、TiO2、SrTiO3中的任意一种或其它高介电常数绝缘介质材料；钝化层9的相对介电常数ε1和高介电常数介质11的相对介电常数ε2的取值范围为1.5～2000，且ε1<ε2；一字形栅场板12采用三层不同金属的组合构成，其厚度为0.39～3.2μm。
参照图3，本发明制作槽栅型直角复合栅场板异质结器件的过程，给出如下三种实施例：
实施例一：制作衬底为蓝宝石，钝化层为Al2O3，保护层为SiN，高介电常数介质为HfO2，一字形栅场板为Ti/Mo/Au金属组合的槽栅型直角复合栅场板异质结器件。
步骤1.在蓝宝石衬底1上自下而上外延GaN材料制作过渡层2，如图3a。
使用金属有机物化学气相淀积技术在蓝宝石衬底1上外延厚度为1μm的未掺杂过渡层2，该过渡层自下而上由厚度分别为30nm和0.97μm的GaN材料构成。外延下层GaN材料采用的工艺条件为：温度为530℃，压强为45Torr，氢气流量为4400sccm，氨气流量为4400sccm，镓源流量为22μmol/min；外延上层GaN材料采用的工艺条件为：温度为960℃，压强为45Torr，氢气流量为4400sccm，氨气流量为4400sccm，镓源流量为120μmol/min。
步骤2.在GaN过渡层2上淀积未掺杂的Al0.5Ga0.5N制作势垒层3，如图3b。
使用金属有机物化学气相淀积技术在GaN过渡层2上淀积厚度为5nm，且铝组分为0.5的未掺杂Al0.5Ga0.5N势垒层3，其采用的工艺条件为：温度为980℃，压强为45Torr，氢气流量为4400sccm，氨气流量为4400sccm，镓源流量为35μmol/min，铝源流量为7μmol/min。
步骤3.在势垒层3的两端淀积金属Ti/Al/Ni/Au制作源极4与漏极5，如图3c。
在Al0.5Ga0.5N势垒层3上第一次制作掩膜，使用电子束蒸发技术在其两端淀积金属，再在N2气氛中进行快速热退火，制作源极4和漏极5，其中所淀积的金属为Ti/Al/Ni/Au金属组合，即自下而上分别为Ti、Al、Ni与Au，其厚度为0.018μm/0.135μm/0.046μm/0.052μm。淀积金属采用的工艺条件为：真空度小于1.8×10-3Pa，功率范围为200～1000W，蒸发速率小于快速热退火采用的工艺条件为：温度为850℃，时间为35s。
步骤4.在源极左边与漏极右边的势垒层上进行刻蚀制作台面6，如图3d。
在Al0.5Ga0.5N势垒层3上第二次制作掩膜，使用反应离子刻蚀技术在源极左边与漏极右边的势垒层上进行刻蚀，形成台面6，刻蚀深度为10nm。刻蚀采用的工艺条件为：Cl2流量为15sccm，压强为10mTorr，功率为100W。
步骤5.在源极与漏极之间的势垒层内进行刻蚀制作栅槽7，如图3e。
在Al0.5Ga0.5N势垒层3上第三次制作掩膜，使用反应离子刻蚀技术在源极与漏极之间的势垒层内进行刻蚀，制作栅槽7，刻蚀深度为2nm。刻蚀采用的工艺条件为：Cl2流量为15sccm，压强为10mTorr，功率为100W。
步骤6.在栅槽7内淀积金属Ni/Au制作栅极8，如图3f。
在Al0.5Ga0.5N势垒层3上第四次制作掩膜，使用电子束蒸发技术在栅槽7内淀积金属，制作栅极8，其中所淀积的金属为Ni/Au金属组合，即下层为Ni、上层为Au，其厚度为0.048μm/0.14μm，栅极与栅槽左端之间的距离r1为0μm，栅极与栅槽右端之间的距离r2为0μm。淀积金属采用的工艺条件为：真空度小于1.8×10-3Pa，功率范围为200～1000W，蒸发速率小于
步骤7.在源极上部、漏极上部、栅极上部、栅槽7的其他区域上部以及势垒层的其他区域上部淀积Al2O3钝化层9，如图3g。
使用原子层淀积技术分别覆盖源极上部、漏极上部、栅极上部、栅槽7的其他区域上部以及势垒层的其他区域上部，完成淀积厚度为0.44μm的Al2O3钝化层9。淀积钝化层采用的工艺条件为：以TMA和H2O为反应源，载气为N2，载气流量为200sccm，衬底温度为300℃，气压为700Pa。
步骤8.在栅极8与漏极5之间的钝化层9内进行刻蚀制作凹槽10，如图3h。
在钝化层9上第五次制作掩膜，使用反应离子刻蚀技术在栅槽7与漏极5之间的钝化层内进行刻蚀，以制作凹槽10，其中凹槽10深度s为0.35μm，宽度b为0.7μm，凹槽10底部与势垒层之间的距离d为0.09μm，凹槽10靠近栅极一侧边缘与栅极靠近漏极一侧边缘之间的距离a为0.163μm。刻蚀采用的工艺条件为：CF4流量为45sccm，O2流量为5sccm，压强为15mTorr，功率为250W。
步骤9.在凹槽10内淀积HfO2高介电常数介质11，并完全填充凹槽10，如图3i。
在钝化层9上第六次制作掩膜，使用射频磁控反应溅射技术在凹槽10内淀积HfO2高介电常数介质11，所淀积HfO2高介电常数介质要完全填充凹槽10。淀积HfO2高介电常数介质采用的工艺条件为：反应室溅射气压保持在0.1Pa左右，O2和Ar的流量分别为1sccm和8sccm，基片温度固定在200℃，Hf靶射频功率为150W。
步骤10.在源极与漏极之间的钝化层上部和高介电常数介质上部淀积金属Ti/Mo/Au制作一字形栅场板12，如图3j。
在钝化层9上第七次制作掩膜，使用电子束蒸发技术在源极与漏极之间的钝化层上部和高介电常数介质上部淀积金属，所淀积的金属为Ti/Mo/Au金属组合，即下层为Ti、中层为Mo、上层为Au，其厚度为0.18μm/0.13μm/0.08μm，该金属靠近栅极一侧边缘与凹槽靠近栅极一侧边缘对齐，形成一字形栅场板，将一字形栅场板与栅极电气连接。一字形栅场板靠近漏极一侧边缘与凹槽靠近漏极一侧边缘之间的距离c为0.9μm，一字形栅场板与高介电常数介质构成直角复合栅场板。淀积金属采用的工艺条件为：真空度小于1.8×10-3Pa，功率范围为200～1000W，蒸发速率小于
步骤11.在一字形栅场板12上部以及钝化层9的其它区域上部淀积SiN制作保护层13，如图3k。
使用等离子体增强化学气相淀积技术在一字形栅场板12上部以及钝化层9的其它区域上部淀积SiN制作保护层13，其厚度为0.42μm，从而完成整个器件的制作，淀积保护层采用的工艺条件为：气体为NH3、N2及SiH4，气体流量分别为2.5sccm、950sccm和250sccm，温度、RF功率和压强分别为300℃、25W和950mTorr。
实施例二：制作衬底为碳化硅，钝化层为SiO2，保护层为SiN，高介电常数介质为Al2O3，一字形栅场板为Ti/Ni/Au金属组合的槽栅型直角复合栅场板异质结器件。
步骤一.在碳化硅衬底1上自下而上外延AlN与GaN材料制作过渡层2，如图3a。
1.1)使用金属有机物化学气相淀积技术在碳化硅衬底1上外延厚度为50nm的未掺杂的AlN材料；其外延的工艺条件为：温度为1000℃，压强为45Torr，氢气流量为4600sccm，氨气流量为4600sccm，铝源流量为5μmol/min；
1.2)使用金属有机物化学气相淀积技术在AlN材料上外延厚度为2.45μm的GaN材料，完成过渡层2的制作；其外延的工艺条件为：温度为1000℃，压强为45Torr，氢气流量为4600sccm，氨气流量为4600sccm，镓源流量为120μmol/min。
本步骤的外延不局限于金属有机物化学气相淀积技术，也可以采用分子束外延技术或氢化物气相外延技术。
步骤二.在过渡层2上自下而上外延Al0.3Ga0.7N和GaN材料制作势垒层3，如图3b。
2.1)使用金属有机物化学气相淀积技术在过渡层2上淀积厚度为27nm、铝组分为0.3的Al0.3Ga0.7N材料；其外延的工艺条件为：温度为1100℃，压强为45Torr，氢气流量为4600sccm，氨气流量为4600sccm，镓源流量为16μmol/min，铝源流量为8μmol/min；
2.2)使用金属有机物化学气相淀积技术在Al0.3Ga0.7N材料上外延厚度为3nm的GaN材料，完成势垒层3的制作；其外延的工艺条件为：温度为1400℃，压强为40Torr，氢气流量为4300sccm，氨气流量为4300sccm，镓源流量为12μmol/min。
本步骤的外延不局限于金属有机物化学气相淀积技术，也可以采用分子束外延技术或氢化物气相外延技术。
步骤三.在势垒层3的两端淀积金属Ti/Al/Ni/Au制作源极4与漏极5，如图3c。
3.1)在势垒层3上第一次制作掩膜，使用电子束蒸发技术在其两端淀积金属，淀积的金属为Ti/Al/Ni/Au金属组合，即自下而上分别为Ti、Al、Ni与Au，其厚度为0.018μm/0.135μm/0.046μm/0.052μm，其淀积金属工艺条件为：真空度小于1.8×10-3Pa，功率范围为200～1000W，蒸发速率小于
3.2)在N2气氛中进行快速热退火，完成源极4和漏极5的制作，其快速热退火的工艺条件为：温度为850℃，时间为35s。
本步骤的金属淀积不局限于电子束蒸发技术，也可以采用溅射技术。
步骤四.在源极的左边与漏极的右边的势垒层3上进行刻蚀制作台面6，如图3d。
在势垒层3上第二次制作掩膜，使用反应离子刻蚀技术在源极左边与漏极右边的势垒层3上进行刻蚀，形成台面6，其中刻蚀深度为100nm；反应离子刻蚀技术刻蚀台面6采用的工艺条件为：Cl2流量为15sccm，压强为10mTorr，功率为100W。
本步骤的刻蚀不局限于反应离子刻蚀技术，也可以采用溅射技术或等离子体刻蚀技术。
步骤五.在源极与漏极之间的势垒层内进行刻蚀制作栅槽7，如图3e。
在势垒层3上第三次制作掩膜，使用反应离子刻蚀技术在源极与漏极之间的势垒层内进行刻蚀，制作栅槽7，刻蚀深度为20nm。刻蚀采用的工艺条件为：Cl2流量为15sccm，压强为10mTorr，功率为100W。
本步骤的刻蚀不局限于反应离子刻蚀技术，也可以采用溅射技术或等离子体刻蚀技术。
步骤六.在栅槽7内淀积金属Ni/Au制作栅极8，如图3f。
在势垒层3上第四次制作掩膜，使用电子束蒸发技术在栅槽7内淀积金属，制作栅极8，其中所淀积的金属为Ni/Au金属组合，其厚度为0.048μm/0.14μm，栅极与栅槽左端之间的距离r1为1.5μm，栅极与栅槽右端之间的距离r2为2.5μm；电子束蒸发技术淀积Ni/Au采用的工艺条件为：真空度小于1.8×10-3Pa，功率范围为200～1000W，蒸发速率小于
本步骤的金属淀积不局限于电子束蒸发技术，也可以采用溅射技术。
步骤七.在源极上部、漏极上部、栅极上部、栅槽的其他区域上部以及势垒层的其他区域上部淀积SiO2制作钝化层9，如图3g。
使用等离子体增强化学气相淀积技术分别覆盖源极上部、漏极上部、栅极上部、栅槽的其他区域上部以及势垒层的其他区域上部，完成淀积厚度为6.3μm的SiO2钝化层9；其采用的工艺条件为：N2O流量为850sccm，SiH4流量为200sccm，温度为250℃，RF功率为25W，压强为1100mTorr。
本步骤的钝化层的淀积不局限于等离子体增强化学气相淀积技术，也可以采用蒸发技术或原子层淀积技术或溅射技术或分子束外延技术。
步骤八.在栅极8和漏极5之间的钝化层9内进行刻蚀制作凹槽10，如图3h。
在钝化层9上第五次制作掩膜，使用反应离子刻蚀技术在栅极8与漏极5之间的钝化层内进行刻蚀，以制作凹槽10，其中凹槽10深度s为5.8μm，宽度b为5.5μm，凹槽10底部与势垒层之间的距离d为0.5μm，凹槽10靠近栅极一侧边缘与栅极靠近漏极一侧边缘之间的距离a为10.068μm；反应离子刻蚀技术刻蚀凹槽10采用的工艺条件为：CF4流量为45sccm，O2流量为5sccm，压强为15mTorr，功率为250W。
本步骤的刻蚀不局限于反应离子刻蚀技术，也可以采用溅射技术或等离子体刻蚀技术。
步骤九.在凹槽10内淀积Al2O3高介电常数介质11，并完全填充凹槽10，如图3i。
在钝化层9上第六次制作掩膜，使用原子层淀积技术在凹槽10内淀积Al2O3高介电常数介质11，所淀积Al2O3高介电常数介质要完全填充凹槽10。淀积Al2O3高介电常数介质采用的工艺条件为：以TMA和H2O为反应源，载气为N2，载气流量为200sccm，衬底温度为300℃，气压为700Pa。
本步骤的高介电常数介质的淀积不局限于原子层淀积技术，也可以采用蒸发技术或等离子体增强化学气相淀积技术或溅射技术或分子束外延技术。
步骤十.在源极与漏极之间的钝化层上部和高介电常数介质上部淀积金属Ti/Ni/Au制作一字形栅场板12，如图3j。
在钝化层9上第七次制作掩膜，使用电子束蒸发技术在源极与漏极之间的钝化层上部和高介电常数介质上部淀积金属，所淀积的金属为Ti/Ni/Au金属组合，即下层为Ti、中层为Ni、上层为Au，其厚度为0.9μm/0.6μm/0.3μm，该金属靠近栅极一侧边缘与凹槽靠近栅极一侧边缘对齐，形成一字形栅场板，将一字形栅场板与栅极电气连接。一字形栅场板靠近漏极一侧边缘与凹槽靠近漏极一侧边缘之间的距离c为6.7μm，一字形栅场板与高介电常数介质构成直角复合栅场板。电子束蒸发技术淀积Ti/Ni/Au采用的工艺条件为：真空度小于1.8×10-3Pa，功率范围为200～1000W，蒸发速率小于
本步骤的金属淀积不局限于电子束蒸发技术，也可以采用溅射技术。
步骤十一.在一字形栅场板12上部以及钝化层9的其它区域上部淀积SiN制作保护层13，如图3k。
使用等离子体增强化学气相淀积技术在一字形栅场板12上部以及钝化层9的其它区域上部淀积SiN制作保护层13，其厚度为3.4μm，从而完成整个器件的制作；其采用的工艺条件为：气体为NH3、N2及SiH4，气体流量分别为2.5sccm、950sccm和250sccm，温度、RF功率和压强分别为300℃、25W和950mTorr。
本步骤的保护层的淀积不局限于等离子体增强化学气相淀积技术，也可以采用蒸发技术或原子层淀积技术或溅射技术或分子束外延技术。
实施例三：制作衬底为硅，钝化层为SiN，保护层为SiO2，高介电常数介质为HfO2，一字形栅场板为Ti/Pt/Au金属组合的槽栅型直角复合栅场板异质结器件。
步骤A.在硅衬底1上自下而上外延AlN与GaN材料制作过渡层2，如图3a。
A1)使用金属有机物化学气相淀积技术在温度为800℃，压强为40Torr，氢气流量为4000sccm，氨气流量为4000sccm，铝源流量为25μmol/min的工艺条件下，在硅衬底1上外延厚度为200nm的AlN材料；
A2)使用金属有机物化学气相淀积技术在温度为980℃，压强为45Torr，氢气流量为4000sccm，氨气流量为4000sccm，镓源流量为120μmol/min的工艺条件下，在AlN材料上外延厚度为4.8μm的GaN材料，完成过渡层2的制作。
步骤B.在过渡层上自下而上淀积Al0.1Ga0.9N与GaN材料制作势垒层3，如图3b。
B1)使用金属有机物化学气相淀积技术在温度为1000℃，压强为40Torr，氢气流量为4000sccm，氨气流量为4000sccm，镓源流量为12μmol/min，铝源流量为12μmol/min的工艺条件下，在过渡层2上外延厚度为46nm、铝组分为0.1的Al0.1Ga0.9N材料；
B2)使用金属有机物化学气相淀积技术在温度为1000℃，压强为40Torr，氢气流量为4000sccm，氨气流量为4000sccm，镓源流量为3μmol/min的工艺条件下，在Al0.1Ga0.9N材料上外延厚度为4nm的GaN材料，完成势垒层3的制作。
步骤C.在势垒层3两端淀积金属Ti/Al/Ni/Au制作源极4与漏极5，如图3c。
C1)在势垒层3上第一次制作掩膜，使用电子束蒸发技术在真空度小于1.8×10- 3Pa，功率范围为200～1000W，蒸发速率小于的工艺条件下，在其两端淀积金属，其中所淀积的金属为Ti/Al/Ni/Au金属组合，即自下而上分别为Ti、Al、Ni与Au，其厚度为0.018μm/0.135μm/0.046μm/0.052μm；
C2)在N2气氛，温度为850℃，时间为35s的工艺条件下进行快速热退火，完成源极4和漏极5的制作。
步骤D.在源极左边与漏极右边的势垒层3上进行刻蚀制作台面6，如图3d。
在势垒层3上第二次制作掩膜，使用反应离子刻蚀技术在Cl2流量为15sccm，压强为10mTorr，功率为100W的工艺条件下，在源极左边与漏极右边的势垒层3上进行刻蚀，形成台面6，其中刻蚀深度为200nm。
步骤E.在源极与漏极之间的势垒层内进行刻蚀制作栅槽7，如图3e。
在势垒层3上第三次制作掩膜，使用反应离子刻蚀技术在Cl2流量为15sccm，压强为10mTorr，功率为100W的工艺条件下，在源极与漏极之间的势垒层内进行刻蚀，制作栅槽7，其深度为30nm。
步骤F.在栅槽7内淀积金属Ni/Au制作栅极8，如图3f。
在势垒层3上第四次制作掩膜，使用电子束蒸发技术在真空度小于1.8×10-3Pa，功率范围为200～1000W，蒸发速率小于的工艺条件下，在栅槽7内淀积金属，制作栅极8，所淀积的金属为Ni/Au金属组合，即下层为Ni、上层为Au，其厚度为0.048μm/0.14μm，栅极与栅槽左端之间的距离r1为3.4μm，栅极与栅槽右端之间的距离r2为5.6μm。
步骤G.在源极上部、漏极上部、栅极上部、栅槽7的其实区域上部以及势垒层的其他区域上部淀积SiN材料制作钝化层9，如图3g。
使用等离子体增强化学气相淀积技术在气体为NH3、N2及SiH4，气体流量分别为2.5sccm、950sccm和250sccm，温度、RF功率和压强分别为300℃、25W和950mTorr的工艺条件下，在源极上部、漏极上部、栅极上部、栅槽7的其他区域上部以及势垒层的其他区域上部淀积厚度为11.5μm的SiN制作钝化层9。
步骤H.在栅极8与漏极5之间的钝化层9内进行刻蚀制作凹槽10，如图3h。
在钝化层9上第五次制作掩膜，使用反应离子刻蚀技术在CF4流量为45sccm，O2流量为5sccm，压强为15mTorr，功率为250W的工艺条件下，在栅极8与漏极5之间的钝化层内进行刻蚀，以制作凹槽10，其中凹槽10深度s为10.5μm，宽度b为9μm，凹槽10底部与势垒层之间的距离d为1μm，凹槽10靠近栅极一侧边缘与栅极靠近漏极一侧边缘之间的距离a为20.84μm。
步骤I.在凹槽10内淀积HfO2高介电常数介质11，并完全填充凹槽，如图3i。
在钝化层9上第六次制作掩膜，使用射频磁控反应溅射技术在反应室溅射气压保持在0.1Pa附近，O2和Ar的流量分别为1sccm和8sccm，基片温度固定在200℃，Hf靶射频功率为150W的工艺条件下，在凹槽10内淀积HfO2高介电常数介质11，所淀积HfO2高介电常数介质要完全填充凹槽10。
步骤J.在源极与漏极之间的钝化层上部和高介电常数介质上部淀积金属Ti/Pt/Au，制作一字形栅场板12，如图3j。
在钝化层9上第七次制作掩膜，使用电子束蒸发技术在真空度小于1.8×10-3Pa，功率范围为200～1000W，蒸发速率小于的工艺条件下，在源极与漏极之间的钝化层上部和高介电常数介质上部淀积金属，所淀积的金属为厚度为Ti/Pt/Au金属组合，即下层为Ti、中层为Pt、上层为Au，其厚度为1.5μm/1.2μm/0.5μm，该金属靠近栅极一侧边缘与凹槽靠近栅极一侧边缘对齐，形成一字形栅场板，将一字形栅场板与栅极电气连接；一字形栅场板靠近漏极一侧边缘与凹槽靠近漏极一侧边缘之间的距离c为11μm，一字形栅场板与高介电常数介质构成直角复合栅场板。
步骤K.在一字形栅场板12上部以及钝化层9的其它区域上部淀积SiO2，制作保护层13，如图3k。
使用等离子体增强化学气相淀积技术在气体为N2O及SiH4，气体流量分别为850sccm和200sccm，温度为250℃，RF功率为25W，压强为1100mTorr的工艺条件下，在一字形栅场板12上部以及钝化层9的其它区域上部淀积SiO2制作保护层13，其厚度为6.7μm，从而完成整个器件的制作。
本发明的效果可通过以下仿真进一步说明。
对采用传统栅场板的异质结器件的势垒层与本发明器件的势垒层中的电场进行仿真，结果如图4，其中传统栅场板有效长度L与本发明一字形栅场板有效总长度相等。
由图4可以看出：采用传统栅场板的异质结器件在势垒层中的电场曲线只形成了2个近似相等的电场峰值，其在势垒层中的电场曲线所覆盖的面积很小，而本发明器件在势垒层中的电场曲线形成了3个近似相等的电场峰值，使得本发明器件在势垒层中的电场曲线所覆盖的面积大大增加，由于在势垒层中的电场曲线所覆盖的面积近似等于器件的击穿电压，说明本发明器件的击穿电压远远大于采用传统栅场板的异质结器件的击穿电压。
Claims (10)
1.一种槽栅型直角复合栅场板异质结器件，自下而上包括：衬底(1)、过渡层(2)、势垒层(3)、钝化层(9)和保护层(13)，势垒层(3)的上面淀积有源极(4)与漏极(5)，势垒层(3)的侧面刻有台面(6)，且台面深度大于势垒层的厚度，在源极与漏极之间的势垒层内刻有栅槽(7)，在栅槽内淀积有栅极(8)，其特征在于，钝化层(9)内刻有凹槽(10)，该凹槽内完全填充有高介电常数介质(11)；钝化层(9)与保护层(13)之间淀积有一字形栅场板(12)，且该一字形栅场板靠近栅极一侧的边缘与凹槽(10)靠近栅极一侧的边缘对齐，该一字形栅场板(12)与高介电常数介质(11)构成直角复合栅场板结构，且一字形栅场板(12)与栅极(8)电气连接；
所述的凹槽(10)靠近栅极一侧边缘与栅极(8)靠近漏极一侧边缘之间的距离a为s×(d+s×ε1/ε2)0.5，其中s为凹槽的深度，d为凹槽底部与势垒层之间的距离，ε1为钝化层的相对介电常数，ε2为高介电常数介质的相对介电常数。
2.根据权利要求1所述的槽栅型直角复合栅场板异质结器件，其特征在于栅槽(7)的深度h小于势垒层的厚度；栅极(8)与栅槽左端之间的距离r1为0～3.4μm，与栅槽右端之间的距离r2为0～5.6μm，并且r1≤r2。
3.根据权利要求1所述的槽栅型直角复合栅场板异质结器件，其特征在于凹槽(10)的深度s为0.35～10.5μm，宽度b为0.7～9μm；凹槽(10)底部与势垒层(3)之间的距离d为0.09～1μm。
4.根据权利要求1所述的槽栅型直角复合栅场板异质结器件，其特征在于所述的钝化层的相对介电常数ε1和高介电常数介质的相对介电常数ε2的取值范围为1.5～2000，且ε1<ε2。
5.根据权利要求1所述的槽栅型直角复合栅场板异质结器件，其特征在于一字形栅场板(12)靠近漏极一侧边缘与凹槽靠近漏极一侧边缘之间的距离c为0.9～11μm。
6.根据权利要求1所述的槽栅型直角复合栅场板异质结器件，其特征在于衬底(1)采用蓝宝石或碳化硅或硅材料。
7.一种制作槽栅型直角复合栅场板异质结器件的方法，包括如下过程：
第一步，在衬底(1)上外延GaN基宽禁带半导体材料，形成过渡层(2)；
第二步，在过渡层上外延GaN基宽禁带半导体材料，形成势垒层(3)；
第三步，在势垒层(3)上第一次制作掩膜，利用该掩膜在势垒层(3)的两端淀积金属，再在N2气氛中进行快速热退火，分别制作源极(4)和漏极(5)；
第四步，在势垒层(3)上第二次制作掩膜，利用该掩膜在源极左侧、漏极右侧的势垒层上进行刻蚀，且刻蚀区深度大于势垒层厚度，形成台面(6)；
第五步，在势垒层(3)上第三次制作掩膜，利用该掩膜在源极(4)与漏极(5)之间的势垒层(3)内进行刻蚀，制作栅槽(7)，栅槽(7)的深度h小于势垒层的厚度；
第六步，在势垒层(3)上第四次制作掩膜，利用该掩膜在栅槽内淀积金属，制作栅极(8)，栅极(8)与栅槽左端之间的距离r1为0～3.4μm，与栅槽右端之间的距离r2为0～5.6μm，并且r1≤r2；
第七步，分别在源极上部、漏极上部、栅极上部、栅槽的其他区域上部以及势垒层的其他区域上部淀积钝化层(9)；
第八步，在钝化层(9)上第五次制作掩膜，利用该掩膜在栅极与漏极之间的钝化层(9)内进行刻蚀，以制作深度s为0.35～10.5μm，宽度b为0.7～9μm的凹槽，凹槽底部与势垒层(3)之间的距离d为0.09～1μm，该凹槽靠近栅极一侧边缘与栅极靠近漏极一侧边缘之间的距离a为s×(d+s×ε1/ε2)0.5，其中s为凹槽的深度，d为凹槽底部与势垒层之间的距离，ε1为钝化层的相对介电常数，ε2为高介电常数介质的相对介电常数；
第九步，在钝化层(9)上第六次制作掩膜，利用该掩膜在凹槽内淀积高介电常数介质(11)，高介电常数介质(11)完全填充凹槽；
第十步，在钝化层(9)上第七次制作掩膜，利用该掩膜在源极和漏极之间的钝化层上部以及高介电常数介质(11)上部均淀积厚度为0.39～3.2μm的金属，该金属靠近栅极一侧的边缘与凹槽(10)靠近栅极一侧的边缘对齐，形成一字形栅场板(12)，该一字形栅场板(12)靠近漏极一侧边缘与凹槽(10)靠近漏极一侧边缘之间的距离c为0.9～11μm，一字形栅场板(12)与栅极(8)电气连接，一字形栅场板(12)与高介电常数介质(11)构成直角复合栅场板；
第十一步，在一字形栅场板(12)上部和钝化层(9)的其它区域上部淀积绝缘介质材料，形成保护层(13)，完成整个器件的制作。
8.根据权利要求7所述的方法，其特征在于所述第十步中在源极与漏极之间的钝化层(9)上部和高介电常数介质(11)上部淀积的金属，采用三层金属组合Ti/Mo/Au，即下层为Ti、中层为Mo、上层为Au，其厚度为0.18～1.5μm/0.13～1.2μm/0.08～0.5μm。
9.根据权利要求7所述的方法，其特征在于所述第十步中在源极与漏极之间的钝化层(9)上部和高介电常数介质(11)上部淀积的金属，采用Ti/Ni/Au三层金属组合，即下层为Ti、中层为Ni、上层为Au，其厚度为0.18～1.5μm/0.13～1.2μm/0.08～0.5μm。
10.根据权利要求7所述的方法，其特征在于所述第十步中在源极与漏极之间的钝化层(9)上部和高介电常数介质(11)上部淀积的金属，进一步采用Ti/Pt/Au三层金属组合，即下层为Ti、中层为Pt、上层为Au，其厚度为0.18～1.5μm/0.13～1.2μm/0.08～0.5μm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410658901.XA CN104409481B (zh) | 2014-11-18 | 2014-11-18 | 槽栅型直角复合栅场板异质结器件及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410658901.XA CN104409481B (zh) | 2014-11-18 | 2014-11-18 | 槽栅型直角复合栅场板异质结器件及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104409481A CN104409481A (zh) | 2015-03-11 |
| CN104409481B true CN104409481B (zh) | 2017-03-29 |
Family
ID=52647096
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410658901.XA Active CN104409481B (zh) | 2014-11-18 | 2014-11-18 | 槽栅型直角复合栅场板异质结器件及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104409481B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113823687B (zh) * | 2021-08-30 | 2024-07-26 | 瑶芯微电子科技(上海)有限公司 | 基于栅极场板和漏极场板的双异质结hemt器件及其制备方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102651388A (zh) * | 2011-02-25 | 2012-08-29 | 富士通株式会社 | 化合物半导体器件及其制造方法 |
| CN103219378A (zh) * | 2013-03-25 | 2013-07-24 | 复旦大学 | 一种低寄生电阻射频功率器件及其制备方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11791385B2 (en) * | 2005-03-11 | 2023-10-17 | Wolfspeed, Inc. | Wide bandgap transistors with gate-source field plates |
| US8901604B2 (en) * | 2011-09-06 | 2014-12-02 | Transphorm Inc. | Semiconductor devices with guard rings |
| US20130069127A1 (en) * | 2011-09-21 | 2013-03-21 | Electronics And Telecommunications Research Institute | Field effect transistor and fabrication method thereof |
| JP2013222939A (ja) * | 2012-04-19 | 2013-10-28 | Mitsubishi Electric Corp | 窒化物半導体を用いたトランジスタおよびその製造方法 |
-
2014
- 2014-11-18 CN CN201410658901.XA patent/CN104409481B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102651388A (zh) * | 2011-02-25 | 2012-08-29 | 富士通株式会社 | 化合物半导体器件及其制造方法 |
| CN103219378A (zh) * | 2013-03-25 | 2013-07-24 | 复旦大学 | 一种低寄生电阻射频功率器件及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104409481A (zh) | 2015-03-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104393035B (zh) | 基于介质调制的复合源场板异质结场效应晶体管 | |
| CN104409493B (zh) | 基于t形栅‑漏复合场板的异质结器件及其制作方法 | |
| CN104377241B (zh) | 功率半导体器件及其制造方法 | |
| CN101414625B (zh) | 槽栅型栅-漏复合场板高电子迁移率晶体管 | |
| CN104393048B (zh) | 介质调制复合交叠栅功率器件 | |
| CN101414633B (zh) | 凹槽绝缘栅型复合栅场板高电子迁移率器件 | |
| CN101414623B (zh) | 槽栅型源-漏复合场板异质结场效应晶体管及其制作方法 | |
| CN104409494B (zh) | 基于直角源场板和直角漏场板的复合场板功率器件 | |
| CN105810728A (zh) | 增强型鳍式绝缘栅高电子迁移率晶体管 | |
| CN101414628B (zh) | 凹槽г栅高电子迁移率晶体管及其制作方法 | |
| CN101414627B (zh) | 绝缘栅型源-漏复合场板高电子迁移率晶体管及其制作方法 | |
| CN104409482B (zh) | GaN基T形源场板功率器件及其制作方法 | |
| CN101414624B (zh) | Г栅异质结场效应晶体管及其制作方法 | |
| CN104393044B (zh) | 绝缘栅型直角栅‑漏复合场板功率器件 | |
| CN101414622A (zh) | 基于源场板和漏场板的复合场板异质结场效应晶体管 | |
| CN101414635B (zh) | 凹槽绝缘栅型栅-漏复合场板功率器件及其制作方法 | |
| CN101414626A (zh) | 绝缘栅型栅-漏复合场板功率器件 | |
| CN104409480B (zh) | 绝缘栅型直角源场板高电子迁移率器件及其制作方法 | |
| CN104393041B (zh) | T形栅场板高电子迁移率晶体管及其制作方法 | |
| CN104465747B (zh) | T形源‑漏复合场板功率器件 | |
| CN104409481B (zh) | 槽栅型直角复合栅场板异质结器件及其制作方法 | |
| CN101414636B (zh) | 凹槽绝缘栅型源-漏复合场板高电子迁移率晶体管 | |
| CN104393030B (zh) | 绝缘栅型直角复合源场板功率晶体管 | |
| CN104409495B (zh) | 直角栅场板异质结场效应晶体管及其制作方法 | |
| CN104393043B (zh) | 氮化镓基直角漏场板高电子迁移率晶体管 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |