CN104393030B - 绝缘栅型直角复合源场板功率晶体管 - Google Patents

绝缘栅型直角复合源场板功率晶体管 Download PDF

Info

Publication number
CN104393030B
CN104393030B CN201410660513.5A CN201410660513A CN104393030B CN 104393030 B CN104393030 B CN 104393030B CN 201410660513 A CN201410660513 A CN 201410660513A CN 104393030 B CN104393030 B CN 104393030B
Authority
CN
China
Prior art keywords
layer
field plate
groove
insulated gate
source field
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410660513.5A
Other languages
English (en)
Other versions
CN104393030A (zh
Inventor
毛维
范举胜
杨翠
张昊
赵雁鹏
马晓华
郝跃
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shaanxi Semiconductor Pioneer Technology Center Co ltd
Shaanxi Xi'an Electronic Large Assets Management Co ltd
Original Assignee
Xidian University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xidian University filed Critical Xidian University
Priority to CN201410660513.5A priority Critical patent/CN104393030B/zh
Publication of CN104393030A publication Critical patent/CN104393030A/zh
Application granted granted Critical
Publication of CN104393030B publication Critical patent/CN104393030B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402Field plates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface

Abstract

本发明公开了一种绝缘栅型直角复合源场板功率晶体管,主要解决现有场板技术在实现高击穿电压时工艺复杂的问题。其包括:衬底(1)、过渡层(2)、势垒层(3)、源极(4)、漏极(5)、台面(6)、绝缘介质层(7)、绝缘栅极(8)、钝化层(9)和保护层(13),钝化层(9)内刻有凹槽(10),凹槽(10)内完全填充有高介电常数介质(11),钝化层(9)与保护层(13)之间淀积有一字形源场板(12),一字形源场板靠近绝缘栅极一侧边缘与凹槽靠近绝缘栅极一侧边缘对齐,并将一字形源场板与源极电气连接;一字形源场板与高介电常数介质构成直角复合源场板。本发明具有工艺简单、击穿电压高、可靠性高和成品率高的优点。

Description

绝缘栅型直角复合源场板功率晶体管
技术领域
本发明属于微电子技术领域,涉及半导体器件,特别是绝缘栅型直角复合源场板功率晶体管,可作为电力电子系统的基本器件。
技术背景
功率半导体器件是电力电子系统的重要元件,是进行电能处理的有效工具。近年来,随着能源和环境问题的日益突出,研发新型高性能、低损耗功率器件已成为提高电能利用率、节约能源、缓解能源危机的有效途径之一。然而,在功率器件研究中,高速、高压与低导通电阻之间存在着严重的制约关系,合理、有效地改进这种制约关系是提高器件整体性能的关键。随着市场不断对功率系统提出更高效率、更小体积、更高频率的要求,传统Si基半导体功率器件性能已逼近其理论极限。为了能进一步减小芯片面积、提高工作频率、提高工作温度、降低导通电阻、提高击穿电压、降低整机体积、提高整机效率,以氮化镓为代表的宽禁带半导体材料,凭借其更大的禁带宽度、更高的临界击穿电场和更高的电子饱和漂移速度,且化学性能稳定、耐高温、抗辐射等突出优点,在制备高性能功率器件方面脱颖而出,应用潜力巨大。特别是采用GaN基异质结结构的高电子迁移率晶体管,即GaN基HEMT器件,更是因其低导通电阻、高工作频率等特性,能满足下一代电子装备对功率器件更大功率、更高频率、更小体积和更恶劣高温工作的要求,在经济和军事领域具有广阔和特殊的应用前景。
然而,常规GaN基HEMT器件结构上存在固有缺陷,会导致器件沟道电场强度呈畸形分布,尤其是在器件绝缘栅极靠近漏极附近存在极高电场峰值。导致实际的GaN基HEMT器件的击穿电压往往远低于理论期望值,且存在电流崩塌、逆压电效应等可靠性问题,严重制约了在电力电子领域中的应用和发展。为了解决以上问题,国内外研究者们提出了众多方法,而场板结构是其中效果最为显著、应用最为广泛的一种。2000年美国UCSB的N.Q.Zhang等人首次将场板结构成功应用于GaN基HEMT功率器件中,研制出交叠栅器件,饱和输出电流为500mA/mm,关态击穿电压可达570V,这是当时所报道击穿电压最高的GaN器件,参见Highbreakdown GaN HEMT with overlapping gate structure,IEEE Electron DeviceLetters,Vol.21,No.9,pp.421-423,2000。随后,各国研究机构纷纷展开了相关的研究工作,而美国和日本是该领域中的主要领跑者。在美国,主要是UCSB、南卡大学、康奈尔大学以及著名的电力电子器件制造商IR公司等从事该项研究。日本相对起步较晚,但他们对这方面的工作非常重视,资金投入力度大,从事机构众多,包括:东芝、古河、松下、丰田和富士等大公司。随着研究的深入,研究者们发现相应地增加场板长度,可以提高器件击穿电压。但场板长度的增加会使场板效率,即击穿电压比场板长度,不断减小,也就是场板提高器件击穿电压的能力随着场板长度的增加逐渐趋于饱和,参见Enhancement of breakdownvoltage in AlGaN/GaN high electron mobility transistors using a field plate,IEEE Transactions on Electron Devices,Vol.48,No.8,pp.1515-1521,2001,以及Development and characteristic analysis of a field-plated Al2O3/AlInN/GaN MOSHEMT,Chinese Physics B,Vol.20,No.1,pp.0172031-0172035,2011。因此,为了进一步提高器件击穿电压,同时兼顾场板效率,2008年日本东芝公司的Wataru Saito等人采用栅场板和源场板的双层场板结构研制出了双层场板绝缘栅型GaN基HEMT器件,该器件击穿电压高达940V,最大输出电流高达4.4A,参见A 130-W Boost Converter Operation Using aHigh-Voltage GaN-HEMT,IEEE Electron Device Letters,Vol.29,No.1,pp.8-10,2008。这种双层场板结构已成为当前国际上用来改善GaN基功率器件击穿特性,提高器件整体性能的主流场板技术。然而,GaN基双层场板HEMT器件的工艺复杂,制造成本更高,每一层场板的制作都需要光刻、淀积金属、淀积钝化介质等工艺步骤。而且要优化各层场板下介质材料厚度以实现击穿电压最大化,必须进行繁琐的工艺调试和优化,因此大大增加了器件制造的难度,降低了器件的成品率。
发明内容
本发明的目的在于针对上述已有技术的不足,提供一种制造工艺简单、击穿电压高、场板效率高和可靠性高的绝缘栅型直角复合源场板功率晶体管,以减小器件的制作难度,改善器件的击穿特性和可靠性,提高器件的成品率。
为实现上述目的,本发明的技术方案是这样实现的:
一、器件结构
本发明提供的器件结构采用GaN基宽禁带半导体材料构成的异质结结构,自下而上包括:衬底、过渡层、势垒层、绝缘介质层、钝化层和保护层,势垒层的上面淀积有源极与漏极,势垒层的侧面刻有台面,且台面深度大于势垒层的厚度,绝缘介质层上面淀积有绝缘栅极,其特征在于,钝化层内刻有凹槽,凹槽内完全填充有高介电常数介质,钝化层与保护层之间淀积有一字形源场板,一字形源场板靠近绝缘栅极一侧边缘与凹槽靠近绝缘栅极一侧边缘对齐,该一字形源场板与高介电常数介质构成直角复合源场板,一字形源场板与源极电气连接。
作为优选,所述的凹槽深度s为0.38~10.9μm,宽度b为0.77~9.8μm。
作为优选,所述的凹槽底部与绝缘介质层之间的距离d为0.094~1.32μm。
作为优选,所述的绝缘介质层的厚度e为1~75nm。
作为优选,所述的一字形源场板靠近漏极一侧边缘与凹槽靠近漏极一侧边缘之间的距离c为0.94~11.6μm。
作为优选,所述的凹槽靠近绝缘栅极一侧边缘与绝缘栅极靠近漏极一侧边缘之间的距离a为s×(d+e×ε21+s×ε23)0.5,其中s为凹槽深度,d为凹槽底部与绝缘介质层之间的距离,e为绝缘介质层厚度,ε1为绝缘介质层的相对介电常数,ε2为钝化层的相对介电常数,ε3为高介电常数介质的相对介电常数。
作为优选,钝化层的相对介电常数ε2和高介电常数介质的相对介电常数ε3的取值范围为1.5~2000,且ε23
二、制作方法
本发明制作绝缘栅型直角复合源场板功率晶体管的方法,包括如下过程:
(1)在衬底上外延GaN基宽禁带半导体材料,形成过渡层;
(2)在过渡层上外延GaN基宽禁带半导体材料,形成势垒层;
(3)在势垒层上第一次制作掩膜,利用该掩膜在势垒层的两端淀积金属,再在N2气氛中进行快速热退火,分别制作源极和漏极;
(4)在势垒层上第二次制作掩膜,利用该掩膜在源极左侧、漏极右侧的势垒层上进行刻蚀,且刻蚀区深度大于势垒层厚度,形成台面;
(5)在源极上部、漏极上部以及源极与漏极之间的势垒层上部淀积厚度e为1~75nm的绝缘介质材料,制作绝缘介质层;
(6)在绝缘介质层上第三次制作掩膜,利用该掩膜在源极和漏极之间的绝缘介质层上淀积金属,制作绝缘栅极;
(7)分别在绝缘栅极上部与绝缘介质层的其他区域上部淀积钝化层;
(8)在钝化层上第四次制作掩膜,利用该掩膜在绝缘栅极与漏极之间的钝化层内进行刻蚀,以制作深度s为0.38~10.9μm,宽度b为0.77~9.8μm的凹槽,凹槽底部与绝缘介质层之间的距离d为0.094~1.32μm;该凹槽靠近绝缘栅极一侧边缘与绝缘栅极靠近漏极一侧边缘之间的距离a为s×(d+e×ε21+s×ε23)0.5,其中s为凹槽深度,d为凹槽底部与绝缘介质层之间的距离,e为绝缘介质层厚度,ε1为绝缘介质层的相对介电常数,ε2为钝化层的相对介电常数,ε3为高介电常数介质的相对介电常数;
(9)在钝化层上第五次制作掩膜,利用该掩膜在凹槽内淀积高介电常数介质,所淀积的高介电常数介质要完全填充凹槽;
(10)在钝化层上第六次制作掩膜,利用该掩膜在绝缘栅极与漏极之间的钝化层上部和高介电常数介质上部淀积金属,该金属靠近绝缘栅极一侧边缘与凹槽靠近绝缘栅极一侧边缘对齐,以形成厚度为0.43~3.7μm的一字形源场板,凹槽靠近漏极一侧边缘与一字形源场板靠近漏极一侧边缘之间的距离c为0.94~11.6μm,并将一字形源场板与源极电气连接;
(11)在一字形源场板上部与钝化层的其它区域上部淀积绝缘介质材料,形成保护层,完成整个器件的制作。
本发明器件与采用传统源场板的功率晶体管比较具有以下优点:
1.进一步提高了击穿电压。
本发明由于采用直角复合源场板结构,使器件在处于工作状态尤其是处于关态的工作状态时,势垒层表面电势从绝缘栅极到漏极逐渐升高,从而增加了势垒层中耗尽区,即高阻区,的面积,改善了耗尽区的分布,促使绝缘栅极与漏极之间势垒层中的耗尽区承担更大的漏源电压,从而大大提高了器件的击穿电压。
2.进一步减小了绝缘栅极泄漏电流,提高了器件可靠性。
本发明由于采用直角复合源场板结构,使器件势垒层耗尽区中电场线的分布得到了更有效的调制,器件中绝缘栅极靠近漏极一侧边缘、一字形源场板靠近漏极一侧边缘以及凹槽靠近漏极一侧边缘都会产生一个电场峰值,而且通过调整一字形源场板下方钝化层的厚度、凹槽深度与宽度、高介电常数介质的类型、一字形源场板靠近绝缘栅极一侧边缘与绝缘栅极靠近漏极一侧边缘之间的距离,以及凹槽靠近漏极一侧边缘与一字形源场板靠近漏极一侧边缘之间的距离,可以使得上述各个电场峰值相等且小于GaN基宽禁带半导体材料的击穿电场,从而最大限度地减少了绝缘栅极靠近漏极一侧的边缘所收集的电场线,有效地降低了该处的电场,大大减小了绝缘栅极泄漏电流,使得器件的可靠性和击穿特性均得到了显著增强。
3.工艺简单,易于实现,提高了成品率。
本发明器件结构中一字形源场板的制作只需一步工艺便可完成,避免了传统的堆层场板结构所带来的工艺复杂化问题,大大提高了器件的成品率。
仿真结果表明,本发明器件的击穿电压远远大于采用传统源场板的功率晶体管的击穿电压。
以下结合附图和实施例进一步说明本发明的技术内容和效果。
附图说明
图1是采用传统源场板的功率晶体管的结构图;
图2是本发明绝缘栅型直角复合源场板功率晶体管的结构图;
图3是本发明制作绝缘栅型直角复合源场板功率晶体管的流程图;
图4是对传统器件及本发明器件仿真所得的击穿曲线图。
具体实施方式
参照图2,本发明是基于GaN基宽禁带半导体异质结结构,其包括:衬底1、过渡层2、势垒层3、源极4、漏极5、台面6、绝缘介质层7、绝缘栅极8、钝化层9、凹槽10、高介电常数介质11、一字形源场板12与保护层13。衬底1、过渡层2与势垒层3为自下而上分布,源极4和漏极5淀积在势垒层3上;台面6制作在源极左侧及漏极右侧,该台面深度大于势垒层厚度;绝缘介质层7分别覆盖在源极上部、漏极上部以及源极与漏极之间的势垒层上部,绝缘介质层的厚度e为1~75nm;绝缘栅极8淀积在源极和漏极之间的绝缘介质层上;钝化层9分别覆盖在绝缘栅极上部与绝缘介质层其他区域的上部。凹槽10位于钝化层9内,该凹槽深度s为0.38~10.9μm,宽度b为0.77~9.8μm,凹槽底部与绝缘介质层之间的距离d为0.094~1.32μm;高介电常数介质11完全填充凹槽,且高介电常数介质的相对介电常数大于钝化层的相对介电常数,凹槽靠近绝缘栅极一侧边缘与绝缘栅极靠近漏极一侧边缘之间的距离a、凹槽深度s、凹槽底部与绝缘介质层之间的距离d以及绝缘介质层厚度e满足关系a=s×(d+e×ε21+s×ε23)0.5,其中ε1为绝缘介质层的相对介电常数,ε2为钝化层的相对介电常数,ε3为高介电常数介质的相对介电常数。钝化层9与保护层13之间淀积有一字形源场板12,该一字形源场板靠近绝缘栅极一侧边缘与凹槽靠近绝缘栅极一侧边缘对齐,一字形源场板12与源极4电气连接,一字形源场板12与高介电常数介质11构成直角复合源场板。一字形源场板靠近漏极一侧边缘与凹槽靠近漏极一侧边缘之间的距离c为0.94~11.6μm。保护层13位于一字形源场板12以及钝化层9的其它区域的上部。
上述器件的衬底1采用蓝宝石或碳化硅或硅材料;过渡层2由若干层相同或不同的GaN基宽禁带半导体材料组成,其厚度为1~5μm;势垒层3由若干层相同或不同的GaN基宽禁带半导体材料组成,其厚度为5~50nm;绝缘介质层7、钝化层9及保护层13均可以采用SiO2、SiN、Al2O3、Sc2O3、HfO2、TiO2中的一种或其它绝缘介质材料;绝缘介质层的厚度e为1~75nm;钝化层9的厚度为凹槽深度s和凹槽底部与绝缘介质层之间的距离d之和,即0.474~12.22μm;保护层13的厚度为0.46~7.2μm;高介电常数介质11可采用Al2O3、HfO2、La2O3、TiO2、SrTiO3中的任意一种或其它高介电常数绝缘介质材料;钝化层9的相对介电常数ε2和高介电常数介质11的相对介电常数ε3的取值范围为1.5~2000,且ε23;一字形源场板12采用三层不同金属的组合构成,其厚度为0.43~3.7μm。
参照图3,本发明制作绝缘栅型直角复合源场板功率晶体管的过程,给出如下三种实施例:
实施例一:制作衬底为蓝宝石,绝缘介质层为SiO2,钝化层为Al2O3,保护层为SiN,高介电常数介质为HfO2,一字形源场板为Ti/Mo/Au金属组合的绝缘栅型直角复合源场板功率晶体管。
步骤1.在蓝宝石衬底1上自下而上外延GaN材料制作过渡层2,如图3a。
使用金属有机物化学气相淀积技术在蓝宝石衬底1上外延厚度为1μm的未掺杂过渡层2,该过渡层自下而上由厚度分别为30nm和0.97μm的GaN材料构成。外延下层GaN材料采用的工艺条件为:温度为530℃,压强为45Torr,氢气流量为4400sccm,氨气流量为4400sccm,镓源流量为22μmol/min;外延上层GaN材料采用的工艺条件为:温度为960℃,压强为45Torr,氢气流量为4400sccm,氨气流量为4400sccm,镓源流量为120μmol/min。
步骤2.在GaN过渡层2上淀积未掺杂的Al0.5Ga0.5N制作势垒层3,如图3b。
使用金属有机物化学气相淀积技术在GaN过渡层2上淀积厚度为5nm,且铝组分为0.5的未掺杂Al0.5Ga0.5N势垒层3,其采用的工艺条件为:温度为980℃,压强为45Torr,氢气流量为4400sccm,氨气流量为4400sccm,镓源流量为35μmol/min,铝源流量为7μmol/min。
步骤3.在势垒层3的两端淀积金属Ti/Al/Ni/Au制作源极4与漏极5,如图3c。
在Al0.5Ga0.5N势垒层3上第一次制作掩膜,使用电子束蒸发技术在其两端淀积金属,再在N2气氛中进行快速热退火,制作源极4和漏极5,其中所淀积的金属为Ti/Al/Ni/Au金属组合,即自下而上分别为Ti、Al、Ni与Au,其厚度为0.018μm/0.135μm/0.046μm/0.052μm。淀积金属采用的工艺条件为:真空度小于1.8×10-3Pa,功率范围为200~1000W,蒸发速率小于快速热退火采用的工艺条件为:温度为850℃,时间为35s。
步骤4.在源极左边与漏极右边的势垒层上进行刻蚀制作台面6,如图3d。
在Al0.5Ga0.5N势垒层3上第二次制作掩膜,使用反应离子刻蚀技术在源极左边与漏极右边的势垒层上进行刻蚀,形成台面6,刻蚀深度为10nm。刻蚀采用的工艺条件为:Cl2流量为15sccm,压强为10mTorr,功率为100W。
步骤5.在源极上部、漏极上部及源极与漏极之间的势垒层上部淀积SiO2制作绝缘介质层7,如图3e。
使用等离子体增强化学气相淀积技术分别覆盖源极上部、漏极上部及源极与漏极之间的Al0.5Ga0.5N势垒层上部,完成淀积厚度e为1nm的SiO2绝缘介质层7。淀积绝缘介质层采用的工艺条件为:气体为N2O及SiH4,气体流量分别为850sccm和200sccm,温度为250℃,RF功率25W,压强为1300mTorr。
步骤6.在源极和漏极之间的绝缘介质层7上淀积金属Ni/Au制作绝缘栅极8,如图3f。
在Al0.5Ga0.5N绝缘介质层7上第三次制作掩膜,使用电子束蒸发技术在源极和漏极之间的绝缘介质层7上淀积金属,制作绝缘栅极8,其中所淀积的金属为Ni/Au金属组合,即下层为Ni、上层为Au,其厚度为0.043μm/0.22μm。淀积金属采用的工艺条件为:真空度小于1.8×10-3Pa,功率范围为200~1000W,蒸发速率小于
步骤7.在绝缘栅极8上部及绝缘介质层7的其他区域上部淀积Al2O3钝化层9,如图3g。
使用原子层淀积技术分别覆盖绝缘栅极上部及绝缘介质层的其他区域上部,完成淀积厚度为0.474μm的Al2O3钝化层9。淀积钝化层采用的工艺条件为:以TMA和H2O为反应源,载气为N2,载气流量为200sccm,衬底温度为300℃,气压为700Pa。
步骤8.在绝缘栅极8与漏极5之间的钝化层内进行刻蚀制作凹槽10,如图3h。
在钝化层9上第四次制作掩膜,使用反应离子刻蚀技术在绝缘栅极8与漏极5之间的钝化层内进行刻蚀,以制作凹槽10,其中凹槽10深度s为0.38μm,宽度b为0.77μm,凹槽10底部与绝缘介质层之间的距离d为0.094μm,凹槽10靠近绝缘栅极一侧边缘与绝缘栅极靠近漏极一侧边缘之间的距离a为0.183μm。刻蚀采用的工艺条件为:CF4流量为45sccm,O2流量为5sccm,压强为15mTorr,功率为250W。
步骤9.在凹槽10内淀积HfO2高介电常数介质11,并完全填充凹槽10,如图3i。
在钝化层9上第五次制作掩膜,使用射频磁控反应溅射技术在凹槽10内淀积HfO2高介电常数介质11,所淀积HfO2高介电常数介质要完全填充凹槽10。淀积HfO2高介电常数介质采用的工艺条件为:反应室溅射气压保持在0.1Pa左右,O2和Ar的流量分别为1sccm和8sccm,基片温度固定在200℃,Hf靶射频功率为150W。
步骤10.在源极与漏极之间的钝化层上部和高介电常数介质上部淀积金属Ti/Mo/Au制作一字形源场板12,如图3j。
在钝化层9上第六次制作掩膜,使用电子束蒸发技术在源极与漏极之间的钝化层上部和高介电常数介质上部淀积金属,所淀积的金属为Ti/Mo/Au金属组合,即下层为Ti、中层为Mo、上层为Au,其厚度为0.2μm/0.15μm/0.08μm,该金属靠近绝缘栅极一侧边缘与凹槽靠近绝缘栅极一侧边缘对齐,形成一字形源场板,并将一字形源场板与源极电气连接。一字形源场板靠近漏极一侧边缘与凹槽靠近漏极一侧边缘之间的距离c为0.94μm,一字形源场板与高介电常数介质构成直角复合源场板。淀积金属采用的工艺条件为:真空度小于1.8×10-3Pa,功率范围为200~1000W,蒸发速率小于
步骤11.在一字形源场板12上部以及钝化层9的其它区域上部淀积SiN制作保护层13,如图3k。
使用等离子体增强化学气相淀积技术在一字形源场板12上部以及钝化层9的其它区域上部淀积SiN制作保护层13,其厚度为0.46μm,从而完成整个器件的制作,淀积保护层采用的工艺条件为:气体为NH3、N2及SiH4,气体流量分别为2.5sccm、950sccm和250sccm,温度、RF功率和压强分别为300℃、25W和950mTorr。
实施例二:制作衬底为碳化硅,绝缘介质层为HfO2,钝化层为SiN,保护层为SiO2,高介电常数介质为Al2O3,一字形源场板为Ti/Ni/Au金属组合的绝缘栅型直角复合源场板功率晶体管。
步骤一.在碳化硅衬底1上自下而上外延AlN与GaN材料制作过渡层2,如图3a。
1.1)使用金属有机物化学气相淀积技术在碳化硅衬底1上外延厚度为50nm的未掺杂的AlN材料;其外延的工艺条件为:温度为1000℃,压强为45Torr,氢气流量为4600sccm,氨气流量为4600sccm,铝源流量为5μmol/min;
1.2)使用金属有机物化学气相淀积技术在AlN材料上外延厚度为2.45μm的GaN材料,完成过渡层2的制作;其外延的工艺条件为:温度为1000℃,压强为45Torr,氢气流量为4600sccm,氨气流量为4600sccm,镓源流量为120μmol/min。
本步骤的外延不局限于金属有机物化学气相淀积技术,也可以采用分子束外延技术或氢化物气相外延技术。
步骤二.在过渡层2上自下而上外延Al0.3Ga0.7N和GaN材料制作势垒层3,如图3b。
2.1)使用金属有机物化学气相淀积技术在过渡层2上淀积厚度为27nm、铝组分为0.3的Al0.3Ga0.7N材料;其外延的工艺条件为:温度为1100℃,压强为45Torr,氢气流量为4600sccm,氨气流量为4600sccm,镓源流量为16μmol/min,铝源流量为8μmol/min;
2.2)使用金属有机物化学气相淀积技术在Al0.3Ga0.7N材料上外延厚度为3nm的GaN材料,完成势垒层3的制作;其外延的工艺条件为:温度为1340℃,压强为47Torr,氢气流量为4450sccm,氨气流量为4450sccm,镓源流量为14μmol/min。
本步骤的外延不局限于金属有机物化学气相淀积技术,也可以采用分子束外延技术或氢化物气相外延技术。
步骤三.在势垒层3的两端淀积金属Ti/Al/Ni/Au制作源极4与漏极5,如图3c。
3.1)在势垒层3上第一次制作掩膜,使用电子束蒸发技术在其两端淀积金属,淀积的金属为Ti/Al/Ni/Au金属组合,即自下而上分别为Ti、Al、Ni与Au,其厚度为0.018μm/0.135μm/0.046μm/0.052μm,其淀积金属工艺条件为:真空度小于1.8×10-3Pa,功率范围为200~1000W,蒸发速率小于
3.2)在N2气氛中进行快速热退火,完成源极4和漏极5的制作,其快速热退火的工艺条件为:温度为850℃,时间为35s。
本步骤的金属淀积不局限于电子束蒸发技术,也可以采用溅射技术。
步骤四.在源极的左边与漏极的右边的势垒层3上进行刻蚀制作台面6,如图3d。
在势垒层3上第二次制作掩膜,使用反应离子刻蚀技术在源极左边与漏极右边的势垒层3上进行刻蚀,形成台面6,其中刻蚀深度为100nm;反应离子刻蚀技术刻蚀台面6采用的工艺条件为:Cl2流量为15sccm,压强为10mTorr,功率为100W。
本步骤的刻蚀不局限于反应离子刻蚀技术,也可以采用溅射技术或等离子体刻蚀技术。
步骤五.在源极上部、漏极上部及源极与漏极之间的势垒层上部淀积HfO2制作绝缘介质层7,如图3e。
使用射频磁控反应溅射技术分别覆盖源极上部、漏极上部及源极与漏极之间的势垒层上部,完成淀积厚度e为30nm的HfO2绝缘介质层7。淀积绝缘介质层采用的工艺条件为:反应室溅射气压保持在0.1Pa左右,O2和Ar的流量分别为1sccm和8sccm,基片温度固定在200℃,Hf靶射频功率为150W。
本步骤的绝缘介质层的淀积不局限于溅射技术,也可以采用蒸发技术或等离子体增强化学气相淀积技术或原子层淀积技术或分子束外延技术。
步骤六.在源极和漏极之间的绝缘介质层7上淀积金属Ni/Au制作绝缘栅极8,如图3f。
在绝缘介质层7上第三次制作掩膜,使用电子束蒸发技术在源极和漏极之间的绝缘介质层7上淀积金属,制作绝缘栅极8,其中所淀积的金属为Ni/Au金属组合,其厚度为0.043μm/0.22μm;电子束蒸发技术淀积Ni/Au采用的工艺条件为:真空度小于1.8×10-3Pa,功率范围为200~1000W,蒸发速率小于
本步骤的金属淀积不局限于电子束蒸发技术,也可以采用溅射技术。
步骤七.在绝缘栅极上部及绝缘介质层的其他区域上部淀积SiN制作钝化层9,如图3g。
使用等离子体增强化学气相淀积技术分别覆盖绝缘栅极8上部及绝缘介质层7的其他区域上部,完成淀积厚度为6.7μm的SiN钝化层9;其采用的工艺条件为:气体为NH3、N2及SiH4,气体流量分别为2.5sccm、950sccm和250sccm,温度、RF功率和压强分别为300℃、25W和950mTorr。
本步骤的钝化层的淀积不局限于等离子体增强化学气相淀积技术,也可以采用蒸发技术或原子层淀积技术或溅射技术或分子束外延技术。
步骤八.在绝缘栅极8和漏极5之间的钝化层9内进行刻蚀制作凹槽10,如图3h。
在钝化层9上第四次制作掩膜,使用反应离子刻蚀技术在绝缘栅极8与漏极5之间的钝化层内进行刻蚀,以制作凹槽10,其中凹槽10深度s为5.9μm,宽度b为6.4μm,凹槽10底部与绝缘介质层之间的距离d为0.8μm,凹槽10靠近绝缘栅极一侧边缘与绝缘栅极靠近漏极一侧边缘之间的距离a为13.7μm;反应离子刻蚀技术刻蚀凹槽10采用的工艺条件为:CF4流量为45sccm,O2流量为5sccm,压强为10mTorr,功率为100W。
本步骤的刻蚀不局限于反应离子刻蚀技术,也可以采用溅射技术或等离子体刻蚀技术。
步骤九.在凹槽10内淀积Al2O3高介电常数介质11,并完全填充凹槽10,如图3i。
在钝化层9上第五次制作掩膜,使用原子层淀积技术在凹槽10内淀积Al2O3高介电常数介质11,所淀积Al2O3高介电常数介质要完全填充凹槽10。淀积Al2O3高介电常数介质采用的工艺条件为:以TMA和H2O为反应源,载气为N2,载气流量为200sccm,衬底温度为300℃,气压为700Pa。
本步骤的高介电常数介质的淀积不局限于原子层淀积技术,也可以采用蒸发技术或等离子体增强化学气相淀积技术或溅射技术或分子束外延技术。
步骤十.在源极与漏极之间的钝化层上部和高介电常数介质上部淀积金属Ti/Ni/Au制作一字形源场板12,如图3j。
在钝化层9上第六次制作掩膜,使用电子束蒸发技术在源极与漏极之间的钝化层上部和高介电常数介质上部淀积金属,所淀积的金属为Ti/Ni/Au金属组合,即下层为Ti、中层为Ni、上层为Au,其厚度为1.3μm/0.8μm/0.3μm,该金属靠近绝缘栅极一侧边缘与凹槽靠近绝缘栅极一侧边缘对齐,形成一字形源场板,并将一字形源场板与源极电气连接。一字形源场板靠近漏极一侧边缘与凹槽靠近漏极一侧边缘之间的距离c为7.3μm,一字形源场板12与高介电常数介质11构成直角复合源场板。电子束蒸发技术淀积Ti/Ni/Au采用的工艺条件为:真空度小于1.8×10-3Pa,功率范围为200~1000W,蒸发速率小于
本步骤的金属淀积不局限于电子束蒸发技术,也可以采用溅射技术。
步骤十一.在一字形源场板12上部以及钝化层9的其它区域上部淀积SiO2制作保护层13,如图3k。
使用等离子体增强化学气相淀积技术在一字形源场板12上部以及钝化层9的其它区域上部淀积SiO2制作保护层13,其厚度为4.6μm,从而完成整个器件的制作;其采用的工艺条件为:N2O流量为850sccm,SiH4流量为200sccm,温度为250℃,RF功率为25W,压强为1100mTorr。
本步骤的保护层的淀积不局限于等离子体增强化学气相淀积技术,也可以采用蒸发技术或原子层淀积技术或溅射技术或分子束外延技术。
实施例三:制作衬底为硅,绝缘介质层为Al2O3,钝化层为SiO2,保护层为SiN,高介电常数介质为HfO2,一字形源场板为Ti/Pt/Au金属组合的绝缘栅型直角复合源场板功率晶体管。
步骤A.在硅衬底1上自下而上外延AlN与GaN材料制作过渡层2,如图3a。
A1)使用金属有机物化学气相淀积技术在温度为800℃,压强为40Torr,氢气流量为4000sccm,氨气流量为4000sccm,铝源流量为25μmol/min的工艺条件下,在硅衬底1上外延厚度为200nm的AlN材料;
A2)使用金属有机物化学气相淀积技术在温度为980℃,压强为45Torr,氢气流量为4000sccm,氨气流量为4000sccm,镓源流量为120μmol/min的工艺条件下,在AlN材料上外延厚度为4.8μm的GaN材料,完成过渡层2的制作。
步骤B.在过渡层上自下而上淀积Al0.1Ga0.9N与GaN材料制作势垒层3,如图3b。
B1)使用金属有机物化学气相淀积技术在温度为1000℃,压强为40Torr,氢气流量为4000sccm,氨气流量为4000sccm,镓源流量为12μmol/min,铝源流量为12μmol/min的工艺条件下,在过渡层2上外延厚度为46nm、铝组分为0.1的Al0.1Ga0.9N材料;
B2)使用金属有机物化学气相淀积技术在温度为1000℃,压强为40Torr,氢气流量为4000sccm,氨气流量为4000sccm,镓源流量为3μmol/min的工艺条件下,在Al0.1Ga0.9N材料上外延厚度为4nm的GaN材料,完成势垒层3的制作。
步骤C.在势垒层3两端淀积金属Ti/Al/Ni/Au制作源极4与漏极5,如图3c。
C1)在势垒层3上第一次制作掩膜,使用电子束蒸发技术在真空度小于1.8×10- 3Pa,功率范围为200~1000W,蒸发速率小于的工艺条件下,在其两端淀积金属,其中所淀积的金属为Ti/Al/Ni/Au金属组合,即自下而上分别为Ti、Al、Ni与Au,其厚度为0.018μm/0.135μm/0.046μm/0.052μm;
C2)在N2气氛,温度为850℃,时间为35s的工艺条件下进行快速热退火,完成源极4和漏极5的制作。
步骤D.在源极左边与漏极右边的势垒层3上进行刻蚀制作台面6,如图3d。
在势垒层3上第二次制作掩膜,使用反应离子刻蚀技术在Cl2流量为15sccm,压强为10mTorr,功率为100W的工艺条件下,在源极左边与漏极右边的势垒层3上进行刻蚀,形成台面6,其中刻蚀深度为200nm。
步骤E.在源极上部、漏极上部及源极与漏极之间的势垒层上部淀积Al2O3制作绝缘介质层7,如图3e。
使用原子层淀积技术分别覆盖源极上部、漏极上部及源极与漏极之间的势垒层上部,完成淀积厚度e为75nm的Al2O3绝缘介质层7。淀积绝缘介质层采用的工艺条件为:以TMA和H2O为反应源,载气为N2,载气流量为200sccm,衬底温度为300℃,气压为700Pa。
步骤F.在源极和漏极之间的绝缘介质层7上淀积金属Ni/Au制作绝缘栅极8,如图3f。
在绝缘介质层7上第三次制作掩膜,使用电子束蒸发技术在真空度小于1.8×10- 3Pa,功率范围为200~1000W,蒸发速率小于的工艺条件下,在源极和漏极之间的绝缘介质层上淀积金属,制作绝缘栅极8,所淀积的金属为Ni/Au金属组合,即下层为Ni、上层为Au,其厚度为0.043μm/0.22μm。
步骤G.在绝缘栅极上部及绝缘介质层的其他区域上部淀积SiO2材料制作钝化层9,如图3g。
使用等离子体增强化学气相淀积技术在气体为N2O及SiH4,气体流量分别为850sccm和200sccm,温度为250℃,RF功率25W,压强为1100mTorr的工艺条件下,在绝缘栅极上部及绝缘介质层的其他区域上部淀积厚度为12.22μm的SiO2制作钝化层9。
步骤H.在绝缘栅极8与漏极5之间的钝化层9内进行刻蚀制作凹槽10,如图3h。
在钝化层9上第四次制作掩膜,使用反应离子刻蚀技术在CF4流量为45sccm,O2流量为5sccm,压强为10mTorr,功率为100W的工艺条件下,在绝缘栅极8与漏极5之间的钝化层内进行刻蚀,以制作凹槽10,其中凹槽10深度s为10.9μm,宽度b为9.8μm,凹槽10底部与绝缘介质层之间的距离d为1.32μm,凹槽10靠近绝缘栅极一侧边缘与绝缘栅极靠近漏极一侧边缘之间的距离a为19.04μm。
步骤I.在凹槽10内淀积HfO2高介电常数介质11,并完全填充凹槽10,如图3i。
在钝化层9上第五次制作掩膜,使用射频磁控反应溅射技术在反应室溅射气压保持在0.1Pa附近,O2和Ar的流量分别为1sccm和8sccm,基片温度固定在200℃,Hf靶射频功率为150W的工艺条件下,在凹槽10内淀积HfO2高介电常数介质11,所淀积HfO2高介电常数介质要完全填充凹槽10。
步骤J.在源极与漏极之间的钝化层9上部和高介电常数介质11上部淀积金属Ti/Pt/Au,制作一字形源场板12,如图3j。
在钝化层9上第六次制作掩膜,使用电子束蒸发技术在真空度小于1.8×10-3Pa,功率范围为200~1000W,蒸发速率小于的工艺条件下,在源极与漏极之间的钝化层9上部和高介电常数介质11上部淀积金属,所淀积的金属为Ti/Pt/Au金属组合,即下层为Ti、中层为Pt、上层为Au,其厚度为1.6μm/1.2μm/0.9μm,该金属靠近绝缘栅极一侧边缘与凹槽靠近绝缘栅极一侧边缘对齐,形成一字形源场板,并将一字形源场板与源极电气连接。一字形源场板靠近漏极一侧边缘与凹槽靠近漏极一侧边缘之间的距离c为11.6μm,一字形源场板与高介电常数介质构成直角复合源场板。
步骤K.在一字形源场板12上部以及钝化层9的其它区域上部淀积SiN,制作保护层13,如图3k。
使用等离子体增强化学气相淀积技术在气体为NH3、N2及SiH4,气体流量分别为2.5sccm、950sccm和250sccm,温度、RF功率和压强分别为300℃、25W和950mTorr的工艺条件下,在一字形源场板12上部以及钝化层9的其它区域上部淀积SiN制作保护层13,其厚度为7.2μm,从而完成整个器件的制作。
本发明的效果可通过以下仿真进一步说明。
对采用传统源场板的功率晶体管与本发明器件的击穿特性进行仿真,结果如图4。
由图4可以看出,采用传统源场板的功率晶体管发生击穿,即漏极电流迅速增加,时的漏源电压大约在609V,而本发明器件发生击穿时的漏源电压大约在1347V,证明本发明器件的击穿电压远远大于采用传统源场板的功率晶体管的击穿电压。
对于本领域的专业人员来说,在了解了本发明内容和原理后,能够在不背离本发明的原理和范围的情况下,根据本发明的方法进行形式和细节上的各种修正和改变,但是这些基于本发明的修正和改变仍在本发明的权利要求保护范围之内。

Claims (8)

1.一种绝缘栅型直角复合源场板功率晶体管,自下而上包括:衬底(1)、过渡层(2)、势垒层(3)、绝缘介质层(7)、钝化层(9)和保护层(13),势垒层(3)的上面淀积有源极(4)与漏极(5),势垒层(3)的侧面刻有台面(6),且台面深度大于势垒层的厚度,绝缘介质层(7)上面淀积有绝缘栅极(8),其特征在于,钝化层(9)内刻有凹槽(10),凹槽(10)内完全填充有高介电常数介质(11),钝化层(9)与保护层(13)之间淀积有一字形源场板(12),一字形源场板靠近绝缘栅极一侧边缘与凹槽靠近绝缘栅极一侧边缘对齐,该一字形源场板与高介电常数介质(11)构成直角复合源场板,一字形源场板(12)与源极(4)电气连接;
所述凹槽(10)靠近绝缘栅极一侧边缘与绝缘栅极(8)靠近漏极一侧边缘之间的距离a为s×(d+e×ε21+s×ε23)0.5,其中s为凹槽深度,d为凹槽底部与绝缘介质层之间的距离,e为绝缘介质层厚度,ε1为绝缘介质层的相对介电常数,ε2为钝化层的相对介电常数,ε3为高介电常数介质的相对介电常数;凹槽靠近漏极一侧边缘与一字形源场板靠近漏极一侧边缘之间的距离c为0.94~11.6μm。
2.根据权利要求1所述的绝缘栅型直角复合源场板功率晶体管,其特征在于凹槽(10)的深度s为0.38~10.9μm,宽度b为0.77~9.8μm;凹槽(10)底部与绝缘介质层(7)之间的距离d为0.094~1.32μm;绝缘介质层(7)的厚度e为1~75nm。
3.根据权利要求1所述的绝缘栅型直角复合源场板功率晶体管,其特征在于所述的钝化层的相对介电常数ε2和高介电常数介质的相对介电常数ε3的取值范围为1.5~2000,且ε23
4.根据权利要求1所述的绝缘栅型直角复合源场板功率晶体管,其特征在于衬底(1)采用蓝宝石或碳化硅或硅材料。
5.一种制作绝缘栅型直角复合源场板功率晶体管的方法,包括如下过程:
1)在衬底(1)上外延GaN基宽禁带半导体材料,形成过渡层(2);
2)在过渡层上外延GaN基宽禁带半导体材料,形成势垒层(3);
3)在势垒层(3)上第一次制作掩膜,利用该掩膜在势垒层(3)的两端淀积金属,再在N2气氛中进行快速热退火,分别制作源极(4)和漏极(5);
4)在势垒层(3)上第二次制作掩膜,利用该掩膜在源极左侧、漏极右侧的势垒层上进行刻蚀,且刻蚀区深度大于势垒层厚度,形成台面(6);
5)在源极上部、漏极上部以及源极与漏极之间的势垒层上部淀积厚度e为1~75nm的绝缘介质材料,制作绝缘介质层(7);
6)在绝缘介质层(7)上第三次制作掩膜,利用该掩膜在源极和漏极之间的绝缘介质层上淀积金属,制作绝缘栅极(8);
7)分别在绝缘栅极上部与绝缘介质层的其他区域上部淀积钝化层(9);
8)在钝化层(9)上第四次制作掩膜,利用该掩膜在绝缘栅极与漏极之间的钝化层(9)内进行刻蚀,以制作深度s为0.38~10.9μm,宽度b为0.77~9.8μm的凹槽(10),凹槽(10)底部与绝缘介质层(7)之间的距离d为0.094~1.32μm;该凹槽靠近绝缘栅极一侧边缘与绝缘栅极靠近漏极一侧边缘之间的距离a为s×(d+e×ε21+s×ε23)0.5,其中s为凹槽深度,d为凹槽底部与绝缘介质层之间的距离,e为绝缘介质层厚度,ε1为绝缘介质层的相对介电常数,ε2为钝化层的相对介电常数,ε3为高介电常数介质的相对介电常数;
9)在钝化层(9)上第五次制作掩膜,利用该掩膜在凹槽(10)内淀积高介电常数介质(11),所淀积的高介电常数介质(11)要完全填充凹槽;
10)在钝化层(9)上第六次制作掩膜,利用该掩膜在绝缘栅极与漏极之间的钝化层(9)上部和高介电常数介质(11)上部淀积金属,该金属靠近绝缘栅极一侧边缘与凹槽靠近绝缘栅极一侧边缘对齐,以形成厚度为0.43~3.7μm的一字形源场板(12),凹槽靠近漏极一侧边缘与一字形源场板靠近漏极一侧边缘之间的距离c为0.94~11.6μm,并将一字形源场板(12)与源极(4)电气连接;
11)在一字形源场板(12)上部与钝化层(9)的其它区域上部淀积绝缘介质材料,形成保护层(13),完成整个器件的制作。
6.根据权利要求5所述的方法,其特征在于所述第10)步中在绝缘栅极与漏极之间的钝化层(9)上部和高介电常数介质上部淀积的金属,采用三层金属组合Ti/Mo/Au,即下层为Ti、中层为Mo、上层为Au,其厚度为0.2~1.6μm/0.15~1.2μm/0.08~0.9μm。
7.根据权利要求5所述的方法,其特征在于所述第10)步中在绝缘栅极与漏极之间的钝化层(9)上部和高介电常数介质上部淀积的金属,进一步采用Ti/Ni/Au三层金属组合,即下层为Ti、中层为Ni、上层为Au,其厚度为0.2~1.6μm/0.15~1.2μm/0.08~0.9μm。
8.根据权利要求5所述的方法,其特征在于所述第10)步中在绝缘栅极与漏极之间的钝化层(9)上部和高介电常数介质(11)上部淀积的金属,采用Ti/Pt/Au三层金属组合,即下层为Ti、中层为Pt、上层为Au,其厚度为0.2~1.6μm/0.15~1.2μm/0.08~0.9μm。
CN201410660513.5A 2014-11-18 2014-11-18 绝缘栅型直角复合源场板功率晶体管 Active CN104393030B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410660513.5A CN104393030B (zh) 2014-11-18 2014-11-18 绝缘栅型直角复合源场板功率晶体管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410660513.5A CN104393030B (zh) 2014-11-18 2014-11-18 绝缘栅型直角复合源场板功率晶体管

Publications (2)

Publication Number Publication Date
CN104393030A CN104393030A (zh) 2015-03-04
CN104393030B true CN104393030B (zh) 2017-04-19

Family

ID=52610903

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410660513.5A Active CN104393030B (zh) 2014-11-18 2014-11-18 绝缘栅型直角复合源场板功率晶体管

Country Status (1)

Country Link
CN (1) CN104393030B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113809160A (zh) * 2021-08-25 2021-12-17 西安电子科技大学 一种无金场板GaN基射频器件及其制作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101414625A (zh) * 2008-12-01 2009-04-22 西安电子科技大学 槽栅型栅-漏复合场板高电子迁移率晶体管
CN103137476A (zh) * 2011-12-01 2013-06-05 电力集成公司 具有钝化以及栅极电介质多层结构的GaN高压HFET

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100782430B1 (ko) * 2006-09-22 2007-12-05 한국과학기술원 고전력을 위한 내부전계전극을 갖는 갈륨나이트라이드기반의 고전자 이동도 트랜지스터 구조
US8796097B2 (en) * 2012-04-26 2014-08-05 University Of South Carolina Selectively area regrown III-nitride high electron mobility transistor

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101414625A (zh) * 2008-12-01 2009-04-22 西安电子科技大学 槽栅型栅-漏复合场板高电子迁移率晶体管
CN103137476A (zh) * 2011-12-01 2013-06-05 电力集成公司 具有钝化以及栅极电介质多层结构的GaN高压HFET

Also Published As

Publication number Publication date
CN104393030A (zh) 2015-03-04

Similar Documents

Publication Publication Date Title
CN104409493B (zh) 基于t形栅‑漏复合场板的异质结器件及其制作方法
CN104393035B (zh) 基于介质调制的复合源场板异质结场效应晶体管
CN101414625B (zh) 槽栅型栅-漏复合场板高电子迁移率晶体管
CN104393048B (zh) 介质调制复合交叠栅功率器件
CN101414633B (zh) 凹槽绝缘栅型复合栅场板高电子迁移率器件
CN112768505B (zh) 异质结功率器件及其制作方法
CN101414623B (zh) 槽栅型源-漏复合场板异质结场效应晶体管及其制作方法
CN104409494B (zh) 基于直角源场板和直角漏场板的复合场板功率器件
CN101414627B (zh) 绝缘栅型源-漏复合场板高电子迁移率晶体管及其制作方法
CN104409482B (zh) GaN基T形源场板功率器件及其制作方法
CN104393044B (zh) 绝缘栅型直角栅‑漏复合场板功率器件
CN101414624B (zh) Г栅异质结场效应晶体管及其制作方法
CN101414626A (zh) 绝缘栅型栅-漏复合场板功率器件
CN101414635B (zh) 凹槽绝缘栅型栅-漏复合场板功率器件及其制作方法
CN104409480B (zh) 绝缘栅型直角源场板高电子迁移率器件及其制作方法
CN101414622A (zh) 基于源场板和漏场板的复合场板异质结场效应晶体管
CN104393041B (zh) T形栅场板高电子迁移率晶体管及其制作方法
CN104465747B (zh) T形源‑漏复合场板功率器件
CN104393030B (zh) 绝缘栅型直角复合源场板功率晶体管
CN101414636B (zh) 凹槽绝缘栅型源-漏复合场板高电子迁移率晶体管
CN101414628B (zh) 凹槽г栅高电子迁移率晶体管及其制作方法
CN104409495B (zh) 直角栅场板异质结场效应晶体管及其制作方法
CN104393043B (zh) 氮化镓基直角漏场板高电子迁移率晶体管
CN104393042B (zh) T形漏场板异质结功率器件及其制作方法
CN104409481B (zh) 槽栅型直角复合栅场板异质结器件及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20181008

Address after: 710065 16, 5 20 zhang84 Road, hi tech Zone, Xi'an, Shaanxi.

Patentee after: Shaanxi Semiconductor Pioneer Technology Center Co.,Ltd.

Address before: No. 2 Taibai Road, Xi'an, Shaanxi Province, Shaanxi

Patentee before: Shaanxi Xi'an electronic large Assets Management Co.,Ltd.

Effective date of registration: 20181008

Address after: No. 2 Taibai Road, Xi'an, Shaanxi Province, Shaanxi

Patentee after: Shaanxi Xi'an electronic large Assets Management Co.,Ltd.

Address before: No. 2 Taibai Road, Xi'an, Shaanxi Province, Shaanxi

Patentee before: Xidian University

TR01 Transfer of patent right