JP2009064821A - 半導体基板の表面に絶縁膜を形成する方法と装置 - Google Patents

半導体基板の表面に絶縁膜を形成する方法と装置 Download PDF

Info

Publication number
JP2009064821A
JP2009064821A JP2007229153A JP2007229153A JP2009064821A JP 2009064821 A JP2009064821 A JP 2009064821A JP 2007229153 A JP2007229153 A JP 2007229153A JP 2007229153 A JP2007229153 A JP 2007229153A JP 2009064821 A JP2009064821 A JP 2009064821A
Authority
JP
Japan
Prior art keywords
semiconductor substrate
chamber
nitrogen
vacuum chamber
oxygen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007229153A
Other languages
English (en)
Other versions
JP4963455B2 (ja
Inventor
Tamotsu Hashizume
保 橋詰
Masahiro Sugimoto
雅裕 杉本
Shigemasa Soejima
成雅 副島
Tsutomu Uesugi
勉 上杉
Toru Kachi
徹 加地
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hokkaido University NUC
Toyota Motor Corp
Toyota Central R&D Labs Inc
Original Assignee
Hokkaido University NUC
Toyota Motor Corp
Toyota Central R&D Labs Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hokkaido University NUC, Toyota Motor Corp, Toyota Central R&D Labs Inc filed Critical Hokkaido University NUC
Priority to JP2007229153A priority Critical patent/JP4963455B2/ja
Publication of JP2009064821A publication Critical patent/JP2009064821A/ja
Application granted granted Critical
Publication of JP4963455B2 publication Critical patent/JP4963455B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

【課題】 半導体基板の表面にアルミナ系の絶縁膜を比較的に短時間で形成可能な技術を提供する。
【解決手段】 半導体基板に絶縁膜を形成する方法は、半導体基板を真空チャンバ内に載置する第1工程と、前記真空チャンバ内に窒素と酸素とアルミニウムアルコキシドを供給する第2工程と、前記真空チャンバ内に供給した窒素と酸素とアルミニウムアルコキシドの混合気をプラズマ化する第3工程を備えている。この方法によると、半導体基板の表面に、酸窒化アルミニウム膜を比較的に短時間で形成することができる。
【選択図】図1

Description

本発明は、半導体基板の表面に絶縁膜を形成する技術に関する。特に、半導体基板の表面にアルミナ系の絶縁膜を形成する技術に関する。
特許文献1に、半導体基板の表面にアルミナ系の絶縁膜を形成する技術が開示されている。この技術では、原子層堆積(ALD)を用いて、単結晶シリコンの表面に酸化アルミニウム(Al)膜を形成する。即ち、半導体基板を載置した真空チャンバ内に、アルミニウム原子を含む第1のソース材料と酸素原子を含む第2のソース材料の気相パルスを交互に導入し、半導体基板の表面にアルミニウム原子と酸化原子を交互に堆積させていく。
特表2004−511909号公報
特許文献1の技術では、原子層堆積法を用いることから、酸化アルミニウム膜を形成するために必要とする時間が非常に長くなってしまう。
本発明は、上記の課題を解決する。本発明は、半導体基板の表面にアルミナ系の絶縁膜を比較的に短時間で形成可能な技術を提供する。
本発明は、半導体基板に絶縁膜を形成する方法に具現化される。この方法は、半導体基板を真空チャンバ内に載置する第1工程と、前記真空チャンバ内に窒素と酸素とアルミニウムアルコキシドを供給する第2工程と、前記真空チャンバ内に供給した窒素と酸素とアルミニウムアルコキシドの混合気をプラズマ化する第3工程を備えている。
真空チャンバ内で前記した混合気をプラズマ化することによって、真空チャンバ内に窒素、酸素、アルミニウムのラジカルが発生する。発生した各元素のラジカルは、十分に励起された状態となっており、半導体基板の表面に速やかに結合していく。それにより、半導体基板の表面に、酸窒化アルミニウム(AlON)膜が比較的に速い速度で成長する。
この方法によると、半導体基板の表面に、アルミナ系の絶縁膜である酸窒化アルミニウム膜を比較的に短時間で形成することができる。
前記した第2工程では、前記真空チャンバ内に供給する酸素と窒素の少なくとも一方を、アルミニウムアルコキシド内でバブリングすることが好ましい。
この方法によると、常温において液体であるアルミニウムアルコキシドを、真空チャンバに供給しやすい。
前記した第2工程では、前記真空チャンバ内に供給する窒素のみを、アルミニウムアルコキシド内でバブリングさせることが好ましい。
酸素をアルミニウムアルコキシド内でバブリングすると、アルミニウムアルコキシドが酸化されてしまうことがある。そのことから、窒素のみをアルミニウムアルコキシド内でバブリングすることで、アルミニウムアルコキシドが無用に酸化されることを避けることができる。
本発明に係る方法では、前記真空チャンバが、第1室とその第1室から部分的に隔てられた第2室を備えていることが好ましい。この場合、前記第1工程では半導体基板を前記第1室に載置し、前記第2工程では窒素と酸素とアルミニウムアルコキシドを前記第2室に供給し、前記第3工程では前記第2室に供給された窒素と酸素とアルミニウムアルコキシドの混合気を前記第2室でプラズマ化することが好ましい。
この方法によると、前記した混合気のプラズマ化を効率よく行うことができるとともに、プラズマ化によって発生した荷電粒子が半導体基板に過剰に接触することを防止することができる。
アルミニウムアルコキシドは、アルミニウム−酸素−炭素(Al−O−C)結合を有す化合物である。その例として、ジエチルアルミニウムエトキシド、アルミニウムエトキシド、アルミニウムイソプロポキシド、アルミニウムトリ−s−ブトキシド等が挙げられる。そのなかで、本発明では特にジエチルアルミニウムエトキシドを好適に用いることができる。
本発明に係る方法は、窒化物半導体基板に絶縁膜を形成する場合に、特に有効に用いることができる。
窒化物半導体基板を用いた半導体装置の製造では、窒化物半導体基板に熱処理を行った時に、窒化物半導体基板から構成要素である窒素が抜けてしまうことがあり、その対策が必要とされている。
上記に関して、本発明に係る方法では、絶縁膜として酸窒化アルミニウム膜を形成することができる。窒化物半導体基板に窒素を含む酸窒化アルミニウム膜を形成することができるので、その後の熱処理などにおいて、窒化物半導体基板から窒素が抜けてしまうことを抑制することができる。
本発明の技術は、半導体基板に絶縁膜を形成する装置にも具現化される。この装置は、半導体基板を載置する真空チャンバと、前記真空チャンバ内に窒素と酸素とアルミニウムアルコキシドを供給する供給装置と、前記真空チャンバ内に供給された窒素と酸素とアルミニウムアルコキシドの混合気をプラズマ化するプラズマ発生装置を備えている。
この方法によると、半導体基板の表面に、アルミナ系の絶縁膜である酸窒化アルミニウム膜を比較的に短時間で形成することができる。
本発明によって、例えばパワーデバイスのゲート絶縁膜のように、比較的に厚みが必要とされる絶縁膜を、酸窒化アルミニウムによって短時間で形成することが可能となる。
最初に、本発明を実施した実施例の主要な特徴を列記する。
(形態1) 絶縁膜形成装置の真空チャンバは、第1室と第2室を備えている。第1室と第2室は、互いに部分的に隔てられている。第1室には、半導体基板が載置される。
(形態2) 絶縁膜形成装置の供給装置は、酸素とアルミニウムエトキシド内でバブリングした窒素を、真空チャンバの第2室に供給する。
(形態3) プラズマ発生装置のプラズマ発生装置は、真空チャンバの第2室に供給された窒素と酸素アルミニウムエトキシドの混合気を、真空チャンバの第2室でプラズマ化する。
本発明の実施例について図面を参照しながら説明する。図1は、本発明を実施した絶縁膜形成装置10の構造を示している。絶縁膜形成装置10は、半導体基板100の表面100aに、アルミナ系の絶縁膜を形成する装置である。ここで、半導体基板100は、窒化物半導体基板であり、詳しくは表面100aが(0001)面である窒化ガリウムの単結晶基板である。
図1に示すように、絶縁膜形成装置10は、半導体基板100が載置される真空チャンバ20と、真空チャンバ20に接続されている真空ポンプ30を備えている。真空チャンバ20は、気密に製作されている。真空ポンプ30は、真空チャンバ20内から脱気することによって、真空チャンバ20内を略真空状態にすることができる。
真空チャンバ20は、主に、成膜室22と、プラズマ発生室24を備えている。成膜室22は、半導体基板100を収容し、半導体基板100の表面100aに絶縁膜を形成する空間である。成膜室22には、半導体基板100を載置する台座28が設けられている。プラズマ発生室24は、詳しくは後述するが、供給装置50から供給される混合気を、プラズマ発生装置40によってプラズマ化する空間である。
成膜室22とプラズマ発生室24の間には、開口27を有する隔壁26が設けられている。この隔壁26によって、成膜室22とプラズマ発生室24は部分的に隔てられている。
絶縁膜形成装置10は、真空チャンバ20のプラズマ発生室24に、窒素と酸素とジエチルアルミニウムエトキシド(C252AlOC25を供給する供給装置50を備えている。供給装置50は、主に、窒素ガスボンベ112からの窒素ガスを真空チャンバ20のプラズマ発生室24に供給する第1窒素供給管52及び第2窒素供給管56と、第1窒素供給管52と第2窒素供給管56の間に設けられているバブリング槽54と、酸素ガスボンベ114からの酸素ガスを真空チャンバ20のプラズマ発生室24に供給する酸素供給管58を備えている。
バブリング槽54には、ジエチルアルミニウムエトキシド116が溜められている。バブリング槽54では、窒素ガスボンベ112から供給された窒素ガスが、ジエチルアルミニウムエトキシド116内でバブリングされて、真空チャンバ20のプラズマ発生室24に送り出される。それにより、バブリング槽54からプラズマ発生室24に送り出される窒素ガスに、ジエチルアルミニウムエトキシド116が混合される。即ち、バブリング槽54からプラズマ発生室24に繋がる第2窒素供給管56では、窒素とジエチルアルミニウムエトキシドの混合気が流れるようになっている。
以上の構成により、真空チャンバ20のプラズマ発生室24には、窒素と酸素とジエチルアルミニウムエトキシドが供給される。本実施例では窒素と酸素とジエチルアルミニウムエトキシドが常温で供給されるが、そのうちの一又は複数を必要に応じて加熱/冷却して供給するようにしてもよい。
絶縁膜形成装置10は、プラズマ発生装置40を備えている。プラズマ発生装置40は、電子サイクロトロン共鳴(ECR)型のプラズマ発生装置である。即ち、プラズマ発生装置40は、主に、プラズマ発生室24にマイクロ波(2.45GHz)を発信するマイクロ波発信装置42と、プラズマ発生室24内に磁場を発生させる電磁石44を備えている。プラズマ発生室24に供給された窒素と酸素とジエチルアルミニウムエトキシドの混合気は、プラズマ発生装置40によってプラズマ化される。この混合気のプラズマ化は、プラズマ発生室24で行われる。プラズマ発生室24は、半導体基板100が載置された成膜室22と部分的に隔てられている。そのことから、プラズマ化に伴って発生した荷電粒子が、半導体基板100に衝突して悪影響を与えてしまうことが防止される。
図1に示すように、プラズマ発生室24で発生したプラズマ120は、隔壁26の開口27を通って成膜室22へ移動する。プラズマ120には、十分に励起された窒素、酸素、アルミニウムのラジカルが存在しており、それらのラジカルが半導体基板100の表面100aに結合する。それにより、半導体基板100の表面100aに、酸窒化アルミニウム(AlON:AlxOy1-x-y)膜が形成される。酸窒化アルミニウム膜は、アルミナ系の絶縁膜である。
図2は、本実施例の絶縁膜形成装置10によって窒化ガリウムの表面に形成した酸窒化アルミニウム膜のC−V特性を示している。図2には、常温(RT)での測定結果(RT)と、100℃での測定結果と、200℃での測定結果が示されている。また、図2中の破線(Calculated)は、界面準位がないとした場合の理論値(計算値)を示している。ここで、窒化ガリウムはn型の不純物を5×1015/cm3の濃度で含む。酸窒化アルミニウム膜は、その径が500μmの円形範囲に63nmの膜厚で形成した。また、測定周波数(印加電圧の周波数)は、100kHzに設定した。
図2に示すように、本実施例によって得られたAlON/GaNのMIS構造では、負バイアス領域において計算値に近いC−V特性が確認され、正バイアス領域においても絶縁膜としての容量に十分な値が確認された。これらの特性は、200℃における測定でも同様に確認されており、200℃程度まで安定に動作する絶縁ゲート型のデバイスを実現可能なものといえる。実験結果に基づいて、界面準位密度は1×1011/cm2/eVと計算された。
以上のように、本実施例の絶縁膜形成装置10は、半導体基板100が載置された真空チャンバ20内に、窒素と酸素とジエチルアルミニウムエトキサイドを供給し、その混合気をプラズマ化する。それにより、半導体基板100の表面に、アルミナ系の絶縁膜である酸窒化アルミニウム膜を形成することができる。
本実施例の絶縁膜形成装置10では、ジエチルアルミニウムエトキサイドに代えて、他のアルミニウムアルコキシドを用いることもできる。アルミニウムアルコキシドは、アルミニウム−酸素−炭素(Al−O−N)結合を有する化合物であり、例えばアルミニウムエトキシドAl(OC253、アルミニウムイソプロポキシドAl[OCH(CH323、アルミニウムトリ−s−ブトキシドAl(OC493が挙げられる。
本実施例の絶縁膜形成装置10では、窒素ガスをジエチルアルミニウムエトキシド内でバブリングしているが、酸素ガスをジエチルアルミニウムエトキシド内でバブリングする構成とすることもできる。ただし、酸素ガスをジエチルアルミニウムエトキシド内でバブリングすると、ジエチルアルミニウムエトキシドが酸化してしまうこともあるので、窒素ガスのみをジエチルアルミニウムエトキシド内でバブリングすることが好ましい。
以上、本発明の具体例を詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
本明細書または図面に説明した技術要素は、単独であるいは各種の組み合わせによって技術的有用性を発揮するものであり、出願時の請求項に記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
絶縁膜形成装置の構造を示す図。 形成した絶縁膜のC−V特性を示す図。
符号の説明
10:絶縁膜形成装置
20:真空チャンバ
22:成膜室
24:プラズマ発生室
26:隔壁
27:開口
28:台座
30:真空ポンプ
40:プラズマ発生装置
42:マイクロ波発信装置
44:電磁石
50:供給装置
52:第1窒素供給管
54:バブリング槽
56:第2窒素供給管
58:酸素供給管
100:半導体基板
100a:表面
112:窒素ガスボンベ
114:酸素ガスボンベ
116:バブリング槽のジエチルアルミニウムエトキシド
120:プラズマ

Claims (7)

  1. 半導体基板に絶縁膜を形成する方法であって、
    半導体基板を真空チャンバ内に載置する第1工程と、
    前記真空チャンバ内に窒素と酸素とアルミニウムアルコキシドを供給する第2工程と、
    前記真空チャンバ内に供給した窒素と酸素とアルミニウムアルコキシドの混合気をプラズマ化する第3工程と、
    を備える方法。
  2. 前記第2工程では、前記真空チャンバ内に供給する酸素と窒素の少なくとも一方を、アルミニウムアルコキシド内でバブリングすることを特徴とする請求項1に記載の方法。
  3. 前記第2工程では、前記真空チャンバ内に供給する窒素のみを、アルミニウムアルコキシド内でバブリングさせることを特徴とする請求項2に記載の方法。
  4. 前記真空チャンバは、第1室とその第1室から部分的に隔てられた第2室を備え、
    前記第1工程では、半導体基板を前記第1室に載置し、
    前記第2工程では、窒素と酸素とアルミニウムアルコキシドを前記第2室に供給し、
    前記第3工程では、前記第2室に供給された窒素と酸素とアルミニウムアルコキシドの混合気を前記第2室でプラズマ化する、
    ことを特徴とする請求項1から3のいずれか一項に記載の方法。
  5. 前記アルミニウムアルコキシドは、ジエチルアルミニウムエトキシドであることを特徴とする請求項1から4のいずれか一項に記載の方法。
  6. 前記半導体基板が、窒化物半導体基板であることを特徴とする請求項1から5のいずれか一項に記載の方法。
  7. 半導体基板に絶縁膜を形成する装置であって、
    半導体基板を載置する真空チャンバと、
    前記真空チャンバ内に窒素と酸素とアルミニウムアルコキシドを供給する供給装置と、
    前記真空チャンバ内に供給した窒素と酸素とアルミニウムアルコキシドの混合気をプラズマ化するプラズマ発生装置と、
    を備える装置。
JP2007229153A 2007-09-04 2007-09-04 半導体基板の表面に絶縁膜を形成する方法と装置 Expired - Fee Related JP4963455B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007229153A JP4963455B2 (ja) 2007-09-04 2007-09-04 半導体基板の表面に絶縁膜を形成する方法と装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007229153A JP4963455B2 (ja) 2007-09-04 2007-09-04 半導体基板の表面に絶縁膜を形成する方法と装置

Publications (2)

Publication Number Publication Date
JP2009064821A true JP2009064821A (ja) 2009-03-26
JP4963455B2 JP4963455B2 (ja) 2012-06-27

Family

ID=40559188

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007229153A Expired - Fee Related JP4963455B2 (ja) 2007-09-04 2007-09-04 半導体基板の表面に絶縁膜を形成する方法と装置

Country Status (1)

Country Link
JP (1) JP4963455B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012102237A1 (ja) * 2011-01-25 2012-08-02 国立大学法人東北大学 半導体装置の製造方法、および半導体装置

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05198937A (ja) * 1992-01-20 1993-08-06 Toshiba Corp 電子部品
JPH06330326A (ja) * 1993-03-26 1994-11-29 Shin Etsu Chem Co Ltd シリカ薄膜の製造方法
WO2003026019A1 (fr) * 2001-09-12 2003-03-27 Nec Corporation Dispositif a semi-conducteurs et procede de production correspondant
JP2004015034A (ja) * 2002-06-12 2004-01-15 Handotai Process Kenkyusho:Kk 成膜方法、成膜装置及び成膜装置のクリーニング方法
JP2004063891A (ja) * 2002-07-30 2004-02-26 Fujitsu Ltd 強誘電体メモリの製造方法
JP2004095900A (ja) * 2002-08-30 2004-03-25 Fujitsu Ltd アルミナ膜の成膜方法
JP2004511909A (ja) * 2000-10-10 2004-04-15 エーエスエム インターナショナル エヌ.ヴェー. 誘電体界面被膜およびその方法
JP2005183597A (ja) * 2003-12-18 2005-07-07 Nec Corp 窒化物半導体mis型電界効果トランジスタ
WO2006088062A1 (ja) * 2005-02-17 2006-08-24 Hitachi Kokusai Electric Inc. 半導体デバイスの製造方法および基板処理装置
JP2006278812A (ja) * 2005-03-30 2006-10-12 Eudyna Devices Inc 半導体装置およびその製造方法並びにその半導体装置製造用基板およびその製造方法。
JP2007016272A (ja) * 2005-07-06 2007-01-25 Ge Speciality Materials Japan Kk 基板上に被覆形成される保護膜及びその製造方法
JP2008311631A (ja) * 2007-04-30 2008-12-25 Applied Materials Inc 化学気相堆積プロセスを用いて高k誘電物質を堆積させる方法

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05198937A (ja) * 1992-01-20 1993-08-06 Toshiba Corp 電子部品
JPH06330326A (ja) * 1993-03-26 1994-11-29 Shin Etsu Chem Co Ltd シリカ薄膜の製造方法
JP2004511909A (ja) * 2000-10-10 2004-04-15 エーエスエム インターナショナル エヌ.ヴェー. 誘電体界面被膜およびその方法
WO2003026019A1 (fr) * 2001-09-12 2003-03-27 Nec Corporation Dispositif a semi-conducteurs et procede de production correspondant
JP2004015034A (ja) * 2002-06-12 2004-01-15 Handotai Process Kenkyusho:Kk 成膜方法、成膜装置及び成膜装置のクリーニング方法
JP2004063891A (ja) * 2002-07-30 2004-02-26 Fujitsu Ltd 強誘電体メモリの製造方法
JP2004095900A (ja) * 2002-08-30 2004-03-25 Fujitsu Ltd アルミナ膜の成膜方法
JP2005183597A (ja) * 2003-12-18 2005-07-07 Nec Corp 窒化物半導体mis型電界効果トランジスタ
WO2006088062A1 (ja) * 2005-02-17 2006-08-24 Hitachi Kokusai Electric Inc. 半導体デバイスの製造方法および基板処理装置
JP2006278812A (ja) * 2005-03-30 2006-10-12 Eudyna Devices Inc 半導体装置およびその製造方法並びにその半導体装置製造用基板およびその製造方法。
JP2007016272A (ja) * 2005-07-06 2007-01-25 Ge Speciality Materials Japan Kk 基板上に被覆形成される保護膜及びその製造方法
JP2008311631A (ja) * 2007-04-30 2008-12-25 Applied Materials Inc 化学気相堆積プロセスを用いて高k誘電物質を堆積させる方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012102237A1 (ja) * 2011-01-25 2012-08-02 国立大学法人東北大学 半導体装置の製造方法、および半導体装置
US9230799B2 (en) 2011-01-25 2016-01-05 Tohoku University Method for fabricating semiconductor device and the semiconductor device

Also Published As

Publication number Publication date
JP4963455B2 (ja) 2012-06-27

Similar Documents

Publication Publication Date Title
TWI713834B (zh) 沉積薄膜的方法以及製造半導體裝置的方法
JP5839804B2 (ja) 半導体装置の製造方法、および半導体装置
CN113140503A (zh) 形成高纵横比特征的方法
KR20210105289A (ko) 펄스형 플라즈마 전력을 사용하여 유전체 재료 층을 형성하기 위한 방법, 이 층을 포함한 구조물 및 소자, 그리고 이 층을 형성하기 위한 시스템
US10522343B2 (en) Method of enhancing high-k film nucleation rate and electrical mobility in a semiconductor device by microwave plasma treatment
KR20210042810A (ko) 활성 종을 이용하기 위한 가스 분배 어셈블리를 포함한 반응기 시스템 및 이를 사용하는 방법
JP5283147B2 (ja) 半導体装置および半導体装置の製造方法
CN109690736A (zh) 高压缩/拉伸的翘曲晶片上的厚钨硬掩模膜沉积
TW200945443A (en) Methods for oxidation of a semiconductor device
WO1998021747A1 (fr) Procede de formage d'un film au plasma et dispositif de fabrication d'un film au plasma
WO2008026712A1 (fr) procédé de génération de plasma, procédé de gravure de film en matériau organique, procédé de génération ionique négatif et procédé de traitement par oxydation ou nitruration
TW200913069A (en) Methods for low temperature oxidation of a semiconductor device
TW200908151A (en) Boron nitride and boron nitride-derived materials deposition method
JP2013046070A (ja) 半導体装置を形成するための方法
JP2008021791A (ja) プラズマエッチング方法およびコンピュータ読取可能な記憶媒体
KR101234566B1 (ko) 실리콘 산화막의 성막 방법 및 반도체 장치의 제조 방법
WO2003056617A1 (fr) Procede de gravure et dispositif de gravure au plasma
JP4963455B2 (ja) 半導体基板の表面に絶縁膜を形成する方法と装置
WO2012043250A1 (ja) 絶縁膜形成装置及び方法
TW201125035A (en) Film-forming method, semiconductor element manufacturing method, insulating film and semiconductor element
US9472392B2 (en) Step coverage dielectric
JP6028970B2 (ja) 半導体装置の製造方法およびエッチング方法
KR101942819B1 (ko) 박막 형성 방법
KR20220008776A (ko) 플라즈마 처리 장치 및 플라즈마 처리 방법
JP2016134611A (ja) Iii族窒化物半導体素子の製造装置および製造方法ならびに半導体ウエハの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100719

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110825

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110830

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111003

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120228

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120323

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150406

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150406

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150406

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150406

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150406

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees