JP2003188171A - 薄膜形成方法 - Google Patents
薄膜形成方法Info
- Publication number
- JP2003188171A JP2003188171A JP2001385584A JP2001385584A JP2003188171A JP 2003188171 A JP2003188171 A JP 2003188171A JP 2001385584 A JP2001385584 A JP 2001385584A JP 2001385584 A JP2001385584 A JP 2001385584A JP 2003188171 A JP2003188171 A JP 2003188171A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- reactant
- film
- substrate
- forming method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】
【課題】 原子層蒸着法（ＡＬＤ法）において、膜界面
の欠陥が少なく、膜特性の良好な薄膜を形成することが
できる薄膜形成方法を提供すること。 【解決手段】 オゾンを含有する酸化性ガスによってシ
リコン基板を酸化する第１工程と、シリコン基板の酸化
表面を水酸基化した後にトリメチルアルミニウム等の第
１反応物を吸着させる第２工程と、Ｈ2Ｏ等の第２反応
物を導入し、酸化表面上の第１反応物の残基と反応させ
ることによって、ＳｉＯ2等の酸化膜上にＡｌ2Ｏ3等の
高誘電率の薄膜を形成する第３工程とを含む薄膜形成方
法。
の欠陥が少なく、膜特性の良好な薄膜を形成することが
できる薄膜形成方法を提供すること。 【解決手段】 オゾンを含有する酸化性ガスによってシ
リコン基板を酸化する第１工程と、シリコン基板の酸化
表面を水酸基化した後にトリメチルアルミニウム等の第
１反応物を吸着させる第２工程と、Ｈ2Ｏ等の第２反応
物を導入し、酸化表面上の第１反応物の残基と反応させ
ることによって、ＳｉＯ2等の酸化膜上にＡｌ2Ｏ3等の
高誘電率の薄膜を形成する第３工程とを含む薄膜形成方
法。
Description
【０００１】
【発明の属する技術分野】本発明は、薄膜形成方法に関
するものであって、さらに詳しくは、原子層蒸着法（At
omic Layer Deposition:以下、ＡＬＤ法と略称すること
がある。）を用いる誘電体膜等の薄膜形成方法に関する
ものである。
するものであって、さらに詳しくは、原子層蒸着法（At
omic Layer Deposition:以下、ＡＬＤ法と略称すること
がある。）を用いる誘電体膜等の薄膜形成方法に関する
ものである。
【０００２】
【従来の技術】ＭＯＳ（Metal Oxide Semiconductor）
トランジスタの微細化は、ゲート長０．１μｍの達成を
目前にしている。ＭＯＳトランジスタを微細化すればす
るほど、素子の高速化、低消費電力化が可能になり、素
子の占有面積も縮小する。また、最近では、同じ面積の
チップ上に、より多くの素子を搭載できることから、Ｌ
ＳＩ（Large Scale Integration）そのものを多機能化
することが可能になっている。
トランジスタの微細化は、ゲート長０．１μｍの達成を
目前にしている。ＭＯＳトランジスタを微細化すればす
るほど、素子の高速化、低消費電力化が可能になり、素
子の占有面積も縮小する。また、最近では、同じ面積の
チップ上に、より多くの素子を搭載できることから、Ｌ
ＳＩ（Large Scale Integration）そのものを多機能化
することが可能になっている。
【０００３】ところが、ＭＯＳトランジスタの微細化
は、ゲート長０．１μｍを境に、大きな障害に突き当た
ることが予想されている。その障害の１つは、ゲート絶
縁膜に関するものである。
は、ゲート長０．１μｍを境に、大きな障害に突き当た
ることが予想されている。その障害の１つは、ゲート絶
縁膜に関するものである。
【０００４】従来、ゲート絶縁膜としては、ＳｉＯ2膜
が用いられてきた。これは、ＳｉＯ2膜が素子動作上不
可欠な２つの特性、すなわち、固定電荷をほとんど含有
せず、かつ、チャネル部のシリコンとの境界に界面準位
をほとんど形成しない、という特性を満足するからであ
る。また、ＳｉＯ2膜は制御性良く薄膜に形成可能であ
り、このことが素子を微細化する上でも有効であった。
が用いられてきた。これは、ＳｉＯ2膜が素子動作上不
可欠な２つの特性、すなわち、固定電荷をほとんど含有
せず、かつ、チャネル部のシリコンとの境界に界面準位
をほとんど形成しない、という特性を満足するからであ
る。また、ＳｉＯ2膜は制御性良く薄膜に形成可能であ
り、このことが素子を微細化する上でも有効であった。
【０００５】しかしながら、ゲート長が０．１μｍを切
るグレードのトランジスタでは、ＳｉＯ2の比誘電率
（3.9）が小さいため、ゲート容量を確保するために、
膜厚を３ｎｍ以下に抑えることが必要になる。しかし、
膜厚をこれほど小さくすると、キャリアが膜中を直接ト
ンネリングして移動し、ゲート−基板間のリーク電流が
増加してしまうという不都合が生じることが予想され
る。
るグレードのトランジスタでは、ＳｉＯ2の比誘電率
（3.9）が小さいため、ゲート容量を確保するために、
膜厚を３ｎｍ以下に抑えることが必要になる。しかし、
膜厚をこれほど小さくすると、キャリアが膜中を直接ト
ンネリングして移動し、ゲート−基板間のリーク電流が
増加してしまうという不都合が生じることが予想され
る。
【０００６】このような問題点を避けるため、ゲート絶
縁膜としてＡｌ2Ｏ3、ＺｒＯ2、ＨｆＯ2等の金属酸化物
の薄膜を用いることが提起されている。これらの物質は
ＳｉＯ2よりも比誘電率が大きいので、同じゲート容量
を確保するのにＳｉＯ2に比べて数倍厚い膜厚にするこ
とができ、トンネリング現象を抑え得るものと期待され
ている。
縁膜としてＡｌ2Ｏ3、ＺｒＯ2、ＨｆＯ2等の金属酸化物
の薄膜を用いることが提起されている。これらの物質は
ＳｉＯ2よりも比誘電率が大きいので、同じゲート容量
を確保するのにＳｉＯ2に比べて数倍厚い膜厚にするこ
とができ、トンネリング現象を抑え得るものと期待され
ている。
【０００７】これらの金属酸化物膜を形成するには、通
常、有機金属ガスを用いた化学的気相成長法（ＭＯＣＶ
Ｄ法）が用いられる。しかし、ＭＯＣＶＤ法によって薄
膜を形成する場合、反応物中に含まれていた炭素等の不
純物が薄膜中に残留してしまい、膜特性が劣化するとい
う問題が発生する。
常、有機金属ガスを用いた化学的気相成長法（ＭＯＣＶ
Ｄ法）が用いられる。しかし、ＭＯＣＶＤ法によって薄
膜を形成する場合、反応物中に含まれていた炭素等の不
純物が薄膜中に残留してしまい、膜特性が劣化するとい
う問題が発生する。
【０００８】そこで、基板表面に反応物を周期的に供給
して膜を形成する原子層蒸着法（ＡＬＤ法）が提案され
ている。ＡＬＤ法は、基板表面への反応物の吸着が常に
表面運動領域でなされるので、非常に優れた段差被覆性
を有する。また、反応物を熱分解するのではなく、周期
的供給下で基板表面の官能基と化学的に直接置換反応さ
せるので、反応は原子層１層ごとに制御されており、膜
密度が高くて化学量論的組成を持つ膜を得ることができ
る。
して膜を形成する原子層蒸着法（ＡＬＤ法）が提案され
ている。ＡＬＤ法は、基板表面への反応物の吸着が常に
表面運動領域でなされるので、非常に優れた段差被覆性
を有する。また、反応物を熱分解するのではなく、周期
的供給下で基板表面の官能基と化学的に直接置換反応さ
せるので、反応は原子層１層ごとに制御されており、膜
密度が高くて化学量論的組成を持つ膜を得ることができ
る。
【０００９】
【発明が解決しようとする課題】しかし、従来のＡＬＤ
法を単に適用するだけでは、膜界面に不純物が混入した
り、物理的欠陥が生じ、膜特性が劣化するという問題が
ある。
法を単に適用するだけでは、膜界面に不純物が混入した
り、物理的欠陥が生じ、膜特性が劣化するという問題が
ある。
【００１０】また、M.Capel et al.,”Applied Physics
Letters”,vol76,P436-438(2000)には、シリコン基板
をＨＦ処理して表面を水素原子で終端（Ｓｉ−Ｈ終端）
させた後、ＡＬＤ法でＺｒＯ2膜を形成した場合、反応
物の吸着が均一に行われず、薄膜が島状に成長してしま
うという問題点が報告されている。また、J.H.Lee eta
l.,”Effect of Polysilicon Gate on the Flatband Vo
ltage Shift and Mobility Degradation for ALD-Al2O3
Gate Dielectric,IEEE"(2000)には、シリコン基板上に
ＡＬＤ法でＡｌ2Ｏ3膜を形成した場合、Ａｌ2Ｏ3膜とシ
リコン基板との界面にアルミニウムシリケート膜が形成
され、膜特性が劣化してしまうという問題点も報告され
ている。このようなＡｌ−Ｓｉ結合が生じたという事実
は、未酸化のＳｉが基板表面に残存していることを示し
ていると考えられる。
Letters”,vol76,P436-438(2000)には、シリコン基板
をＨＦ処理して表面を水素原子で終端（Ｓｉ−Ｈ終端）
させた後、ＡＬＤ法でＺｒＯ2膜を形成した場合、反応
物の吸着が均一に行われず、薄膜が島状に成長してしま
うという問題点が報告されている。また、J.H.Lee eta
l.,”Effect of Polysilicon Gate on the Flatband Vo
ltage Shift and Mobility Degradation for ALD-Al2O3
Gate Dielectric,IEEE"(2000)には、シリコン基板上に
ＡＬＤ法でＡｌ2Ｏ3膜を形成した場合、Ａｌ2Ｏ3膜とシ
リコン基板との界面にアルミニウムシリケート膜が形成
され、膜特性が劣化してしまうという問題点も報告され
ている。このようなＡｌ−Ｓｉ結合が生じたという事実
は、未酸化のＳｉが基板表面に残存していることを示し
ていると考えられる。
【００１１】また、特開２０００−１６０３４２号公報
には、ＡＬＤ法でＡｌ2Ｏ3膜を形成する前に、シリコン
基板の表面を酸素ガスでフラッシングし、表面を酸素原
子で終端処理する方法が提案されている。しかし、単に
酸素ガスで短時間フラッシングするのみであるから、シ
リコン基板の表面全体が酸素原子で十分に終端処理され
ず、酸化度の不足した遷移層を生じるために、この上に
成長するＡＬＤ法によるＡｌ2Ｏ3膜との界面での欠陥が
増え、膜特性が劣化する可能性がある。
には、ＡＬＤ法でＡｌ2Ｏ3膜を形成する前に、シリコン
基板の表面を酸素ガスでフラッシングし、表面を酸素原
子で終端処理する方法が提案されている。しかし、単に
酸素ガスで短時間フラッシングするのみであるから、シ
リコン基板の表面全体が酸素原子で十分に終端処理され
ず、酸化度の不足した遷移層を生じるために、この上に
成長するＡＬＤ法によるＡｌ2Ｏ3膜との界面での欠陥が
増え、膜特性が劣化する可能性がある。
【００１２】本発明は、上記のような問題点を解決する
ためになされたものであり、膜界面の欠陥が少なく、膜
特性の良好な薄膜を形成することができる薄膜形成方法
を提供することを目的とするものである。
ためになされたものであり、膜界面の欠陥が少なく、膜
特性の良好な薄膜を形成することができる薄膜形成方法
を提供することを目的とするものである。
【００１３】
【課題を解決するための手段】即ち、本発明は、オゾン
を含有する酸化性ガスによって基体（シリコン半導体層
を含む。）を酸化する第１工程と、前記基体の酸化表面
に第１反応物を吸着させる第２工程と、第２反応物を導
入し、前記酸化表面上の第１反応物の残基と反応させる
ことによって、薄膜を形成する第３工程とを含む薄膜形
成方法に係るものである。
を含有する酸化性ガスによって基体（シリコン半導体層
を含む。）を酸化する第１工程と、前記基体の酸化表面
に第１反応物を吸着させる第２工程と、第２反応物を導
入し、前記酸化表面上の第１反応物の残基と反応させる
ことによって、薄膜を形成する第３工程とを含む薄膜形
成方法に係るものである。
【００１４】本発明によれば、第１工程においてオゾン
を含有する酸化性ガスによって基体を酸化しているの
で、得られた酸化表面は十分に酸化された状態の酸化膜
となり、この上に第２工程において第１反応物を均一に
吸着させ、これを第３工程で第２反応物と反応させるこ
とによってＡｌ2Ｏ3等の薄膜を成長させることができ
る。従って、基体表面の酸化膜上に、基体材料との反応
生成物を生じることなしに所定の薄膜を均一に形成する
ことができ、膜界面の欠陥を少なくして膜特性を向上さ
せることができる。
を含有する酸化性ガスによって基体を酸化しているの
で、得られた酸化表面は十分に酸化された状態の酸化膜
となり、この上に第２工程において第１反応物を均一に
吸着させ、これを第３工程で第２反応物と反応させるこ
とによってＡｌ2Ｏ3等の薄膜を成長させることができ
る。従って、基体表面の酸化膜上に、基体材料との反応
生成物を生じることなしに所定の薄膜を均一に形成する
ことができ、膜界面の欠陥を少なくして膜特性を向上さ
せることができる。
【００１５】
【発明の実施の形態】本発明においては、第１工程と第
２工程との間に、前記基体の酸化表面を水酸基で終端さ
せる工程を行うことが、前記第１反応物を確実に吸着さ
せる上で望ましい。
２工程との間に、前記基体の酸化表面を水酸基で終端さ
せる工程を行うことが、前記第１反応物を確実に吸着さ
せる上で望ましい。
【００１６】この場合、前記酸化表面に、水及び／又は
過酸化水素を含有するガスを導入し、前記酸化表面を水
酸基で終端させるのがよい。
過酸化水素を含有するガスを導入し、前記酸化表面を水
酸基で終端させるのがよい。
【００１７】また、前記基体が設置された反応チャンバ
に、オゾンを含有する前記酸化性ガスを導入して、前記
基体を酸化し、次に、前記反応チャンバに前記第１反応
物を導入して、前記酸化表面に化学吸着させ、前記酸化
表面上の官能基と反応させた後、不活性ガスを導入し
て、未反応の前記第１反応物を取り除き、次に、前記反
応チャンバに前記第２反応物を導入し、前記酸化表面に
結合している前記第１反応物の残基と反応させること
（第２反応物の化学吸着と置換）によって前記薄膜を形
成した後、不活性ガスを導入して、未反応の前記第２反
応物を取り除くことが望ましい。
に、オゾンを含有する前記酸化性ガスを導入して、前記
基体を酸化し、次に、前記反応チャンバに前記第１反応
物を導入して、前記酸化表面に化学吸着させ、前記酸化
表面上の官能基と反応させた後、不活性ガスを導入し
て、未反応の前記第１反応物を取り除き、次に、前記反
応チャンバに前記第２反応物を導入し、前記酸化表面に
結合している前記第１反応物の残基と反応させること
（第２反応物の化学吸着と置換）によって前記薄膜を形
成した後、不活性ガスを導入して、未反応の前記第２反
応物を取り除くことが望ましい。
【００１８】前記第１工程における前記酸化性ガス中の
オゾン濃度を１〜８０容量％とすることが、前記基体の
十分な酸化と安全性の両面から望ましい。このオゾン濃
度は、１０〜５０容量％とするのが更に望ましい。
オゾン濃度を１〜８０容量％とすることが、前記基体の
十分な酸化と安全性の両面から望ましい。このオゾン濃
度は、１０〜５０容量％とするのが更に望ましい。
【００１９】また、前記第１工程において基体表面に形
成する酸化膜の厚さを１〜１０Åとすれば十分である。
成する酸化膜の厚さを１〜１０Åとすれば十分である。
【００２０】そして、前記第２工程と前記第３工程とに
よって形成する（実際には、これらの工程を繰り返すこ
とによって形成する）薄膜の厚さを１０〜３０Åとする
のがよい。
よって形成する（実際には、これらの工程を繰り返すこ
とによって形成する）薄膜の厚さを１０〜３０Åとする
のがよい。
【００２１】また、少なくとも、前記第１工程、第２工
程及び第３工程を同一の反応チャンバ内で行うのがよ
い。
程及び第３工程を同一の反応チャンバ内で行うのがよ
い。
【００２２】また、前記第１反応物は、Ａｌ、Ｔｉ、Ｔ
ａ、Ｚｒ、Ｈｆ、Ｉｎ、Ｓｒ、Ｐｂ、Ｒｕ、Ｂａ、Ｐｔ
及びＷからなる群より選ばれた少なくとも１種を含有し
ていてよい。
ａ、Ｚｒ、Ｈｆ、Ｉｎ、Ｓｒ、Ｐｂ、Ｒｕ、Ｂａ、Ｐｔ
及びＷからなる群より選ばれた少なくとも１種を含有し
ていてよい。
【００２３】前記第２反応物は、水、過酸化水素、オゾ
ン及びアンモニアからなる群より選ばれた少なくとも１
種を含有していてよい。
ン及びアンモニアからなる群より選ばれた少なくとも１
種を含有していてよい。
【００２４】本発明は、少なくとも前記第３工程を原子
層蒸着法（ＡＬＤ法）に基づいて行うときに著しい効果
がある。
層蒸着法（ＡＬＤ法）に基づいて行うときに著しい効果
がある。
【００２５】本発明によって、ＭＯＳトランジスタ等の
半導体装置の容量部の誘電体膜を形成することが望まし
い。また、酸化シリコン膜上に酸化アルミニウム膜を形
成して、積層構造の薄膜を形成することができる。
半導体装置の容量部の誘電体膜を形成することが望まし
い。また、酸化シリコン膜上に酸化アルミニウム膜を形
成して、積層構造の薄膜を形成することができる。
【００２６】本発明の薄膜形成方法には、Ａｌ2Ｏ3膜以
外の、単原子の固体薄膜、単原子酸化物、複合酸化物、
単原子窒化物又は複合窒化物の形成に適用することがで
きる。
外の、単原子の固体薄膜、単原子酸化物、複合酸化物、
単原子窒化物又は複合窒化物の形成に適用することがで
きる。
【００２７】前記単原子の固体薄膜の例としては、Ａ
ｌ、Ｃｕ、Ｔｉ、Ｔａ、Ｐｔ、Ｒｕ、Ｒｈ、Ｉｒ、Ｗ又
はＡｇが挙げられ、前記単原子酸化物の例としては、Ｔ
ｉＯ2、Ｔａ2Ｏ5、ＺｒＯ2、ＨｆＯ2、Ｎｂ2Ｏ5、Ｃｅ
Ｏ2、Ｙ2Ｏ3、ＳｉＯ2、Ｉｎ2Ｏ3、ＲｕＯ2又はＩｒＯ2
等が挙げられ、前記複合酸化物の例としては、ＳｒＴｉ
Ｏ3、ＰｂＴｉＯ3、ＳｒＲｕＯ3、ＣａＲｕＯ3、（Ｂ
ａ、Ｓｒ）ＴｉＯ3、Ｐｂ（Ｚｒ、Ｔｉ）Ｏ3、（Ｐｂ、
Ｌａ）（Ｚｒ、Ｔｉ）Ｏ3、（Ｓｒ、Ｃａ）ＲｕＯ3、Ｓ
ｎがドーピングされたＩｎ2Ｏ3、Ｆｅがドーピングされ
たＩｎ2Ｏ3、又はＺｒがドーピングされたＩｎ2Ｏ3が挙
げられる。また、前記単原子窒化物の例としては、Ｓｉ
Ｎ、ＮｂＮ、ＺｒＮ、ＴａＮ、Ｙａ3Ｎ5、ＡｌＮ、Ｇａ
Ｎ、ＷＮ又はＢＮが挙げられ、前記複合窒化物の例とし
ては、ＷＢＮ、ＷＳｉＮ、ＴｉＳｉＮ、ＴａＳｉＮ、Ａ
ｌＳｉＮ又はＡｌＴｉＮが挙げられる。
ｌ、Ｃｕ、Ｔｉ、Ｔａ、Ｐｔ、Ｒｕ、Ｒｈ、Ｉｒ、Ｗ又
はＡｇが挙げられ、前記単原子酸化物の例としては、Ｔ
ｉＯ2、Ｔａ2Ｏ5、ＺｒＯ2、ＨｆＯ2、Ｎｂ2Ｏ5、Ｃｅ
Ｏ2、Ｙ2Ｏ3、ＳｉＯ2、Ｉｎ2Ｏ3、ＲｕＯ2又はＩｒＯ2
等が挙げられ、前記複合酸化物の例としては、ＳｒＴｉ
Ｏ3、ＰｂＴｉＯ3、ＳｒＲｕＯ3、ＣａＲｕＯ3、（Ｂ
ａ、Ｓｒ）ＴｉＯ3、Ｐｂ（Ｚｒ、Ｔｉ）Ｏ3、（Ｐｂ、
Ｌａ）（Ｚｒ、Ｔｉ）Ｏ3、（Ｓｒ、Ｃａ）ＲｕＯ3、Ｓ
ｎがドーピングされたＩｎ2Ｏ3、Ｆｅがドーピングされ
たＩｎ2Ｏ3、又はＺｒがドーピングされたＩｎ2Ｏ3が挙
げられる。また、前記単原子窒化物の例としては、Ｓｉ
Ｎ、ＮｂＮ、ＺｒＮ、ＴａＮ、Ｙａ3Ｎ5、ＡｌＮ、Ｇａ
Ｎ、ＷＮ又はＢＮが挙げられ、前記複合窒化物の例とし
ては、ＷＢＮ、ＷＳｉＮ、ＴｉＳｉＮ、ＴａＳｉＮ、Ａ
ｌＳｉＮ又はＡｌＴｉＮが挙げられる。
【００２８】図６は、本発明の薄膜形成方法によって成
膜された絶縁膜を半導体装置、例えばメモリトランジス
タのゲート絶縁膜（容量部の誘電体膜）に用いた例を示
す。
膜された絶縁膜を半導体装置、例えばメモリトランジス
タのゲート絶縁膜（容量部の誘電体膜）に用いた例を示
す。
【００２９】即ち、シリコン半導体基板１６、ソース及
びドレイン領域１７ａ及び１７ｂ、サイドウォール１９
を側面に有するゲート電極１８、ゲート絶縁膜２４ａ
（ＳｉＯ2）及びゲート絶縁膜２４ｂ（Ａｌ2Ｏ3）から
なる誘電体膜２６、ソース電極２１ａ、ドレイン電極２
１ｂ、ゲート配線２２等により、ＭＡＯＳ型メモリトラ
ンジスタ２５が構成されている。なお、図中の２０、２
３は、シリコン酸化膜からなる絶縁膜である。
びドレイン領域１７ａ及び１７ｂ、サイドウォール１９
を側面に有するゲート電極１８、ゲート絶縁膜２４ａ
（ＳｉＯ2）及びゲート絶縁膜２４ｂ（Ａｌ2Ｏ3）から
なる誘電体膜２６、ソース電極２１ａ、ドレイン電極２
１ｂ、ゲート配線２２等により、ＭＡＯＳ型メモリトラ
ンジスタ２５が構成されている。なお、図中の２０、２
３は、シリコン酸化膜からなる絶縁膜である。
【００３０】誘電体膜２６の成膜には、後述する図１〜
図４の工程により、シリコン基板１６上にオゾン酸化で
酸化シリコン膜２４ａを形成する。この膜厚は、オゾン
酸化の条件を適切に設定することで、１〜１０Åの間の
好適な膜厚とすることができる。次に、その上にＡＬＤ
法で酸化アルミニウム膜２４ｂを積層する。この膜厚は
１０〜３０Åの間の好適な膜厚とし、ＡＬＤ法を適用す
ることにより原子層レベルで制御可能である。その他の
各部は、通常の半導体作製プロセスで行う。
図４の工程により、シリコン基板１６上にオゾン酸化で
酸化シリコン膜２４ａを形成する。この膜厚は、オゾン
酸化の条件を適切に設定することで、１〜１０Åの間の
好適な膜厚とすることができる。次に、その上にＡＬＤ
法で酸化アルミニウム膜２４ｂを積層する。この膜厚は
１０〜３０Åの間の好適な膜厚とし、ＡＬＤ法を適用す
ることにより原子層レベルで制御可能である。その他の
各部は、通常の半導体作製プロセスで行う。
【００３１】
【実施例】以下、添付した図面を参照しながら、本発明
の実施例を詳細に説明する。
の実施例を詳細に説明する。
【００３２】実施例１
図１〜図４は、本発明に基づいて、原子層蒸着法（ＡＬ
Ｄ法）を用いて薄膜を形成する過程を説明するものであ
る。
Ｄ法）を用いて薄膜を形成する過程を説明するものであ
る。
【００３３】＜操作１＞まず、半導体基板、例えば、シ
リコン基板を、アンモニア水と過酸化水素水と純水とを
混合した溶液で洗浄し、表面に付着した汚染物を除去す
る。引き続き、ＨＦ／Ｈ2Ｏ比が１／１００の水溶液に
６０秒間浸して、シリコン基板上の自然酸化膜を溶解除
去する。この結果、シリコンダングリングボンド（シリ
コン基板表面１にあるケイ素原子の結合手のうち、ケイ
素原子同士の結合を形成していない結合手）は、水素原
子（Ｈ）との結合によって終端された状態となる（図１
（１））。
リコン基板を、アンモニア水と過酸化水素水と純水とを
混合した溶液で洗浄し、表面に付着した汚染物を除去す
る。引き続き、ＨＦ／Ｈ2Ｏ比が１／１００の水溶液に
６０秒間浸して、シリコン基板上の自然酸化膜を溶解除
去する。この結果、シリコンダングリングボンド（シリ
コン基板表面１にあるケイ素原子の結合手のうち、ケイ
素原子同士の結合を形成していない結合手）は、水素原
子（Ｈ）との結合によって終端された状態となる（図１
（１））。
【００３４】＜操作２＞次に、シリコン基板を反応チャ
ンバ（図示せず）にローディングし、オゾン処理のため
の予備加熱を２０〜１０００℃、例えば４００℃で行
う。この時、搬送中又は反応チャンバ内で生じた汚染な
どによって、シリコンダングリングボンドには水素原子
以外に、炭素原子Ｃなどの不純物原子が結合しているこ
とがある（図１（２））。このようなシリコン基板表面
上に存在する不純物原子は、薄膜形成時に欠陥を形成す
る核になりうる。
ンバ（図示せず）にローディングし、オゾン処理のため
の予備加熱を２０〜１０００℃、例えば４００℃で行
う。この時、搬送中又は反応チャンバ内で生じた汚染な
どによって、シリコンダングリングボンドには水素原子
以外に、炭素原子Ｃなどの不純物原子が結合しているこ
とがある（図１（２））。このようなシリコン基板表面
上に存在する不純物原子は、薄膜形成時に欠陥を形成す
る核になりうる。
【００３５】＜操作３＞次に、同じ反応チャンバに、オ
ゾンを含む酸化性ガスを導入し、シリコン基板の表面を
オゾンで酸化する。この時の条件は、 基板温度：２０〜１０００℃、例えば４００℃ Ｏ3濃度：１〜８０容量％、例えば７０容量％（Ｏ2希
釈） Ｏ3流量：５０〜５００ｓｃｃｍ、例えば１００ｓｃｃ
ｍ（standard cc per minute） 酸化膜厚：１〜１０Å、例えば５Å とする。
ゾンを含む酸化性ガスを導入し、シリコン基板の表面を
オゾンで酸化する。この時の条件は、 基板温度：２０〜１０００℃、例えば４００℃ Ｏ3濃度：１〜８０容量％、例えば７０容量％（Ｏ2希
釈） Ｏ3流量：５０〜５００ｓｃｃｍ、例えば１００ｓｃｃ
ｍ（standard cc per minute） 酸化膜厚：１〜１０Å、例えば５Å とする。
【００３６】このオゾン酸化処理により、シリコンダン
グリングボンドに結合していた水素原子や炭素原子など
の不純物原子は酸素原子（Ｏ）で置換され、シリコンダ
ングリングボンドは酸素原子（Ｏ）で終端された状態に
なる（図１（３））。ここで特筆すべき点は、図１
（３）に示されるように、オゾン酸化がシリコン基板内
部の深い所まで及び、均一で比較的厚い酸化物層（Ｓｉ
Ｏ2膜）が形成され、ＳｉＯ2／Ｓｉ界面１ａが原子層レ
ベルで平坦になっていることである。
グリングボンドに結合していた水素原子や炭素原子など
の不純物原子は酸素原子（Ｏ）で置換され、シリコンダ
ングリングボンドは酸素原子（Ｏ）で終端された状態に
なる（図１（３））。ここで特筆すべき点は、図１
（３）に示されるように、オゾン酸化がシリコン基板内
部の深い所まで及び、均一で比較的厚い酸化物層（Ｓｉ
Ｏ2膜）が形成され、ＳｉＯ2／Ｓｉ界面１ａが原子層レ
ベルで平坦になっていることである。
【００３７】このため、後述のＡＬＤ法でその上にＡｌ
2Ｏ3層を積層したとき、欠陥の少ないＡｌ2Ｏ3層を形成
することができる。分子状酸素のみによる酸化処理で
は、このような均一な厚い酸化物層は形成されず、酸化
遷移層が生じやすい。
2Ｏ3層を積層したとき、欠陥の少ないＡｌ2Ｏ3層を形成
することができる。分子状酸素のみによる酸化処理で
は、このような均一な厚い酸化物層は形成されず、酸化
遷移層が生じやすい。
【００３８】＜操作４＞次に、同じ反応チャンバに水及
び／又は過酸化水素の蒸気を１５０〜７００℃、例えば
４００℃で５０〜５００ｓｃｃｍ、例えば１００ｓｃｃ
ｍ導入し、基板表面の酸化膜を水及び／又は過酸化水素
と反応させ、酸化膜表面が水酸基（−ＯＨ）で終端され
た状態にする（図１（４））。
び／又は過酸化水素の蒸気を１５０〜７００℃、例えば
４００℃で５０〜５００ｓｃｃｍ、例えば１００ｓｃｃ
ｍ導入し、基板表面の酸化膜を水及び／又は過酸化水素
と反応させ、酸化膜表面が水酸基（−ＯＨ）で終端され
た状態にする（図１（４））。
【００３９】＜操作５＞次に、ＡＬＤ法に基づいて、下
記の条件で同じ反応チャンバに第１反応物、例えばトリ
メチルアルミニウム（ＴＭＡ：Ａｌ（ＣＨ3）3）の蒸気
を導入し、水酸基（−ＯＨ）で終端されていた酸化膜の
表面に化学吸着させる。 ＴＭＡの吸着条件： 温度 ：１５０〜５００℃、例えば４００℃ ＴＭＡ圧力：１〜３００Ｐａ、例えば１３３Ｐａ
記の条件で同じ反応チャンバに第１反応物、例えばトリ
メチルアルミニウム（ＴＭＡ：Ａｌ（ＣＨ3）3）の蒸気
を導入し、水酸基（−ＯＨ）で終端されていた酸化膜の
表面に化学吸着させる。 ＴＭＡの吸着条件： 温度 ：１５０〜５００℃、例えば４００℃ ＴＭＡ圧力：１〜３００Ｐａ、例えば１３３Ｐａ
【００４０】この時、第１反応物がＴＭＡである場合に
は、下記の反応１が起こり、基板表面とその近傍は図２
（５）で示される状態になる。
は、下記の反応１が起こり、基板表面とその近傍は図２
（５）で示される状態になる。
【００４１】
【化１】
（反応１）
【００４２】＜操作６＞次に、同じ反応チャンバに窒素
ガスを導入し、基板表面をパージする。このパージによ
り、未反応の第１反応物や操作５の反応生成物（反応１
の例では、メタン（ＣＨ4））を取り除くと、シリコン
基板の酸化物層（ＳｉＯ2膜）上には吸着したＳｉ−Ｏ
−Ａｌ（ＣＨ3）2のみが残ることになる（図２
（６））。
ガスを導入し、基板表面をパージする。このパージによ
り、未反応の第１反応物や操作５の反応生成物（反応１
の例では、メタン（ＣＨ4））を取り除くと、シリコン
基板の酸化物層（ＳｉＯ2膜）上には吸着したＳｉ−Ｏ
−Ａｌ（ＣＨ3）2のみが残ることになる（図２
（６））。
【００４３】＜操作７＞次に、ＡＬＤ法に基づいて、下
記の条件で同じ反応チャンバに第２反応物、例えば水
（Ｈ2Ｏ）の蒸気を導入し、操作５の結果として第１反
応物の残基（−Ａｌ（ＣＨ3）2）で終端されていた酸化
膜の表面に化学吸着させる。この時、下記の置換反応２
が起こり、膜表面は水酸基で終端された状態にもどる
（図３（７））。 Ｈ2Ｏの吸着条件： 温度 ：１５０〜５００℃、例えば４００℃ Ｈ2Ｏ圧力：１〜３００Ｐａ、例えば１３３Ｐａ
記の条件で同じ反応チャンバに第２反応物、例えば水
（Ｈ2Ｏ）の蒸気を導入し、操作５の結果として第１反
応物の残基（−Ａｌ（ＣＨ3）2）で終端されていた酸化
膜の表面に化学吸着させる。この時、下記の置換反応２
が起こり、膜表面は水酸基で終端された状態にもどる
（図３（７））。 Ｈ2Ｏの吸着条件： 温度 ：１５０〜５００℃、例えば４００℃ Ｈ2Ｏ圧力：１〜３００Ｐａ、例えば１３３Ｐａ
【００４４】
【化２】
（反応２）
【００４５】＜操作８＞次に、同じ反応チャンバに窒素
ガスを導入し、基板表面をパージする。このパージによ
り、未反応の第２反応物や操作７の反応生成物（反応２
の例ではメタン（ＣＨ4））を取り除くと、緻密なＡｌ2
Ｏ3膜が形成される（図３（８））。
ガスを導入し、基板表面をパージする。このパージによ
り、未反応の第２反応物や操作７の反応生成物（反応２
の例ではメタン（ＣＨ4））を取り除くと、緻密なＡｌ2
Ｏ3膜が形成される（図３（８））。
【００４６】この後、操作５を再び行う。第１反応物が
ＴＭＡである場合には、下記の反応３と反応４が起こ
り、基板表面上は図４（９）で示される状態になる。
ＴＭＡである場合には、下記の反応３と反応４が起こ
り、基板表面上は図４（９）で示される状態になる。
【００４７】
【化３】
（反応３）
【化４】
（反応４）
【００４８】続いて、操作６〜８を行うと、再び膜表面
は水酸基で終端された状態になり、Ａｌ2Ｏ3膜の１層分
が形成されたことになる。
は水酸基で終端された状態になり、Ａｌ2Ｏ3膜の１層分
が形成されたことになる。
【００４９】このように、操作５〜８を１サイクルとし
て、このサイクルを繰り返し行うことにより、シリコン
基板との間にシリケート層が存在せず、膜欠陥の少ない
緻密なＡｌ2Ｏ3膜をＡＬＤ法により１層ずつ基板上に積
層することができる。
て、このサイクルを繰り返し行うことにより、シリコン
基板との間にシリケート層が存在せず、膜欠陥の少ない
緻密なＡｌ2Ｏ3膜をＡＬＤ法により１層ずつ基板上に積
層することができる。
【００５０】実施例２
実施例１では、操作４で反応チャンバに水及び／又は過
酸化水素の蒸気を導入し、酸化膜の表面を水酸基（−Ｏ
Ｈ）で終端処理する操作を行っているが、本実施例で
は、この操作４を省略した以外は実施例１と同様に操作
する。
酸化水素の蒸気を導入し、酸化膜の表面を水酸基（−Ｏ
Ｈ）で終端処理する操作を行っているが、本実施例で
は、この操作４を省略した以外は実施例１と同様に操作
する。
【００５１】この時、操作５における反応は、下記の反
応５と反応６のようなものになると考えられる。
応５と反応６のようなものになると考えられる。
【化５】
（反応５）
【化６】
（反応６）
【００５２】実施例３
実施例１では、すべての操作２〜８、更には９を同一チ
ャンバ内で行っているので、操作性が良いが、オゾン酸
化を行う操作３は別のチャンバで行っても、同様の効果
が得られる。本実施例では、少なくとも操作３を別チャ
ンバで行うことにより、オゾン酸化とＡＬＤのそれぞれ
に適したチャンバを使い分けられる利点がある。
ャンバ内で行っているので、操作性が良いが、オゾン酸
化を行う操作３は別のチャンバで行っても、同様の効果
が得られる。本実施例では、少なくとも操作３を別チャ
ンバで行うことにより、オゾン酸化とＡＬＤのそれぞれ
に適したチャンバを使い分けられる利点がある。
【００５３】実施例４
実施例１において、操作３（第１工程）で用いられる酸
化性ガス中のオゾン濃度を種々に変え、他は同様にし
て、シリコン基板上に形成した酸化アルミニウム膜を含
む誘電体膜の容量値（欠陥密度評価の目安）の変化を調
べた。
化性ガス中のオゾン濃度を種々に変え、他は同様にし
て、シリコン基板上に形成した酸化アルミニウム膜を含
む誘電体膜の容量値（欠陥密度評価の目安）の変化を調
べた。
【００５４】図５に、オゾン濃度以外は操作３と同じ条
件としたときの、オゾン濃度と容量値Ｑｂｄ値（但し、
対数目盛）との関係を示す。これによれば、オゾン濃度
が高いほどＱｂｄ値は上昇するが、オゾン濃度が高すぎ
ると、爆発などの危険性が増し、操作のし易さは低下す
る。好適なオゾン濃度は、オゾン処理の効果からみて１
容量％以上とするのがよく、また安全性、操作性も実現
するには８０容量％以下とするのがよい。
件としたときの、オゾン濃度と容量値Ｑｂｄ値（但し、
対数目盛）との関係を示す。これによれば、オゾン濃度
が高いほどＱｂｄ値は上昇するが、オゾン濃度が高すぎ
ると、爆発などの危険性が増し、操作のし易さは低下す
る。好適なオゾン濃度は、オゾン処理の効果からみて１
容量％以上とするのがよく、また安全性、操作性も実現
するには８０容量％以下とするのがよい。
【００５５】オゾン濃度が１容量％を下回ると、Ｑｂｄ
値が許容し難いほど低下する。したがって、特開２００
０−１６０３４２号公報に示された分子状酸素による終
端処理は、ＡＬＤ法に先立つ表面処理としては不十分で
あるものと推察される。
値が許容し難いほど低下する。したがって、特開２００
０−１６０３４２号公報に示された分子状酸素による終
端処理は、ＡＬＤ法に先立つ表面処理としては不十分で
あるものと推察される。
【００５６】以上に述べた本発明の実施の形態及び実施
例は、本発明の技術的思想に基づいて様々に変形可能で
ある。
例は、本発明の技術的思想に基づいて様々に変形可能で
ある。
【００５７】例えば、上述の成膜条件や膜厚等は種々変
更してよいし、また誘電体膜としてはゲート絶縁膜に限
らず、転送トランジスタに接続されるキャパシタの誘電
体膜の形成にも適用できる。また、メモリトランジスタ
に限らず、転送トランジスタのゲート絶縁膜の形成に適
用してもよい。
更してよいし、また誘電体膜としてはゲート絶縁膜に限
らず、転送トランジスタに接続されるキャパシタの誘電
体膜の形成にも適用できる。また、メモリトランジスタ
に限らず、転送トランジスタのゲート絶縁膜の形成に適
用してもよい。
【００５８】
【発明の作用効果】本発明は、上述したように、第１工
程においてオゾンを含有する酸化性ガスによって基体を
酸化しているので、得られた酸化表面は十分に酸化され
た状態の酸化膜となり、この上に第２工程においてＡＬ
Ｄ法等により第１反応物を均一に吸着させ、これを第３
工程で第２反応物と反応させることによってＡｌ2Ｏ3等
の薄膜を成長させることができる。従って、基体表面の
酸化膜上に、基体材料との反応生成物を生じることなし
に所定の薄膜を均一に形成することができ、膜界面の欠
陥を少なくして膜物性を向上させることができる。
程においてオゾンを含有する酸化性ガスによって基体を
酸化しているので、得られた酸化表面は十分に酸化され
た状態の酸化膜となり、この上に第２工程においてＡＬ
Ｄ法等により第１反応物を均一に吸着させ、これを第３
工程で第２反応物と反応させることによってＡｌ2Ｏ3等
の薄膜を成長させることができる。従って、基体表面の
酸化膜上に、基体材料との反応生成物を生じることなし
に所定の薄膜を均一に形成することができ、膜界面の欠
陥を少なくして膜物性を向上させることができる。
【図１】本発明に基づく薄膜形成方法のプロセス例を説
明するための模式図である。
明するための模式図である。
【図２】同、薄膜形成方法のプロセス例を説明するため
の模式図である。
の模式図である。
【図３】同、薄膜形成方法のプロセス例を説明するため
の模式図である。
の模式図である。
【図４】同、薄膜形成方法のプロセス例を説明するため
の模式図である。
の模式図である。
【図５】本発明に基づく薄膜形成方法によって形成した
薄膜中の欠陥密度と、第１工程で用いられる酸化性ガス
中のオゾン濃度との関係を示すグラフである。
薄膜中の欠陥密度と、第１工程で用いられる酸化性ガス
中のオゾン濃度との関係を示すグラフである。
【図６】本発明の実施の形態による半導体装置の一部分
の断面図である。
の断面図である。
１…結晶表面、１ａ…Ｓｉ／ＳｉＯ2界面、１６…半導
体基板（例えばシリコン基板）、１７ａ…ソース領域、
１７ｂ…ドレイン領域、１８…ゲート電極、２０…絶縁
膜、２１ａ…ソース電極、２１ｂ…ドレイン電極、２２
…ゲート電極、２３…絶縁膜、２４ａ…ゲート絶縁膜
（ＳｉＯ2）、２４ｂ…ゲート絶縁膜（Ａｌ2Ｏ3）、２
５…半導体装置（絶縁ゲート型電界効果トランジスタ、
例えばＭＡＯＳ型トランジスタ）、２６…誘電体膜
体基板（例えばシリコン基板）、１７ａ…ソース領域、
１７ｂ…ドレイン領域、１８…ゲート電極、２０…絶縁
膜、２１ａ…ソース電極、２１ｂ…ドレイン電極、２２
…ゲート電極、２３…絶縁膜、２４ａ…ゲート絶縁膜
（ＳｉＯ2）、２４ｂ…ゲート絶縁膜（Ａｌ2Ｏ3）、２
５…半導体装置（絶縁ゲート型電界効果トランジスタ、
例えばＭＡＯＳ型トランジスタ）、２６…誘電体膜
─────────────────────────────────────────────────────
フロントページの続き
Ｆターム(参考） 4K030 AA11 AA13 AA14 BA01 BA10
BA11 BA17 BA22 BA43 BA44
BA46 BB12 CA04 CA12 DA02
5F038 AC03 AC15 AC16 AC17 EZ14
EZ16 EZ20
5F058 BA11 BC03 BC09 BD01 BD04
BD05 BE03
5F140 AA39 AC32 BA01 BD01 BD05
BD11 BE01 BE02 BE07 BE09
BE13
Claims (15)
- 【請求項１】 オゾンを含有する酸化性ガスによって基
体を酸化する第１工程と、 前記基体の酸化表面に第１反応物を吸着させる第２工程
と、 第２反応物を導入し、前記酸化表面上の前記第１反応物
の残基と反応させる第３工程とを含む薄膜形成方法。 - 【請求項２】 前記第１工程と前記第２工程との間に、
前記酸化表面を水酸基で終端させる工程を行う、請求項
１に記載の薄膜形成方法。 - 【請求項３】 前記基体が設置された反応チャンバに、
オゾンを含有する前記酸化性ガスを導入して、前記基体
を酸化し、 前記反応チャンバに前記第１反応物を導入して、前記酸
化表面に吸着させ、 前記酸化表面上の官能基と反応させた後、不活性ガスを
導入して、未反応の前記第１反応物を取り除き、 前記反応チャンバに前記第２反応物を導入し、前記酸化
表面に結合している前記第１反応物の残基と反応させた
後、不活性ガスを導入して、未反応の前記第２反応物を
取り除く、請求項１に記載の薄膜形成方法。 - 【請求項４】 前記酸化表面に、水及び／又は過酸化水
素を含有するガスを導入し、前記酸化表面を水酸基で終
端させる、請求項２に記載の薄膜形成方法。 - 【請求項５】 前記基体はシリコン半導体層を含む、請
求項１又は２に記載の薄膜形成方法。 - 【請求項６】 前記第１工程における前記酸化性ガス中
のオゾン濃度を１〜８０容量％とする、請求項１又は２
に記載の薄膜形成方法。 - 【請求項７】 前記第１工程において前記基体表面に形
成する酸化膜の厚さを１〜１０Åとする、請求項１又は
２に記載の薄膜形成方法。 - 【請求項８】 前記第２工程と前記第３工程とによって
形成する薄膜の厚さを１０〜３０Åとする、請求項１又
は２に記載の薄膜形成方法。 - 【請求項９】 前記第２工程と前記第３工程とを繰り返
す、請求項８に記載の薄膜形成方法。 - 【請求項１０】 少なくとも、前記第１工程、第２工程
及び第３工程を同一の反応チャンバ内で行う、請求項１
又は２に記載の薄膜形成方法。 - 【請求項１１】 前記第１反応物は、Ａｌ、Ｔｉ、Ｔ
ａ、Ｚｒ、Ｈｆ、Ｉｎ、Ｓｒ、Ｐｂ、Ｒｕ、Ｂａ、Ｐｔ
及びＷからなる群より選ばれた少なくとも１種を含有し
ている、請求項１又は２に記載の薄膜形成方法。 - 【請求項１２】 前記第２反応物は、水、過酸化水素、
オゾン及びアンモニアからなる群より選ばれた少なくと
も１種を含有している、請求項１又は２に記載の薄膜形
成方法。 - 【請求項１３】 少なくとも前記第３工程を原子層蒸着
法に基づいて行う、請求項１に記載の薄膜形成方法。 - 【請求項１４】 半導体装置の容量部の誘電体膜を形成
する、請求項１又は２に記載の薄膜形成方法。 - 【請求項１５】 酸化シリコン膜上に酸化アルミニウム
膜を形成する、請求項１又は２に記載の薄膜形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001385584A JP3941099B2 (ja) | 2001-12-19 | 2001-12-19 | 薄膜形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001385584A JP3941099B2 (ja) | 2001-12-19 | 2001-12-19 | 薄膜形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003188171A true JP2003188171A (ja) | 2003-07-04 |
| JP3941099B2 JP3941099B2 (ja) | 2007-07-04 |
Family
ID=27594957
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001385584A Expired - Fee Related JP3941099B2 (ja) | 2001-12-19 | 2001-12-19 | 薄膜形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3941099B2 (ja) |
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004086485A1 (ja) * | 2003-03-24 | 2004-10-07 | Horiba, Ltd. | 半導体装置における絶縁膜の形成方法 |
| JP2005259966A (ja) * | 2004-03-11 | 2005-09-22 | Mitsui Eng & Shipbuild Co Ltd | 薄膜形成方法 |
| JP2006245588A (ja) * | 2005-03-02 | 2006-09-14 | Samsung Electro Mech Co Ltd | キャパシタ内蔵型プリント回路基板およびその製造方法 |
| JP2007201083A (ja) * | 2006-01-25 | 2007-08-09 | Elpida Memory Inc | キャパシタの製造方法 |
| KR100753411B1 (ko) * | 2005-08-18 | 2007-08-30 | 주식회사 하이닉스반도체 | 반도체 소자의 캐패시터 형성방법 |
| JP2007274002A (ja) * | 2007-05-14 | 2007-10-18 | Sony Corp | 原子層蒸着法を用いた薄膜形成方法 |
| JP2008526017A (ja) * | 2004-12-23 | 2008-07-17 | ハイニックス セミコンダクター インコーポレイテッド | 誘電体膜の形成方法、及びこれを用いる半導体素子のキャパシタの形成方法 |
| JP2009044093A (ja) * | 2007-08-10 | 2009-02-26 | Tokyo Electron Ltd | 成膜方法、成膜装置及び記憶媒体 |
| JP2009158612A (ja) * | 2007-12-25 | 2009-07-16 | Nippon Telegr & Teleph Corp <Ntt> | ダイヤモンド電界効果トランジスタ |
| JP2010192766A (ja) * | 2009-02-19 | 2010-09-02 | Tokyo Electron Ltd | 半導体装置の製造方法 |
| US7887884B2 (en) * | 2005-09-20 | 2011-02-15 | Semiconductor Manufacturing International (Shanghai) Corporation | Method for atomic layer deposition of materials using an atmospheric pressure for semiconductor devices |
| JP2011190499A (ja) * | 2010-03-15 | 2011-09-29 | Hitachi Kokusai Electric Inc | 半導体装置の製造方法および基板処理システム |
| US8227032B2 (en) | 2005-03-17 | 2012-07-24 | L'air Liquide Societe Anonyme Pour L'etude Et L'exploitation Des Procedes Georges Claude | Method of forming silicon oxide containing films |
| EP2800155A1 (en) | 2013-04-30 | 2014-11-05 | Nichia Corporation | Method for manufacturing light emitting device |
| WO2022145267A1 (ja) * | 2020-12-28 | 2022-07-07 | 株式会社Adeka | 原子層堆積法用薄膜形成原料、薄膜の製造方法及びアルミニウム化合物 |
Citations (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01154524A (ja) * | 1987-12-10 | 1989-06-16 | Fujitsu Ltd | 酸化膜の形成方法 |
| JPH01171275A (ja) * | 1987-12-25 | 1989-07-06 | Matsushita Graphic Commun Syst Inc | 薄膜トランジスタの製造方法 |
| JPH02259074A (ja) * | 1989-03-31 | 1990-10-19 | Anelva Corp | Ｃｖｄ方法および装置 |
| JPH05275419A (ja) * | 1992-03-27 | 1993-10-22 | Mitsubishi Materials Corp | 半導体基板の酸化装置及びその方法 |
| JPH0786271A (ja) * | 1993-09-17 | 1995-03-31 | Fujitsu Ltd | シリコン酸化膜の作製方法 |
| JPH09153489A (ja) * | 1995-11-30 | 1997-06-10 | Toshiba Corp | 半導体装置の製造方法 |
| JPH09241008A (ja) * | 1996-03-08 | 1997-09-16 | Tokuyama Corp | 金属酸化物薄膜の製造方法 |
| JPH11233508A (ja) * | 1998-02-13 | 1999-08-27 | Sony Corp | 絶縁膜の形成方法 |
| JP2001111000A (ja) * | 1999-08-14 | 2001-04-20 | Samsung Electronics Co Ltd | 半導体素子及びその製造方法 |
| JP2001152339A (ja) * | 1999-10-06 | 2001-06-05 | Samsung Electronics Co Ltd | 原子層蒸着法を用いた薄膜形成方法 |
| JP2002502126A (ja) * | 1998-02-02 | 2002-01-22 | マイクロン・テクノロジー・インコーポレーテッド | 半導体装置を形成する方法 |
| WO2002023614A1 (fr) * | 2000-09-18 | 2002-03-21 | Tokyo Electron Limited | Procede de formation d'un film d'isolant de grille, appareil pour la formation d'un film d'isolant de grille et outil combine |
| JP2002539326A (ja) * | 1999-03-11 | 2002-11-19 | ジエヌス・インコーポレイテツド | ラジカルを利用した連続ｃｖｄ |
| JP2003017689A (ja) * | 2001-06-29 | 2003-01-17 | Hitachi Ltd | 半導体装置とその製造方法及びその製造装置 |
| JP2003508897A (ja) * | 1999-08-24 | 2003-03-04 | エーエスエム アメリカ インコーポレイテッド | 集積回路のメタライゼーションスキームにおけるバリア層のボトムレス堆積方法 |
| JP2003176109A (ja) * | 2001-12-11 | 2003-06-24 | National Institute Of Advanced Industrial & Technology | 酸化物薄膜の製造方法および製造装置 |
-
2001
- 2001-12-19 JP JP2001385584A patent/JP3941099B2/ja not_active Expired - Fee Related
Patent Citations (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01154524A (ja) * | 1987-12-10 | 1989-06-16 | Fujitsu Ltd | 酸化膜の形成方法 |
| JPH01171275A (ja) * | 1987-12-25 | 1989-07-06 | Matsushita Graphic Commun Syst Inc | 薄膜トランジスタの製造方法 |
| JPH02259074A (ja) * | 1989-03-31 | 1990-10-19 | Anelva Corp | Ｃｖｄ方法および装置 |
| JPH05275419A (ja) * | 1992-03-27 | 1993-10-22 | Mitsubishi Materials Corp | 半導体基板の酸化装置及びその方法 |
| JPH0786271A (ja) * | 1993-09-17 | 1995-03-31 | Fujitsu Ltd | シリコン酸化膜の作製方法 |
| JPH09153489A (ja) * | 1995-11-30 | 1997-06-10 | Toshiba Corp | 半導体装置の製造方法 |
| JPH09241008A (ja) * | 1996-03-08 | 1997-09-16 | Tokuyama Corp | 金属酸化物薄膜の製造方法 |
| JP2002502126A (ja) * | 1998-02-02 | 2002-01-22 | マイクロン・テクノロジー・インコーポレーテッド | 半導体装置を形成する方法 |
| JPH11233508A (ja) * | 1998-02-13 | 1999-08-27 | Sony Corp | 絶縁膜の形成方法 |
| JP2002539326A (ja) * | 1999-03-11 | 2002-11-19 | ジエヌス・インコーポレイテツド | ラジカルを利用した連続ｃｖｄ |
| JP2001111000A (ja) * | 1999-08-14 | 2001-04-20 | Samsung Electronics Co Ltd | 半導体素子及びその製造方法 |
| JP2003508897A (ja) * | 1999-08-24 | 2003-03-04 | エーエスエム アメリカ インコーポレイテッド | 集積回路のメタライゼーションスキームにおけるバリア層のボトムレス堆積方法 |
| JP2001152339A (ja) * | 1999-10-06 | 2001-06-05 | Samsung Electronics Co Ltd | 原子層蒸着法を用いた薄膜形成方法 |
| WO2002023614A1 (fr) * | 2000-09-18 | 2002-03-21 | Tokyo Electron Limited | Procede de formation d'un film d'isolant de grille, appareil pour la formation d'un film d'isolant de grille et outil combine |
| JP2003017689A (ja) * | 2001-06-29 | 2003-01-17 | Hitachi Ltd | 半導体装置とその製造方法及びその製造装置 |
| JP2003176109A (ja) * | 2001-12-11 | 2003-06-24 | National Institute Of Advanced Industrial & Technology | 酸化物薄膜の製造方法および製造装置 |
Cited By (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004086485A1 (ja) * | 2003-03-24 | 2004-10-07 | Horiba, Ltd. | 半導体装置における絶縁膜の形成方法 |
| JP2005259966A (ja) * | 2004-03-11 | 2005-09-22 | Mitsui Eng & Shipbuild Co Ltd | 薄膜形成方法 |
| JP2008526017A (ja) * | 2004-12-23 | 2008-07-17 | ハイニックス セミコンダクター インコーポレイテッド | 誘電体膜の形成方法、及びこれを用いる半導体素子のキャパシタの形成方法 |
| US8092862B2 (en) | 2004-12-23 | 2012-01-10 | Hynix Semiconductor Inc. | Method for forming dielectric film and method for forming capacitor in semiconductor device using the same |
| JP2006245588A (ja) * | 2005-03-02 | 2006-09-14 | Samsung Electro Mech Co Ltd | キャパシタ内蔵型プリント回路基板およびその製造方法 |
| US7564116B2 (en) | 2005-03-02 | 2009-07-21 | Samsung Electro-Mechanics Co., Ltd. | Printed circuit board with embedded capacitors therein and manufacturing process thereof |
| US8613976B2 (en) | 2005-03-17 | 2013-12-24 | L'Air Liquide, SociétéAnonyme pour l'Etude et l'Exploitation des Procédés Georges Claude | Method of forming silicon oxide containing films |
| US8227032B2 (en) | 2005-03-17 | 2012-07-24 | L'air Liquide Societe Anonyme Pour L'etude Et L'exploitation Des Procedes Georges Claude | Method of forming silicon oxide containing films |
| KR100753411B1 (ko) * | 2005-08-18 | 2007-08-30 | 주식회사 하이닉스반도체 | 반도체 소자의 캐패시터 형성방법 |
| US7887884B2 (en) * | 2005-09-20 | 2011-02-15 | Semiconductor Manufacturing International (Shanghai) Corporation | Method for atomic layer deposition of materials using an atmospheric pressure for semiconductor devices |
| JP2007201083A (ja) * | 2006-01-25 | 2007-08-09 | Elpida Memory Inc | キャパシタの製造方法 |
| US8586430B2 (en) | 2006-01-25 | 2013-11-19 | Elpida Memory, Inc. | Method of forming dielectric film and capacitor manufacturing method using the same |
| JP2007274002A (ja) * | 2007-05-14 | 2007-10-18 | Sony Corp | 原子層蒸着法を用いた薄膜形成方法 |
| JP4524300B2 (ja) * | 2007-08-10 | 2010-08-11 | 東京エレクトロン株式会社 | 成膜方法 |
| JP2009044093A (ja) * | 2007-08-10 | 2009-02-26 | Tokyo Electron Ltd | 成膜方法、成膜装置及び記憶媒体 |
| JP2009158612A (ja) * | 2007-12-25 | 2009-07-16 | Nippon Telegr & Teleph Corp <Ntt> | ダイヤモンド電界効果トランジスタ |
| JP2010192766A (ja) * | 2009-02-19 | 2010-09-02 | Tokyo Electron Ltd | 半導体装置の製造方法 |
| JP2011190499A (ja) * | 2010-03-15 | 2011-09-29 | Hitachi Kokusai Electric Inc | 半導体装置の製造方法および基板処理システム |
| EP2800155A1 (en) | 2013-04-30 | 2014-11-05 | Nichia Corporation | Method for manufacturing light emitting device |
| US8980661B2 (en) | 2013-04-30 | 2015-03-17 | Nichia Corporation | Method for manufacturing light emitting device |
| WO2022145267A1 (ja) * | 2020-12-28 | 2022-07-07 | 株式会社Adeka | 原子層堆積法用薄膜形成原料、薄膜の製造方法及びアルミニウム化合物 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3941099B2 (ja) | 2007-07-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8519466B2 (en) | Tantalum silicon oxynitride high-K dielectrics and metal gates | |
| US8466016B2 (en) | Hafnium tantalum oxynitride dielectric | |
| US8405167B2 (en) | Hafnium tantalum titanium oxide films | |
| US8951880B2 (en) | Dielectrics containing at least one of a refractory metal or a non-refractory metal | |
| US7432548B2 (en) | Silicon lanthanide oxynitride films | |
| US8895442B2 (en) | Cobalt titanium oxide dielectric films | |
| US7544604B2 (en) | Tantalum lanthanide oxynitride films | |
| US6806145B2 (en) | Low temperature method of forming a gate stack with a high k layer deposited over an interfacial oxide layer | |
| US7989362B2 (en) | Hafnium lanthanide oxynitride films | |
| US20080057659A1 (en) | Hafnium aluminium oxynitride high-K dielectric and metal gates | |
| US20080200019A9 (en) | Selective Deposition of Noble Metal Thin Films | |
| JP2003188171A (ja) | 薄膜形成方法 | |
| KR100891367B1 (ko) | 실리콘 결핍 분위기에서 ｐｅｃｖｄ 공정을 사용하여 금속 게이트 전극용 옥시나이트라이드 스페이서를 제조하는 방법 | |
| KR100560963B1 (ko) | 원자층 증착 공정을 이용한 물질 형성 방법, 이를 이용한박막 형성 방법 및 캐패시터의 제조 방법 | |
| US20060121742A1 (en) | Method for making a semiconductor device having a high-k gate dielectric | |
| JP2004289082A (ja) | 高誘電率ゲート絶縁膜の形成方法 | |
| EP1425785A2 (en) | Method of fabricating a gate stack at low temperature |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041112 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060908 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060929 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061124 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061214 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070115 |
|
| RD13 | Notification of appointment of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7433 Effective date: 20070125 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070312 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070325 |
|
| LAPS | Cancellation because of no payment of annual fees |