CN105185833A - 一种隐埋沟道碳化硅沟槽栅MOSFETs器件及其制备方法 - Google Patents
一种隐埋沟道碳化硅沟槽栅MOSFETs器件及其制备方法 Download PDFInfo
- Publication number
- CN105185833A CN105185833A CN201510624450.2A CN201510624450A CN105185833A CN 105185833 A CN105185833 A CN 105185833A CN 201510624450 A CN201510624450 A CN 201510624450A CN 105185833 A CN105185833 A CN 105185833A
- Authority
- CN
- China
- Prior art keywords
- silicon carbide
- carborundum
- region
- shaped
- buried channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 10
- 238000004519 manufacturing process Methods 0.000 title abstract description 7
- 239000004065 semiconductor Substances 0.000 title abstract description 5
- 230000005669 field effect Effects 0.000 title abstract description 3
- 229910044991 metal oxide Inorganic materials 0.000 title abstract description 3
- 150000004706 metal oxides Chemical class 0.000 title abstract description 3
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 228
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 139
- 239000012535 impurity Substances 0.000 claims description 33
- 238000000137 annealing Methods 0.000 claims description 22
- 238000002360 preparation method Methods 0.000 claims description 21
- 238000005468 ion implantation Methods 0.000 claims description 15
- 229910052751 metal Inorganic materials 0.000 claims description 14
- 239000002184 metal Substances 0.000 claims description 14
- 238000005530 etching Methods 0.000 claims description 13
- 230000003647 oxidation Effects 0.000 claims description 10
- 238000007254 oxidation reaction Methods 0.000 claims description 10
- 230000015572 biosynthetic process Effects 0.000 claims description 9
- 238000004544 sputter deposition Methods 0.000 claims description 8
- 125000006850 spacer group Chemical group 0.000 claims description 7
- 238000001704 evaporation Methods 0.000 claims description 6
- 239000007943 implant Substances 0.000 claims description 6
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 5
- 239000002019 doping agent Substances 0.000 claims description 5
- 229910052698 phosphorus Inorganic materials 0.000 claims description 5
- 239000011574 phosphorus Substances 0.000 claims description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 5
- 229920005591 polysilicon Polymers 0.000 claims description 5
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 4
- MCMNRKCIXSYSNV-UHFFFAOYSA-N Zirconium dioxide Chemical compound O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 claims description 4
- 229910052799 carbon Inorganic materials 0.000 claims description 4
- 238000004140 cleaning Methods 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 4
- 230000008020 evaporation Effects 0.000 claims description 4
- 238000002513 implantation Methods 0.000 claims description 4
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 claims description 4
- 230000001681 protective effect Effects 0.000 claims description 2
- 239000004411 aluminium Substances 0.000 description 9
- 229910052782 aluminium Inorganic materials 0.000 description 9
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 9
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 8
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- 238000002347 injection Methods 0.000 description 6
- 239000007924 injection Substances 0.000 description 6
- 239000000463 material Substances 0.000 description 4
- 229910052757 nitrogen Inorganic materials 0.000 description 4
- 238000009825 accumulation Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 238000010790 dilution Methods 0.000 description 2
- 239000012895 dilution Substances 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- RLOWWWKZYUNIDI-UHFFFAOYSA-N phosphinic chloride Chemical compound ClP=O RLOWWWKZYUNIDI-UHFFFAOYSA-N 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7827—Vertical transistors
- H01L29/7828—Vertical transistors without inversion channel, e.g. vertical ACCUFETs, normally-on vertical MISFETs
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提供一种隐埋沟道碳化硅沟槽栅MOSFETs器件及其制备方法，该器件包括：n型碳化硅衬底，所述衬底上的n型碳化硅漂移层，所述漂移层内包含具有间隔的p+型碳化硅区，所述p+型碳化硅区之间含有n+碳化硅源区；位于所述p+型碳化硅区之间且在所述n+碳化硅源区下的n型碳化硅漂移层内的n型隐埋沟道；位于所述n+碳化硅源区下且在所述n型隐埋沟道内与所述p+型碳化硅区相对的p型碳化硅区；沟槽栅介质；栅接触；基区接触；源接触；漏接触。本发明在沟槽栅MOSFET结构的基础上，通过反掺杂部分p阱区，以实现用于提供源和漏导电通道的隐埋沟道，避免表面电子有效迁移率低和阈值电压偏高的问题，实现常关型器件。
Description
技术领域
本发明涉及一种半导体器件及其制造方法，具体涉及一种隐埋沟道碳化硅沟槽栅MOSFETs器件及其制备方法。
背景技术
SiC材料具有高临界场强、高热导率的特性，SiCMOSFET器件在理论上可以实现比现有的硅IGBT更理想的一种高压大功率半导体开关。但是，大电流、高电压和低导通电阻的增强型垂直SiC功率MOSFET器件目前仍然难以实现，部分原因在于SiCMOSFET的沟道载流子有效迁移率低，器件阈值电压偏高。
沟槽栅碳化硅MOSFET结构如附图1所示。通常在p型外延层上注入氮或磷，刻蚀实现n+源区和具有一定间距的p阱，通过铝或硼注入实现基区p+区。然后去除所有的注入掩膜，在1500℃以上的高温下激活注入的掺杂杂质。栅介质层是通在某种气氛下对已经形成p阱、n+源和p+基区以后的碳化硅进行热氧化实现的，或通过低压化学气相淀积等淀积实现的，或热氧化后再淀积实现的。栅介质层可以是单一的，也可以是复合叠层。这种结构存在的问题是器件的阈值电压和导通电阻过高，以致难以达到实际可用。部分原因在于，为了防止p阱基区在反向阻断高电压时完全耗尽而发生基区穿通，p阱基区载流子浓度不能过低，实际上碳化硅的宽禁带特性使得p阱基区的浓度即使与n型漂移区浓度相当，仍然难以在施加正电压时形成有效的反型沟道，以提供源和漏之间的电流通道，导致器件阈值电压过大。此外，受栅介质与碳化硅之间界面态密度高及刻蚀沟槽造成的沟道表面粗糙增大等因素的影响，沟道表面反型层的有效电子迁移率低，器件导通电阻过大。
所谓的“ACCUFET”结构由于沟道表面为积累层而不是反型层，源和漏之间的电流通道在沟道的次表面形成，可以避免p阱基区的沟道难以形成有效的反型层以及部分改善表面有效迁移率低的问题。如图2所示，这种结构是利用pn结的内建电势使得表面n型层在栅极零偏压下完全耗尽实现常闭器件。然而，形成这种具有表面n型层的p阱，仍需通过高能量、大剂量的离子注入及在1600℃以上的高温退火激活注入的p型掺杂杂质来实现，以保证器件阻断时p阱不会发生穿通和足够小的基区横向电阻，防止形成闩锁。这一离子注入的过程会对沟道表面积累层电子有效迁移率产生负面影响。此外，器件的阻断特性对表面n型层的电荷量极为敏感，容易成为常开器件。因此需要提供另一种能够避免沟道表面积累层电子迁移率低，易于实现常关器件的方法。
发明内容
本发明的目的在于提供一种隐埋沟道碳化硅(SiC)沟槽栅金属-氧化物-半导体场效应晶体管(MOSFET)器件及其制备方法，即在沟槽栅MOSFET结构的基础上，通过反掺杂部分p阱区，以实现用于提供源和漏导电通道的隐埋沟道，避免表面电子有效迁移率低和阈值电压偏高的问题，实现常关型器件。
为实现上述目的，本发明采用以下技术方案：
1.一种隐埋沟道碳化硅沟槽栅MOSFETs器件，所述器件包括：
1)沟槽栅碳化硅MOSFET：n型碳化硅衬底，所述衬底上的n型碳化硅漂移层，所述漂移层内包含具有间隔的p+型碳化硅区，所述p+型碳化硅区之间含有n+碳化硅源区；
2)n型隐埋沟道：位于所述p+型碳化硅区之间且在所述n+碳化硅源区下的n型碳化硅漂移层内；
3)p型碳化硅区：位于所述n+碳化硅源区下且在所述n型隐埋沟道内与所述p+型碳化硅区相对；
4)沟槽栅介质：位于所述n+碳化硅源区之间，自n型碳化硅漂移层表面，沿n+碳化硅源区，经p型碳化硅区延伸进入n型碳化硅漂移层，槽深大于所述p型碳化硅区结深；
5)栅接触：位于所述沟槽栅介质之上；基区接触：位于所述p+型碳化硅区上；源接触：与所述基区接触相交叠；漏接触。
所述的隐埋沟道碳化硅沟槽栅MOSFETs器件的第一优选方案，所述碳化硅为4H-SiC或6H-SiC。
所述的隐埋沟道碳化硅沟槽栅MOSFETs器件的第二优选方案，所述n型碳化硅衬底和所述n型碳化硅漂移层的载流子浓度分别为1018～1021cm-3和1014～1016cm-3。
所述的隐埋沟道碳化硅沟槽栅MOSFETs器件的第三优选方案，所述p+型碳化硅区为包含在n型碳化硅漂移层中的具有间隔的p型杂质。
所述的隐埋沟道碳化硅沟槽栅MOSFETs器件的第四优选方案，所述n+碳化硅源区为包含在n型碳化硅漂移层中的被p+型碳化硅区包围n型杂质掺杂区，其载流子浓度为1019～1021cm-3。
所述的隐埋沟道碳化硅沟槽栅MOSFETs器件的第五优选方案，所述p+型碳化硅区形成基区，其载流子浓度为1018～1020cm-3，延伸至n型碳化硅漂移层内0.2～3μm。
所述的隐埋沟道碳化硅沟槽栅MOSFETs器件的第六优选方案，所述n型隐埋沟道在施加零伏栅偏压时是自耗尽的。
所述的隐埋沟道碳化硅沟槽栅MOSFETs器件的第七优选方案，所述n型隐埋沟道的薄层电荷为1012～1013cm-2。
所述的隐埋沟道碳化硅沟槽栅MOSFETs器件的第八优选方案，所述n型隐埋沟道的厚度为0.1～1μm，载流子浓度为1016～1018cm-3。
所述的隐埋沟道碳化硅沟槽栅MOSFETs器件的第九优选方案，所述p型碳化硅区的薄层电荷为1012～1013cm-2，且不小于所述n型隐埋沟道的薄层电荷。
一种所述的隐埋沟道碳化硅沟槽栅MOSFETs器件的制备方法，该方法包括以下步骤：
1)于n型碳化硅漂移层上制作掩膜，注入p型杂质，形成p+型碳化硅区；
2)重新制作掩膜，注入n型杂质，形成n+碳化硅源区；
3)再次注入n型杂质，在n+碳化硅源区之下形成n型掺杂区；
4)于步骤2)所述掩膜上沉淀多晶硅，经退火、刻蚀和再退火，形成侧墙实现注入掩膜，注入p型杂质，形成p形碳化硅区；
5)氧化步骤4)所述掩膜，形成刻蚀掩膜，刻蚀碳化硅形成沟槽；
6)退火激活注入杂质；
7)制作栅介质层；
8)图形化栅介质层，形成基区接触的开口，制作图形化金属层，同时形成栅接触和基区接触；
9)制作源接触和漏接触；
10)沉积隔离介质层或层叠层，平坦化和图形化形成源电极和栅电极的接触窗口。
所述的隐埋沟道碳化硅沟槽栅MOSFETs器件的制备方法的第一优选技术方案，步骤1)中所述注入p型杂质包括步骤：
1)于n型碳化硅漂移层上制作掩模图案，该掩模的开口与p型碳化硅区相对应以曝露部分n型碳化硅漂移层；
2)利用掩模注入p型杂质形成p+型碳化硅区，离子注入能量为10keV～1MeV，注入温度为300～600℃。
所述的隐埋沟道碳化硅沟槽栅MOSFETs器件的制备方法的第二优选技术方案，步骤2)中所述注入n型杂质的离子注入能量为10keV～300keV，所述n+碳化硅源区结深小于p+型碳化硅区，占据整个p+型碳化硅区之间的n型碳化硅漂移区，并延伸至p+型碳化硅区内0.5～5μm，其载流子浓度大于p+型碳化硅区，浓度为1019～1021cm-3。
所述的隐埋沟道碳化硅沟槽栅MOSFETs器件的制备方法的第三优选技术方案，步骤3)中所述注入n型杂质的离子注入能量为200keV～1MeV，所述n型掺杂区的结深不小于p+型碳化硅区，其载流子浓度大于n型碳化硅漂移层，小于p+型碳化硅区和n+碳化硅源区，浓度为1016～1018cm-3。
所述的隐埋沟道碳化硅沟槽栅MOSFETs器件的制备方法的第四优选技术方案，步骤4)中所述注入p型杂质的离子注入能量为200keV～1MeV，注入温度为300～600℃，所述p型碳化硅区是反掺杂n型掺杂区实现的，结深不大于n型掺杂区。
所述的隐埋沟道碳化硅沟槽栅MOSFETs器件的制备方法的第五优选技术方案，步骤6)所述退火激活注入杂质包括步骤：
1)去除掩膜，清洗，表面溅射碳膜；
2)于1500～1900℃下退火激活注入的掺杂杂质；
3)去除碳膜，清洗。
所述的隐埋沟道碳化硅沟槽栅MOSFETs器件的制备方法的第六优选技术方案，步骤7)所述制作栅介质层包括步骤：
1)牺牲氧化处理碳化硅表面，消除刻蚀造成的表面粗糙；
2)于含氮或磷的气氛中氧化碳化硅并退火。
所述的隐埋沟道碳化硅沟槽栅MOSFETs器件的制备方法的第七优选技术方案，步骤9)所述制作源接触和漏接触包括步骤：
1)制作n+碳化硅源区对应开口的掩膜；
2)去除未被掩膜覆盖区域的所有表面氧化物；
3)同时在正面和背面制作金属层，并图形化；
4)于保护气氛下在400～800℃下退火30～300s，于n+碳化硅源区和n型碳化硅衬底上分别形成源接触和漏接触。
所述的隐埋沟道碳化硅沟槽栅MOSFETs器件的制备方法的第八优选技术方案，所述形成基区接触、栅接触、源接触和漏接触的金属层是通过金属溅射或蒸发实现的。
与最接近的现有技术比，本发明提供的技术方案具有如下有益效果：
1)本发明在沟槽栅MOSFET结构的基础上，通过反掺杂部分p阱区，实现用于提供源和漏导电通道的隐埋沟道，避免表面电子有效迁移率低和阈值电压偏高的问题，实现常关型器件；
2)本发明可以提高沟道载流子的有效迁移率，减小器件的性能退化；
3)本发明可以降低基区的接触电阻，提高抗闩锁能力；
4)本发明简化了碳化硅MOSFET器件的制作方法，适用于工业化生产。
附图说明
图1：常规沟槽栅碳化硅MOSFET结构示意图；
图2：n沟道碳化硅ACCUFET示意图；
图3：本发明隐埋沟道碳化硅沟槽栅MOSFET示意图；
图4：本发明实施例1中n+型碳化硅衬底及其上的n型碳化硅漂移层；
图5：本发明实施例1中p+碳化硅区形成；
图6：本发明实施例1中n+碳化硅源区形成；
图7：本发明实施例1中n型掺杂区形成；
图8：本发明实施例1中p型掺杂区形成；
图9：本发明实施例1中沟槽形成；
图10：本发明实施例中栅介质层形成；
图11：本发明实施例中栅接触形成；
图12：本发明实施例中源接触和漏接触的形成；
图13：本发明实施例中隔离介质层及源接触接触窗口形成；
图14：本发明实施例2中n+型碳化硅衬底及其上的n型碳化硅漂移层、n型碳化硅掺杂层和n+碳化硅掺杂层；
图15：本发明实施例2中p+碳化硅区形成；
图16：本发明实施例2中p型掺杂区形成；
图17：本发明实施例2中沟槽形成；
其中：
10n+型碳化硅衬底层
12n型碳化硅漂移层
14n+型碳化硅源区
16n型沟道
20p+碳化硅区
22p型掺杂区
30栅介质层
32隔离介质层
40栅接触
40’基区接触
41源接触
42漏接触
具体实施方式
图3为本发明的隐埋沟道碳化硅沟槽栅MOSFET示意图。n型碳化硅漂移层12在n+型碳化硅衬底层10上。n型碳化硅漂移层12优选是4H型碳化硅。n型碳化硅漂移层12的载流子浓度为1014～1016cm-3，n+型碳化硅衬底层10的载流子浓度为1018～1021cm-3。
n型碳化硅漂移层12内具有相互间隔的p+型碳化硅区，p+型碳化硅区形成基区，p+型碳化硅区通过p型掺杂剂(例如铝)在300～600℃下离子注入，再于1500～1900℃高温下退火激活形成。基区的载流子浓度为1018～1020cm-3，延伸进入n型碳化硅漂移层12内0.2～3μm。
n+碳化硅源区14是包含在n型碳化硅漂移层12中，被p+型碳化硅区20包围的n型掺杂杂质注入区，载流子浓度为1019～1021cm-3。n型隐埋沟道16处于包含在n型碳化硅漂移层12中具有间隔的p+型碳化硅区20之间，n型隐埋沟道16处于n+碳化硅源区14之下。n型隐埋沟道16的载流子浓度为1016～1018cm-3，厚度为0.1～1μm，薄层电荷为1012～1013cm-2。
栅介质层30从p+型碳化硅区20之间延伸进入n型碳化硅漂移层12。通过在含氮或磷的气氛中热氧化和/或淀积，并经过900℃～1100℃温度下在含氮和/或磷的气氛中退火形成。栅介质层30的厚度为
栅介质层30与n型隐埋沟道16之间还存在p型掺杂区22，p型掺杂区22位于n+碳化硅源区之下，结深不大于n型隐埋沟道，薄层电荷不小于n型隐埋沟道16。
栅接触40在栅介质层30之上，通过蒸发或溅射实现。栅接触材料可以是任何适用的接触材料，优选为金属铝。通过刻蚀图案化形成栅接触40，同时形成p+基区接触40’。
源接触41可以是镍或其他合适的材料，通过蒸发或溅射，同时实现漏接触42，并通过在惰性气体保护下400～800℃之间的温度下退火实现n+碳化硅源区14和n+型碳化硅衬底10的欧姆接触。
隔离介质层32通过淀积氧化物介质层或复合层实现。源接触41的接触窗口通过刻蚀实现。
图3所示本发明的隐埋沟道碳化硅沟槽栅MOSFET器件即可为分立器件也可作为具有多个这种重复单元的器件的一个单元。
下面结合实例对本发明进行详细的说明。
实施例1
本发明实施例的器件制作可以参照图4-13的描述。
在如图4所示的n型碳化硅衬底10及在其上的n型碳化硅漂移层12之上，形成离子注入掩膜并图形化，注入p型掺杂杂质铝到n型层12内，形成如图5所示的具有一定间距的p+碳化硅区20。
如图6所示，在p+碳化硅区20和n型碳化硅漂移层12上通过制作掩蔽膜并图形化后离子注入氮，形成n+碳化硅源区14。
如图7所示，继续注入低剂量的氮掺杂杂质，为p+型碳化硅区20之间提供n型掺杂区域16。
如图8所示，淀积多晶硅，刻蚀多晶硅，形成p型掺杂区域的注入掩膜，注入p型掺杂杂质铝，形成p型掺杂区22，同时形成n型隐埋沟道16。
如图9所示，氧化多晶硅侧墙，退火，以形成沟槽的刻蚀掩蔽，刻蚀碳化硅，从n+碳化硅源区表面延伸进入n型碳化硅漂移层12，在去除掩膜之后，该结构被加热到1800℃的高温并保持3分钟，以激活注入的掺杂杂质。
如图10所示，于氮气稀释的氧气中，在1200℃的温度下热氧化碳化硅，在含有POCl3的气氛中1000℃退火30min，以形成栅介质层30。
如图11所示，图形化栅介质层30，露出部分p+碳化硅基区，蒸发或溅射金属，优选为铝，图形化金属层形成栅接触40和基区接触40’。
如图12所示，源接触41和漏接触42的形成，它们使用蒸发金属镍同时实现，在图形化源接触后，再在800℃下退火3分钟以实现源和漏的欧姆接触。
如图13所示，淀积并图形化隔离介质层32，以形成源接触41的接触窗口。
本发明的实施例源接触41和漏接触42是同时形成的，且同时退火实现源和漏的欧姆接触，也可以是源接触41和漏接触42分别形成，或分别退火后实现源和漏的欧姆接触，并且具体的形成次序是可选的。
实施例2
本发明实施例的器件制作可以参照图14-17及图10-13的描述，
在如图14所示的n型碳化硅衬底10及在其上的n型碳化硅漂移层12、n型碳化硅掺杂层16和n+型碳化硅掺杂层14之上，形成离子注入掩膜并图形化，注入p型掺杂杂质铝，形成如图15所示的具有一定间距的p+碳化硅区20。
如图16所示，在p+碳化硅区20和n+型碳化硅层14上通过制作掩蔽膜并图形化后离子注入铝，形成p型碳化硅掺杂区22。
如图17所示，淀积氧化硅，刻蚀氧化硅，退火形成沟槽的刻蚀掩蔽，刻蚀碳化硅，从n+碳化硅源区表面延伸进入n型碳化硅漂移层12，在去除掩膜之后，该结构被加热到1800℃的高温并保持3分钟，以激活注入的掺杂杂质。
如图10所示，于氮气稀释的氧气中，在1200℃的温度下热氧化碳化硅，在含有POCl3的气氛中1000℃退火30min，以形成栅介质层30。
如图11所示，图形化栅介质层30，露出部分p+碳化硅基区，蒸发或溅射金属，优选为铝，图形化金属层形成栅接触40和基区接触40’。
如图12所示，源接触41和漏接触42的形成，它们使用蒸发金属镍同时实现，在图形化源接触后，再在800℃下退火3分钟以实现源和漏的欧姆接触。
如图13所示，淀积并图形化隔离介质层32，以形成源接触41的接触窗口。
本发明的实施例源接触41和漏接触42是同时形成的，且同时退火实现源和漏的欧姆接触，也可以是源接触41和漏接触42分别形成，或分别退火后实现源和漏的欧姆接触，并且具体的形成次序是可选的。
以上实施例仅用以说明本发明的技术方案而非对其限制，尽管参照上述实施例对本发明进行了详细的说明，所属领域的普通技术人员应当理解：依然可以对本发明的具体实施方式进行修改或者等同替换，而未脱离本发明精神和范围的任何修改或者等同替换，其均应涵盖在本发明的权利要求范围当中。
Claims (19)
1.一种隐埋沟道碳化硅沟槽栅MOSFETs器件，其特征在于，所述器件包括：
1)沟槽栅碳化硅MOSFET：n型碳化硅衬底，所述衬底上的n型碳化硅漂移层，所述漂移层内包含具有间隔的p+型碳化硅区，所述p+型碳化硅区之间含有n+碳化硅源区；
2)n型隐埋沟道：位于所述p+型碳化硅区之间且在所述n+碳化硅源区下的n型碳化硅漂移层内；
3)p型碳化硅区：位于所述n+碳化硅源区下且在所述n型隐埋沟道内与所述p+型碳化硅区相对；
4)沟槽栅介质：位于所述n+碳化硅源区之间，自n型碳化硅漂移层表面，沿n+碳化硅源区，经p型碳化硅区延伸进入n型碳化硅漂移层，槽深大于所述p型碳化硅区结深；
5)栅接触：位于所述沟槽栅介质之上；基区接触：位于所述p+型碳化硅区上；源接触：与所述基区接触相交叠；漏接触。
2.根据权利要求1所述的隐埋沟道碳化硅沟槽栅MOSFETs器件，其特征在于，所述碳化硅为4H-SiC或6H-SiC。
3.根据权利要求1所述的隐埋沟道碳化硅沟槽栅MOSFETs器件，其特征在于，所述n型碳化硅衬底和所述n型碳化硅漂移层的载流子浓度分别为1018～1021cm-3和1014～1016cm-3。
4.根据权利要求1所述的隐埋沟道碳化硅沟槽栅MOSFETs器件，其特征在于，所述p+型碳化硅区为包含在n型碳化硅漂移层中的具有间隔的p型杂质。
5.根据权利要求1所述的隐埋沟道碳化硅沟槽栅MOSFETs器件，其特征在于，所述n+碳化硅源区为包含在n型碳化硅漂移层中的被p+型碳化硅区包围n型杂质掺杂区，其载流子浓度为1019～1021cm-3。
6.根据权利要求1所述的隐埋沟道碳化硅沟槽栅MOSFETs器件，其特征在于，所述p+型碳化硅区形成基区，其载流子浓度为1018～1020cm-3，延伸至n型碳化硅漂移层内0.2～3μm。
7.根据权利要求1所述的隐埋沟道碳化硅沟槽栅MOSFETs器件，其特征在于，所述n型隐埋沟道在施加零伏栅偏压时是自耗尽的。
8.根据权利要求1所述的隐埋沟道碳化硅沟槽栅MOSFETs器件，其特征在于，所述n型隐埋沟道的薄层电荷为1012～1013cm-2。
9.根据权利要求1所述的隐埋沟道碳化硅沟槽栅MOSFETs器件，其特征在于，所述n型隐埋沟道的厚度为0.1～1μm，载流子浓度为1016～1018cm-3。
10.根据权利要求1所述的隐埋沟道碳化硅沟槽栅MOSFETs器件，其特征在于，所述p型碳化硅区的薄层电荷为1012～1013cm-2，且不小于n型隐埋沟道的薄层电荷。
11.一种权利要求1所述的隐埋沟道碳化硅沟槽栅MOSFETs器件的制备方法，其特征在于，该方法包括以下步骤：
1)于n型碳化硅漂移层上制作掩膜，注入p型杂质，形成p+型碳化硅区；
2)重新制作掩膜，注入n型杂质，形成n+碳化硅源区；
3)再次注入n型杂质，在n+碳化硅源区之下形成n型掺杂区；
4)于步骤2)所述掩膜上沉淀多晶硅，经退火、刻蚀和再退火，形成侧墙实现注入掩膜，注入p型杂质，形成p形碳化硅区；
5)氧化步骤4)所述掩膜，形成刻蚀掩膜，刻蚀碳化硅形成沟槽；
6)退火激活注入杂质；
7)制作栅介质层；
8)图形化栅介质层，形成基区接触的开口，制作图形化金属层，同时形成栅接触和基区接触；
9)制作源接触和漏接触；
10)沉积隔离介质层，图形化形成源电极和栅电极的接触窗口。
12.根据权利要求11所述的隐埋沟道碳化硅沟槽栅MOSFETs器件的制备方法，其特征在于，步骤1)中所述注入p型杂质包括步骤：
1)于n型碳化硅漂移层上制作掩模图案，该掩模的开口与p型碳化硅区相对应以曝露部分n型碳化硅漂移层；
2)利用掩模注入p型杂质形成p+型碳化硅区，离子注入能量为10keV～1MeV，注入温度为300～600℃。
13.根据权利要求11所述的隐埋沟道碳化硅沟槽栅MOSFETs器件的制备方法，其特征在于，步骤2)中所述注入n型杂质的离子注入能量为10keV～300keV，所述n+碳化硅源区结深小于p+型碳化硅区，占据整个p+型碳化硅区之间的n型碳化硅漂移区，并延伸至p+型碳化硅区内0.5～5μm，其载流子浓度大于p+型碳化硅区，浓度为1019～1021cm-3。
14.根据权利要求11所述的隐埋沟道碳化硅沟槽栅MOSFETs器件的制备方法，其特征在于，步骤3)中所述注入n型杂质的离子注入能量为200keV～1MeV，所述n型掺杂区的结深不小于p+型碳化硅区，其载流子浓度大于n型碳化硅漂移层，小于p+型碳化硅区和n+碳化硅源区，浓度为1016～1018cm-3。
15.根据权利要求11所述的隐埋沟道碳化硅沟槽栅MOSFETs器件的制备方法，其特征在于，步骤4)中所述注入p型杂质的离子注入能量为200keV～1MeV，注入温度为300～600℃，所述p型碳化硅区是反掺杂n型掺杂区实现的，结深不大于n型掺杂区。
16.根据权利要求11所述的隐埋沟道碳化硅沟槽栅MOSFETs器件的制备方法，其特征在于，步骤6)所述退火激活注入杂质包括步骤：
1)去除掩膜，清洗，表面溅射碳膜；
2)于1500～1900℃下退火激活注入的掺杂杂质；
3)去除碳膜，清洗。
17.根据权利要求11所述的隐埋沟道碳化硅沟槽栅MOSFETs器件的制备方法，其特征在于，步骤7)所述制作栅介质层包括步骤：
1)牺牲氧化处理碳化硅表面；
2)于含氮或磷的气氛中氧化碳化硅并退火。
18.根据权利要求11所述的隐埋沟道碳化硅沟槽栅MOSFETs器件的制备方法，其特征在于，步骤9)所述制作源接触和漏接触包括步骤：
1)制作n+碳化硅源区对应开口的掩膜；
2)去除未被掩膜覆盖区域的所有表面氧化物；
3)同时在正面和背面制作金属层，并图形化；
4)于保护气氛下在400～800℃下退火30～300s，于n+碳化硅源区和n型碳化硅衬底上分别形成源接触和漏接触。
19.根据权利要求11所述的隐埋沟道碳化硅沟槽栅MOSFETs器件的制备方法，其特征在于，所述形成基区接触、栅接触、源接触和漏接触的金属层是通过金属溅射或蒸发实现的。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510624450.2A CN105185833B (zh) | 2015-09-25 | 2015-09-25 | 一种隐埋沟道碳化硅沟槽栅MOSFETs器件及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510624450.2A CN105185833B (zh) | 2015-09-25 | 2015-09-25 | 一种隐埋沟道碳化硅沟槽栅MOSFETs器件及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105185833A true CN105185833A (zh) | 2015-12-23 |
| CN105185833B CN105185833B (zh) | 2020-01-03 |
Family
ID=54907807
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510624450.2A Active CN105185833B (zh) | 2015-09-25 | 2015-09-25 | 一种隐埋沟道碳化硅沟槽栅MOSFETs器件及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105185833B (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107369713A (zh) * | 2016-05-11 | 2017-11-21 | 现代奥特劳恩株式会社 | 半导体装置及其制造方法 |
| CN108074818A (zh) * | 2016-11-18 | 2018-05-25 | 瑞萨电子株式会社 | 半导体器件的制造方法 |
| CN109728097A (zh) * | 2018-12-29 | 2019-05-07 | 中山汉臣电子科技有限公司 | 一种功率半导体mos器件及其制备方法 |
| US10818495B2 (en) | 2018-07-12 | 2020-10-27 | Alpha Power Solutions Limited | Semiconductor devices and methods of making the same |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060170039A1 (en) * | 2003-05-07 | 2006-08-03 | Samsung Electronics Co., Ltd. | Buried channel type transistor having a trench gate and method of manufacturing the same |
| CN101147265A (zh) * | 2005-06-08 | 2008-03-19 | 夏普株式会社 | 沟槽型mosfet及其制造方法 |
| CN102194885A (zh) * | 2011-05-12 | 2011-09-21 | 西安电子科技大学 | N型隐埋沟道的碳化硅demosfet器件及制备方法 |
| US8211770B2 (en) * | 2007-12-07 | 2012-07-03 | Cree, Inc. | Transistor with A-face conductive channel and trench protecting well region |
| US20140264562A1 (en) * | 2013-03-13 | 2014-09-18 | Cree, Inc. | Field Effect Transistor Devices with Regrown P-Layers |
-
2015
- 2015-09-25 CN CN201510624450.2A patent/CN105185833B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060170039A1 (en) * | 2003-05-07 | 2006-08-03 | Samsung Electronics Co., Ltd. | Buried channel type transistor having a trench gate and method of manufacturing the same |
| CN101147265A (zh) * | 2005-06-08 | 2008-03-19 | 夏普株式会社 | 沟槽型mosfet及其制造方法 |
| US8211770B2 (en) * | 2007-12-07 | 2012-07-03 | Cree, Inc. | Transistor with A-face conductive channel and trench protecting well region |
| CN102194885A (zh) * | 2011-05-12 | 2011-09-21 | 西安电子科技大学 | N型隐埋沟道的碳化硅demosfet器件及制备方法 |
| US20140264562A1 (en) * | 2013-03-13 | 2014-09-18 | Cree, Inc. | Field Effect Transistor Devices with Regrown P-Layers |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107369713A (zh) * | 2016-05-11 | 2017-11-21 | 现代奥特劳恩株式会社 | 半导体装置及其制造方法 |
| CN107369713B (zh) * | 2016-05-11 | 2020-11-27 | 现代奥特劳恩株式会社 | 半导体装置及其制造方法 |
| CN108074818A (zh) * | 2016-11-18 | 2018-05-25 | 瑞萨电子株式会社 | 半导体器件的制造方法 |
| CN108074818B (zh) * | 2016-11-18 | 2023-06-20 | 瑞萨电子株式会社 | 半导体器件的制造方法 |
| US10818495B2 (en) | 2018-07-12 | 2020-10-27 | Alpha Power Solutions Limited | Semiconductor devices and methods of making the same |
| CN109728097A (zh) * | 2018-12-29 | 2019-05-07 | 中山汉臣电子科技有限公司 | 一种功率半导体mos器件及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105185833B (zh) | 2020-01-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105047721A (zh) | 一种碳化硅沟槽栅功率MOSFETs器件及其制备方法 | |
| CN101859706B (zh) | 碳化硅半导体装置的制造方法及碳化硅半导体装置 | |
| CN110518070B (zh) | 一种适用于单片集成的碳化硅ldmos器件及其制造方法 | |
| CN105140283A (zh) | 一种碳化硅MOSFETs功率器件及其制作方法 | |
| CN100499051C (zh) | 结型半导体装置的制造方法 | |
| JP2013222932A (ja) | 炭化珪素半導体装置およびその製造方法 | |
| JP2007013087A (ja) | 電界効果トランジスタおよびサイリスタ | |
| CN105185833A (zh) | 一种隐埋沟道碳化硅沟槽栅MOSFETs器件及其制备方法 | |
| JP2019004010A (ja) | 半導体装置およびその製造方法 | |
| CN117334746A (zh) | 一种具有氧化层的源极沟槽集成SBD超结SiC MOS及制备方法 | |
| JP2013058668A (ja) | 半導体素子及びその製造方法 | |
| CN117423730A (zh) | 一种具有分裂栅的SJ SiC VDMOS及制备方法 | |
| CN117334745A (zh) | 一种源极沟槽集成SBD超结SiC MOS及制备方法 | |
| CN117438469A (zh) | 一种具有同型异质结续流通道的SiC超结MOS及制备方法 | |
| CN114664934B (zh) | 一种含有场板的dmos晶体管及其制作方法 | |
| CN106876471B (zh) | 双槽umosfet器件 | |
| CN110212026A (zh) | 超结mos器件结构及其制备方法 | |
| US11444152B2 (en) | Inversion channel devices on multiple crystal orientations | |
| CN113140463A (zh) | 一种耗尽型场效应晶体管器件及其制备方法 | |
| JP2006210693A (ja) | 半導体装置及び半導体装置の製造方法 | |
| CN109686792B (zh) | 一种常关型SiC基DMOSFET器件及其制备方法 | |
| JP3979369B2 (ja) | 半導体装置及びその製造方法 | |
| KR100873604B1 (ko) | 탄화규소 접합전계효과 트랜지스터의 제작방법 | |
| CN101114669A (zh) | 半导体装置及制造该半导体装置的方法 | |
| CN110556415B (zh) | 一种高可靠性外延栅的SiC MOSFET器件及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |