KR100873604B1 - 탄화규소 접합전계효과 트랜지스터의 제작방법 - Google Patents
탄화규소 접합전계효과 트랜지스터의 제작방법 Download PDFInfo
- Publication number
- KR100873604B1 KR100873604B1 KR1020070057329A KR20070057329A KR100873604B1 KR 100873604 B1 KR100873604 B1 KR 100873604B1 KR 1020070057329 A KR1020070057329 A KR 1020070057329A KR 20070057329 A KR20070057329 A KR 20070057329A KR 100873604 B1 KR100873604 B1 KR 100873604B1
- Authority
- KR
- South Korea
- Prior art keywords
- aluminum
- field effect
- silicon carbide
- effect transistor
- junction field
- Prior art date
Links
- 230000005669 field effect Effects 0.000 title claims abstract description 30
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 15
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 45
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 45
- 238000000034 method Methods 0.000 claims abstract description 41
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims abstract description 36
- 229910052796 boron Inorganic materials 0.000 claims abstract description 36
- 229910052790 beryllium Inorganic materials 0.000 claims abstract description 35
- ATBAMAFKBVZNFJ-UHFFFAOYSA-N beryllium atom Chemical compound [Be] ATBAMAFKBVZNFJ-UHFFFAOYSA-N 0.000 claims abstract description 35
- 229910010271 silicon carbide Inorganic materials 0.000 claims abstract description 35
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims abstract description 34
- 230000008569 process Effects 0.000 claims abstract description 31
- 239000002019 doping agent Substances 0.000 claims abstract description 22
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 238000009792 diffusion process Methods 0.000 claims abstract description 15
- 150000002500 ions Chemical class 0.000 claims abstract description 8
- 238000001465 metallisation Methods 0.000 claims abstract description 6
- 230000004913 activation Effects 0.000 claims abstract description 4
- 238000002161 passivation Methods 0.000 claims abstract 3
- 238000005468 ion implantation Methods 0.000 claims description 36
- 238000010438 heat treatment Methods 0.000 claims description 16
- 239000007943 implant Substances 0.000 claims description 2
- 230000015556 catabolic process Effects 0.000 abstract description 14
- 238000002347 injection Methods 0.000 abstract description 2
- 239000007924 injection Substances 0.000 abstract description 2
- 239000013078 crystal Substances 0.000 description 9
- 238000001312 dry etching Methods 0.000 description 5
- 239000010408 film Substances 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 230000007547 defect Effects 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 230000003213 activating effect Effects 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 238000009616 inductively coupled plasma Methods 0.000 description 1
- 229910052754 neon Inorganic materials 0.000 description 1
- GKAOGPIIYCISHV-UHFFFAOYSA-N neon atom Chemical compound [Ne] GKAOGPIIYCISHV-UHFFFAOYSA-N 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
본 발명은 탄화규소 접합전계효과 트랜지스터(SiC junction field effect transistor)를 제작하기 위한 개선된 방법을 제시하고 있다. 구체적으로는 n형 탄화규소 단결정 기판에 메사 구조를 형성한 후 메사 하부에 p형 게이트 형성시 알루미늄과 붕소, 또는 베릴륨을 모두 이온주입한 후 적절한 후속 열처리 공정을 통해 확산속도가 빠른 붕소 또는 베릴륨을 채널 방향으로 측면확산시킴으로써, 결과적으로 채널폭 감소에 의한 내압 증가효과 및 더 나아가 노말리 오프 특성의 접합전계효과 전력 트랜지스터를 제작할 수 있다. 또한 p형 게이트 형성을 위한 이온주입을 기판에 대해 90o가 아닌 임의의 각도로 기울여 실시함으로써 메사 측면에 p형 영역을 형성하여 보다 직접적인 채널폭 감소를 실현할 수 있도록 한 것이다.
탄화규소 접합전계효과 트랜지스터 이온주입 채널 노말리 오프
Description
도 1 - 종래의 접합전계효과 전력 트랜지스터의 구조를 간단하게 표시한 단면도.
도면 2 - 본 발명의 제 1 실시예에 따라 기판에 대해 수직방향으로 (붕소 및 알루미늄) 또는 (베릴륨 및 알루미늄) 이온주입을 실시한 후 소정의 열처리를 거쳐 p형 게이트영역을 형성한 탄화규소 접합전계효과 트랜지스터의 단면도.
도면 3 - 본 발명의 제 2 실시예에 따라 기판을 임의의 일정한 각도로 기울여 메사 측면(15)에 붕소 또는 베릴륨을 주입한 탄화규소 접합전계효과 트랜지스터의 단면도.
도면 4 - 본 발명의 제 2 실시예에 따라 기판을 임의의 일정한 각도로 기울여 메사 측면(15)에 (붕소+알루미늄) 또는 (베릴륨+알루미늄)을 주입한 탄화규소 접합전계효과 트랜지스터의 단면도.
도면 5(a) 내지 5(f) - 본 발명의 제 1 실시예에 따라 탄화규소 접합전계효과 트랜지스터를 제작하는 과정의 각 단계별 단면도.
도면 6(a) 내지 6(d) - 본 발명의 제 2 실시예에 따라 탄화규소 접합전계효과 트랜지스터를 제작하는 과정의 단면도.
<도면에 사용된 주요부호에 대한 설명>
1 : 소오스 전극 2 : 게이트 전극
3 : 드레인 전극 11 : n+ 소오스 영역
12 : 고농도 p+ 게이트 영역 13 : n+ 드레인 영역
14 : 채널 영역 15 : 메사 측면
16 : 드리프트층 17 : 저농도 p- 게이트 영역
18 : 측면 p- 게이트 영역 19 : 측면 p+ 게이트 영역
100 : 탄화규소 단결정 기판 110 : 마스크층
본 발명은 탄화규소 접합전계효과 트랜지스터(SiC junction field effect power transistor)에 관한 것으로서, 채널폭 감소에 의한 내압 증가효과 및 노말리 오프 특성의 탄화규소 접합전계효과 트랜지스터에 관한 것이다.
일반적으로, 탄화규소 접합전계효과 트랜지스터는 일반적으로 리세스 게이트(recessed gate) 구조 또는 같은 의미로 메사 구조를 갖는다. 리세스 게이트 구조란, 도 1에 도시된 바와 같이 메사(mesa) 구조의 상부에 소오스 영역(11), 하부에 고농도 p+ 게이트 영역(12)을 형성하여, 게이트 전극(2)에 (-) 혹은 (+)의 전압을 인가함으로써 공핍영역을 채널 영역(14)으로 확장 또는 수축시켜 드레인 전극(3)으로부터 소오스 전극(1)으로 흐르는 전류를 제어하는 구조를 말한다. 리세스 게이트 구조에서는 온저항, 절연파괴전압(breakdown voltage)을 비롯한 전류-전압 특성이 채널 영역(14)의 도핑농도와 길이(L), 폭(W), 드리프트층(16)의 두께(t) 등에 의존하여 결정된다. 특히 채널길이/채널폭의 비율 L/W이 중요한데, 이 값이 높을수록 온저항은 높아지지만 절연파괴전압은 급속히 증가한다.
이러한, 리세스 게이트 구조의 장점은 소자구조와 제작공정이 간단하고 온저항이 낮다는 것이다. 그러나 소자의 내압을 증가시키기 위해서는 채널 영역(14)의 폭(W)을 감소시켜야 하며, 탄화규소 소자의 경우 최근 주목을 받고 있는 노말리-오프(normally-off) 소자를 구현하기 위해서는 채널의 폭이 대략 0.5㎛ 이하 수준까지 좁아져야 한다.
이렇게 채널의 폭이 좁아져야 하는 이유는 메사 하부의 p형 게이트에 형성되는 공핍영역끼리 서로 가까이 인접하여 넓은 부분이 중첩되어 맞닿을수록 포텐셜 장벽이 높아져서 더 높은 절연파괴전압을 얻을 수 있기 때문이다. 그러나 채널의 폭을 0.5㎛ 이하 수준으로 감소시키고자 할 경우 포토 리소그라피 공정에 사용되는 마스크를 훨씬 정밀하게 제작해야 하는 부담이 따르며, 이외에도 0.5㎛ 이하 고해상도를 갖는 고가의 노광장비 사용, 소오스 및 게이트 전극 형성을 위한 후속 금속화 공정의 난이도 증가 등의 여러 가지 부수적인 문제가 발생한다.
본 발명은 상기 문제점을 해결하기 위해 안출된 것으로서, n형 탄화규소 단결정 기판에 메사 구조를 형성한 후 메사 하부에 p형 게이트 형성시 알루미늄과 붕소 또는 베릴륨을 함께 이온주입한 후 적절한 후속 열처리 공정을 통해 확산속도가 빠른 붕소 또는 베릴륨을 채널 방향으로 측면확산시킴으로써, 채널폭 감소에 의한 내압 증가효과 및 노말리 오프 특성을 가지는 탄화규소 접합전계효과 트랜지스터의 제작방법의 제공을 그 목적으로 한다.
상술한 바와 같은 목적 달성을 위해 본 발명은, 리세스 게이트 구조의 접합전계효과 트랜지스터의 채널 폭을 감소시켜 절연파괴전압이 높은 트랜지스터, 더 나아가 노말리-오프 접합전계효과 트랜지스터를 만들기 위해 제안하는 방법은 크게 두 가지 개념으로 이루어져 있다.
첫 번째는 붕소 또는 베릴륨의 빠른 확산속도를 이용하는 것이다. 탄화규소 반도체소자의 p형 도판트로 흔히 사용되는 대표적인 원소로는 알루미늄과 붕소, 베릴륨이 있다. 이에 관해 예컨대 문헌 process technology for silicon carbide devices" (C.-M. Zetterling 編著, INSPEC) pp.51~84를 참고하면, 붕소와 베릴륨은 알루미늄에 비해 이온화 에너지가 커서 실온 부근에서 활성화되는 정공의 농도가 알루미늄에 비해 낮다.
하지만 원자량이 약 40%에 불과하고 원자크기가 작기 때문에 동일한 에너지로 탄화규소에 이온주입을 해도 훨씬 깊이 주입된다. 또한 열처리에 의한 확산속도도 알루미늄이 실질적으로 거의 0에 가까운 것에 비해 붕소와 베릴륨은 알루미늄보다 5 order 이상 큰 확산속도를 가진다.
따라서 고농도 p+ 게이트 영역(12)을 형성하기 위해 도 1과 같이 알루미늄만을 이온주입하는 경우에 비해 알루미늄과 붕소, 또는 알루미늄과 베릴륨을 함께 이 온주입 후 소정의 온도에서 도판트 활성화를 위한 고온 열처리를 진행하면 도 2와 같이 P형 영역(12),(17)이 훨씬 넓게 확장되는 효과를 얻게 된다. 즉, 알루미늄으로 고농도, 예를 들어 1x1018/cm3 이상의 높은 농도의 알루미늄으로 도핑된 고농도 p+ 게이트 영역(12)의 주변부에 붕소 또는 베릴륨이 채널 영역(14) 방향으로 W의 거리만큼 확산하여 낮은 농도, 예를 들어 1x1018/cm3 이하의 저농도의 p- 게이트 영역(17)이 부가적으로 형성되면서 채널 영역(14)의 폭(W)이 2W의 거리만큼 감소한다. 따라서 채널(14) 양쪽의 p형 게이트 영역(12,17)이 2W의 거리만큼 가까워졌으므로 p-n접합의 공핍영역이 더 많이 중첩되어 절연파괴전압이 증가한다. 이로 인해 고내압 구조 및 노말리-오프 특성의 접합전계효과 트랜지스터 구현에 매우 유리하게 되는 것이다.
두 번째는 리세스 게이트 구조의 고농도 p+ 게이트 영역(12) 및 저농도 p- 게이트 영역(17)을 이온주입으로 형성하는 과정에서의 이온주입 각도에 관한 것이다. 통상적인 방법은 표면에 수직방향으로 p형 도판트 이온을 주입하는 1단계로 고농도 p+ 게이트 영역(12) 및 저농도 p- 게이트 영역(17) 형성을 위한 이온주입이 종료된다. 하지만 본 발명에서는 기존의 방법과는 달리 이온주입의 각도를 변화시키면서 2단계로 실시한다. 즉, 제 1단계로 기판에 대해 수직방향으로 알루미늄과 붕소, 또는 알루미늄과 베릴륨, 또는 알루미늄, 베릴륨, 붕소를 모두 함께 주입한다.
이어 제 2단계에서 기판에 대해 임의의 일정한 각도만큼 기울인 상태에서 p 형 도판트의 이온주입을 시행하여 도 3 또는 4와 같이 메사 측면(15)에 p형 영역을 형성하는 것이다. 메사 측면(15)의 이온주입은 도 3과 같이 붕소 또는 베릴륨만 주입하는 경우와, 도 4와 같이 붕소와 알루미늄, 또는 베릴륨과 알루미늄, 또는 붕소, 베릴륨, 알루미늄을 함께 주입하는 경우가 있을 수 있다.
또한 상기의 제 1단계와 제 2단계는 순서를 서로 바꾸어 진행하는 것도 가능하다. 이온주입을 실시한 후 소정의 온도와 열처리 조건에서 소정의 시간만큼 열처리를 진행하여 도판트를 활성화 및 확산시키고 격자손상을 제거한다. 이렇게 되면 양쪽 메사 측면(15)에서 공핍영역이 형성되어 그만큼 채널 영역(14)의 폭이 좁아지는 효과가 발생한다. 또한 확산속도가 빠른 붕소와 베릴륨을 메사 측면(15)에 주입함으로써 알루미늄 등의 원자량이 큰 p형 도판트를 사용했을 때에 비해 채널 영역(14) 의 폭(W)이 감소하는 효과가 더 강하게 발생한다. 상기의 첫번째 경우와 비교하면, 이온주입공정은 조금 더 복잡하지만 절연파괴전압이 크거나 노말리-오프 접합전계효과 트랜지스터 제작에는 두번째 경우가 더 유리할 것으로 예상된다.
실시예
본 발명에서 제시하는 개념을 좀 더 명확하게 설명하기 위해 리세스 게이트 구조 접합전계효과 트랜지스터를 제작하는 두 가지의 구체적인 실시예를 하기에 명시한다. 이것은 단지 의미전달의 편의를 도모한 것이며, 본 발명에서 주장하는 권리청구범위가 이것에 의해 제한받지는 않는다.
(1) 제 1 실시예
제 1단계로 도 5(a)와 같이 탄화규소 단결정 기판(100)을 준비한다. 탄화규소 단결정 기판(100)은 하부의 n+ 드레인 영역(13)과 상부의 n- 드리프트층(16)으로 구성된다. n+ 드레인 영역(13)은 기판 뒷면에 드레인 전극을 형성하기 위해 바람직하게는 1x1018/cm3 이상의 비교적 높은 농도로 도핑되는 것을 특징으로 하며, 도핑에 사용되는 도판트로는 일반적으로 질소, 인, 비소 등이 있다. n- 드리프트층(16)의 두께와 농도는 제작하고자 하는 접합전계효과 트랜지스터의 절연파괴전압과 직접적인 연관이 있으며, 예컨대 "Silicon carbide power devices" (B.J. Baliga 著, World Scientific)의 pp.37~70에 명시된 것과 같은 상세한 관계식을 따라 신중하게 결정된다. 또한 상기 n- 드리프트층(16)은 온저항과 절연파괴전압 등의 특성향상을 위해 서로 다른 두께와 도핑농도를 갖는 2층 이상의 다층구조로 형성할 수 있다.
제 2단계에서는 도 5(b)와 같이 n- 드리프트층(16) 상부에 n+ 소오스 영역(11)을 형성한다. n+ 소오스 영역(11)은 소오스 전극을 형성하여 낮은 접촉저항값을 갖도록 하기 위해 바람직하게는 1x1018/cm3 이상의 높은 농도로 도핑하는 것이 일반적이다. n+ 소오스 영역(11)을 형성하는 방법은 이온주입법을 사용하거나 또는 탄화규소 단결정박막을 성장하면서 질소, 인, 비소 등의 도판트를 같이 첨가하는 방법 등을 사용할 수 있다.
제 3단계에서는 도 5(c)와 같이 소정의 포토 리소그라피 공정을 거쳐서 n+ 소오스 영역(11) 상부에 마스크층(110)을 형성한다. 상기 마스크층(110)의 구성물 질은 포토레지스트 등의 유기물층, 산화막이나 질화막 등의 절연막층, 또는 금속막층 및 이들의 조합을 사용할 수 있다. 마스크층(110)의 두께는 건식식각이나 이온주입 등의 후속 공정에서 요구하는 조건에 따라 0.1~10㎛의 범위 내에서 선택된다. 또한 상기 마스크층(110)의 폭(W')은 도 1 내지 4에서 도시된 바와 같이 최종적으로 채널 영역(14)의 폭(W)을 결정하는 중요한 변수가 되며, 제작하는 탄화규소 접합전계효과 트랜지스터의 구체적인 용도와 목적에 따라 1~5㎛의 범위 내에서 선택된다.
제 4단계에서는 도 5(d)와 같이 건식식각공정으로 n+ 소오스 영역(11)과 n- 드리프트층(16)의 일부를 식각하여 메사 구조를 형성한다. 건식식각공정은 일반적으로 널리 사용하는 반응성 이온식각(reactive ion etch), 유도결합 플라즈마 식각(inductively coupled plasma etch), 전자 사이클로트론 공명 플라즈마 식각(electron cyclotron resonance plasma etch) 등의 다양한 방법으로 진행할 수 있다. 건식식각에 사용하는 기체는 일반적으로 널리 사용하는 SF6, CF4, CHF3, CH2F2 등의 반응성 기체와 아르곤, 산소, 헬륨, 네온, 수소 등의 기체를 조합하여 사용한다. 메사의 식각깊이 D는 온저항과 절연파괴전압을 고려하여 일반적으로 0.5~5㎛의 범위 내에서 선택된다. 메사의 식각이 끝난 후 소정의 열산화공정을 거쳐 희생산화막(sacrificial oxide)을 기르고 습식식각 등의 방법으로 제거하는 과정을 거쳐서 건식식각으로 인한 탄화규소 단결정 구조의 격자손상을 제거할 수 있다. 또한 열산화공정을 거쳐 100 ~ 5000 두께 범위의 산화막을 형성함으로써 탄화규소 단결정 내 부로 오염물질이 침투하지 못하도록 하고 탄화규소 표면의 결정결함 및 결함준위들을 감소시킬 수 있다.
제 5단계에서는 적절한 소정의 포토 리소그라피 공정을 거친 후 메사 구조의 주위로 알루미늄과 붕소, 또는 알루미늄과 베릴륨을 순차적으로 이온주입한 후에 소정의 마스크 물질을 제거하여 도 5(e)와 같은 구조를 형성한다. 알루미늄은 원자량이 크므로 침투깊이가 얕아 표면 부근에 고농도 p+ 게이트 영역(12)을 형성하고, 붕소 또는 베릴륨은 원자량이 작으므로 고농도 p+ 게이트 영역(12) 하부까지 침투하여 저농도 p- 게이트 영역(17)을 형성한다.
여기에서, 이온주입의 순서는 알루미늄을 먼저 진행할 수도 있고 붕소나 베릴륨을 먼저 주입할 수도 있다. 이온주입 각도는 표면에 수직방향으로 설정한다. 붕소 또는 베릴륨의 이온주입 에너지와 주입량은 각각 100KeV~1 MeV, 5x1011~1x1014 dopants/cm2 범위 내에서 설정하는 것이 바람직하나, 이 수치에 구애받지는 않는다. 알루미늄의 이온주입 에너지와 주입량은 각각 10~500KeV, 5x1013~1x1015 dopants/cm2 범위 내에서 선택하는 것이 바람직하다.
제 6단계에서는 사전에 소정의 온도와 시간이 설정된 공정조건에서 열처리를 실시하여 이온주입으로 인한 격자손상을 복구하고 주입된 도판트를 전기적으로 활성화시키는 동시에 도판트의 확산이 일어나도록 한다. 열처리 온도는 1300~1800oC, 열처리 시간은 10분~3시간 범위에서 설정하는 것이 일반적이나, 이 범위에만 국한 되지는 않는다. 열처리를 진행하면 확산속도가 매우 낮은 알루미늄은 확산이 많이 일어나지 않는 반면에 붕소나 베릴륨은 상대적으로 빠른 확산속도를 갖고 있으므로 n- 드리프트층(16) 하부 및 채널 영역(14) 쪽으로 확산하여 저농도 p- 게이트 영역(17)을 형성하게 된다. 열처리 후에 일련의 공정을 거쳐 n+ 드레인 영역(13)의 하부 및 n+ 소오스 영역(11)과 고농도 p+ 게이트 영역(12) 상부에 금속전극을 형성하여 최종적으로 도 5(f)와 같은 구조를 형성한다.
(2) 제 2 실시예
제 1단계에서 제 4단계까지의 과정을 상기 제 1 실시예에서 예시한 것과 동일하게 실시하여 도 5(d)와 같은 구조를 형성한다.
뒤이어 제 5-1단계에서 제 1실시예에서 예시한 것과 동일한 방법으로 표면에 수직방향으로 알루미늄과 붕소, 또는 알루미늄과 베릴륨의 이온주입을 실시한다. 제 5-1단계의 이온주입 에너지와 주입량 등은 제 1 실시예에서 설명한 바와 동일한 범위 안에서 설정하여 실시한다.
이후 제 5-2단계에서 표면에 대해 바람직하게는 10~45o 범위 안에서 선택한 임의의 각도로 붕소, 베릴륨, 알루미늄의 임의의 조합을 선택하여 메사 측면(15)에 이온주입을 실시, 도 6(a) 또는 도 6(b)와 같은 구조를 형성한다. 도 6(a)는 메사 측면(15)에 붕소 또는 베릴륨을 주입하여 측면 P- 게이트 영역(18)을 형성한 것이 며, 도 6(b)는 메사 측면(15)에 붕소와 알루미늄, 또는 베릴륨과 알루미늄, 또는 베릴륨, 붕소, 알루미늄을 함께 주입하여 측면 p- 게이트 영역(18)과 측면 p+ 게이트 영역(19)을 함께 형성한 구조이다. 상기 제 5-2단계의 이온주입은 채널 영역(14)의 좌측과 우측의 메사 측면(15)에 모두 이온을 주입하기 위해 이온주입 공정 진행시 각도 기울기(tilt)를 표면에 수직방향에 대하여 -10 ~ -45o와 10 ~ 45o로 각각 설정하여 이온주입을 2회 이상 실시하거나, 또는 10 ~ 45o로 이온주입 각도 기울기를 고정시킨 상태에서 탄화규소 단결정 기판을 회전시키는 방법을 사용해도 된다. 제 5-2단계의 이온주입 에너지와 주입량 등은 제 1 실시예에서 명시한 바와 동일한 범위에서 설정하여 진행한다. 또한, 상기 제 5-1단계와 제 5-2단계는 순서를 맞바꾸어 진행해도 무방하다.
제 6단계에서는, 제 1 실시예의 제 6단계에서 예시한 바와 같이, 사전에 소정의 온도와 시간이 설정된 공정조건에서 열처리를 실시하여 이온주입으로 인한 격자손상을 복구하고 주입된 도판트를 전기적으로 활성화시키는 동시에 도판트의 확산이 일어나도록 한다. 열처리 온도는 1300~1800oC, 열처리 시간은 10분~3시간 범위에서 설정하는 것이 일반적이나, 이 범위에만 국한되지는 않는다. 이 과정에서 알루미늄의 확산속도보다 붕소나 베릴륨의 확산속도가 훨씬 빠르므로 도 6(c) 또는 도 6(d)와 같은 구조를 형성한다. 최종적으로 일련의 금속화 공정을 거쳐 n+ 드레인 영역(13)의 하부 및 n+ 소오스 영역(11)과 고농도 p+ 게이트 영역(12) 상부에 금속전극을 형성하여 도 6(c) 또는 도 6(d)와 같은 구조를 형성한다.
본 발명에서 제시한 방법을 사용하여 절연파괴전압이 높으면서도 온저항이 낮은 접합전계효과 트랜지스터를 용이하게 제작할 수 있으며, 고해상도 포토 리소그라피 공정을 사용해야 하는 부담을 피할 수 있다. 이에 따라 공정단순화에 의한 불량감소 및 생산성 증가 효과가 기대된다. 또한 접합전계효과 트랜지스터의 개발과정에서 노말리-온 소자의 기본구조를 거의 그대로 사용하여 노말리-오프 소자에 적용할 수 있으므로 개발기간과 개발비용 절감의 장점이 있을것으로 예상된다.
Claims (8)
- n형 탄화규소 기판에 리세스 게이트 구조 접합전계효과 트랜지스터를 제작하기 위하여,1) n+ 소오스 영역 및 메사 구조를 형성하는 제 1단계;2) p형 게이트를 형성하기 위한 (알루미늄과 베릴륨) 또는 (알루미늄과 베릴륨 및 붕소)를 함께 이온주입하여 p형 도판트 이온주입을 실시하는 것을 특징으로는 제 2단계;3) 도판트 활성화 및 확산, 격자손상 제거를 위한 열처리를 실시하는 제 3단계;4) 전극형성을 위한 금속화 공정 및 패시베이션 공정을 포함하는 일련의 제작과정을 거쳐 트랜지스터 제작을 완료하는 제 4단계;를 포함하여 이루어지는 이상과 같은 단계 중에서, 제 2단계에 알루미늄과 붕소를 함께 이온주입하는 것을 특징으로 하는 탄화규소 접합전계효과 트랜지스터의 제작방법.
- 삭제
- n형 탄화규소 기판에 리세스 게이트 구조 접합전계효과 트랜지스터를 제작하기 위하여,1) n+ 소오스 영역 및 메사 구조를 형성하는 제 1단계;2) p형 게이트를 형성하기 위한 p형 도판트 이온주입을 진행함에 있어, 기판에 대해 수직방향으로 p형 도판트를 이온주입하는 제 2-1단계와, 기판에 대해 일정한 각도만큼 기울여 p형 도판트를 이온주입하여 메사 측면에 p형 영역이 생성되도록 하는 제 2-2단계로 이루어지는 제 2단계;3) 도판트 활성화 및 확산, 격자손상 제거를 위한 열처리를 실시하는 제 3단계;4) 전극형성을 위한 금속화 공정 및 패시베이션 공정을 포함하는 일련의 제작과정을 거쳐 트랜지스터 제작을 완료하는 제 4단계;를 포함하여 이루어지는 이상과 같은 단계 중에서, 제 2단계에 알루미늄과 붕소를 함께 이온주입하는 것을 특징으로 하는 탄화규소 접합전계효과 트랜지스터의 제작방법.
- 제 3항에 있어서, 상기 제 2-1단계는,(알루미늄과 붕소), (알루미늄과 베릴륨) 및 (알루미늄, 붕소 및 베릴륨) 중 어느 하나를 선택하여 함께 이온주입하는 것을 특징으로 하는 탄화규소 접합전계효과 트랜지스터의 제작방법.
- 제 3항 또는 제 4항에 있어서, 상기 제 2-2단계는, 알루미늄, 붕소 및 베릴륨 중에 두 가지 이상을 선택하여 함께 이온주입하는 것을 특징으로 하는 탄화규소 접합전계효과 트랜지스터의 제작방법.
- 제 3항에 있어서, 상기 제 2-1단계와 제 2-2단계의 순서를 바꾸어 진행하는 것을 특징으로 하는 탄화규소 접합전계효과 트랜지스터의 제작방법.
- 제 3항에 있어서, 상기 제 2-2단계에서, 이온주입 각도를 10~45o 범위 중의 어느 하나의 각도를 선택하여 이온주입하는 것을 특징으로 하는 탄화규소 접합전계효과 트랜지스터의 제작방법.
- 제 3항에 있어서, 상기 제 2-2단계에서, 메사 양 측면에 모두 p형 영역을 형성하기 위하여, 이온주입 각도를 -10~-45o 및 10~45o 범위 중의 어느 하나의 각도를 선택하여 적어도 2회 이상 이온주입하거나, 또는 10~45o 범위 중의 어느 하나의 각도를 선택하여 탄화규소 기판을 회전시키면서 이온주입하는 것을 특징으로 하는 탄화규소 접합전계효과 트랜지스터의 제작방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070057329A KR100873604B1 (ko) | 2007-06-12 | 2007-06-12 | 탄화규소 접합전계효과 트랜지스터의 제작방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070057329A KR100873604B1 (ko) | 2007-06-12 | 2007-06-12 | 탄화규소 접합전계효과 트랜지스터의 제작방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR100873604B1 true KR100873604B1 (ko) | 2008-12-11 |
Family
ID=40372470
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070057329A KR100873604B1 (ko) | 2007-06-12 | 2007-06-12 | 탄화규소 접합전계효과 트랜지스터의 제작방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100873604B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101034895B1 (ko) * | 2009-11-04 | 2011-05-17 | 한국전기연구원 | 짧은 채널길이를 갖는 탄화규소 전계효과 트랜지스터 |
| CN111199972A (zh) * | 2018-11-16 | 2020-05-26 | 深圳比亚迪微电子有限公司 | 集成级联器件及其制备方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000031483A (ja) | 1998-07-14 | 2000-01-28 | Kansai Electric Power Co Inc:The | 静電誘導半導体装置 |
| JP2000299475A (ja) | 1999-02-12 | 2000-10-24 | Sumitomo Electric Ind Ltd | 電界効果トランジスタおよびその製造方法 |
| JP2001203370A (ja) | 2000-01-18 | 2001-07-27 | Sumitomo Electric Ind Ltd | 電力用半導体素子 |
| JP2003197640A (ja) | 2001-12-21 | 2003-07-11 | Denso Corp | 炭化珪素半導体装置とその製造方法 |
-
2007
- 2007-06-12 KR KR1020070057329A patent/KR100873604B1/ko not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000031483A (ja) | 1998-07-14 | 2000-01-28 | Kansai Electric Power Co Inc:The | 静電誘導半導体装置 |
| JP2000299475A (ja) | 1999-02-12 | 2000-10-24 | Sumitomo Electric Ind Ltd | 電界効果トランジスタおよびその製造方法 |
| JP2001203370A (ja) | 2000-01-18 | 2001-07-27 | Sumitomo Electric Ind Ltd | 電力用半導体素子 |
| JP2003197640A (ja) | 2001-12-21 | 2003-07-11 | Denso Corp | 炭化珪素半導体装置とその製造方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101034895B1 (ko) * | 2009-11-04 | 2011-05-17 | 한국전기연구원 | 짧은 채널길이를 갖는 탄화규소 전계효과 트랜지스터 |
| CN111199972A (zh) * | 2018-11-16 | 2020-05-26 | 深圳比亚迪微电子有限公司 | 集成级联器件及其制备方法 |
| CN111199972B (zh) * | 2018-11-16 | 2023-05-16 | 比亚迪半导体股份有限公司 | 集成级联器件及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9490338B2 (en) | Silicon carbide semiconductor apparatus and method of manufacturing same | |
| US6096607A (en) | Method for manufacturing silicon carbide semiconductor device | |
| KR101057199B1 (ko) | 탄화규소 ｍｏｓ 전계 효과 트랜지스터 및 그 제조 방법 | |
| JP4123636B2 (ja) | 炭化珪素半導体装置及びその製造方法 | |
| JP5295274B2 (ja) | イオン注入及び側方拡散による炭化シリコンパワーデバイスの自己整列的な製造方法 | |
| JP6032831B2 (ja) | ＳｉＣ半導体装置及びその製造方法 | |
| JP2011103482A (ja) | 制御されたアニールによる炭化シリコンパワーデバイスの製造方法 | |
| JP6766512B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2009266871A (ja) | 炭化珪素半導体装置およびその製造方法 | |
| JP4568929B2 (ja) | 炭化珪素半導体装置及びその製造方法 | |
| WO2012098861A1 (ja) | 半導体装置およびその製造方法 | |
| JP2019080035A (ja) | 炭化珪素半導体装置およびその製造方法 | |
| JP2019004010A (ja) | 半導体装置およびその製造方法 | |
| WO2017186033A1 (zh) | 一种基于自对准工艺的SiC MOSFET制造方法 | |
| JP6284292B2 (ja) | 炭化珪素半導体装置 | |
| KR20180044113A (ko) | 실리콘 카바이드 반도체 소자의 제조방법 | |
| JP6766522B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| KR100873604B1 (ko) | 탄화규소 접합전계효과 트랜지스터의 제작방법 | |
| EP4270490A1 (en) | Mosfet device and manufacturing method therefor | |
| JP2018206872A (ja) | 半導体装置 | |
| JP2006140250A (ja) | 半導体装置及びその製造方法 | |
| CN115483104A (zh) | 一种变容二极管的制作方法 | |
| KR102217856B1 (ko) | 트렌치 게이트 하부에 쉴드를 형성하는 방법 | |
| KR20100034440A (ko) | 선택적 에피성장법을 이용한 실리콘 카바이드 반도체 소자의 제작방법 | |
| TW201230333A (en) | Power metal-oxide-semiconductor field transistor having super junction of low Miller capacitance and manufacturing method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20121010 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20130923 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20140924 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |