JP2011103482A - 制御されたアニールによる炭化シリコンパワーデバイスの製造方法 - Google Patents

制御されたアニールによる炭化シリコンパワーデバイスの製造方法 Download PDF

Info

Publication number
JP2011103482A
JP2011103482A JP2011006266A JP2011006266A JP2011103482A JP 2011103482 A JP2011103482 A JP 2011103482A JP 2011006266 A JP2011006266 A JP 2011006266A JP 2011006266 A JP2011006266 A JP 2011006266A JP 2011103482 A JP2011103482 A JP 2011103482A
Authority
JP
Japan
Prior art keywords
silicon carbide
type
carbide substrate
implantation region
power device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011006266A
Other languages
English (en)
Inventor
Alexander V Suvorov
スヴォロフ，アレクサンダー・ヴイ
John W Palmour
パーマー，ジョン・ダブリュー
Ranbir Singh
シング，ランビル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wolfspeed Inc
Original Assignee
Cree Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cree Inc filed Critical Cree Inc
Publication of JP2011103482A publication Critical patent/JP2011103482A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/965—Shaped junction formation

Abstract

【課題】深いｐ型注入領域から浅いｎ型注入領域を囲む炭化シリコンの表面への好ましい拡散が可能な高性能炭化シリコン・パワーデバイスを製造する。
【解決手段】炭化シリコン基板の表面に開口部を確定し、その開口部を通して炭化シリコン基板内にｐ型ドーパントを深いｐ型注入領域を形成する注入エネルギー及び注入量で注入し、その開口部を通して炭化シリコン基板内にｎ型ドーパントを深いｐ型注入領域と比較して浅いｎ型注入領域を形成する注入エネルギー及び注入量で注入する。深いｐ型注入領域を横方向へ浅いｎ型注入領域を囲む炭化シリコン基板の表面まで拡散させるのに十分で、深いｐ型注入領域を縦方向に浅いｎ型注入領域を通って、炭化シリコン基板の表面まで拡散させることがないように、深いｐ型ドーパントと浅いｎ型ドーパントを１６５０℃未満だが好ましくは約１５００℃よりも高い温度で約５分から約３０分の間だけアニールする。
【選択図】図１Ｇ

Description

本発明はパワーデバイスの製造方法、特に、炭化シリコンパワーデバイスの製造方法に関する。
パワーデバイスは大電流を運び、高電圧をサポートするために広く使用されている。現代的なパワーデバイスは一般に単結晶シリコン半導体素材から製造される。ある１つの広く使用されているパワーデバイスはパワー酸化金属半導体電界効果トランジスター（ＭＯＳＦＥＴ）である。パワーＭＯＳＦＥＴでは、制御信号は、介在する例えばそれに限定はされないが二酸化シリコンなどの絶縁体により半導体表面から分離されたゲート電極に供給される。電流伝導は、バイポーラトランジスタの動作において使用される少数キャリア注入の存在なしに、多数キャリアの輸送によって生じる。パワーＭＯＳＦＥＴはすぐれた安全動作領域を提供することができ、かつ、ユニットセル構造に並列させることができる。
当業者によく知られているように、パワーＭＯＳＦＥＴは横型構造または縦型構造を含んでよい。横型構造では、ドレイン、ゲート及びソース端末は基板の同一表面上に存在する。それとは対照的に、縦型構造では、ソース及びドレインは基板の互いに反対側の表面上にある。
広く使用されているシリコンパワーＭＯＳＦＥＴの１つには、二重拡散処理を使って製造される二重拡散型ＭＯＳＦＥＴ（ｄｏｕｂｌｅ ｄｉｆｆｕｓｅｄ ＭＯＳＦＥＴ：ＤＭＯＳＦＥＴ）がある。これらのデバイスでは、ｐベース領域とｎ＋ソース領域はマスクにおける共通の開口部を使って拡散される。ｐベース領域はｎ＋ソースより深く形成される。ｐベース領域とｎ＋ソース領域の間の側方拡散における相違によって表面チャネル領域が構成される。ＤＭＯＳＦＥＴを含むパワーＭＯＳＦＥＴの概要は、１９９６年にＰＷＳ出版社から出版されたＢ.Ｊ.Ｂａｌｉｇａ著の「Ｐｏｗｅｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｄｅｖｉｃｅ」と題された教科書の第７章「Ｐｏｗｅｒ ＭＯＳＦＥＴ」に見出される。詳細についてはそれを参照されたい。
パワーデバイスにおける最近の開発努力の成果には、パワーデバイスに炭化シリコン（ｓｉｌｉｃｏｎ ｃａｒｂｉｄｅ：ＳｉＣ）デバイスを使用することの調査も含まれている。炭化シリコンは、シリコンと比較して、広いバンドギャップ、高い融解点、低い誘電率、高い破壊電場強度、高い熱伝導率、そして高い飽和電子ドリフト速度を有する。これらの特性によって、炭化シリコンパワーデバイスは従来のシリコンを基礎とするパワーデバイスよりもより高い温度、より高い電力レベルにおいて、そしてより低い固有オン抵抗（ｓｐｅｃｉｆｉｃ ｏｎ−ｒｅｓｉｓｔａｎｃｅ）で、動作することが可能となる。シリコンデバイスに対する炭化シリコンデバイスの優越性の理論的な分析は、１９９３年に発行された電子デバイスに関するＩＥＥＥトランザクション第４０巻の６４５−６５５ページ（ＩＥＥＥ Ｔｒａｎｓａｃｔｉｏｎｓ ｏｎ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅｓ, Ｖｏｌ. ４０, １９９３, ｐｐ ６４５−６５５.）に記載されたＢｈａｔｎａｇａｒ ｅｔ ａｌらによって著された「パワーデバイスに関する６Ｈ−ＳｉＣ、３Ｃ−ＳｉＣ及びＳｉの比較（Ｃｏｍｐａｒｉｓｏｎ ｏｆ ６Ｈ−ＳｉＣ, ３ｃ−ＳｉＣ ａｎｄ Ｓｉ ｆｏｒ Ｐｏｗｅｒ Ｄｅｖｉｃｅｓ）」と題された論文に見出される。炭化シリコン内に製造されたパワーＭＯＳＦＥＴはＰａｌｍｏｕｒに与えられた「炭化シリコンにおけるパワーＭＯＳＦＥＴ（Ｐｏｗｅｒ ＭＯＳＦＥＴ ｉｎ Ｓｉｌｉｃｏｎ Ｃａｒｂｉｄｅ）」と題され、本願の譲受人に譲渡された米国特許第５，５０６，４２１号に記載されている。
これらの潜在的な利点にもかかわらず、炭化シリコン内にＭＯＳＦＥＴを含むパワーデバイスを製造することは困難である。例えば、すでに述べた二重拡散型ＭＯＳＦＥＴ（ＤＭＯＳＦＥＴ）は一般に、ｐベース領域がｎ＋ソースよりも深く形成される二重拡散処理を使用してシリコン内に製造される。不幸にも、炭化シリコン中では、従来のｐ型及びｎ型ドーパントの拡散係数はシリコンと比較して小さく、そのために受け入れ可能な拡散時間と温度を使用してｐベース領域とｎ＋ソース領域の必要とされる深さを得ることは困難な場合がある。イオン注入をｐベースとｎ＋ソースをインプラントするために使用することもできる。例えば、１９９７年３月に発行されたＩＥＥＥ電子デバイス・レター第１８巻第３号の９３−９５ページ（ＩＥＥＥ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅ Ｌｅｔｔｅｒｓ, Ｖｏｌ. １８, Ｎｏ. ３, Ｍａｒｃｈ １９９７, ｐｐ. ９３−９５）に記載されたＳｈｅｎｏｙらによって著された「６Ｈ−ＳｉＣにおける二重注入された高電圧パワーＭＯＳＦＥＴ（Ｈｉｇｈ− Ｖｏｌｔａｇｅ Ｄｏｕｂｌｅ− Ｉｍｐｌａｎｔｅｄ Ｐｏｗｅｒ ＭＯＳＦＥＴ'ｓ ｉｎ ６Ｈ−ＳｉＣ）」を参照されたい。しかしながら、イオン注入された領域の深さと横方向の拡張を制御することは困難なことがある。さらに、ソース領域を囲む表面チャネルを形成する必要において２つの別々の注入マスクが使用されることが要求されるかもしれない。そのときｐベースとソース領域を互いに重ねあわせることは困難かもしれず、それによりデバイス性能に対して潜在的な影響がある可能性がある。
１９９８年１月２２日に公開されたＰＣＴ国際特許出願番号ＷＯ９８／０２９１６は、電圧制御された半導体デバイスを製造するため、ドープされたｐ型チャネル領域層であって、炭化シリコン層内にドープされたｎ型領域をこのｐ型チャネル領域層の横方向に互いに反対側に有するものを形成するための方法を説明している。マスク層は軽くｎ型にドープされた炭化シリコンの最上部に適用される。一つの開口部（アパーチャ）が炭化シリコン層まで拡がるマスク層にエッチングされる。ｎ型ドーパントが、その開口部によって規定された炭化シリコン層領域に注入されることにより、その領域下において炭化シリコン層の表面近傍層（ｓｕｒｆａｃｅ−ｎｅａｒ ｌａｙｅｒ）内にｎ型の高いドーピング濃度が実現される。炭化シリコン内にそのｎ型ドーパントよりもかなり高い拡散速度を有するｐ型ドーパントが、その表面近傍層のドーピング型が維持される程度に前記開口部によって規定される領域に注入される。次いで炭化シリコン層は、前記表面近傍層に注入されたｐ型ドーパントが軽くｎ型にドープされた炭化シリコン層を囲む領域中において、ｐ型ドーパントが、その中で優位を占めるチャネル領域層が横方向に前記高くドープされたｎ型の表面近傍層に、かつ、この層と炭化シリコン層の軽くｎ型にドープされた領域との間に生成される程度に、拡散する温度で加熱される。この国際特許出願の記述では、加熱は１６５０℃より高く１８００℃より低い温度にて実行されている。
本発明は、炭化シリコン基板の表面をマスクしてその表面に開口部を規定し、炭化シリコン基板内にｐ型ドーパントを深いｐ型注入領域（ｄｅｅｐ ｐ−ｔｙｐｅ ｉｍｐｌａｎｔ）を形成するための注入エネルギー（ｉｍｐｌａｎｔａｔｉｏｎ ｅｎｅｒｇｙ）と注入量（ｄｏｓａｇｅ）で前記開口部を通して注入（ｉｍｐｌａｎｔ）し、炭化シリコン基板内にｎ型ドーパントを前記深いｐ型注入領域と比較して浅いｎ型注入領域（ｓｈａｌｌｏｗ ｎ−ｔｙｐｅ ｉｍｐｌａｎｔ）を形成する注入エネルギーと注入量で前記開口部を通して注入することによって、炭化シリコンパワーデバイスを製造する方法を提供する。本発明によれば、前記深いｐ型注入領域と前記浅いｎ型注入領域は１６５０℃未満で、しかし好ましくは１５００℃以上の温度でアニールされる。前記アニールは好ましくは約５分から約３０分の間の時間の間で行われる。約１５００℃以上の温度で、しかし１６５０℃未満でアニールすることによって、縦方向に前記深いｐ型注入領域を前記浅いｎ型注入領域を通って炭化シリコン基板の表面まで拡散させることなく、前記深いｐ型注入領域が横方向に前記浅いｎ型注入領域を囲む炭化シリコン基板の表面まで拡散することが見出されている。
本発明のもう１つの側面によれば、室温からアニール温度へのランプアップ（ｒａｍｐ−ｕｐ）時間も制御される。特に、アニールに先だって、炭化シリコン基板の温度は、約５００℃未満から約１４００℃まで、約２０分以上約６０分以下の時間内で増大させられる。特に、炭化シリコン基板の温度は、室温から１６５０℃未満のアニール温度まで、３０分以上１００分以下の時間内に増大させられる。こうして、炭化シリコン基板の温度は、深いｐ型注入領域が炭化シリコン基板の表面に向かって浅いｎ型注入領域を通過して縦方向に拡散することなく、浅いｎ型注入領域を囲む炭化シリコン基板の表面への側面拡散を防げる。炭化シリコン基板内の欠陥のアニールを抑えるのに十分な速さで増大される。浅いｎ型注入領域を囲む炭化シリコン基板の表面に側方への拡散を防止することを可能とする。
本発明のもう１つの側面によれば、アニール後のランプダウン（ｒａｍｐ−ｄｏｗｎ）時間が、好ましくは拡散したｐ型注入領域を維持するよう制御されることもさらに見出されている。特に、炭化シリコン基板の温度はアニール後に約１５００℃未満まで急速に減少させられる。またさらに、炭化シリコンの温度は約２分以内でアニール温度から約１５００℃未満まで減少させられる。こうして、ランプアップ時間を制御することにより、アニール時間や温度やランプダウン時間を制御することによって、高性能炭化シリコンパワーデバイスが製造できる。
ｐ型ドーパントを注入する工程はｎ型ドーパントを注入する工程に先だって実行されてよいことは理解されよう。代わりに、ｎ型ドーパントを最初に注入し、次いで、例えばアニールによって、電気的に活性化してもよい。次いでｐ型ドーパントを注入してもよい。炭化シリコンに対するｎ型ドーパントは一般に窒素を含み、そして炭化シリコンに対するｐ型ドーパントはホウ素（ｂｏｒｏｎ）またはベリリウム（ｂｅｒｙｌｌｉｕｍ）を含んでよいことも理解されよう。ベリリウムは現在のところ本発明の深いｐ型注入領域にとって好ましい。その理由は、ベリリウムは、炭化シリコン基板と階段型接合（ａｂｒｕｐｔ ｊｕｎｃｔｉｏｎ）を作りつつ、深く注入できるからである。
本発明のもう一つの側面によれば、アルミニウムウェル（ａｌｕｍｉｎｕｍ ｗｅｌｌ）を任意に選択的に炭化シリコン基板の表面において注入し、側方拡散したｐ型注入領域（ｌａｔｅｒａｌｌｙ ｄｉｆｆｕｓｅｄ ｐ−ｔｙｐｅ ｉｍｐｌａｔｎｔ）に電気的に接触するように形成できる。アルミニウムウェルは側方拡散したｐ型注入領域と電気的に接触するよう浅いｎ型注入領域を通って拡がるようにしてもよい。代わりに、アルミニウムウェルは、側方拡散したｐ型注入領域の外側に形成され、それに電気的に接触してよい。アルミニウムウェルは、浅い注入領域と深い注入領域が注入された後または前に注入されてよいことは理解されよう。
本発明によれば、横型ＭＯＳＦＥＴ（ｌａｔｅｒａｌ ＭＯＳＦＥＴ）は、炭化シリコン基板の表面にｎ型ドーパントをドレイン領域を規定するために側方拡散したｐ型注入領域から空間的に離して注入することによって製造できる。側方拡散したｐ型注入領域に炭化シリコン基板の表面において接触するゲート絶縁領域が炭化シリコン基板の表面上に形成される。ソースコンタクト、ドレインコンタクト、ゲートコンタクトは、浅いｎ型注入領域上及びアルミニウムウェル上と、ドレイン領域上と、そしてゲート絶縁領域上とにそれぞれ形成される。
本発明によれば縦型ＭＯＳＦＥＴ（ｖｅｒｔｉｃａｌ ＭＯＳＦＥＴ）を、側方拡散したｐ型注入領域に炭化シリコン基板の表面において接触するゲート絶縁領域を炭化シリコン基板の表面上に形成することによって形成できる。ソースコンタクトと、ドレインコンタクトと、ゲートコンタクトとは、浅いｎ型注入領域上及びアルミニウムウェル上と、ソースコンタクトと対向する炭化シリコンの第２の表面上と、そしてゲート絶縁領域上とにそれぞれ形成されてもよい。こうして、ランプアップ時間、アニール時間や温度やランプダウン時間を制御することによって、高性能炭化シリコンパワーデバイスが製造できる。
本発明による炭化シリコン横型パワーＭＯＳＦＥＴを製造する方法を説明するための断面図である。 本発明による炭化シリコン横型パワーＭＯＳＦＥＴを製造する方法を説明するための断面図である。 本発明による炭化シリコン横型パワーＭＯＳＦＥＴを製造する方法を説明するための断面図である。 本発明による炭化シリコン横型パワーＭＯＳＦＥＴを製造する方法を説明するための断面図である。 本発明による炭化シリコン横型パワーＭＯＳＦＥＴを製造する方法を説明するための断面図である。 本発明による炭化シリコン横型パワーＭＯＳＦＥＴを製造する方法を説明するための断面図である。 本発明による炭化シリコン横型パワーＭＯＳＦＥＴを製造する方法を説明するための断面図である。 図１Ｇの平面図である。 本発明による炭化シリコンの縦型パワーＭＯＳＦＥＴを製造する方法を説明するための断面図である。 本発明による炭化シリコンの縦型パワーＭＯＳＦＥＴを製造する方法を説明するための断面図である。 本発明による炭化シリコンの縦型パワーＭＯＳＦＥＴを製造する方法を説明するための断面図である。 本発明による炭化シリコンの縦型パワーＭＯＳＦＥＴを製造する方法を説明するための断面図である。 本発明による炭化シリコンの縦型パワーＭＯＳＦＥＴを製造する方法を説明するための断面図である。 本発明による炭化シリコンの縦型パワーＭＯＳＦＥＴを製造する方法を説明するための断面図である。 本発明による炭化シリコンの縦型パワーＭＯＳＦＥＴを製造する方法を説明するための断面図である。 図３Ｇの平面図である。 アニール中のホウ素の拡散をグラフで示した図である。 アニール中のベリリウムの拡散をグラフで示した図である。 アニール中のベリリウムの拡散をグラフで示した図である。 アニール中の窒素及びホウ素の拡散をグラフで示した図である。 アニール時間を一定にしアニール温度を変動させた場合のアニール中の窒素及びホウ素の拡散をグラフで示した図である。 アニール温度を一定にしアニール時間を変動させた場合のアニール中の窒素及びホウ素の拡散をグラフで示した図である。 アニール温度及び時間を一定にしランプアップ時間を変動させた場合のアニール中の窒素及びホウ素の拡散をグラフで示した図である。 非線形的なランプアップをグラフで示した図である。
以下、図面を参照しながら本発明の好ましい実施の態様について詳細に説明する。しかしながら本発明は、多くの異なった形態で実施されてよく、以下に説明される実施態様に限定されたものとして構成されるべきではない。むしろこれらの実施態様は本開示が徹底しておりかつ完全なものとなるように提供され、そして本発明の請求の範囲を当業者に明らかにするものである。図面では、層と領域の厚さは分かりやすくするために誇張されている。全体にわたり類似の符号が類似の要素に付与されている。層、領域または基板といった要素は他の要素の「上に」存在しているものとして引き合いに出されるとき、それはその他の要素の直接上に存在するか、あるいは介在要素が存在していてもよいことは理解されよう。それと対照的に、要素が他の要素の「直接上に」存在しているものとして引き合いに出されるとき、介在要素は一切存在しない。
以下、図１Ａから図１Ｇを参照して、本発明による一対の横型パワーＭＯＳＦＥＴの製造方法について説明する。横型パワーＭＯＳＦＥＴは自己整合型注入及び拡散を使用するため、炭化シリコンの横型パワーＭＯＳＦＥＴは横方向注入拡散型ＭＯＳＦＥＴあるいはＬＩＤＭＯＳＦＥＴ（Ｌａｔｅｒａｌ Ｉｍｐｌａｎｔｅｄ Ｄｉｆｆｕｓｅｄ ＭＯＳＦＥＴ）とも呼ばれている。
図１Ａを参照すると、半絶縁性基板である基板１００は、その上にｎドリフト領域（ｎ−ｄｒｉｆｔ ｒｅｇｉｏｎ）１０２を具備している。当業者であれば、基板１００はドープされたまたはドープされていない炭化シリコンあるいは炭化シリコンに格子整合するどれか他の素材（ガリウム窒化物に限定されない）を含んでよいことは理解されよう。基板１００は、好ましくは基板１００を介在して隣接するデバイス間の縦方向の伝導性を抑制するために、半絶縁的（ｓｅｍｉ−ｉｎｓｕｌａｔｉｎｇ）である。
ｎドリフト領域１０２は、エピタキシャル堆積（ｅｐｉｔａｘｉａｌ ｄｅｐｏｓｉｔｉｏｎ）、イオン注入または他の従来技術により形成されてよい。基板１００とｎドリフト領域１０２の組合せもまとめて基板と呼ばれてよいことは理解されよう。ｎドリフト領域１０２は、約１０１２ｃｍ−３から約１０１７ｃｍ−３までのキャリア濃度を有してよく、約３μｍから約５００μｍまでの厚さを有してよい。基板１００は１００μｍから約５００μｍの厚さを有してよい。基板１００とｎドリフト領域１０２の製造法は当業者によく知られていて、ここではこれ以上説明される必要はない。
次に図１Ｂを参照すると、第１のマスク１０４はｎドリフト領域１０２の表面１０２ａ上でパターン形成される。第１のマスク１０４は二酸化シリコンまたは他の従来のマスク素材で形成されてよい。図１Ｂに示されているように、第１のマスク１０４は、ｎドリフト領域１０２の表面１０２ａの一部を露出する開口部を規定する。同じく図１Ｂに示されているように、ｐ型イオン、好ましくはアルミニウムイオン１０６が、選択的に表面１０２ａを通して、ドリフト領域１０２に注入され、それにより、ドリフト領域１０２内に選択的なｐ＋ウェル１０８を形成する。後で説明されるが、ｐ＋ウェル１０８はｐ型拡散領域とオーム接触する。その後、第１のマスク１０４は除去される。
次に図１Ｃを参照すると、二酸化シリコンまたは他の従来のマスク素材で形成された第２のマスク１１２がｎドリフト領域１０２上でパターン形成され、そのドリフト領域上に開口部１１４ａと１１４ｂから成る第１の対が確定される。その対に属するそれぞれの開口部はｐ＋ウェル１０８のそれぞれの対向する側にある。次いで、ホウ素あるいはベリリウムイオンのようなｐ型ドーパント１１６が前記一対の開口部１１４ａと１１４ｂを通してｎドリフト領域１０２内に注入され、ｐ＋ウェル１０８と対向する側に一対の深いｐ＋注入領域１１８ａと１１８ｂが形成される。後で説明されるが、ベリリウムは深いｐ＋注入領域にとって好ましい。なぜならベリリウムはドリフト領域１０２と階段型接合を形成することができるからである。深いｐ＋注入領域１１８ａと１１８ｂは単一の注入エネルギー及び注入量を使用して、例えばホウ素イオンを１８０ｋｅＶのエネルギーと４×１０１５ｃｍ−２の注入量において注入して約１０１６ｃｍ−３のキャリア濃度を実現することによって、形成されてよいことは理解されよう。ベリリウムも４０ｋｅＶのエネルギーと３．２×１０１５ｃｍ−２の注入量において注入できる。代わりに、複数の注入量やエネルギーが使用されてもよい。
図１Ｄを参照すると、第２のマスク１１２は除去されず、そして窒素のようなｎ型イオン１２２が第１及び第２の開口部１１４ａ及び１１４ｂを通して注入され、一対の浅いｎ＋注入領域１２４ａ、１２４ｂが形成される。後に記述されるように、単一あるいは複数の注入が使用されてよい。約１０１８ｃｍ−３より大きなキャリア濃度を具備してもよい。同じ第２のマスク１１２が図１Ｃの深いｐ＋注入領域と図１Ｄの浅いｎ＋注入領域に対して使用されるので、これらの注入領域は互いに自己整合され得ることは理解されよう。
次に図１Ｅを参照すると、第２のマスク１１２は除去され、そして第３のマスク１２６が形成される。図１Ｅに示されているように、この第３のマスクは二酸化シリコンあるいは従来のマスク素材で形成されてよく、開口部の第２の対１２８ａ及び１２８ｂをドリフト領域１０２の表面１０２ａ上に規定する。開口部１２８ａ及び１２８ｂから成る第２の対はそれぞれの浅いｎ型注入領域１２４ａ及び１２４ｂから空間的に隔てられ、ｐ＋ウェル１０８とは反対の位置にある。
なお図１Ｅを参照すると、窒素のようなｐ型ドーパントが前記開口部の第２の対１２８ａ及び１２８ｂを通してｎドリフト領域１０２内に注入され、一対のドレイン領域１３４ａ、１３４ｂが形成される。その後、第３のマスク１２６が除去されてもよい。
当業者であれば、図１Ｂ、図１Ｃ、図１Ｄと図１Ｅの工程の順序は変更されてよいことは理解されよう。従って、例えば、図１Ｂのｐ＋ウェルは、図１Ｃの深いｐ＋注入領域１１８ａ、１１８ｂが形成された後に形成されてよく、また図１Ｄの浅いｎ＋注入領域１２４ａ、１２４ｂが形成された後に形成されてもよい。図１Ｂのｐ＋ウェルは、図１Ｅのｎ＋ドレイン領域１３４ａ、１３４ｂが形成された後に形成されてもよい。さらに、図１Ｃの深いｐ＋注入領域１１８ａ、１１８ｂは、図１Ｄの浅いｎ＋注入領域１２４ａ、１２４ｂが形成された後に形成されてもよい。この場合、アニールは、好ましくはマスクが耐えられｎ型ドーパントを電気的に活性化させるのに十分な温度と時間で、浅いｎ＋注入領域１２４ａ、１２４ｂが注入された後に実行される。
図１Ｅのｎ＋ドレイン領域１３４ａ、１３４ｂを、図１Ｄの浅いｎ＋注入領域１２４ａ、１２４ｂ、図１Ｃの深いｐ＋注入領域１１８ａ、１１８ｂや図１Ｂのｐ＋ウェル１０８が形成される前に形成してもよい。ｎ＋ドレイン領域１３４ａ、１３４ｂは図１Ｄの浅いｎ＋注入領域１２４ａ、１２４ｂと同時に形成されてもよい。もしｎ＋ドレイン領域１３４ａ、１３４ｂが浅いｎ＋注入領域１２４ａ、１２４ｂと同時にインプラントされるなら、開口部の第２の対１２８ａ、１２８ｂを同時注入を可能にするために第２のマスク１１２に形成することができる。
次に図１Ｆを参照すると、アニールは、深いｐ型注入領域１１８ａ、１１８ｂを横方向へそれぞれの浅いｎ型注入領域１２４ａ、１２４ｂを囲む炭化シリコン基板の表面１０２ａまで拡散させるのに十分で、それぞれの深いｐ型注入領域を縦方向にそれぞれの浅いｎ型注入領域１２４ａ、１２４ｂを通って、炭化シリコン基板の表面まで拡散させることのない温度と時間で実行される。例えば好ましくは、深いｐ型注入領域の浅いｎ型注入領域１２４ａ、１２４ｂ内への、その浅いｎ型注入領域１２４ａ、１２４ｂの厚さの５％未満までの縦方向の拡散が生じる。アニールは、例えば５分間１６００℃において生じて深いｐ型注入領域を約１μｍだけ拡散させる。しかしながら、他のアニール時間と温度を使用することもできる。例えば、約１５００℃〜約１６００℃の間のアニール温度と約１分〜約３０分の間のアニール時間とにより、ホウ素を深いｐ型注入領域から縦及び横方向へ約０．５μｍ〜３μｍ間の距離まで拡散させうることを利用してもよい。
したがって、一対のｐ＋拡散領域１３６ａ、１３６ｂは、ｐ＋ドーパントを深いｐ＋注入領域１１８ａ、１１８ｂから矢印１４２に示されているように縦方向へ表面１０２ａから離れるように拡散させ、かつ矢印１４４で示されているように横及び縦方向に表面１０２ａに向かって拡散させることによって形成することができる。同じく矢印１４４によって示されているように、側方拡散（ｌａｔｅｒａｌ ｄｉｆｆｕｓｉｏｎ）は、浅いｎ＋注入領域１２４ａ、１２４ｂの周りに、ｐ＋ウェル１０８とは反対のドリフト領域の表面１０２ａへ拡散する。領域１３６ｃによって示されているように、ｐ＋ウェル１０８内への側方拡散も、さらにオーム接触を改善させるために生じさせることができる。
最後に、図１Ｇを参照すると、絶縁されたゲートコンタクトと、ソースコンタクトと、ドレインコンタクトとが構成される。例えば、ソースコンタクト１４６と一対の空間的に隔てられたドレインコンタクト１４７ａ、１４７ｂとは、ニッケルを層堆積（ｂｌａｎｋｅｔ ｄｅｐｏｓｉｔ）させ、その後、層堆積したニッケルをパターニングすることにより形成することができる。ソースコンタクト１４６は図１ＧにおいてＳでラベルされ、ドレインコンタクト１４７ａ、１４７ｂは図１ＧにおいてＤ１とＤ２でラベルされている。図１Ｇに示されているように、このソースコンタクトは、浅いｎ＋注入領域１２４ａ、１２４ｂ上及びｐ＋ウェル１０８上に拡がる共通のソースコンタクトを提供する。ドレインコンタクト１４７ａ、１４７ｂは、ｎ＋ドレイン１３４ａ、１３４ｂに電気的にそれぞれ接触する。
図１Ｇの説明を続けると、例えば、二酸化シリコンによる一対のゲート絶縁領域１４８ａ、１４８ｂは、ｎドリフト領域１０２の表面１０２ａ上に形成され、それぞれのゲート絶縁領域は、ｐ＋ウェル１０８に対抗しｎドリフト領域１０２の表面まで側方拡散したｐ＋拡散領域１３６ａ、１３６ｂのそれぞれの部分に接触する。こうして、これらの領域は側方拡散したｐ型注入領域内で炭化シリコン基板の表面上に一対のチャネル領域１５０ａ、１５０ｂを形成する。その結果、ソース領域と並んだ自己整合チャネル領域が形成される。その後、一対のゲートコンタクト１５２ａ、１５２ｂが一対のそれぞれのゲート絶縁領域１４８ａ、１４８ｂ上に形成される。ゲートコンタクトは、図１ＧにおいてＧ１とＧ２でラベルされ、ニッケルを含んでよい。
図１Ｇにおいて記述された絶縁領域とコンタクトの形成は、説明された順序と異なった順序で実行されてよいことも理解されよう。例えば、ゲートコンタクト１５２ａ、１５２ｂは、ソースコンタクト１４６と、ドレインコンタクト１４７ａ、１４７ｂと同時に形成してもよい。好ましくは、ゲートコンタクト１５２ａ、１５２ｂは、ソースコンタクト１４６と、ドレインコンタクト１４７ａ、１４７ｂとを形成する前に形成してもよい。
図２は、図１Ｇの完成したデバイスの平面図である。そこに示されているように、一対の共通ソース形ＬＩＤＭＯＳＦＥＴが形成されている。一対の共通ソース形ＬＩＤＭＯＳＦＥＴは、炭化シリコン基板上で複製して、一連のユニットセルを形成してもよい。さらに、もし共通ソースを含まないユニットセルが望ましいなら、図１Ａ〜図１Ｇの左半分または右半分を複製してもよい。
次に図３Ａ〜図３Ｇを参照して、本発明による炭化シリコンの縦型パワーＭＯＳＦＥＴ（ｓｉｌｉｃｏｎ ｃａｒｂｉｄｅ ｖｅｒｔｉｃａｌ ｐｏｗｅｒ ＭＯＳＦＥＴ）を形成する方法を説明する。これらの縦型パワーＭＯＳＦＥＴは、注入と拡散を使用して製造されるので、それらはここでは炭化シリコン縦方向注入拡散型ＭＯＳＦＥＴ（（ｓｉｌｉｃｏｎ ｃａｒｂｉｄｅ Ｖｅｒｔｉｃａｌ Ｉｍｐｌａｎｔｅｄ Ｄｉｆｆｕｓｅｄ ＭＯＳＦＥＴ：ＶＩＤＭＯＳＦＥＴ）とも呼ばれる。
図３Ａを参照すると、そこには、ｎドリフト領域１０２を含む炭化ケイ素基板１００’が与えられている。図３Ａ〜図３Ｇは基板を通しての導電性を有する縦型ＭＯＳＦＥＴの製造法を示しているので、基板１００’は好ましくは周知技術を使用して製造されるｎ＋導電性炭化ケイ素基板である。ｎ＋導電性炭化シリコン基板は、約１０１６ｃｍ−３〜約１０１９ｃｍ−３の間のキャリア濃度を有してよい。ｎドリフト領域１０２も図１Ａで説明されたように製造されてよい。ｎ＋基板１００’とｎドリフト領域１０２との組合せもすでに述べたように基板と呼んでよいことも理解されよう。
次に図３Ｂを参照すると、一対の空間的に隔てられたｐ＋ウェル１０８ａ、１０８ｂは、炭化ケイ素基板の表面１０２ａにおいてドリフト領域１０２内にインプラントされる。一対の空間的に隔てられたｐ＋ウェル１０８ａ、１０８ｂは、図１Ｄに関連して説明されたような方法で一対の開口部を有する第１のマスク１０４’を使用して、ドリフト領域１０２の表面１０２ａにインプラントされる。同じく説明されたように、ｐ＋ウェルは好ましくはアルミニウムイオン１０６を注入することによって形成される。
当業者であれば、縦型炭化シリコンＭＯＳＦＥＴは、一般に、ユニットセルが複製されることは理解されよう。したがって、ライン１１０ａと１１０ｂの間のユニットセルは、図３Ｂ〜図３Ｇと図４においてラベルされ説明される。説明を簡明にするため、ライン１１０ａと１１０ｂの外側の複製されたユニットセルはラベルされないものとする。
次に図３Ｃを参照すると、一対の開口部１１４ａ、１１４ｂが、一対のアルミニウムウェル１０８ａ、１０８ｂの間にこれらの開口部を形成するために修正された第２のマスク１１２’が使用されることを除き、図１Ｃに関連して説明されたように形成される。ホウ素イオン、より好ましくはベリリウムイオン１１６が、図１Ｃに関連して説明されたように深いｐ＋注入領域１１８ａ、１１８ｂを形成するために注入される。
次に図３Ｄを参照すると、同じ第２のマスク１１２’を使用して、浅いｎ＋注入領域１２４ａ、１２４ｂが、図１Ｄに関連して説明されたように例えば窒素イオン１２２を使用してインプラントされる。
図３Ｅを次に参照すると、アニールが図１Ｆに関連してすでに説明された方法で実行される。図３Ａ〜図３Ｇは、縦型ＭＯＳＦＥＴの製造を示しているので、図１Ｅに示されたような一対のｎ＋ドレイン１３４ａ、１３４ｂの製造は省略されてよいことは理解されよう。ｐ＋ウェル１０８ａ、１０８ｂ、深いｐ＋注入領域１１８ａ、１１８ｂと浅いｎ＋注入領域１２４ａ、１２４ｂを製造する順序は、図１Ｂから図１Ｆに関連してすでに説明されたように、変更されてよいことも理解されよう。
次に図３Ｆを参照すると、例えばニッケルを含む一対のソースコンタクト１４６ａ，１４６ｂは、図１Ｇに関連して説明されたように浅いｎ型注入領域１２４ａ，１２４ｂ上に形成され、そしてそれに隣接するｐ＋ウェル１０８ａ，１０８ｂ上に拡がる。ドレインコンタクト１４７は、ｎドリフト領域１０２とは反対の炭化シリコン基板１００の表面上に形成される。ドレインコンタクト１４７も好ましくはニッケルを含む。
最後に図３Ｇに示されているように、ゲート絶縁領域１４８は、ドリフト領域１０２の表面１０２ａに形成され、それは炭化シリコン基板の表面へ拡散した、そのそれぞれがそれぞれの浅いｎ型注入領域を囲む深いｐ型注入領域１３６ａ，１３６ｂの間かつその上に拡がる。したがって、これらの領域は、浅いｎ型注入領域の間に炭化シリコン基板の表面１０２ａにおいて、側方拡散したｐ型注入領域内に、一対のチャネル領域１５０ａ、１５０ｂを形成する。例えばニッケルを含むゲートコンタクト１５２が、ゲート絶縁領域１４８上に形成される。図１Ｇに関連して説明されたように、ゲート絶縁領域１４８及びソースコンタクトと、ドレインコンタクトと、ゲートコンタクトとの形成順序は変更されてもよい。
図４は完成された構造物の平面図である。最下表面上のドレインコンタクトは示されていない。
本発明による炭化シリコンパワーデバイスの製造に関する追加の議論が以下記述される。
図１Ｂ〜図１Ｇのｐ＋ウェル１０８と図３Ｂ〜図３Ｇのｐ＋ウェル１０８ａ，１０８ｂは、２５ｋｅＶのエネルギーと２×１０１５ｃｍ−２の注入量におけるアルミニウムの第１の注入と、９０ｋｅＶのエネルギーと４×１０１５ｃｍ−２の注入量におけるアルミニウムの第２の注入とを使用して、室温または高温の注入により５×１０２０ｃｍ−３のキャリア濃度を有する深さ０．１μｍのアルミニウムウェルを作り出すために形成することができる。図１Ｃ〜図１Ｇと図３Ｃ〜図３Ｇの深いｐ＋領域１１８ａ、１１８ｂは、ホウ素を４５０ｋｅＶの第１のエネルギーと３．２×１０１４ｃｍ−２の注入量において、そして３７０ｋｅＶの第２のエネルギーと１．５×１０１４ｃｍ−２の注入量において室温にて注入して、０．４μｍから１．０μｍまでの深さにおいて活性化した２×１０１８ｃｍ−３のドーパント濃度ＮＡを作り出すことにより製造できる。浅いｎ型注入領域を囲む炭化シリコン基板の表面において２×１０１８ｃｍ−３の活性化したドーパント濃度ＮＡも作り出される。最後に、図１Ｄ〜図１Ｇと図３Ｄ〜図３Ｇの浅いｎ＋注入領域１２４ａ、１２４ｂは、室温における窒素の４つの注入を使用して製造できる。第１の注入は、２５ｋｅＶのエネルギーと３×１０１４ｃｍ−２の注入量において実行される。第２、第３及び第４の注入は、それぞれ６０ｋｅＶ，１２０ｋｅＶ及び２００ｋｅＶのエネルギーにて、そしてそれぞれ６×１０１４ｃｍ−２，８×１０１４ｃｍ−２及び１×１０１５ｃｍ−２にて実行されてよく、０μｍから０．４μｍまでの深さにおいて１×１０２０ｃｍ−３のキャリア濃度を有する浅いｎ＋領域が作り出される。５分間１６００℃のアニールの後に、図１Ｇと図３Ｇの基板表面１０２ａにおいて幅０．３μｍを有するチャネル領域１５０ａ，１５０ｂが作り出される。ｐ＋拡散１３６ａ、１３６ｂの深さは、基板表面１０２ａから１．５μｍ拡がっていてもよい。
すでに説明されたように、ベリリウムは深いｐ＋注入領域にとって好ましい。なぜならベリリウムはドリフト領域１０２と階段型接合を形成することができるからである。図５と図６はそれぞれアニール後のホウ素とベリリウムの拡散を比較した図である。
特に図５は、ホウ素が室温にて４Ｈ−ＳｉＣ中に１８０ｋｅＶのエネルギーと４×１０１５ｃｍ−２の注入量において注入され、２．３×１０１５ｃｍ−３のホウ素キャリア濃度が実現される場合の、深さに対するホウ素濃度を示している。アニールは１０分間１５００℃において行われる。図５に示されているように、アニールの後では、前述のように注入されたホウ素（ａｓ−ｉｍｐｌａｎｔｅｄ ｂｏｒｏｎ）は拡散して、濃度は次第に減少するのみである。
それとは対照的に、図６に示されるように、ベリリウムは室温にて４Ｈ−ＳｉＣ基板内に４０ｋｅＶのエネルギーと３．２×１０１５ｃｍ−２の注入量において注入され、１×１０１９ｃｍ−３のホウ素キャリア濃度が実現される。図６に示されているように、１０分間１５００℃においてアニールが行われた後、前述のように注入されたベリリウムは比較的に一定のキャリア濃度で拡散し、その濃度は約１０００ｎｍにおいて急速に減少する。したがって、ベリリウムでは、ホウ素と比較してより深いより一様な拡散が、ドリフト領域と階段型接合を形成しながら生じる。
図７はさらに、注入されたベリリウムのアニール中での拡散を示している。ベリリウムは図６に関して記述された条件下で注入される。図７に示されるように、アニール温度が、一定のアニール時間３分において１４００℃から１７００℃まで増大するに従って、拡散の深さが増加してもキャリア濃度は一様性を維持し、その後急激に減少する。したがって、ベリリウムはホウ素よりも好ましいかもしれない。
次に図８には、１６５０℃において１０分のアニール中での注入されたホウ素と窒素の拡散が示されている。図８では、ホウ素は室温にて１８０ｋｅＶのエネルギーと４×１０１５ｃｍ−２の注入量において注入される。２つの窒素注入は、それぞれ２５と６０ｋｅＶのエネルギー及び１．５×１０１４ｃｍ−２と２．５×１０１４ｃｍ−２の注入量において実行される。図８に示されているように、極めてわずかな窒素拡散が１６５０℃における１０分のアニールの間に生じる。しかしながら、相当量のホウ素拡散がこのアニールの間に生じる。しかしながら、ホウ素は浅い窒素注入領域から離れてもっと深く拡散するけれども、ホウ素はその浅い窒素注入領域を通って炭化シリコン基板の表面まで拡散しないということに注目すべきである。
次に図９を参照して、本発明による、アニール時間を一定としてアニール温度を変動させた場合の拡散を説明する。ホウ素と窒素の注入条件は図８に関連して説明されたものである。
図９に示されているように、注入された窒素と比較すると１６００℃では窒素の極めてわずかな拡散しか生じない。しかしながら、１６５０℃では、窒素拡散が生じ始める。図９はまた、１５００℃または１６００℃において、浅い窒素注入領域へのホウ素の極めてわずかなホウ素の拡散しか生じないことも示している。しかしながら、１６５０℃では、深いホウ素注入領域から浅い窒素注入領域への著しいホウ素拡散が生じる。したがって、アニールは、好ましくは１６５０℃未満、しかし好ましくは１５５０℃以上の温度で行われる。より好ましくは、アニールは約１６００℃で行われる。
いかなる動作原理によって拘束されることは望まないが、１５５０℃未満の温度では、不十分な熱エネルギーが、実用的な時間内において、深いｐ型注入領域から浅いｎ型注入領域を囲む炭化シリコンの表面への拡散を可能にするように与えられることが考えられる。それとは対照的に、１６５０℃を越える温度においては、深いｐ型注入領域が浅いｎ型注入領域を通る炭化シリコンの表面と縦方向に顕著に拡散する。この著しい縦方向拡散はデバイス性能を劣化させることがあり、また浅い窒素注入領域を囲む炭化シリコン基板の表面へ側方拡散して残存するホウ素量を減少させることもある。したがって、アニール温度は１５５０℃〜１６５０℃の間が好ましい。このことは、公開されたＰＣＴ国際特許出願ＷＯ９８／０２９１６においてアニール時間が１６５０℃〜１８００℃の間で行われていることと、はっきりと対照的である。
次に図１０を参照すると、アニール時間もデバイス性能に対して重大な影響があり得ることも見出されている。特に、図１０は、１６００℃において５分間、１０分間及び２０分間のアニール中の注入されたホウ素及び窒素の拡散をグラフで示している。図１０の注入条件は図８のそれと同一である。
図１０に示されているように、５分間１６００℃におけるアニールでは、窒素は全く拡散せず、顕著でない量のホウ素が浅いｎ型注入領域内に拡散する。１０分間のアニールでは、窒素の若干の縦方向の拡散とホウ素の浅い窒素注入領域内への若干の拡散とが存在するが、これらの量は著しくデバイス性能を劣化させるものではないであろう。それとは対照的に、２０分間のアニールでは、ホウ素の浅い窒素注入領域への著しい縦方向の拡散が生じる。したがって、５分間〜１５分間の多様な温度が好ましいが、１０分間のある１つの温度が最も好ましい。
いかなる動作原理によっても拘束されることは望まないが、１５分よりも長いアニール時間では、ホウ素の浅い窒素注入領域内への著しい拡散が、低いアニール温度でも生じることがあるということが考えられる。さらに、５分未満のアニール時間では、基板表面への側方拡散を満足するｐ＋拡散領域を形成するにはホウ素の深いｐ型注入領域からの拡散が不十分であることもある。
次に図１１を参照すると、アニール温度へのランプアップ時間は、ホウ素の深いｐ型注入領域から浅いｎ型注入領域への拡散に重大な影響を与える可能性があることも見出されている。特に、図１１は、室温から１４６０℃まで３５分、４０．３分及び４８．１分であって１６００℃まで４１分、４６分及び５５分のランプアップ時間を示している。図１１の注入条件は図８のそれと同一で、アニールは１６００℃において１０分間実行される。
図１１に示されているように、５５分のランプアップ時間では、深いホウ素注入領域から浅い窒素注入領域への極めてわずかな拡散しか生じない。それとは対照的に、４６分のランプアップ時間では、ホウ素の深いｐ型注入領域から浅い窒素注入領域への著しい拡散が生じる。４１分のランプアップ時間では、ずっとさらに多くの拡散が生じる。
したがって、炭化シリコン基板の温度は、室温からアニール温度まで３０分以上１００分未満の時間内に好ましくは増大させられる。いかなる動作原理によっても拘束されることは望まないが、３０分未満のランプアップ時間では、炭化シリコン基板中の欠陥のアニールが生じて、それによってホウ素は深いｐ型注入領域から浅いｎ型注入領域への拡散が可能になることが考えられる。この点に関して、５００℃〜１４６０℃の間の温度を２０分〜６０分の間の時間に制御することは、炭化シリコン基板の欠陥のアニールを抑制するためには最も重大であると思われる。５００℃未満であればいかなる拡散が起きても非常に小さいためである。１４００℃からアニール温度の間の時間間隔は、１分〜１５分の間に好ましくは制御されるべきである。
線形ランプアップが使用されてよいことは理解されよう。代わりに、非線形ランプアップが使用されてもよい。図１２は、図１１の３５分、４０．３分及び４８．１分のランプアップ時間についての非線形ランプアップのプロファイルを示している。室温から１４６０℃及び１６００℃への異なった傾斜が与えられている。最も好ましい実施態様では、５５分のランプアップ時間、１６００℃のアニール温度、そして１０分のアニール時間が使用される。
本発明によれば、炭化シリコン基板の温度は、アニールが完了した後のさらなる拡散を抑制するために、急速に１５００℃未満まで減少（ランプダウン）すべきであることも見出されている。好ましくは、炭化シリコン基板の温度は、２分未満でアニール温度から１５００℃未満まで減少させられる。こうして、ランプアップ時間やアニール時間や温度やランプダウン時間を制御することによって、高性能炭化シリコンパワーデバイスが製造され得る。
それ故に、自己整合したソースとｐベース領域と一様なｐチャネルとを備えた高性能炭化シリコンパワーデバイスが製造され得る。反転層は基板表面を横方向に横切るように形成できる。ｐベースの逆方向プロファイル（ｒｅｔｒｏｇｒａｄｅ ｐｒｏｆｉｌｅ）によって注入されたｎ＋ソースのより低い閾値電圧とより高い活性化を得てもよい。アルミニウムは、ｐベース領域に使用される必要はないので、より高品質、より薄いゲート酸化領域を得てもよく、これによりさらに閾値電圧を低下させることができる。
さらに、高電場がｐベースに存在する必要はなく、その結果、散乱または電場集中に関係する問題は回避され得る。オン状態動作の間の熱電子注入の減少を可能にするために、鋭いコーナがｎ＋領域内に存在する必要はない。拡散チャネルは、低い界面トラップ密度と固定電荷を与えることができる反応性イオンエッチングのダメージのない炭化シリコン／二酸化シリコン界面を与える可能性があるので、チャネル内において高移動度が与えられる可能性もある。
最後に、少なくとも１つのマスクを排除して厳しい整列許容誤差の必要性を緩和させる自己整合を実現することによって、単純化された製造方法が提供されてもよい。これにより、炭化シリコンパワーデバイスを製造する改良された方法が実現されてもよい。
本図面及び本明細書において、本発明の典型的な好ましい実施態様が開示されてきた。特定の用語が使用されているが、それらは一般的かつ記述的な意味合いでのみ使用されており、限定目的のためではない。

Claims (39)

  1. 炭化シリコン基板の表面をマスクして前記表面に開口部を規定する工程と、
    前記炭化シリコン基板内にｐ型ドーパントを、深いｐ型注入領域を形成する注入エネルギー及び注入量で前記開口部を通して注入する工程と、
    前記炭化シリコン基板内にｎ型ドーパントを、前記深いｐ型注入領域と比較して浅いｎ型注入領域を形成する注入エネルギー及び注入量で前記開口部を通して注入する工程と、
    前記深いｐ型ドーパントと前記浅いｎ型ドーパントとを１６５０℃未満でアニールする工程と
    を含んでいる炭化シリコンパワーデバイスの製造方法。
  2. 前記アニール工程は、約１５００℃以上で１６５０℃未満の温度においてアニールする工程を含んでいる請求項１に記載の炭化シリコンパワーデバイスの製造方法。
  3. 前記アニール工程は、約１５００℃以上で１６５０℃未満の温度において約５分から約３０分間アニールする工程をさらに含んでいる請求項２に記載の炭化シリコンパワーデバイスの製造方法。
  4. 前記アニール工程に先立って、前記炭化シリコン基板の温度を約５００℃未満の温度から約１４００℃まで約２０分以上約６０分未満の時間内に上昇する工程がある請求項１に記載の炭化シリコンパワーデバイスの製造方法。
  5. 前記アニール工程に先立って、前記炭化シリコン基板の温度を室温から１６５０℃未満のアニール温度まで約３０分以上で約１００分未満の時間内に上昇する工程がある請求項１に記載の炭化シリコンパワーデバイスの製造方法。
  6. 前記アニール工程に先立って、前記炭化シリコン基板の温度を、室温から１６５０℃未満のアニール温度まで、前記炭化シリコン基板内の欠陥のアニールを抑制するために十分急速に上昇させる工程がある請求項１に記載の炭化シリコンパワーデバイスの製造方法。
  7. 前記炭化シリコン基板の温度を上昇させる工程は、前記炭化シリコン基板の温度を、室温から１６５０℃未満のアニール温度まで、前記炭化シリコン基板内の欠陥のアニールを抑制するために十分急速に非線形的に上昇させる工程を含んでいる請求項６に記載の炭化シリコンパワーデバイスの製造方法。
  8. 前記アニール工程に続いて、前記炭化シリコン基板の温度を約１５００℃より低い温度まで急速に低下させる工程がある請求項１に記載の炭化シリコンパワーデバイスの製造方法。
  9. 前記炭化シリコン基板の温度を急速に低下させる工程は、前記炭化シリコン基板の温度を、１６５０℃未満のアニール温度から１５００℃より低い温度まで２分未満内に低下させる工程を含んでいる請求項８に記載の炭化シリコンパワーデバイスの製造方法。
  10. 前記１６５０℃未満におけるアニール工程は、前記深いｐ型注入領域を前記浅いｎ型注入領域を通って前記炭化シリコン基板の前記表面まで縦方向に拡散させることなく、前記深いｐ型注入領域を前記浅いｎ型注入領域を囲む前記炭化シリコンの前記表面に側方拡散させるのに十分な時間により実行される請求項１に記載の炭化シリコンパワーデバイスの製造方法。
  11. 前記ｐ型ドーパントを注入する工程は、前記ｎ型ドーパントを注入する工程に先行する請求項１に記載の炭化シリコンパワーデバイスの製造方法。
  12. 前記ｎ型ドーパントを注入する工程は、前記ｐ型ドーパントを注入する工程に先行し、
    前記ｎ型ドーパントを電気的に活性化させる工程が、前記ｎ型ドーパントを注入する工程と前記ｐ型ドーパントを注入する工程との間に実行される請求項１に記載の炭化シリコンパワーデバイスの製造方法。
  13. 前記ｐ型ドーパントを注入する工程は、前記炭化シリコン基板内にｐ型ドーパントを、深いｐ型注入領域を形成するため複数の注入エネルギー及び注入量で前記開口部を通して注入する工程を含み、
    前記ｎ型ドーパントを注入する工程は、前記炭化シリコン基板内にｎ型ドーパントを、前記深いｐ型注入領域と比較して浅いｎ型注入領域を形成する複数の注入エネルギー及び注入量で前記開口部を通して注入する工程を含んでいる請求項１に記載の炭化シリコンパワーデバイスの製造方法。
  14. 前記ｐ型ドーパントを注入する工程は、前記炭化シリコン基板内にホウ素を前記開口部を通して注入して深いｐ型注入領域を形成する工程を含み、
    前記ｎ型ドーパントを注入する工程は、前記炭化シリコン基板内に窒素を前記開口部を通して注入して前記深いｐ型注入領域と比較して浅いｎ型注入領域を形成する工程を含んでいる請求項１３に記載の炭化シリコンパワーデバイスの製造方法。
  15. 前記ｐ型ドーパントを注入する工程は、前記炭化シリコン基板内にベリリウムを前記開口部を通して注入して深いｐ型注入領域を形成する工程を含み、
    前記ｎ型ドーパントを注入する工程は、前記炭化シリコン基板内に窒素を前記開口部を通して注入して、前記深いｐ型注入領域と比較して浅いｎ型注入領域を形成する工程を含んでいる請求項１３に記載の炭化シリコンパワーデバイスの製造方法。
  16. 前記側方拡散したｐ型注入領域に電気的に接触するアルミニウムウェルを前記炭化シリコン基板の前記表面に形成する工程をさらに含んでいる請求項１０に記載の炭化シリコンパワーデバイスの製造方法。
  17. 前記側方拡散したｐ型注入領域とは空間的に隔たった位置にｎ型ドーパントを前記炭化シリコン基板の前記表面に注入してドレイン領域を規定する工程と、
    前記側方拡散したｐ型注入領域に前記表面において接触するゲート絶縁領域を前記炭化シリコン基板の前記表面上に形成する工程と、
    ソースコンタクトを前記アルミニウムウェル上に、ドレインコンタクトを前記ドレイン領域上に、そしてゲートコンタクトを前記ゲート絶縁領域上に、前記浅いｎ型注入領域上においてそれぞれ形成して、横型ＭＯＳＦＥＴを形成する工程と
    をさらに含んでいる請求項１０に記載の炭化シリコンパワーデバイスの製造方法。
  18. 前記側方拡散したｐ型注入領域に前記表面において接触するゲート絶縁領域を前記炭化シリコン基板の前記表面上に形成する工程と、
    ソースコンタクトを前記アルミニウムウェル上に、ドレインコンタクトを前記ソースコンタクトと対向する前記炭化シリコン基板の第２の表面上に、そしてゲートコンタクトを前記ゲート絶縁領域上に、前記浅いｎ型注入領域上にそれぞれ形成して、それにより縦型ＭＯＳＦＥＴを形成する工程と
    をさらに含んでいる請求項１０に記載の炭化シリコンパワーデバイスの製造方法。
  19. 前記アルミニウムウェルを形成する工程は、前記浅いｎ型注入領域まで拡がり前記側方拡散したｐ型注入領域に電気的に接触するアルミニウムウェルを前記炭化シリコン基板の前記表面に形成する工程を含んでいる請求項１６に記載の炭化シリコンパワーデバイスの製造方法。
  20. 前記アルミニウムウェルを形成する工程は、前記側方拡散したｐ型注入領域の外側かつ前記側方拡散したｐ型注入領域と電気的に接触するアルミニウムウェルを前記炭化シリコン基板の前記表面に形成する工程を含んでいる請求項１６に記載の炭化シリコンパワーデバイスの製造方法。
  21. 炭化シリコン基板の表面をマスクして前記表面に開口部を規定する工程と、
    前記炭化シリコン基板内にｐ型ドーパントを、深いｐ型注入領域を形成する注入エネルギー及び注入量で前記開口部を通して注入する工程と、
    前記炭化シリコン基板内にｎ型ドーパントを、前記深いｐ型注入領域と比較して浅いｎ型注入領域を形成する注入エネルギー及び注入量で前記開口部を通して注入する工程と、
    前記炭化シリコン基板の温度を室温から１６５０℃未満の温度まで約３０分以上約１００分未満の時間内に上昇させる工程と、
    前記深いｐ型注入領域及び前記浅いｎ型注入領域をアニールする工程と
    を含んでいる炭化シリコンパワーデバイスの製造方法。
  22. 前記炭化シリコン基板の温度を上昇させる工程は、前記炭化シリコン基板の温度を約５００℃未満から約１４００℃まで約２０分以上約６０分未満の時間内に上昇させる工程を含んでいる請求項２１に記載の炭化シリコンパワーデバイスの製造方法。
  23. 前記炭化シリコン基板の温度を上昇させる工程は、前記炭化シリコン基板の温度を室温から１６５０℃未満の温度まで約３０分以上約１００分未満の時間内に線形的または非線形的に上昇させる工程を含んでいる請求項２１に記載の炭化シリコンパワーデバイスの製造方法。
  24. 前記アニール工程は、前記深いｐ型注入領域及び前記浅いｎ型注入領域を１６５０℃未満の温度でアニールする工程を含んでいる請求項２１に記載の炭化シリコンパワーデバイスの製造方法。
  25. 前記アニール工程は、約１５５０℃以上で１６５０℃未満の温度でアニールする工程を含んでいる請求項２４に記載の炭化シリコンパワーデバイスの製造方法。
  26. 前記アニール工程は、約１５５０℃以上で１６５０℃未満の温度で約５分から約３０分間アニールする工程をさらに含んでいる請求項２５に記載の炭化シリコンパワーデバイスの製造方法。
  27. 前記アニール工程は、前記深いｐ型注入領域を前記浅いｎ型注入領域を通って前記炭化シリコン基板の前記表面まで縦方向に拡散させることなく、前記深いｐ型注入領域を前記浅いｎ型注入領域を囲む前記炭化シリコンの表面に側方拡散させるのに十分な時間により実行する請求項２１に記載の炭化シリコンパワーデバイスの製造方法。
  28. 前記アニール工程に続いて、前記炭化シリコン基板の温度を、約１５００℃未満の温度まで急速に低下させる工程がある請求項２１に記載の炭化シリコンパワーデバイスの製造方法。
  29. 前記炭化シリコン基板の温度を急速に低下させる工程は、前記炭化シリコン基板の温度を１６５０℃未満のアニール温度から約１５００℃より低い温度まで約２分未満内に低下させる工程を含んでいる請求項２８に記載の炭化シリコンパワーデバイスの製造方法。
  30. 前記ｐ型ドーパントを注入する工程に先立って、前記ｎ型ドーパントを注入する工程がある請求項２１に記載の炭化シリコンパワーデバイスの製造方法。
  31. 前記ｎ型ドーパントを注入する工程は、前記ｐ型ドーパントを注入する工程に先行し、
    前記ｎ型ドーパントを電気的に活性化させる工程が、前記ｎ型ドーパントを注入する工程と前記ｐ型ドーパントを注入する工程との間で実行される請求項２１に記載の炭化シリコンパワーデバイスの製造方法。
  32. 前記ｐ型ドーパントを注入する工程は、前記炭化シリコン基板内にｐ型ドーパントを、深いｐ型注入領域を形成する複数の注入エネルギー及び注入量で前記開口部を通して注入する工程を含み、
    前記ｎ型ドーパントを注入する工程は、前記炭化シリコン基板内にｎ型ドーパントを、前記深いｐ型注入領域と比較して浅いｎ型注入領域を形成する複数の注入エネルギー及び注入量で前記開口部を通して注入する工程を含んでいる請求項２１に記載の炭化シリコンパワーデバイスの製造方法。
  33. 前記ｐ型ドーパントを注入する工程は、前記炭化シリコン基板内にホウ素を前記開口部を通して注入して深いｐ型注入領域を形成する工程を含み、
    前記ｎ型ドーパントを注入する工程は、前記炭化シリコン基板内に窒素を前記開口部を通して注入して前記深いｐ型注入領域と比較して浅いｎ型注入領域を形成する工程を含んでいる請求項３２に記載の炭化シリコンパワーデバイスの製造方法。
  34. 前記ｐ型ドーパントを注入する工程は、前記炭化シリコン基板内にベリリウムを前記開口部を通して注入して深いｐ型注入領域を形成する工程を含み、
    前記ｎ型ドーパントを注入する工程は、前記炭化シリコン基板内に窒素を前記開口部を通して注入して前記深いｐ型注入領域と比較して浅いｎ型注入領域を形成する工程を含んでいる請求項３２に記載の炭化シリコンパワーデバイスの製造方法。
  35. 前記側方拡散したｐ型注入領域に電気的に接触するアルミニウムウェルを前記炭化シリコン基板の前記表面に形成する工程をさらに含んでいる請求項２７に記載の炭化シリコンパワーデバイスの製造方法。
  36. 前記側方拡散したｐ型注入領域とは空間的に隔たった位置にｎ型ドーパントを前記炭化シリコン基板の前記表面に注入して、ドレイン領域を規定する工程と、
    前記側方拡散したｐ型注入領域に前記表面において接触するゲート絶縁領域を前記炭化シリコン基板の前記表面上に形成する工程と、
    ソースコンタクトを前記アルミニウムウェル上に、ドレインコンタクトを前記ドレイン領域上に、そしてゲートコンタクトを前記ゲート絶縁領域上に、前記浅いｎ型注入領域上にそれぞれ形成して、それにより横型ＭＯＳＦＥＴを形成する工程と
    をさらに含んでいる請求項３５に記載の炭化シリコンパワーデバイスの製造方法。
  37. 前記炭化シリコン基板の前記表面上に、前記側方拡散したｐ型注入領域に前記表面において接触するゲート絶縁領域を形成する工程と、
    ソースコンタクトを前記アルミニウムウェル上に、ドレインコンタクトを前記ソースコンタクトと対向する前記炭化シリコン基板の第２の表面上に、そしてゲートコンタクトを前記ゲート絶縁領域上に、前記浅いｎ型注入領域上においてそれぞれ形成して、それにより縦型ＭＯＳＦＥＴを形成する工程と
    をさらに含んでいる請求項３５に記載の炭化シリコンパワーデバイスの製造方法。
  38. 前記アルミニウムウェルを形成する工程は、前記浅いｎ型注入領域まで拡がり前記側方拡散したｐ型注入領域に電気的に接触するアルミニウムウェルを、前記炭化シリコン基板の前記表面に形成する工程を含んでいる請求項３５に記載の炭化シリコンパワーデバイスの製造方法。
  39. 前記アルミニウムウェルを形成する工程は、前記側方拡散したｐ型注入領域の外側かつ前記側方拡散したｐ型注入領域と電気的に接触するアルミニウムウェルを、前記炭化シリコン基板の前記表面に形成する工程を含んでいる請求項３５に記載の炭化シリコンパワーデバイスの製造方法。
JP2011006266A 1998-06-08 2011-01-14 制御されたアニールによる炭化シリコンパワーデバイスの製造方法 Pending JP2011103482A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/093,208 1998-06-08
US09/093,208 US6100169A (en) 1998-06-08 1998-06-08 Methods of fabricating silicon carbide power devices by controlled annealing

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2000556402A Division JP2002519851A (ja) 1998-06-08 1999-06-07 制御されたアニールによる炭化シリコンパワーデバイスの製造方法

Publications (1)

Publication Number Publication Date
JP2011103482A true JP2011103482A (ja) 2011-05-26

Family

ID=22237754

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2000556402A Pending JP2002519851A (ja) 1998-06-08 1999-06-07 制御されたアニールによる炭化シリコンパワーデバイスの製造方法
JP2011006266A Pending JP2011103482A (ja) 1998-06-08 2011-01-14 制御されたアニールによる炭化シリコンパワーデバイスの製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2000556402A Pending JP2002519851A (ja) 1998-06-08 1999-06-07 制御されたアニールによる炭化シリコンパワーデバイスの製造方法

Country Status (8)

Country Link
US (2) US6100169A (ja)
EP (1) EP1086487B1 (ja)
JP (2) JP2002519851A (ja)
KR (1) KR100393399B1 (ja)
CN (1) CN1132225C (ja)
AU (1) AU6238399A (ja)
CA (1) CA2334339C (ja)
WO (1) WO1999067825A2 (ja)

Families Citing this family (67)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1272957A (zh) * 1997-09-30 2000-11-08 因芬尼昂技术股份公司 通过注入掺杂制成的碳化硅半导体的热修复法
US6972436B2 (en) * 1998-08-28 2005-12-06 Cree, Inc. High voltage, high temperature capacitor and interconnection structures
US6610366B2 (en) 2000-10-03 2003-08-26 Cree, Inc. Method of N2O annealing an oxide layer on a silicon carbide layer
US6767843B2 (en) 2000-10-03 2004-07-27 Cree, Inc. Method of N2O growth of an oxide layer on a silicon carbide layer
US7067176B2 (en) 2000-10-03 2006-06-27 Cree, Inc. Method of fabricating an oxide layer on a silicon carbide layer utilizing an anneal in a hydrogen environment
US6956238B2 (en) 2000-10-03 2005-10-18 Cree, Inc. Silicon carbide power metal-oxide semiconductor field effect transistors having a shorting channel and methods of fabricating silicon carbide metal-oxide semiconductor field effect transistors having a shorting channel
CN100359638C (zh) * 2001-10-22 2008-01-02 耶鲁大学 超掺杂半导体材料的方法以及超掺杂的半导体材料和器件
US6764907B2 (en) * 2002-02-19 2004-07-20 Bart J. Van Zeghbroeck Method of fabricating self-aligned silicon carbide semiconductor devices
US6982440B2 (en) * 2002-02-19 2006-01-03 Powersicel, Inc. Silicon carbide semiconductor devices with a regrown contact layer
US7241699B2 (en) * 2002-07-30 2007-07-10 Microsemi Corp. Wide bandgap semiconductor device construction
DE10239312B4 (de) * 2002-08-27 2006-08-17 Infineon Technologies Ag Verfahren zur Herstellung eines Halbleiterbauelements mit einer Driftzone und einer Feldstoppzone und Halbleiterbauelement mit einer Driftzone und einer Feldstoppzone
SE525574C2 (sv) * 2002-08-30 2005-03-15 Okmetic Oyj Lågdopat kiselkarbidsubstrat och användning därav i högspänningskomponenter
US7022378B2 (en) * 2002-08-30 2006-04-04 Cree, Inc. Nitrogen passivation of interface states in SiO2/SiC structures
US7221010B2 (en) 2002-12-20 2007-05-22 Cree, Inc. Vertical JFET limited silicon carbide power metal-oxide semiconductor field effect transistors
US7074643B2 (en) * 2003-04-24 2006-07-11 Cree, Inc. Silicon carbide power devices with self-aligned source and well regions and methods of fabricating same
US6979863B2 (en) * 2003-04-24 2005-12-27 Cree, Inc. Silicon carbide MOSFETs with integrated antiparallel junction barrier Schottky free wheeling diodes and methods of fabricating the same
WO2005083796A1 (ja) * 2004-02-27 2005-09-09 Rohm Co., Ltd. 半導体装置およびその製造方法
US7275357B2 (en) * 2004-03-30 2007-10-02 Cnh America Llc Cotton module program control using yield monitor signal
US7118970B2 (en) * 2004-06-22 2006-10-10 Cree, Inc. Methods of fabricating silicon carbide devices with hybrid well regions
US7811943B2 (en) * 2004-12-22 2010-10-12 Cree, Inc. Process for producing silicon carbide crystals having increased minority carrier lifetimes
JP4890773B2 (ja) * 2005-03-07 2012-03-07 ラピスセミコンダクタ株式会社 半導体装置及びその製造方法
US7476594B2 (en) * 2005-03-30 2009-01-13 Cree, Inc. Methods of fabricating silicon nitride regions in silicon carbide and resulting structures
US20060261346A1 (en) * 2005-05-18 2006-11-23 Sei-Hyung Ryu High voltage silicon carbide devices having bi-directional blocking capabilities and methods of fabricating the same
US7615801B2 (en) * 2005-05-18 2009-11-10 Cree, Inc. High voltage silicon carbide devices having bi-directional blocking capabilities
US7391057B2 (en) * 2005-05-18 2008-06-24 Cree, Inc. High voltage silicon carbide devices having bi-directional blocking capabilities
US7414268B2 (en) 2005-05-18 2008-08-19 Cree, Inc. High voltage silicon carbide MOS-bipolar devices having bi-directional blocking capabilities
US7528040B2 (en) 2005-05-24 2009-05-05 Cree, Inc. Methods of fabricating silicon carbide devices having smooth channels
US7727904B2 (en) 2005-09-16 2010-06-01 Cree, Inc. Methods of forming SiC MOSFETs with high inversion layer mobility
US7821015B2 (en) * 2006-06-19 2010-10-26 Semisouth Laboratories, Inc. Silicon carbide and related wide-bandgap transistors on semi insulating epitaxy
US8193537B2 (en) * 2006-06-19 2012-06-05 Ss Sc Ip, Llc Optically controlled silicon carbide and related wide-bandgap transistors and thyristors
CN101473442B (zh) * 2006-06-19 2012-07-04 Ssscip有限公司 半绝缘外延的碳化硅及相关的宽带隙晶体管
US7728402B2 (en) 2006-08-01 2010-06-01 Cree, Inc. Semiconductor devices including schottky diodes with controlled breakdown
US8432012B2 (en) 2006-08-01 2013-04-30 Cree, Inc. Semiconductor devices including schottky diodes having overlapping doped regions and methods of fabricating same
KR101529331B1 (ko) 2006-08-17 2015-06-16 크리 인코포레이티드 고전력 절연 게이트 바이폴라 트랜지스터
US8835987B2 (en) 2007-02-27 2014-09-16 Cree, Inc. Insulated gate bipolar transistors including current suppressing layers
KR100841398B1 (ko) * 2007-02-28 2008-06-26 한국원자력연구원 Ｂｒｔ 소자의 전기적 특성 개선 방법 및 그 장치
US8232558B2 (en) 2008-05-21 2012-07-31 Cree, Inc. Junction barrier Schottky diodes with current surge capability
US8288220B2 (en) * 2009-03-27 2012-10-16 Cree, Inc. Methods of forming semiconductor devices including epitaxial layers and related structures
US8294507B2 (en) 2009-05-08 2012-10-23 Cree, Inc. Wide bandgap bipolar turn-off thyristor having non-negative temperature coefficient and related control circuits
JP5223773B2 (ja) 2009-05-14 2013-06-26 三菱電機株式会社 炭化珪素半導体装置の製造方法
US8193848B2 (en) 2009-06-02 2012-06-05 Cree, Inc. Power switching devices having controllable surge current capabilities
US8629509B2 (en) 2009-06-02 2014-01-14 Cree, Inc. High voltage insulated gate bipolar transistors with minority carrier diverter
US8541787B2 (en) 2009-07-15 2013-09-24 Cree, Inc. High breakdown voltage wide band-gap MOS-gated bipolar junction transistors with avalanche capability
US8354690B2 (en) 2009-08-31 2013-01-15 Cree, Inc. Solid-state pinch off thyristor circuits
US9117739B2 (en) 2010-03-08 2015-08-25 Cree, Inc. Semiconductor devices with heterojunction barrier regions and methods of fabricating same
US8415671B2 (en) 2010-04-16 2013-04-09 Cree, Inc. Wide band-gap MOSFETs having a heterojunction under gate trenches thereof and related methods of forming such devices
RU2452060C2 (ru) * 2010-05-27 2012-05-27 Виталий Викторович Заддэ Полупроводниковый преобразователь бета-излучения в электроэнергию
US9029945B2 (en) 2011-05-06 2015-05-12 Cree, Inc. Field effect transistor devices with low source resistance
US9142662B2 (en) 2011-05-06 2015-09-22 Cree, Inc. Field effect transistor devices with low source resistance
US9984894B2 (en) 2011-08-03 2018-05-29 Cree, Inc. Forming SiC MOSFETs with high channel mobility by treating the oxide interface with cesium ions
US8680587B2 (en) 2011-09-11 2014-03-25 Cree, Inc. Schottky diode
US9640617B2 (en) 2011-09-11 2017-05-02 Cree, Inc. High performance power module
US9373617B2 (en) 2011-09-11 2016-06-21 Cree, Inc. High current, low switching loss SiC power module
US8664665B2 (en) 2011-09-11 2014-03-04 Cree, Inc. Schottky diode employing recesses for elements of junction barrier array
CN103918079B (zh) 2011-09-11 2017-10-31 科锐 包括具有改进布局的晶体管的高电流密度功率模块
US8618582B2 (en) 2011-09-11 2013-12-31 Cree, Inc. Edge termination structure employing recesses for edge termination elements
CN103114336A (zh) * 2013-03-12 2013-05-22 中国科学院上海硅酸盐研究所 碳化硅晶片的退火方法
JP6206012B2 (ja) * 2013-09-06 2017-10-04 住友電気工業株式会社 炭化珪素半導体装置
US10151195B2 (en) * 2014-04-29 2018-12-11 China Petroleum & Chemical Corporation Electronic devices for high temperature drilling operations
JP6280057B2 (ja) * 2015-01-15 2018-02-14 トヨタ自動車株式会社 半導体装置とその製造方法
KR102329479B1 (ko) 2015-10-15 2021-11-19 한국전기연구원 활성화 열처리 공정을 통한 탄화규소 다이오드 제조방법
KR101800783B1 (ko) 2016-10-14 2017-11-23 서강대학교 산학협력단 실리콘 카바이드 기반의 트랜지스터 및 이를 제조하는 방법
JP6988216B2 (ja) 2017-07-12 2022-01-05 富士電機株式会社 半導体装置の製造方法
DE102018103550B4 (de) * 2018-02-16 2021-08-12 Infineon Technologies Ag Halbleitervorrichtung mit einem halbleiterkörper aus siliziumcarbid
EP3602609B1 (en) * 2018-02-28 2020-04-29 ABB Power Grids Switzerland AG Method for p-type doping of silicon carbide by al/be co-implantation
US10818662B2 (en) 2018-09-19 2020-10-27 Alpha And Omega Semiconductor (Cayman) Ltd. Silicon carbide MOSFET with source ballasting
US11776994B2 (en) 2021-02-16 2023-10-03 Alpha And Omega Semiconductor International Lp SiC MOSFET with reduced channel length and high Vth

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998002916A1 (en) * 1996-07-11 1998-01-22 Abb Research Limited A METHOD FOR PRODUCING A CHANNEL REGION LAYER IN A SiC-LAYER FOR A VOLTAGE CONTROLLED SEMICONDUCTOR DEVICE

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3629011A (en) * 1967-09-11 1971-12-21 Matsushita Electric Ind Co Ltd Method for diffusing an impurity substance into silicon carbide
US5242841A (en) * 1992-03-25 1993-09-07 Texas Instruments Incorporated Method of making LDMOS transistor with self-aligned source/backgate and photo-aligned gate
JP3146694B2 (ja) * 1992-11-12 2001-03-19 富士電機株式会社 炭化けい素ｍｏｓｆｅｔおよび炭化けい素ｍｏｓｆｅｔの製造方法
US5399883A (en) * 1994-05-04 1995-03-21 North Carolina State University At Raleigh High voltage silicon carbide MESFETs and methods of fabricating same
TW286435B (ja) * 1994-07-27 1996-09-21 Siemens Ag
US5510281A (en) * 1995-03-20 1996-04-23 General Electric Company Method of fabricating a self-aligned DMOS transistor device using SiC and spacers
SE9501310D0 (sv) * 1995-04-10 1995-04-10 Abb Research Ltd A method for introduction of an impurity dopant in SiC, a semiconductor device formed by the mehtod and a use of a highly doped amorphous layer as a source for dopant diffusion into SiC
US5849620A (en) * 1995-10-18 1998-12-15 Abb Research Ltd. Method for producing a semiconductor device comprising an implantation step
SE9601174D0 (sv) * 1996-03-27 1996-03-27 Abb Research Ltd A method for producing a semiconductor device having a semiconductor layer of SiC and such a device
DE19633184B4 (de) * 1996-08-17 2006-10-05 Daimlerchrysler Ag Verfahren zur Herstellung eines Halbleiterbauelements mit durch Ionenimplantation eingebrachten Fremdatomen
US5837572A (en) * 1997-01-10 1998-11-17 Advanced Micro Devices, Inc. CMOS integrated circuit formed by using removable spacers to produce asymmetrical NMOS junctions before asymmetrical PMOS junctions for optimizing thermal diffusivity of dopants implanted therein
DE19809554B4 (de) * 1997-03-05 2008-04-03 Denso Corp., Kariya Siliziumkarbidhalbleitervorrichtung
US5877041A (en) * 1997-06-30 1999-03-02 Harris Corporation Self-aligned power field effect transistor in silicon carbide

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998002916A1 (en) * 1996-07-11 1998-01-22 Abb Research Limited A METHOD FOR PRODUCING A CHANNEL REGION LAYER IN A SiC-LAYER FOR A VOLTAGE CONTROLLED SEMICONDUCTOR DEVICE
JP2000514604A (ja) * 1996-07-11 2000-10-31 エービービー リサーチ リミテッド 電圧制御半導体装置のためのＳｉＣ層中にチャンネル領域層を形成する方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JPN6012066427; Ｊａｙａｒａｍａ　Ｎ．　Ｓｈｅｎｏｙ　ｅｔ　ａｌ: 'Ｈｉｇｈ-Ｖｏｌｔａｇｅ　Ｄｏｕｂｌｅ-ＩｍｐｌａｎｔｅｄＰｏｗｅｒ　ＭＯＳＦＥＴ'ｓ　ｉｎ　６Ｈ-ＳｉＣ' ＩＥＥＥ　ＥＬＥＣＴＲＯＮ　ＤＥＶＩＣＥ　ＬＥＴＴＥＲＳ ｖｏｌ．１８，Ｎｏ．３, 19970301, ｐｐ．９３-９５ *

Also Published As

Publication number Publication date
CA2334339C (en) 2010-02-16
KR100393399B1 (ko) 2003-07-31
US6100169A (en) 2000-08-08
CN1304546A (zh) 2001-07-18
KR20010043671A (ko) 2001-05-25
WO1999067825A2 (en) 1999-12-29
US6303475B1 (en) 2001-10-16
CA2334339A1 (en) 1999-12-29
AU6238399A (en) 2000-01-10
CN1132225C (zh) 2003-12-24
EP1086487B1 (en) 2014-04-16
WO1999067825A3 (en) 2000-03-02
EP1086487A2 (en) 2001-03-28
JP2002519851A (ja) 2002-07-02

Similar Documents

Publication Publication Date Title
JP5295274B2 (ja) イオン注入及び側方拡散による炭化シリコンパワーデバイスの自己整列的な製造方法
US6100169A (en) Methods of fabricating silicon carbide power devices by controlled annealing
KR101168782B1 (ko) 탄화규소 소자들 및 그 제조방법들
US6429041B1 (en) Methods of fabricating silicon carbide inversion channel devices without the need to utilize P-type implantation
JP5306193B2 (ja) ｐ型チャネルを含む炭化シリコンスイッチングデバイスおよびその形成方法
JP3206727B2 (ja) 炭化けい素縦型ｍｏｓｆｅｔおよびその製造方法
US5459089A (en) Method of fabricating high voltage silicon carbide MESFETs
US8952391B2 (en) Silicon carbide semiconductor device and its manufacturing method
US5506421A (en) Power MOSFET in silicon carbide
JP3428459B2 (ja) 炭化けい素ｎチャネルＭＯＳ半導体素子およびその製造方法
JP4159651B2 (ja) 低減された電界を備えた絶縁ゲートバイポーラトランジスタ
JP4678902B2 (ja) 炭化けい素ｕｍｏｓ半導体素子およびその製造方法
JP2000082810A (ja) 炭化けい素トレンチ型ｍｏｓ半導体素子の製造方法および炭化けい素トレンチ型ｍｏｓ半導体素子

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121221

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130611