TWI798728B - 半導體結構及其製造方法 - Google Patents

半導體結構及其製造方法 Download PDF

Info

Publication number
TWI798728B
TWI798728B TW110122921A TW110122921A TWI798728B TW I798728 B TWI798728 B TW I798728B TW 110122921 A TW110122921 A TW 110122921A TW 110122921 A TW110122921 A TW 110122921A TW I798728 B TWI798728 B TW I798728B
Authority
TW
Taiwan
Prior art keywords
semiconductor layer
nitride semiconductor
drain electrode
thickness
type doping
Prior art date
Application number
TW110122921A
Other languages
English (en)
Other versions
TW202301685A (zh
Inventor
陳柏安
Original Assignee
新唐科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 新唐科技股份有限公司 filed Critical 新唐科技股份有限公司
Priority to TW110122921A priority Critical patent/TWI798728B/zh
Priority to CN202110912104.XA priority patent/CN115513289A/zh
Publication of TW202301685A publication Critical patent/TW202301685A/zh
Application granted granted Critical
Publication of TWI798728B publication Critical patent/TWI798728B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一種半導體結構包括基板、第一氮化物半導體層、第二氮化物半導體層、第三氮化物半導體層、第四氮化物半導體層、第五氮化物半導體層以及第六氮化物半導體層。第一氮化物半導體層以及第二氮化物半導體層堆疊於基板上。第三氮化物半導體層以及第四氮化物半導體層設置於第二氮化物半導體層之上且位於源極電極以及汲極電極之間，並具有第一P型摻雜。第五氮化物半導體層設置於第四氮化物半導體層之上，且具有高於第四氮化物半導體層之帶隙。第六氮化物半導體層設置於第五氮化物半導體層之上且耦接至汲極電極，具有第二P型摻雜。

Description

半導體結構及其製造方法
本發明係有關於一種半導體結構及其製作方法，特別係有關於一種增強型（Enhancement-mode）高電子遷移率電晶體（High Electron Mobility Transistor，HEMT）之結構及其製作方法。
GaN材料因具有寬能帶間隙及高速移動電子，廣泛應用於高功率半導體結構當中，特別是射頻與功率上的應用。傳統上，高電子移動率電晶體（High Electron Mobility Transistor，HEMT）利用三五族半導體堆疊，在其介面處形成異質接面（heterojunction）。由於異質接面處的能帶彎曲，導帶（conduction band）彎曲深處形成位能井（potential well），並在位能井中形成二維電子氣（two-dimensional electron gas，2DEG）。
然而高電子遷移率電晶體通常是一個常開型（即，耗盡型（depletion mode））元件。因此，需要施予額外負偏壓才能使 關閉元件，除了使用上相對較不方便外，也侷限了元件的使用範圍。為了解決此一問題，目前已有增強型（Enhancement-mode）高電子遷移率電晶體被提出，利用在形成金屬閘極之前，以氟離子轟擊破壞氮化鋁鎵層的晶格結構；或以蝕刻方式在氮化鋁鎵層中形成凹室（recess），再於凹室底部磊晶具有P型雜質的氮化鎵層之閘極堆疊結構，以達到不需施予額外偏壓即可關閉二維電子氣之常關型（normally-off mode）元件。
然而，上述方法皆有其技術瓶頸。例如，當採用蝕刻製程來形成凹室結構以提升高電子遷移率電晶體的崩潰電壓時，由於蝕刻精準度不易調控，不易將凹室底部的氮化鋁鎵層厚度調控在特定範圍內，常使相同高電子遷移率電晶體元件之間的夾止電壓（pinch-off voltage）產生很大的變異。此外，在凹室中底部磊晶生成具有P型雜質的氮化鎵層需要特殊的磊晶技術，並且非常耗時。再者，由於氟的原子尺寸較小，以氟離子轟擊的高電子遷移率電晶體，在長期高溫高壓操作下，氟離子容易從氮化鋁鎵層中擴散出來，易使增強型高電子遷移率電晶體元件反轉成耗盡型元件，導致整體電路失效。
因此，有需要提供一種先進的增強型高電子遷移率電晶體及其製作方法，來解決習知技術所面臨的問題。
本發明在此提出用以形成增強型高電子遷移率電晶體半導體結構，透過調整第一頂部氮化物半導體層、第二頂部氮化物半導體層以及第三頂部氮化物半導體層之厚度、濃度以及鋁含量的比例，能夠有效的控制形成載子通道之導通電壓且同時增進動態導通電阻的特性。此外，相較於先前技術中產生凹室所需的蝕刻精準度以及在凹室之底部磊晶具有P型雜質的氮化鎵層所需的特殊磊晶技術，本發明提出之半導體結構之製造方法使用的是一般的磊晶製程以及一般的蝕刻製程，將有效的降低生產成本以及生產時間。相較於先前技術中利用氟離子轟擊的高電子遷移率電晶體所產生之增強型元件反轉為耗盡型元件的問題，由於本發明之半導體結構及其製造方法並未使用氟離子，因此可輕易排除該問題。
有鑑於此，本發明提出一種半導體結構，包括一基板、一第一氮化物半導體層、一第二氮化物半導體層、一第三氮化物半導體層、一第四氮化物半導體層、一第五氮化物半導體層以及一第六氮化物半導體層。上述第一氮化物半導體層設置於上述基板之上。上述第二氮化物半導體層設置於上述第一氮化物半導體層之上，其中上述第二氮化物半導體層之帶隙高於上述第一氮化物半導體層之帶隙。上述第三氮化物半導體層設置於上述第二氮化物半導體層之上以及一源極電極以及一汲極電極之間，具有一第一P型摻雜。上述第四氮化物半導體層設置於上述第二氮化物半導體層之上且位於上述第三氮化物半導體層以及上述汲極電極之間，具有上述第一P型摻雜。上述第五氮化物半導體層設置於上述第四氮化物半導體層之上，其中上述第五氮化物半導體層之帶隙高於上述第三氮化物半導體層以及上述第四氮化物半導體層之帶隙。上述第六氮化物半導體層設置於上述第五氮化物半導體層之上且耦接至上述汲極電極，具有一第二P型摻雜。
根據本發明之一些實施例，半導體結構更包括一閘極電極以及一第二汲極電極。上述閘極電極設置於上述第三氮化物半導體層之上，且與上述第三氮化物半導體層直接接觸。上述第二汲極電極設置於上述第六氮化物半導體層之上，且與上述第六氮化物半導體層直接接觸，其中上述第二汲極電極係與上述汲極電極相鄰且相互電性連接，其中上述源極電極以及上述汲極電極係與上述第二氮化物半導體層直接接觸。
根據本發明之一些實施例，上述第一P型摻雜之濃度係大於上述第二P型摻雜之濃度。
根據本發明之一些實施例，上述第三氮化物半導體層以及第四氮化物半導體層具有相同的厚度，其中上述第六氮化物半導體層之厚度大於上述第三氮化物半導體層以及上述第四氮化物半導體層之厚度。
根據本發明之一些實施例，上述第二氮化物半導體層之厚度係小於上述第四氮化物半導體層，其中上述第二氮化物半導體層包括Al xGa 1-xN，且0＜x＜1，上述第四氮化物半導體層包括Al yGa 1-yN，且0＜y＜1，其中y＞x。
根據本發明之一些實施例，上述第一氮化物半導體層包括GaN，上述第三氮化物半導體層以及上述第四氮化物半導體層包括具有上述第一P型摻雜之GaN，上述第六氮化物半導體層包括具有上述第二P型摻雜之GaN。
本發明更提出一種半導體結構之製造方法，包括提供一基板；於上述基板之上形成一第一氮化物半導體層；於上述第一氮化物半導體層之上形成一第二氮化物半導體層，其中上述第二氮化物半導體層之帶隙高於上述第一氮化物半導體層之帶隙；於上述第二氮化物半導體層之上形成一第一頂部氮化物半導體層，其中上述第一頂部氮化物半導體層具有一第一P型摻雜；於上述第一頂部氮化物半導體層之上形成一第二頂部氮化物半導體層，其中上述第二頂部氮化物半導體層之帶隙高於上述第一頂部氮化物半導體層之帶隙；於上述第二頂部氮化物半導體層之上形成一第三頂部氮化物半導體層，其中上述第三頂部氮化物半導體層具有一第二P型摻雜；於上述第三頂部氮化物半導體層之上形成一第二汲極電極；利用上述第二汲極電極作為一蝕刻罩幕，蝕刻上述第三頂部氮化物半導體層而形成一第六氮化物半導體層，其中上述第二汲極電極係與上述第六氮化物半導體層形成一歐姆接觸；蝕刻上述第二頂部氮化物半導體層而形成一第五氮化物半導體層，且露出上述第一頂部氮化物半導體層，其中上述第六氮化物層係堆疊於上述第五氮化物半導體層之上；以及蝕刻上述第一頂部氮化物半導體層而露出上述第二氮化物半導體層，且形成一第三氮化物半導體層以及一第四氮化物半導體層，其中上述第五氮化物半導體層以及上述第六氮化物半導體層係堆疊於上述第四氮化物半導體層之上。
根據本發明之一些實施例，製造方法更包括於上述第二氮化物半導體層之上形成一源極電極以及一汲極電極，其中上述源極電極以及上述汲極電極係位於上述第三氮化物半導體層以及上述第四氮化物半導體層之相異兩側，其中上述汲極電極以及上述第二汲極電極相鄰且相互電性連接；以及在形成上述源極電極以及上述汲極電極之後，於上述第三氮化物半導體層之上形成一閘極電極，其中上述閘極電極係與上述第三氮化物半導體層直接接觸。
根據本發明之一些實施例，上述第一P型摻雜之濃度係大於上述第二P型摻雜之濃度，且上述第一氮化物半導體層包括GaN，上述第二氮化物半導體層包括Al xGa 1-xN，0＜x＜1，上述第一頂部氮化物半導體層包括具有上述第一P型摻雜之GaN，上述第二頂部氮化物半導體層包括Al yGa 1-yN，0＜y＜1且y＞x，上述第三頂部氮化物半導體層包括具有上述第二P型摻雜之GaN。
根據本發明之一些實施例，上述第三頂部氮化物半導體層之厚度大於上述第一頂部氮化物半導體層之厚度，上述第二氮化物半導體層之厚度係小於上述第二頂部氮化物半導體層之厚度。
以下針對本揭露一些實施例之元件基板、半導體結構及半導體結構之製造方法作詳細說明。應了解的是，以下之敘述提供許多不同的實施例或例子，用以實施本揭露一些實施例之不同樣態。以下所述特定的元件及排列方式僅為簡單清楚描述本揭露一些實施例。當然，這些僅用以舉例而非本揭露之限定。此外，在不同實施例中可能使用重複的標號或標示。這些重複僅為了簡單清楚地敘述本揭露一些實施例，不代表所討論之不同實施例及/或結構之間具有任何關連性。再者，當述及一第一材料層位於一第二材料層上或之上時，包括第一材料層與第二材料層直接接觸之情形。或者，亦可能間隔有一或更多其它材料層之情形，在此情形中，第一材料層與第二材料層之間可能不直接接觸。
此外，實施例中可能使用相對性的用語，例如「較低」或「底部」及「較高」或「頂部」，以描述圖式的一個元件對於另一元件的相對關係。能理解的是，如果將圖式的裝置翻轉使其上下顛倒，則所敘述在「較低」側的元件將會成為在「較高」側的元件。
在此，「約」、「大約」、「大抵」之用語通常表示在一給定值或範圍的20%之內，較佳是10%之內，且更佳是5%之內，或3%之內，或2%之內，或1%之內，或0.5%之內。在此給定的數量為大約的數量，亦即在沒有特定說明「約」、「大約」、「大抵」的情況下，仍可隱含「約」、「大約」、「大抵」之含義。
能理解的是，雖然在此可使用用語「第一」、「第二」、「第三」等來敘述各種元件、組成成分、區域、層、及/或部分，這些元件、組成成分、區域、層、及/或部分不應被這些用語限定，且這些用語僅是用來區別不同的元件、組成成分、區域、層、及/或部分。因此，以下討論的一第一元件、組成成分、區域、層、及/或部分可在不偏離本揭露一些實施例之教示的情況下被稱為一第二元件、組成成分、區域、層、及/或部分。
除非另外定義，在此使用的全部用語（包括技術及科學用語）具有與此篇揭露所屬之一般技藝者所通常理解的相同涵義。能理解的是，這些用語，例如在通常使用的字典中定義的用語，應被解讀成具有與相關技術及本揭露的背景或上下文一致的意思，而不應以一理想化或過度正式的方式解讀，除非在本揭露實施例有特別定義。
本揭露一些實施例可配合圖式一併理解，本揭露實施例之圖式亦被視為本揭露實施例說明之一部分。需了解的是，本揭露實施例之圖式並未以實際裝置及元件之比例繪示。在圖式中可能誇大實施例的形狀與厚度以便清楚表現出本揭露實施例之特徵。此外，圖式中之結構及裝置係以示意之方式繪示，以便清楚表現出本揭露實施例之特徵。
在本揭露一些實施例中，相對性的用語例如「下」、「上」、「水平」、「垂直」、「之下」、「之上」、「頂部」、「底部」等等應被理解為該段以及相關圖式中所繪示的方位。此相對性的用語僅是為了方便說明之用，其並不代表其所敘述之裝置需以特定方位來製造或運作。而關於接合、連接之用語例如「連接」、「互連」等，除非特別定義，否則可指兩個結構係直接接觸，或者亦可指兩個結構並非直接接觸，其中有其它結構設於此兩個結構之間。且此關於接合、連接之用語亦可包括兩個結構都可移動，或者兩個結構都固定之情況。
第1圖係顯示根據本發明之一實施例所述之半導體結構之剖面圖。如第1圖所示，半導體結構100包含基板110。在一些實施例中，基板110可為整塊的(bulk）半導體基板或包含由不同材料形成的複合基板，並且可以將基板110摻雜（例如，使用P型或N型摻質）或不摻雜。在一些實施例中，基板110可包含半導體基板、玻璃基板或陶瓷基板，例如矽基板、矽鍺基板、碳化矽、氮化鋁基板、藍寶石（Sapphire）基板、前述之組合或類似的材料，但本發明實施例並非以此為限。在一些實施例中，基板110可包含絕緣體上覆半導體（semiconductor-on-insulator，SOI）基板，其係經由在絕緣層上設置半導體材料所形成。
如第1圖所示，半導體結構100亦包含緩衝層120。在一些實施例，緩衝層120設置在基板110上方。緩衝層120之功用係為減少基板110與之後形成的氮化物半導體層所產生的應變。緩衝層120可例如為一AlN晶核層及AlGaN過渡層之組合。緩衝層120可減小基板110以及之後形成的氮化物半導體層之間晶格錯差所造成缺陷。
如第1圖所示，半導體結構100亦包含第一氮化物半導體層130以及形成於第一氮化物半導體層130上方之第二氮化物半導體層140，其中第二氮化物半導體層140具有第一厚度D1。根據本發明之一實施例，第一氮化物半導體層130以及第二氮化物半導體層140係為具有不同能帶隙（band gap）的材料層，且第二氮化物半導體層140之帶隙係高於第一氮化物半導體層130之帶隙。
根據本發明之一些實施例，第一氮化物半導體層130以及第二氮化物半導體層140係由週期表上第III-V族的元素所形成的化合物所構成，然而，第一氮化物半導體層130以及第二氮化物半導體層140彼此在組成上是不同的。根據本發明之一些實施例，第一氮化物半導體層130包括GaN層，第二氮化物半導體層140包括Al xGa 1-xN層，其中0＜x＜1。第一氮化物半導體層130與第二氮化物半導體層140彼此直接接觸。由於第一氮化物半導體層130以及第二氮化物半導體層140具有不同能帶隙（band gap），因此在第一氮化物半導體層130以及第二氮化物半導體層140之間的界面形成一異質接面（heterojunction）。
第一氮化物半導體層130可使用含鎵的前驅物以及含氮的前驅物，藉由金屬有機化學氣相沉積（Metal-organic Chemical Vapor Deposition，MOCVD）磊晶長成。含鎵的前驅物可包括三甲基鎵（trimethylgallium，TMG）、三乙基鎵（triethylgallium，TEG）、或其他合適的化學品；含氮的前驅物包括氨（ammonia，NH 3）、叔丁胺（tertiarybutylamine，TBAm）、苯肼（phenyl hydrazine）或其他合適的化學品。然而，本發明實施例並非以此為限。
如第1圖所示，第二氮化物半導體層140磊晶成長在第一氮化物半導體層130之上方。第二氮化物半導體層140可由沉積製程所形成，例如金屬有機化學氣相沉積（MOCVD）、氫化物氣相磊晶法（HVPE）、分子束磊晶法（MBE）、其他適合之方法或前述之組合所形成。舉例來說，第二氮化物半導體層140可使用含鋁的前驅物、含鎵的前驅物以及含氮的前驅物，藉由有機金屬氣相磊晶法（MOCVD）磊晶長成。含鋁的前驅物包含三甲基鋁（trimethylaluminum，TMA）、三乙基鋁（triethylaluminum，TEA）、或其他合適的化學品；含鎵的前驅物包含三甲基鎵（TMG）、三乙基鎵（TEG）或其他合適的化學品；含氮的前驅物包含氨（NH 3）、叔丁胺（TBAm）、苯肼（phenyl hydrazine）或其他合適的化學品。然而，本發明實施例並非以此為限。
第一氮化物半導體層130與第二氮化物半導體層140之間的能帶差異（band gap discontinuity）與壓電效應（piezo-electric effect）在第一氮化物半導體層130與第二氮化物半導體層140之間的界面附近產生具有高移動傳導電子的載子通道130A，此載子通道130A稱為二維電子氣（two-dimensional electron gas，2-DEG），其形成載子通道於第一氮化物半導體層130與第二氮化物半導體層140的界面上。根據本發明之一些實施例，由於半導體結構100係為增強型電晶體，因此載子通道130A係為不連續。
根據本發明之一些實施例，如第1圖所示，半導體結構100更包括利用第一頂部氮化物半導體層150所形成之第三氮化物半導體層151以及第四氮化物半導體層152。第三氮化物半導體層151以及第四氮化物半導體層152皆設置於第二氮化物半導體層140之上，其中第一頂部氮化物半導體層150具有第一P型摻雜且具有第二厚度D2。換句話說，第三氮化物半導體層151以及第四氮化物半導體層152皆具有第一P型摻雜以及第二厚度D2。根據發明之一些實施例，第一P型摻雜包括鎂（Mg）、鈹（Be）、鈣（Ca）、鋅（Zn）等可形成P型氮化物材料。根據本發明之一實施例，第一頂部氮化物半導體層150包括P型氮化鎵層。
根據本發明之一些實施例，如第1圖所示，半導體結構100更包括利用第二頂部氮化物半導體層160所形成之第五氮化物半導體層161，且第五氮化物半導體層161係設置於第四氮化物半導體層152之上，其中第二頂部氮化物半導體層160具有第三厚度D3。根據本發明之一實施例，第二頂部氮化物半導體層160包括Al yGa 1-yN層，其中0＜y＜1。根據本發明之一實施例，y＞x且第三厚度D3係大於第一厚度D1。換句話說，第二頂部氮化物半導體層160之鋁含量之比例係高於第二氮化物半導體層140之鋁含量之比例，且第二頂部氮化物半導體層160之第三厚度D3係大於第二氮化物半導體層140之第一厚度D1。
根據本發明之一些實施例，如第1圖所示，半導體結構100更包括利用第三頂部氮化物半導體層170所形成之第六氮化物半導體層171。第六氮化物半導體層171係設置於第五氮化物半導體層161之上，且第三頂部氮化物半導體層170具有第四厚度D4以及第二P型摻雜。根據本發明之一實施例，第二P型摻雜之濃度係小於第一P型摻雜之濃度，並且第四厚度D4係超過第二厚度D2。換句話說，第三頂部氮化物半導體層170之第二P型摻雜之濃度係小於第一頂部氮化物半導體層150之第一P型摻雜之濃度，且第三頂部氮化物半導體層170之第四厚度D4係超過第一頂部氮化物半導體層150之第二厚度D2。
根據本發明之一些實施例，如第1圖所示，半導體結構100更包括汲極電極181、第二汲極電極182以及源極電極183。汲極電極181以及源極電極183係設置於第二氮化物半導體層140之上且分別位於第三氮化物半導體層151以及第四氮化物半導體層152之相異兩側，其中汲極電極181以及源極電極183係直接接觸第二氮化物半導體層140。第二汲極電極182係形成於第六氮化物半導體層171之上，汲極電極181係與第二汲極電極182相鄰，並且汲極電極181係與第二汲極電極182相互電性連接。
根據本發明之一些實施例，汲極電極181、第二汲極電極182以及源極電極183的材料可包括導電材料，例如金屬、金屬矽化物、其他合適的材料或前述材料之組合。金屬可包括金（Au）、鎳（Ni）、鉑（Pt）、鈀（Pd）、銥（Ir）、鈦（Ti）、鉻（Cr）、鎢（W）、鋁（Al）、銅（Cu）、前述之組合、前述之合金或前述之多層。然而，本發明實施例並非以此為限。根據本發明之一些實施例，汲極電極181以及源極電極183係與第二氮化物半導體層140形成歐姆接觸（Ohmic contact），第二汲極電極182係與第六氮化物半導體層171形成歐姆接觸。
根據本發明之一些實施例，如第1圖所示，半導體結構100更包括閘極電極184。閘極電極184係設置於第三氮化物半導體層151之上。在一些實施例中，閘極電極184的材料可與汲極電極181、第二汲極電極182以及源極電極183的材料相同或相似，在此不多加贅述。根據本發明之一實施例，閘極電極184係與第三氮化物半導體層151形成蕭特基接觸（Schottky-contact）。根據本發明之另一實施例，閘極電極184係與第三氮化物半導體層151形成歐姆接觸。
根據本發明之一些實施例，如第1圖所示，半導體結構100係形成增強型高電子遷移率電晶體，第三氮化物半導體層151以及閘極電極184係形成增強型高電子遷移率電晶體之閘極堆疊結構，第四氮化物半導體層152、第五氮化物半導體層161、第六氮化物半導體層171、汲極電極181以及第二汲極電極182係形成增強型高電子遷移率電晶體之汲極端，源極電極183係形成增強型高電子遷移率電晶體之源極端，其中汲極電極181以及源極電極183分別位於閘極電極184以及第二汲極電極182之相異兩側，且汲極電極181以及第二汲極電極182相鄰。根據本發明之一些實施例，第四氮化物半導體層152、第五氮化物半導體層161、第六氮化物半導體層171以及第二汲極電極182係用以提升增強型高電子遷移率電晶體之動態導通電阻（dynamic on-resistance）之特性。
根據本發明之一些實施例，第三氮化物半導體層151之第二厚度D2以及第一P型摻雜之濃度係用以提高第三氮化物半導體層151下方（即，高電子遷移率電晶體之閘極堆疊結構之下方）之載子通道130A之導通電壓，使得第三氮化物半導體層151下方之載子通道130A在不施加電壓的情況下能夠達到完全空乏（fully depletion），進而完全截止載子通道130A。根據本發明之一些實施例，第五氮化物半導體層161之第三厚度D3、第二頂部氮化物半導體層160之鋁含量之比例（即，y）、第六氮化物半導體層171之第四厚度D4以及第二P型摻雜之濃度係用以調整第四氮化物半導體層152下方（即，高電子遷移率電晶體之汲極端之下方）之載子通道130A之導通電壓，使得第四氮化物半導體層152下方之載子通道130A能夠達到部分空乏（partial depletion），以增進半導體結構100所形成之增強型高電子遷移率電晶體的元件特性。
第2A圖至第2D圖係顯示根據本發明之一實施例所述示之半導體結構之製造方法之剖面示意圖。參照第2A圖，提供基板110。接著，可在基板110上方形成緩衝層120，以緩解基板110與緩衝層120之上的膜層之間的晶格差異，提升結晶品質。在一些實施例中，緩衝層120的材料可包含III-V族化合物半導體材料，例如III族氮化物。舉例來說，緩衝層14的材料可包含氮化鎵（GaN）、氮化鋁（AlN）、氮化鋁鎵（AlGaN）、氮化鋁銦（AlInN）、類似的材料或前述之組合，但本發明實施例並非以此為限。在一些實施例中，緩衝層120可透過沉積製程所形成，例如化學氣相沉積（CVD）、原子層沉積（ALD）、分子束磊晶（MBE）、液相磊晶（LPE）、類似的製程或前述之組合，但本發明實施例並非以此為限。在一些實施例中，緩衝層120可包含摻雜的碳。
如第2A圖所示，可在緩衝層120上方形成第一氮化物半導體層130。在一些實施例中，第一氮化物半導體層130的材料可包含一或多種III-V族化合物半導體材料，例如III族氮化物。在一些實施例中，第一氮化物半導體層130的材料可包括氮化鎵（GaN）。第一氮化物半導體層130可由沉積製程所形成，例如金屬有機化學氣相沉積（MOCVD）、氫化物氣相磊晶法（HVPE）、分子束磊晶法（MBE）、其他適合之方法或前述之組合所形成。舉例來說，第一氮化物半導體層130可使用含鎵的前驅物以及含氮的前驅物，藉由金屬有機化學氣相沉積（MOCVD）磊晶長成。含鎵的前驅物可包括三甲基鎵（trimethylgallium，TMG）、三乙基鎵（triethylgallium，TEG）、或其他合適的化學品；含氮的前驅物包括氨（ammonia，NH3）、叔丁胺（tertiarybutylamine，TBAm）、苯肼（phenyl hydrazine）或其他合適的化學品。然而，本發明實施例並非以此為限。
如第2A圖所示，可在第一氮化物半導體層130上方形成第二氮化物半導體層140。在一些實施例中，第二氮化物半導體層140的材料可包含一或多種III-V族化合物半導體，例如，III族氮化物。在一些實施例中，第二氮化物半導體層140的材料可包括氮化鋁鎵（AlGaN）。在一些實施例中，第二氮化物半導體層140可具有摻雜物，例如N型摻質或P型摻質。第二氮化物半導體層140可由沉積製程所形成，例如金屬有機化學氣相沉積（MOCVD）、氫化物氣相磊晶法（HVPE）、分子束磊晶法（MBE）、其他適合之方法或前述之組合所形成。舉例來說，第二氮化物半導體層140可使用含鋁的前驅物、含鎵的前驅物以及含氮的前驅物，藉由有機金屬氣相磊晶法（MOCVD）磊晶長成。含鋁的前驅物包含三甲基鋁（trimethylaluminum，TMA）、三乙基鋁（triethylaluminum，TEA）、或其他合適的化學品；含鎵的前驅物包含三甲基鎵（TMG）、三乙基鎵（TEG）或其他合適的化學品；含氮的前驅物包含氨（NH 3）、叔丁胺（TBAm）、苯肼（phenyl hydrazine）或其他合適的化學品。然而，本發明實施例並非以此為限。
根據本發明之一些實施例，第一氮化物半導體層130包括GaN層，第二氮化物半導體層140包括Al xGa 1-xN層，其中0＜x＜1，且第二氮化物半導體層140具有第一厚度D1。
在一些實施例中，如第2A圖所示，可在第二氮化物半導體層140上方形成第一頂部氮化物半導體層150。在一些實施例中，第一頂部氮化物半導體層150的材料包括以P型摻雜的氮化鎵（GaN）。第一頂部氮化物半導體層150可例如透過磊晶成長製程在第二氮化物半導體層140上沉積摻雜的化合物半導體材料所形成，但本發明實施例並非以此為限。根據本發明之一實施例，第一頂部氮化物半導體層150具有第二厚度D2以及第一P型摻雜。
在一些實施例中，如第2A圖所示，可在第一頂部氮化物半導體層150上方形成第二頂部氮化物半導體層160。在一些實施例中，第二頂部氮化物半導體層160的材料包括Al yGa 1-yN層，其中0＜y＜1，y＞x。換句話說，第二頂部氮化物半導體層160之鋁含量之比例，係高於第二氮化物半導體層140之鋁含量之比例。第二頂部氮化物半導體層160可例如透過磊晶成長製程在第一頂部氮化物半導體層150上沉積化合物半導體材料所形成，但本發明實施例並非以此為限。根據本發明之一實施例，第二頂部氮化物半導體層160具有第三厚度D3，其中第三厚度D3係大於第一厚度D1。亦即，第二頂部氮化物半導體層160之第三厚度D3係大於第二氮化物半導體層140之第一厚度D1。
在一些實施例中，如第2A圖所示，可在第二頂部氮化物半導體層160上方形成第三頂部氮化物半導體層170。在一些實施例中，第三頂部氮化物半導體層170的材料包括以P型摻雜的氮化鎵(GaN)。第三頂部氮化物半導體層170可例如透過磊晶成長製程在第二頂部氮化物半導體層160上沉積摻雜的化合物半導體材料所形成，但本發明實施例並非以此為限。
根據本發明之一實施例，第三頂部氮化物半導體層170具有第四厚度D4以及第二P型摻雜，其中第二P型摻雜之濃度係小於第一P型摻雜之濃度，並且第四厚度D4係超過第二厚度D2。換句話說，第三頂部氮化物半導體層170之摻雜濃度係小於第一頂部氮化物半導體層150之P型摻雜濃度，且第三頂部氮化物半導體層170之第四厚度D4係大於第一頂部氮化物半導體層150之第二厚度D2。根據發明之一些實施例，P型摻雜包括鎂(Mg)、鈹(Be)、鈣(Ca)、鋅(Zn)等可形成P型氮化物材料。根據本發明之一實施例，第三氮化物半導體層150包括P型氮化鎵層。
根據本發明之其他實施例，除了依序將緩衝層120、第一氮化物半導體層130、第二氮化物半導體層140、第一頂部氮化物半導體層150、第二頂部氮化物半導體層160以及第三頂部氮化物 半導體層170形成於基板110上方之外，亦可提供具有上述半導體層之磊晶矽晶圓片(Epitaxial Wafer)，以利縮短製程步驟。
接著，如第2B圖所示，在第三頂部氮化物半導體層170之上方形成第二汲極電極182，並且以第二汲極電極182作為蝕刻罩幕，且以第一頂部氮化物半導體層150作為蝕刻停止層，藉以圖形化第二頂部氮化物半導體層160以及第三頂部氮化物半導體層170而在第二汲極電極182之下方分別形成第五氮化物半導體層161以及第六氮化物半導體層171。此外，第一頂部氮化物半導體層150因而暴露在外。
接著，如第2C圖所示，對第一頂部氮化物半導體層150進行圖形化，並以第二氮化物半導體層140作為蝕刻停止層，而形成第三氮化物半導體層151，且在第二汲極電極182、第五氮化物半導體層161以及第六氮化物半導體層171之下方形成第四氮化物半導體層152。
隨後，如第2D圖所示，在第三氮化物半導體層151以及第四氮化物半導體層152之相異兩側，形成汲極電極181以及源極電極183，其中汲極電極181以及源極電極183係與第二氮化物半導體層140直接接觸，汲極電極181係與第二汲極電極182相鄰且相互電性連接。根據本發明之一實施例，汲極電極181以及源極電極183係與第二氮化物半導體層140形成歐姆接觸。
根據本發明之一些實施例，如第2D圖所示，在形成第二汲極電極182以及閘極電極184之後，在第三氮化物半導體層151之上方形成閘極電極184。根據本發明之一實施例，閘極電極184係與第三氮化物半導體層151形成蕭特基接觸 (Schottky-contact)。根據本發明之另一實施例，閘極電極184亦可係與第三氮化物半導體層151形成歐姆接觸。根據本發明之一些實施例，汲極電極181、第二汲極電極182、源極電極183以及閘極電極184的材料可包括導電材料，例如金屬、金屬矽化物、其他合適的材料或前述材料之組合。金屬可包括金(Au)、鎳(Ni)、鉑(Pt)、鈀(Pd)、銥(Ir)、鈦(Ti)、鉻(Cr)、鎢(W)、鋁(Al)、銅(Cu)、前述之組合、前述之合金或前述之多層。然而，本發明實施例並非以此為限。
如第2D圖所示，透過第一氮化物半導體層130與第二氮化物半導體層140之間不同能帶所引發之自發性極化及壓電極化效應，於第一氮化物半導體層130與第二氮化物半導體層140之間的異質界面上形成載子通道130A。此外，在不施加任何電壓的情況下，載子通道130A係於第三氮化物半導體層151之下方截止。
根據本發明之一些實施例，半導體結構100係形成增強型高電子遷移率電晶體，第三氮化物半導體層151以及閘極電極184係形成增強型高電子遷移率電晶體之閘極堆疊結構，第四氮化物半導體層152、第五氮化物半導體層161、第六氮化物半導體層171、汲極電極181以及第二汲極電極182係形成增強型高電子遷移率電晶體之汲極端，源極電極183係形成增強型高電子遷移率電晶體之源極端。根據本發明之一些實施例，第四氮化物半導體層152、第五氮化物半導體層161、第六氮化物半導體層171以及第二汲極電極182係用以提升增強型高電子遷移率電晶體之動態導通電阻(dynamic on-resistance)之特性。
本發明在此提出用以形成增強型高電子遷移率電晶 體之半導體結構，透過調整第一頂部氮化物半導體層、第二頂部氮化物半導體層以及第三頂部氮化物半導體層之厚度、濃度以及鋁含量的比例，能夠有效的控制形成載子通道之導通電壓且同時增進動態導通電阻的特性。此外，相較於先前技術中產生凹室所需的蝕刻精準度以及在凹室之底部磊晶具有P型雜質的氮化鎵層所需的特殊磊晶技術，本發明提出之半導體結構之製造方法使用的是一般的磊晶製程以及一般的蝕刻製程，將有效的降低生產成本以及生產時間。相較於先前技術中利用氟離子轟擊的高電子遷移率電晶體所產生之增強型元件反轉為耗盡型元件的問題，由於本發明之半導體結構及其製造方法並未使用氟離子，因此可輕易排除該問題。
雖然本揭露的實施例及其優點已揭露如上，但應該瞭解的是，任何所屬技術領域中具有通常知識者，在不脫離本揭露之精神和範圍內，當可作更動、替代與潤飾。此外，本揭露之保護範圍並未侷限於說明書內所述特定實施例中的製程、機器、製造、物質組成、裝置、方法及步驟，任何所屬技術領域中具有通常知識者可從本揭露一些實施例之揭示內容中理解現行或未來所發展出的製程、機器、製造、物質組成、裝置、方法及步驟，只要可以在此處所述實施例中實施大抵相同功能或獲得大抵相同結果皆可根據本揭露一些實施例使用。因此，本揭露之保護範圍包括上述製程、機器、製造、物質組成、裝置、方法及步驟。另外，每一申請專利範圍構成個別的實施例，且本揭露之保護範圍也包括各個申請專利範圍及實施例的組合。
100:半導體結構
110:基板
120:緩衝層
130:第一氮化物半導體層
130A:載子通道
140:第二氮化物半導體層
150:第一頂部氮化物半導體層
151:第三氮化物半導體層
152:第四氮化物半導體層
160:第二頂部氮化物半導體層
161:第五氮化物半導體層
170:第三頂部氮化物半導體層
171:第六氮化物半導體層
181:汲極電極
182:第二汲極電極
183:源極電極
184:閘極電極
D1:第一厚度
D2:第二厚度
D3:第三厚度
D4:第四厚度
第1圖係顯示根據本發明之一實施例所述之半導體結構之剖面圖；以及 第2A圖至第2D圖係顯示根據本發明之一實施例所述示之半導體結構之製造方法之剖面示意圖。
100:半導體結構
110:基板
120:緩衝層
130:第一氮化物半導體層
130A:載子通道
140:第二氮化物半導體層
150:第一頂部氮化物半導體層
151:第三氮化物半導體層
152:第四氮化物半導體層
160:第二頂部氮化物半導體層
161:第五氮化物半導體層
170:第三頂部氮化物半導體層
171:第六氮化物半導體層
181:汲極電極
182:第二汲極電極
183:源極電極
184:閘極電極
D1:第一厚度
D2:第二厚度
D3:第三厚度
D4:第四厚度

Claims (10)

  1. 一種半導體結構，包括：一基板；一第一氮化物半導體層，設置於上述基板之上；一第二氮化物半導體層，設置於上述第一氮化物半導體層之上，其中上述第二氮化物半導體層之帶隙高於上述第一氮化物半導體層之帶隙，其中一載子通道係形成於上述第一氮化物半導體層以及上述第二氮化物半導體層之間；一第三氮化物半導體層，設置於上述第二氮化物半導體層之上以及一源極電極以及一汲極電極之間，具有一第一P型摻雜；一第四氮化物半導體層，設置於上述第二氮化物半導體層之上且位於上述第三氮化物半導體層以及上述汲極電極之間，具有上述第一P型摻雜；一第五氮化物半導體層，設置於上述第四氮化物半導體層之上，其中上述第五氮化物半導體層之帶隙高於上述第三氮化物半導體層以及上述第四氮化物半導體層之帶隙；以及一第六氮化物半導體層，設置於上述第五氮化物半導體層之上且耦接至上述汲極電極，具有一第二P型摻雜，其中上述載子通道之導通電壓係由上述第五氮化物半導體層之厚度、上述第六氮化物半導體層之厚度 以及上述第二P型摻雜之濃度所決定，而使上述第四氮化物半導體層之下方的上述載子通道達到部分空乏。
  2. 如請求項1之半導體結構，更包括：一閘極電極，設置於上述第三氮化物半導體層之上，且與上述第三氮化物半導體層直接接觸；以及一第二汲極電極，設置於上述第六氮化物半導體層之上，且與上述第六氮化物半導體層直接接觸，其中上述第二汲極電極係與上述汲極電極相鄰且相互電性連接，其中上述源極電極以及上述汲極電極係與上述第二氮化物半導體層直接接觸。
  3. 如請求項1之半導體結構，其中上述第一P型摻雜之濃度係大於上述第二P型摻雜之濃度。
  4. 如請求項1之半導體結構，其中上述第三氮化物半導體層以及第四氮化物半導體層具有相同的厚度，其中上述第六氮化物半導體層之厚度大於上述第三氮化物半導體層以及上述第四氮化物半導體層之厚度。
  5. 如請求項1之半導體結構，其中上述第二氮化物半導體層之厚度係小於上述第四氮化物半導體層，其中上述第二氮化物半導體層包括AlxGa1-xN，且0<x<1，上述第四氮化物半導體層包括AlyGa1-yN，且0<y<1，其中y>x，0。
  6. 如請求項1之半導體結構，其中上述第一氮化物半導體層包括GaN，上述第三氮化物半導體層以及上述第四氮化物半導體層包括具有上述第一P型摻雜之GaN，上述第六氮化物半 導體層包括具有上述第二P型摻雜之GaN。
  7. 一種半導體結構之製造方法，包括：提供一基板；於上述基板之上形成一第一氮化物半導體層；於上述第一氮化物半導體層之上形成一第二氮化物半導體層，其中上述第二氮化物半導體層之帶隙高於上述第一氮化物半導體層之帶隙，其中一載子通道係形成於上述第一氮化物半導體層以及上述第二氮化物半導體層之間；於上述第二氮化物半導體層之上形成一第一頂部氮化物半導體層，其中上述第一頂部氮化物半導體層具有一第一P型摻雜；於上述第一頂部氮化物半導體層之上形成一第二頂部氮化物半導體層，其中上述第二頂部氮化物半導體層之帶隙高於上述第一頂部氮化物半導體層之帶隙；於上述第二頂部氮化物半導體層之上形成一第三頂部氮化物半導體層，其中上述第三頂部氮化物半導體層具有一第二P型摻雜；於上述第三頂部氮化物半導體層之上形成一第二汲極電極；利用上述第二汲極電極作為一蝕刻罩幕，蝕刻上述第三頂部氮化物半導體層而形成一第六氮化物半導體層，其中上述第二汲極電極係與上述第六氮化物半導體層形成一歐姆接觸； 蝕刻上述第二頂部氮化物半導體層而形成一第五氮化物半導體層，且露出上述第一頂部氮化物半導體層，其中上述第六氮化物層係堆疊於上述第五氮化物半導體層之上；以及蝕刻上述第一頂部氮化物半導體層而露出上述第二氮化物半導體層，且形成一第三氮化物半導體層以及一第四氮化物半導體層，其中上述第五氮化物半導體層以及上述第六氮化物半導體層係堆疊於上述第四氮化物半導體層之上，其中上述載子通道之導通電壓係由上述第五氮化物半導體層之厚度、上述第六氮化物半導體層之厚度以及上述第二P型摻雜之濃度所決定，而使上述第四氮化物半導體層之下方的上述載子通道達到部分空乏。
  8. 如請求項7之製造方法，更包括：於上述第二氮化物半導體層之上形成一源極電極以及一汲極電極，其中上述源極電極以及上述汲極電極係位於上述第三氮化物半導體層以及上述第四氮化物半導體層之相異兩側，其中上述汲極電極以及上述第二汲極電極相鄰且相互電性連接；以及在形成上述源極電極以及上述汲極電極之後，於上述第三氮化物半導體層之上形成一閘極電極，其中上述閘極電極係與上述第三氮化物半導體層直接接觸。
  9. 如請求項7之製造方法，其中上述第一P型摻雜之濃度係大於上述第二P型摻雜之濃度，且其中上述第一氮化物半導 體層包括GaN，上述第二氮化物半導體層包括AlxGa1-xN，0<x<1，上述第一頂部氮化物半導體層包括具有上述第一P型摻雜之GaN，上述第二頂部氮化物半導體層包括AlyGa1-yN，0<y<1且y>x，上述第三頂部氮化物半導體層包括具有上述第二P型摻雜之GaN，其中上述載子通道之導通電壓更由y所決定。
  10. 如請求項7之製造方法，其中上述第三頂部氮化物半導體層之厚度大於上述第一頂部氮化物半導體層之厚度，以及其中上述第二氮化物半導體層之厚度係小於上述第二頂部氮化物半導體層之厚度。
TW110122921A 2021-06-23 2021-06-23 半導體結構及其製造方法 TWI798728B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW110122921A TWI798728B (zh) 2021-06-23 2021-06-23 半導體結構及其製造方法
CN202110912104.XA CN115513289A (zh) 2021-06-23 2021-08-10 半导体结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW110122921A TWI798728B (zh) 2021-06-23 2021-06-23 半導體結構及其製造方法

Publications (2)

Publication Number Publication Date
TW202301685A TW202301685A (zh) 2023-01-01
TWI798728B true TWI798728B (zh) 2023-04-11

Family

ID=84500181

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110122921A TWI798728B (zh) 2021-06-23 2021-06-23 半導體結構及其製造方法

Country Status (2)

Country Link
CN (1) CN115513289A (zh)
TW (1) TWI798728B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060138456A1 (en) * 2001-07-24 2006-06-29 Cree, Inc. Insulating gate AlGaN/GaN HEMT
TW201044576A (en) * 2009-04-08 2010-12-16 Efficient Power Conversion Corp Enhancement mode GaN HEMT device and method for fabricating the same
US20150270379A1 (en) * 2014-03-19 2015-09-24 Kabushiki Kaisha Toshiba Semiconductor device
CN108878509A (zh) * 2018-08-02 2018-11-23 杭州士兰集成电路有限公司 氮化镓晶体管及其制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060138456A1 (en) * 2001-07-24 2006-06-29 Cree, Inc. Insulating gate AlGaN/GaN HEMT
TW201044576A (en) * 2009-04-08 2010-12-16 Efficient Power Conversion Corp Enhancement mode GaN HEMT device and method for fabricating the same
US20150270379A1 (en) * 2014-03-19 2015-09-24 Kabushiki Kaisha Toshiba Semiconductor device
CN108878509A (zh) * 2018-08-02 2018-11-23 杭州士兰集成电路有限公司 氮化镓晶体管及其制造方法

Also Published As

Publication number Publication date
CN115513289A (zh) 2022-12-23
TW202301685A (zh) 2023-01-01

Similar Documents

Publication Publication Date Title
TWI429076B (zh) 二元第iii族-氮化物基高電子移動性電晶體及其製造方法
US9847401B2 (en) Semiconductor device and method of forming the same
KR101467641B1 (ko) 화합물 반도체 장치 및 그 제조 방법
US8669592B2 (en) Compound semiconductor device and method for fabricating the same
JP6035721B2 (ja) 半導体装置の製造方法
TW201442230A (zh) 異質結構功率電晶體以及製造異質結構半導體裝置的方法
US20100148184A1 (en) Gan-based field effect transistor
WO2023019436A1 (en) Semiconductor device and method for manufacturing the same
US20230223467A1 (en) HIGH ELECTRON MOBILITY TRANSISTORS (HEMTS) INCLUDING A YTTRIUM (Y) AND ALUMINUM NITRIDE (AlN) (YAlN) ALLOY LAYER
TWI798728B (zh) 半導體結構及其製造方法
JP7074282B2 (ja) 高電子移動度トランジスタ
JP2017085014A (ja) 半導体結晶基板、半導体装置、半導体結晶基板の製造方法及び半導体装置の製造方法
TWI839628B (zh) 半導體結構及其製造方法
TW202310058A (zh) 半導體結構及其製造方法
JP2016207890A (ja) ヘテロ接合半導体装置
WO2024011609A1 (en) Semiconductor device and method for manufacturing thereof
WO2023212856A1 (en) Semiconductor device and method for manufacturing thereof
TWI779979B (zh) 半導體結構及其製造方法
US20240006526A1 (en) Semiconductor device, method for manufacturing semiconductor device, and electronic device
WO2024036486A1 (en) Nitride-based semiconductor device and method for manufacturing the same
WO2023245658A1 (en) Nitride-based semiconductor device and method for manufacturing thereof
WO2024103252A1 (en) Nitride-based semiconductor ic chip and method for manufacturing the same
WO2023184199A1 (en) Nitride-based semiconductor device and method for manufacturing the same
WO2023216167A1 (en) Nitride-based semiconductor device and method for manufacturing the same
WO2024011610A1 (en) Semiconductor device and method for manufacturing thereof