CN115513289A - 半导体结构及其制造方法 - Google Patents

半导体结构及其制造方法 Download PDF

Info

Publication number
CN115513289A
CN115513289A CN202110912104.XA CN202110912104A CN115513289A CN 115513289 A CN115513289 A CN 115513289A CN 202110912104 A CN202110912104 A CN 202110912104A CN 115513289 A CN115513289 A CN 115513289A
Authority
CN
China
Prior art keywords
semiconductor layer
nitride semiconductor
drain electrode
type doping
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110912104.XA
Other languages
English (en)
Inventor
陈柏安
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nuvoton Technology Corp
Original Assignee
Nuvoton Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nuvoton Technology Corp filed Critical Nuvoton Technology Corp
Publication of CN115513289A publication Critical patent/CN115513289A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供一种半导体结构及其制造方法，所述半导体结构包括基板、第一氮化物半导体层、第二氮化物半导体层、第三氮化物半导体层、第四氮化物半导体层、第五氮化物半导体层以及第六氮化物半导体层。第一氮化物半导体层以及第二氮化物半导体层堆叠于基板上。第三氮化物半导体层以及第四氮化物半导体层设置于第二氮化物半导体层之上且位于源极电极以及漏极电极之间，并具有第一P型掺杂。第五氮化物半导体层设置于第四氮化物半导体层之上，且具有高于第四氮化物半导体层的带隙。第六氮化物半导体层设置于第五氮化物半导体层之上且耦接至漏极电极，具有第二P型掺杂。本发明实施例提供的半导体结构，能有效的降低生产成本以及生产时间。

Description

半导体结构及其制造方法
技术领域
本发明涉及一种半导体结构及其制作方法，具体涉及一种增强型(Enhancement-mode)高电子迁移率晶体管(High Electron Mobility Transistor，HEMT)的结构及其制作方法。
背景技术
GaN材料因具有宽能带间隙及高速移动电子，广泛应用于高功率半导体结构当中，特别是射频与功率上的应用。传统上，高电子移动率晶体管(High Electron MobilityTransistor，HEMT)利用三五族半导体堆叠，在其介面处形成异质结(heterojunction)。由于异质结处的能带弯曲，导带(conduction band)弯曲深处形成位能井(potential well)，并在位能井中形成二维电子气(two-dimensional electron gas，2DEG)。
然而高电子迁移率晶体管通常是一个常开型(即，耗尽型(depletion mode))元件。因此，需要施予额外负偏压才能使关闭元件，除了使用上相对较不方便外，也局限了元件的使用范围。为了解决此一问题，目前已有增强型(Enhancement-mode)高电子迁移率晶体管被提出，利用在形成金属栅极之前，以氟离子轰击破坏氮化铝镓层的晶格结构；或以刻蚀方式在氮化铝镓层中形成凹室(recess)，再于凹室底部外延具有P型杂质的氮化镓层的栅极堆叠结构，以达到不需施予额外偏压即可关闭二维电子气的常关型(normally-offmode)元件。
然而，上述方法皆有其技术瓶颈。例如，当采用刻蚀工艺来形成凹室结构以提升高电子迁移率晶体管的崩溃电压时，由于刻蚀精准度不易调控，不易将凹室底部的氮化铝镓层厚度调控在特定范围内，常使相同高电子迁移率晶体管元件之间的夹断电压(pinch-offvoltage)产生很大的变异。此外，在凹室中底部外延生成具有P型杂质的氮化镓层需要特殊的外延技术，并且非常耗时。再者，由于氟的原子尺寸较小，以氟离子轰击的高电子迁移率晶体管，在长期高温高压操作下，氟离子容易从氮化铝镓层中扩散出来，易使增强型高电子迁移率晶体管元件反转成耗尽型元件，导致整体电路失效。
因此，有需要提供一种先进的增强型高电子迁移率晶体管及其制作方法，来解决现有技术所面临的问题。
发明内容
本发明在此提出用以形成增强型高电子迁移率晶体管半导体结构，透过调整第一顶部氮化物半导体层、第二顶部氮化物半导体层以及第三顶部氮化物半导体层的厚度、浓度以及铝含量的比例，能够有效的控制形成载子通道的导通电压且同时增进动态导通电阻的特性。此外，相较于现有技术中产生凹室所需的刻蚀精准度以及在凹室的底部外延具有P型杂质的氮化镓层所需的特殊外延技术，本发明提出的半导体结构的制造方法使用的是一般的外延工艺以及一般的刻蚀工艺，将有效的降低生产成本以及生产时间。相较于现有技术中利用氟离子轰击的高电子迁移率晶体管所产生的增强型元件反转为耗尽型元件的问题，由于本发明的半导体结构及其制造方法并未使用氟离子，因此可轻易排除该问题。
有鉴于此，本发明提出一种半导体结构，包括一基板、一第一氮化物半导体层、一第二氮化物半导体层、一第三氮化物半导体层、一第四氮化物半导体层、一第五氮化物半导体层以及一第六氮化物半导体层。所述第一氮化物半导体层设置于所述基板之上。所述第二氮化物半导体层设置于所述第一氮化物半导体层之上，其中所述第二氮化物半导体层的带隙高于所述第一氮化物半导体层的带隙。所述第三氮化物半导体层设置于所述第二氮化物半导体层之上以及一源极电极以及一漏极电极之间，具有一第一P型掺杂。所述第四氮化物半导体层设置于所述第二氮化物半导体层之上且位于所述第三氮化物半导体层以及所述漏极电极之间，具有所述第一P型掺杂。所述第五氮化物半导体层设置于所述第四氮化物半导体层之上，其中所述第五氮化物半导体层的带隙高于所述第三氮化物半导体层以及所述第四氮化物半导体层之带隙。所述第六氮化物半导体层设置于所述第五氮化物半导体层之上且耦接至所述漏极电极，具有一第二P型掺杂。
根据本发明的一些实施例，半导体结构还包括一栅极电极以及一第二漏极电极。所述栅极电极设置于所述第三氮化物半导体层之上，且与所述第三氮化物半导体层直接接触。所述第二漏极电极设置于所述第六氮化物半导体层之上，且与所述第六氮化物半导体层直接接触，其中所述第二漏极电极系与所述漏极电极相邻且相互电连接，其中所述源极电极以及所述漏极电极系与所述第二氮化物半导体层直接接触。
根据本发明的一些实施例，所述第一P型掺杂的浓度大于所述第二P型掺杂的浓度。
根据本发明的一些实施例，所述第三氮化物半导体层以及第四氮化物半导体层具有相同的厚度，其中所述第六氮化物半导体层的厚度大于所述第三氮化物半导体层以及所述第四氮化物半导体层的厚度。
根据本发明的一些实施例，所述第二氮化物半导体层的厚度小于所述第四氮化物半导体层，其中所述第二氮化物半导体层包括AlxGa1-xN，且0<x<1，所述第四氮化物半导体层包括AlyGa1-yN，且0<y<1，其中y>x。
根据本发明的一些实施例，所述第一氮化物半导体层包括GaN，所述第三氮化物半导体层以及所述第四氮化物半导体层包括具有所述第一P型掺杂的GaN，所述第六氮化物半导体层包括具有所述第二P型掺杂的GaN。
本发明还提出一种半导体结构的制造方法，包括提供一基板；于所述基板之上形成一第一氮化物半导体层；于所述第一氮化物半导体层之上形成一第二氮化物半导体层，其中所述第二氮化物半导体层的带隙高于所述第一氮化物半导体层的带隙；于所述第二氮化物半导体层之上形成一第一顶部氮化物半导体层，其中所述第一顶部氮化物半导体层具有一第一P型掺杂；于所述第一顶部氮化物半导体层之上形成一第二顶部氮化物半导体层，其中所述第二顶部氮化物半导体层的带隙高于所述第一顶部氮化物半导体层的带隙；于所述第二顶部氮化物半导体层之上形成一第三顶部氮化物半导体层，其中所述第三顶部氮化物半导体层具有一第二P型掺杂；于所述第三顶部氮化物半导体层之上形成一第二漏极电极；利用所述第二漏极电极作为一刻蚀掩膜，刻蚀所述第三顶部氮化物半导体层而形成一第六氮化物半导体层，其中所述第二漏极电极与所述第六氮化物半导体层形成一欧姆接触；刻蚀所述第二顶部氮化物半导体层而形成一第五氮化物半导体层，且露出所述第一顶部氮化物半导体层，其中所述第六氮化物层堆叠于所述第五氮化物半导体层之上；以及刻蚀所述第一顶部氮化物半导体层而露出所述第二氮化物半导体层，且形成一第三氮化物半导体层以及一第四氮化物半导体层，其中所述第五氮化物半导体层以及所述第六氮化物半导体层系堆叠于所述第四氮化物半导体层之上。
根据本发明的一些实施例，所述制造方法还包括于所述第二氮化物半导体层之上形成一源极电极以及一漏极电极，其中所述源极电极以及所述漏极电极位于所述第三氮化物半导体层以及所述第四氮化物半导体层的相异两侧，其中所述漏极电极以及所述第二漏极电极相邻且相互电连接；以及在形成所述源极电极以及所述漏极电极之后，于所述第三氮化物半导体层之上形成一栅极电极，其中所述栅极电极与所述第三氮化物半导体层直接接触。
根据本发明的一些实施例，所述第一P型掺杂的浓度大于所述第二P型掺杂的浓度，且所述第一氮化物半导体层包括GaN，所述第二氮化物半导体层包括AlxGa1-xN，0<x<1，所述第一顶部氮化物半导体层包括具有所述第一P型掺杂的GaN，所述第二顶部氮化物半导体层包括AlyGa1-yN，0<y<1且y>x，所述第三顶部氮化物半导体层包括具有所述第二P型掺杂的GaN。
根据本发明的一些实施例，所述第三顶部氮化物半导体层的厚度大于所述第一顶部氮化物半导体层的厚度，所述第二氮化物半导体层的厚度小于所述第二顶部氮化物半导体层的厚度。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。在附图中：
图1是根据本发明的一实施例，绘示出所述的半导体结构的剖面图；以及
图2A至图2D是根据本发明的一实施例，绘示的半导体结构的制造方法的剖面示意图。
附图标记说明：
100:半导体结构
110:基板
120:缓冲层
130:第一氮化物半导体层
130A:载子通道
140:第二氮化物半导体层
150:第一顶部氮化物半导体层
151:第三氮化物半导体层
152:第四氮化物半导体层
160:第二顶部氮化物半导体层
161:第五氮化物半导体层
170:第三顶部氮化物半导体层
171:第六氮化物半导体层
181:漏极电极
182:第二漏极电极
183:源极电极
184:栅极电极
D1:第一厚度
D2:第二厚度
D3:第三厚度
D4:第四厚度
具体实施方式
以下针对本发明一些实施例的元件基板、半导体结构及半导体结构的制造方法作详细说明。应了解的是，以下的叙述提供许多不同的实施例或例子，用以实施本发明一些实施例的不同样态。以下所述特定的元件及排列方式仅为简单清楚描述本发明一些实施例。当然，这些仅用以举例而非本发明的限定。此外，在不同实施例中可能使用重复的标号或标示。这些重复仅为了简单清楚地叙述本发明一些实施例，不代表所讨论的不同实施例和/或结构之间具有任何关联性。再者，当提及一第一材料层位于一第二材料层上或之上时，包括第一材料层与第二材料层直接接触的情形。或者，亦可能间隔有一或更多其它材料层的情形，在此情形中，第一材料层与第二材料层之间可能不直接接触。
此外，实施例中可能使用相对性的用语，例如“较低”或“底部”及“较高”或“顶部”，以描述图式的一个元件对于另一元件的相对关系。能理解的是，如果将图式的装置翻转使其上下颠倒，则所叙述在“较低”侧的元件将会成为在“较高”侧的元件。
在此，“约”、“大约”、“大抵”之用语通常表示在一给定值或范围的20％之内，较佳是10％之内，且更佳是5％之内，或3％之内，或2％之内，或1％之内，或0.5％之内。在此给定的数量为大约的数量，亦即在没有特定说明“约”、“大约”、“大抵”的情况下，仍可隐含“约”、“大约”、“大抵”的含义。
能理解的是，虽然在此可使用用语“第一”、“第二”、“第三”等来叙述各种元件、组成成分、区域、层、和/或部分，这些元件、组成成分、区域、层、和/或部分不应被这些用语限定，且这些用语仅是用来区别不同的元件、组成成分、区域、层、和/或部分。因此，以下讨论的一第一元件、组成成分、区域、层、和/或部分可在不偏离本发明一些实施例的教示的情况下被称为一第二元件、组成成分、区域、层、和/或部分。
除非另外定义，在此使用的全部用语(包括技术及科学用语)具有与此篇发明所属的本领域的技术人员所通常理解的相同涵义。能理解的是，这些用语，例如在通常使用的字典中定义的用语，应被解读成具有与相关技术及本发明的背景或上下文一致的意思，而不应以一理想化或过度正式的方式解读，除非在本发明实施例有特别定义。
本发明一些实施例可配合图式一并理解，本发明实施例的图式亦被视为本发明实施例说明的一部分。需了解的是，本发明实施例的图式并未以实际装置及元件的比例绘示。在图式中可能夸大实施例的形状与厚度以便清楚表现出本发明实施例的特征。此外，图式中的结构及装置是以示意的方式绘示，以便清楚表现出本发明实施例的特征。
在本发明一些实施例中，相对性的用语例如“下”、“上”、“水平”、“垂直”、“之下”、“之上”、“顶部”、“底部”等等应被理解为该段以及相关图式中所绘示的方位。此相对性的用语仅是为了方便说明之用，其并不代表其所叙述的装置需以特定方位来制造或运作。而关于接合、连接的用语例如“连接”、“互连”等，除非特别定义，否则可指两个结构直接接触，或者亦可指两个结构并非直接接触，其中有其它结构设于此两个结构之间。且此关于接合、连接的用语亦可包括两个结构都可移动，或者两个结构都固定的情况。
图1为根据本发明的一实施例所述的半导体结构的剖面图。如图1所示，半导体结构100包括基板110。在一些实施例中，基板110可为整块的(bulk)半导体基板或包括由不同材料形成的复合基板，并且可以将基板110掺杂(例如，使用P型或N型掺杂)或不掺杂。在一些实施例中，基板110可包括半导体基板、玻璃基板或陶瓷基板，例如硅基板、硅锗基板、碳化硅、氮化铝基板、蓝宝石(Sapphire)基板、前述的组合或类似的材料，但本发明实施例并非以此为限。在一些实施例中，基板110可包括绝缘体上半导体(semiconductor-on-insulator，SOI)基板，其为经由在绝缘层上设置半导体材料所形成。
如图1所示，半导体结构100亦包括缓冲层120。在一些实施例，缓冲层120设置在基板110上方。缓冲层120的功用为减少基板110与之后形成的氮化物半导体层所产生的应变。缓冲层120可例如为一AlN晶核层及AlGaN过渡层的组合。缓冲层120可减小基板110以及之后形成的氮化物半导体层之间晶格错差所造成缺陷。
如图1所示，半导体结构100亦包括第一氮化物半导体层130以及形成于第一氮化物半导体层130上方的第二氮化物半导体层140，其中第二氮化物半导体层140具有第一厚度D1。根据本发明的一实施例，第一氮化物半导体层130以及第二氮化物半导体层140为具有不同能带隙(band gap)的材料层，且第二氮化物半导体层140的带隙高于第一氮化物半导体层130的带隙。
根据本发明的一些实施例，第一氮化物半导体层130以及第二氮化物半导体层140由周期表上第III-V族的元素所形成的化合物所构成，然而，第一氮化物半导体层130以及第二氮化物半导体层140彼此在组成上是不同的。根据本发明的一些实施例，第一氮化物半导体层130包括GaN层，第二氮化物半导体层140包括AlxGa1-xN层，其中0<x<1。第一氮化物半导体层130与第二氮化物半导体层140彼此直接接触。由于第一氮化物半导体层130以及第二氮化物半导体层140具有不同能带隙(band gap)，因此在第一氮化物半导体层130以及第二氮化物半导体层140之间的界面形成一异质结(heterojunction)。
第一氮化物半导体层130可使用含镓的前驱物以及含氮的前驱物，通过金属有机化学气相沉积(Metal-organic Chemical Vapor Deposition，MOCVD)外延长成。含镓的前驱物可包括三甲基镓(trimethylgallium，TMG)、三乙基镓(triethylgallium，TEG)、或其他合适的化学品；含氮的前驱物包括氨(ammonia，NH3)、叔丁胺(tertiarybutylamine，TBAm)、苯肼(phenyl hydrazine)或其他合适的化学品。然而，本发明实施例并非以此为限。
如图1所示，第二氮化物半导体层140外延成长在第一氮化物半导体层130的上方。第二氮化物半导体层140可由沉积工艺所形成，例如金属有机化学气相沉积(MOCVD)、氢化物气相外延法(HVPE)、分子束外延法(MBE)、其他适合的方法或前述的组合所形成。举例来说，第二氮化物半导体层140可使用含铝的前驱物、含镓的前驱物以及含氮的前驱物，通过有机金属气相外延法(MOCVD)外延长成。含铝的前驱物包括三甲基铝(trimethylaluminum，TMA)、三乙基铝(triethylaluminum，TEA)、或其他合适的化学品；含镓的前驱物包括三甲基镓(TMG)、三乙基镓(TEG)或其他合适的化学品；含氮的前驱物包括氨(NH3)、叔丁胺(TBAm)、苯肼(phenyl hydrazine)或其他合适的化学品。然而，本发明实施例并非以此为限。
第一氮化物半导体层130与第二氮化物半导体层140之间的能带差异(band gapdiscontinuity)与压电效应(piezo-electric effect)在第一氮化物半导体层130与第二氮化物半导体层140之间的界面附近产生具有高移动传导电子的载子通道130A，此载子通道130A称为二维电子气(two-dimensional electron gas，2-DEG)，其形成载子通道于第一氮化物半导体层130与第二氮化物半导体层140的界面上。根据本发明的一些实施例，由于半导体结构100为增强型晶体管，因此载子通道130A不连续。
根据本发明的一些实施例，如图1所示，半导体结构100还包括利用第一顶部氮化物半导体层150所形成的第三氮化物半导体层151以及第四氮化物半导体层152。第三氮化物半导体层151以及第四氮化物半导体层152皆设置于第二氮化物半导体层140之上，其中第一顶部氮化物半导体层150具有第一P型掺杂且具有第二厚度D2。换句话说，第三氮化物半导体层151以及第四氮化物半导体层152皆具有第一P型掺杂以及第二厚度D2。根据本发明的一些实施例，第一P型掺杂包括镁(Mg)、铍(Be)、钙(Ca)、锌(Zn)等可形成P型氮化物材料。根据本发明的一实施例，第一顶部氮化物半导体层150包括P型氮化镓层。
根据本发明的一些实施例，如图1所示，半导体结构100还包括利用第二顶部氮化物半导体层160所形成的第五氮化物半导体层161，且第五氮化物半导体层161设置于第四氮化物半导体层152之上，其中第二顶部氮化物半导体层160具有第三厚度D3。根据本发明的一实施例，第二顶部氮化物半导体层160包括AlyGa1-yN层，其中0<y<1。根据本发明的一实施例，y>x且第三厚度D3大于第一厚度D1。换句话说，第二顶部氮化物半导体层160的铝含量的比例高于第二氮化物半导体层140的铝含量的比例，且第二顶部氮化物半导体层160的第三厚度D3大于第二氮化物半导体层140的第一厚度D1。
根据本发明的一些实施例，如图1所示，半导体结构100还包括利用第三顶部氮化物半导体层170所形成的第六氮化物半导体层171。第六氮化物半导体层171设置于第五氮化物半导体层161之上，且第三顶部氮化物半导体层170具有第四厚度D4以及第二P型掺杂。根据本发明的一实施例，第二P型掺杂的浓度小于第一P型掺杂的浓度，并且第四厚度D4超过第二厚度D2。换句话说，第三顶部氮化物半导体层170的第二P型掺杂的浓度小于第一顶部氮化物半导体层150的第一P型掺杂的浓度，且第三顶部氮化物半导体层170的第四厚度D4超过第一顶部氮化物半导体层150的第二厚度D2。
根据本发明的一些实施例，如图1所示，半导体结构100还包括漏极电极181、第二漏极电极182以及源极电极183。漏极电极181以及源极电极183设置于第二氮化物半导体层140之上且分别位于第三氮化物半导体层151以及第四氮化物半导体层152的相异两侧，其中漏极电极181以及源极电极183系直接接触第二氮化物半导体层140。第二漏极电极182形成于第六氮化物半导体层171之上，漏极电极181与第二漏极电极182相邻，并且漏极电极181与第二漏极电极182相互电连接。
根据本发明的一些实施例，漏极电极181、第二漏极电极182以及源极电极183的材料可包括导电材料，例如金属、金属硅化物、其他合适的材料或前述材料的组合。金属可包括金(Au)、镍(Ni)、铂(Pt)、钯(Pd)、铱(Ir)、钛(Ti)、铬(Cr)、钨(W)、铝(Al)、铜(Cu)、前述的组合、前述的合金或前述的多层。然而，本发明实施例并非以此为限。根据本发明的一些实施例，漏极电极181以及源极电极183系与第二氮化物半导体层140形成欧姆接触(Ohmiccontact)，第二漏极电极182系与第六氮化物半导体层171形成欧姆接触。
根据本发明的一些实施例，如图1所示，半导体结构100还包括栅极电极184。栅极电极184设置于第三氮化物半导体层151之上。在一些实施例中，栅极电极184的材料可与漏极电极181、第二漏极电极182以及源极电极183的材料相同或相似，在此不多加赘述。根据本发明的一实施例，栅极电极184与第三氮化物半导体层151形成肖特基接触(Schottky-contact)。根据本发明的另一实施例，栅极电极184与第三氮化物半导体层151形成欧姆接触。
根据本发明的一些实施例，如图1所示，半导体结构100形成增强型高电子迁移率晶体管，第三氮化物半导体层151以及栅极电极184形成增强型高电子迁移率晶体管的栅极堆叠结构，第四氮化物半导体层152、第五氮化物半导体层161、第六氮化物半导体层171、漏极电极181以及第二漏极电极182形成增强型高电子迁移率晶体管的漏极端，源极电极183形成增强型高电子迁移率晶体管的源极端，其中漏极电极181以及源极电极183分别位于栅极电极184以及第二漏极电极182的相异两侧，且漏极电极181以及第二漏极电极182相邻。根据本发明的一些实施例，第四氮化物半导体层152、第五氮化物半导体层161、第六氮化物半导体层171以及第二漏极电极182用以提升增强型高电子迁移率晶体管的动态导通电阻(dynamic on-resistance)的特性。
根据本发明的一些实施例，第三氮化物半导体层151第二厚度D2以及第一P型掺杂的浓度用以提高第三氮化物半导体层151下方(即，高电子迁移率晶体管的栅极堆叠结构的下方)的载子通道130A的导通电压，使得第三氮化物半导体层151下方的载子通道130A在不施加电压的情况下能够达到完全耗尽(fully depletion)，进而完全截止载子通道130A。根据本发明的一些实施例，第五氮化物半导体层161的第三厚度D3、第二顶部氮化物半导体层160的铝含量的比例(即，y)、第六氮化物半导体层171的第四厚度D4以及第二P型掺杂的浓度的用以调整第四氮化物半导体层152下方(即，高电子迁移率晶体管的漏极端的下方)的载子通道130A的导通电压，使得第四氮化物半导体层152下方的载子通道130A能够达到部分耗尽(partial depletion)，以增进半导体结构100所形成的增强型高电子迁移率晶体管的元件特性。
图2A至图2D为根据本发明的一实施例所述的半导体结构的制造方法的剖面示意图。参照图2A，提供基板110。接着，可在基板110上方形成缓冲层120，以缓解基板110与缓冲层120之上的膜层之间的晶格差异，提升结晶品质。在一些实施例中，缓冲层120的材料可包括III-V族化合物半导体材料，例如III族氮化物。举例来说，缓冲层14的材料可包括氮化镓(GaN)、氮化铝(AlN)、氮化铝镓(AlGaN)、氮化铝铟(AlInN)、类似的材料或前述的组合，但本发明实施例并非以此为限。在一些实施例中，缓冲层120可透过沉积工艺所形成，例如化学气相沉积(CVD)、原子层沉积(ALD)、分子束外延(MBE)、液相外延(LPE)、类似的工艺或前述的组合，但本发明实施例并非以此为限。在一些实施例中，缓冲层120可包括掺杂的碳。
如图2A所示，可在缓冲层120上方形成第一氮化物半导体层130。在一些实施例中，第一氮化物半导体层130的材料可包括一或多种III-V族化合物半导体材料，例如III族氮化物。在一些实施例中，第一氮化物半导体层130的材料可包括氮化镓(GaN)。第一氮化物半导体层130可由沉积工艺所形成，例如金属有机化学气相沉积(MOCVD)、氢化物气相外延法(HVPE)、分子束外延法(MBE)、其他适合的方法或前述的组合所形成。举例来说，第一氮化物半导体层130可使用含镓的前驱物以及含氮的前驱物，通过金属有机化学气相沉积(MOCVD)外延长成。含镓的前驱物可包括三甲基镓(trimethylgallium，TMG)、三乙基镓(triethylgallium，TEG)、或其他合适的化学品；含氮的前驱物包括氨(ammonia，NH3)、叔丁胺(tertiarybutylamine，TBAm)、苯肼(phenyl hydrazine)或其他合适的化学品。然而，本发明实施例并非以此为限。
如图2A所示，可在第一氮化物半导体层130上方形成第二氮化物半导体层140。在一些实施例中，第二氮化物半导体层140的材料可包括一或多种III-V族化合物半导体，例如，III族氮化物。在一些实施例中，第二氮化物半导体层140的材料可包括氮化铝镓(AlGaN)。在一些实施例中，第二氮化物半导体层140可具有掺杂物，例如N型掺杂或P型掺杂。第二氮化物半导体层140可由沉积工艺所形成，例如金属有机化学气相沉积(MOCVD)、氢化物气相外延法(HVPE)、分子束外延法(MBE)、其他适合的方法或前述的组合所形成。举例来说，第二氮化物半导体层140可使用含铝的前驱物、含镓的前驱物以及含氮的前驱物，通过有机金属气相外延法(MOCVD)外延长成。含铝的前驱物包括三甲基铝(trimethylaluminum，TMA)、三乙基铝(triethylaluminum，TEA)、或其他合适的化学品；含镓的前驱物包括三甲基镓(TMG)、三乙基镓(TEG)或其他合适的化学品；含氮的前驱物包括氨(NH3)、叔丁胺(TBAm)、苯肼(phenyl hydrazine)或其他合适的化学品。然而，本发明实施例并非以此为限。
根据本发明的一些实施例，第一氮化物半导体层130包括GaN层，第二氮化物半导体层140包括AlxGa1-xN层，其中0<x<1，且第二氮化物半导体层140具有第一厚度D1。
在一些实施例中，如图2A所示，可在第二氮化物半导体层140上方形成第一顶部氮化物半导体层150。在一些实施例中，第一顶部氮化物半导体层150的材料包括以P型掺杂的氮化镓(GaN)。第一顶部氮化物半导体层150可例如透过外延成长工艺在第二氮化物半导体层140上沉积掺杂的化合物半导体材料所形成，但本发明实施例并非以此为限。根据本发明的一实施例，第一顶部氮化物半导体层150具有第二厚度D2以及第一P型掺杂。
在一些实施例中，如图2A所示，可在第一顶部氮化物半导体层150上方形成第二顶部氮化物半导体层160。在一些实施例中，第二顶部氮化物半导体层160的材料包括AlyGa1-yN层，其中0<y<1，y>x。换句话说，第二顶部氮化物半导体层160的铝含量的比例，高于第二氮化物半导体层140的铝含量的比例。第二顶部氮化物半导体层160可例如透过外延成长工艺在第一顶部氮化物半导体层150上沉积化合物半导体材料所形成，但本发明实施例并非以此为限。根据本发明的一实施例，第二顶部氮化物半导体层160具有第三厚度D3，其中第三厚度D3大于第一厚度D1。亦即，第二顶部氮化物半导体层160的第三厚度D3大于第二氮化物半导体层140的第一厚度D1。
在一些实施例中，如图2A所示，可在第二顶部氮化物半导体层160上方形成第三顶部氮化物半导体层170。在一些实施例中，第三顶部氮化物半导体层170的材料包括以P型掺杂的氮化镓(GaN)。第三顶部氮化物半导体层170可例如透过外延成长工艺在第二顶部氮化物半导体层160上沉积掺杂的化合物半导体材料所形成，但本发明实施例并非以此为限。
根据本发明的一实施例，第三顶部氮化物半导体层170具有第四厚度D4以及第二P型掺杂，其中第二P型掺杂的浓度小于第一P型掺杂的浓度，并且第四厚度D4超过第二厚度D2。换句话说，第三顶部氮化物半导体层170的根据发明的一些实施例，P型掺杂包括镁(Mg)、铍(Be)、钙(Ca)、锌(Zn)等可形成P型氮化物材料。根据本发明的一实施例，第三氮化物半导体层150包括P型氮化镓层。
掺杂浓度小于第一顶部氮化物半导体层150的P型掺杂浓度，且第三顶部氮化物半导体层170的第四厚度D4大于第一顶部氮化物半导体层150的第二厚度D2。
根据本发明的其他实施例，除了依序将缓冲层120、第一氮化物半导体层130、第二氮化物半导体层140、第一顶部氮化物半导体层150、第二顶部氮化物半导体层160以及第三顶部氮化物半导体层170形成于基板110上方之外，亦可提供具有上述半导体层的外延片(Epitaxial Wafer)，以利缩短制造工艺步骤。
接着，如图2B所示，在第三顶部氮化物半导体层170的上方形成第二漏极电极182，并且以第二漏极电极182作为刻蚀掩膜，且以第一顶部氮化物半导体层150作为刻蚀停止层，通过图形化第二顶部氮化物半导体层160以及第三顶部氮化物半导体层170而在第二漏极电极182的下方分别形成第五氮化物半导体层161以及第六氮化物半导体层171。此外，第一顶部氮化物半导体层150因而暴露在外。
接着，如图2C所示，对第一顶部氮化物半导体层150进行图形化，并以第二氮化物半导体层140作为刻蚀停止层，而形成第三氮化物半导体层151，且在第二漏极电极182、第五氮化物半导体层161以及第六氮化物半导体层171的下方形成第四氮化物半导体层152。
随后，如图2D所示，在第三氮化物半导体层151以及第四氮化物半导体层152的相异两侧，形成漏极电极181以及源极电极183，其中漏极电极181以及源极电极183与第二氮化物半导体层140直接接触，漏极电极181与第二漏极电极182相邻且相互电连接。根据本发明的一实施例，漏极电极181以及源极电极183与第二氮化物半导体层140形成欧姆接触。
根据本发明的一些实施例，如图2D所示，在形成第二漏极电极182以及栅极电极184之后，在第三氮化物半导体层151的上方形成栅极电极184。根据本发明的一实施例，栅极电极184与第三氮化物半导体层151形成肖特基接触(Schottky-contact)。根据本发明的另一实施例，栅极电极184亦可与第三氮化物半导体层151形成欧姆接触。根据本发明的一些实施例，漏极电极181、第二漏极电极182、源极电极183以及栅极电极184的材料可包括导电材料，例如金属、金属硅化物、其他合适的材料或前述材料的组合。金属可包括金(Au)、镍(Ni)、铂(Pt)、钯(Pd)、铱(Ir)、钛(Ti)、铬(Cr)、钨(W)、铝(Al)、铜(Cu)、前述的组合、前述的合金或前述的多层。然而，本发明实施例并非以此为限。
如图2D所示，透过第一氮化物半导体层130与第二氮化物半导体层140之间不同能带所引发的自发性极化及压电极化效应，于第一氮化物半导体层130与第二氮化物半导体层140之间的异质界面上形成载子通道130A。此外，在不施加任何电压的情况下，载子通道130A于第三氮化物半导体层151的下方截止。
根据本发明的一些实施例，半导体结构100系形成增强型高电子迁移率晶体管，第三氮化物半导体层151以及栅极电极184形成增强型高电子迁移率晶体管的栅极堆叠结构，第四氮化物半导体层152、第五氮化物半导体层161、第六氮化物半导体层171、漏极电极181以及第二漏极电极182系形成增强型高电子迁移率晶体管的漏极端，源极电极183形成增强型高电子迁移率晶体管源极端。根据本发明的一些实施例，第四氮化物半导体层152、第五氮化物半导体层161、第六氮化物半导体层171以及第二漏极电极182用以提升增强型高电子迁移率晶体管的动态导通电阻(dynamic on-resistance)的特性。
本发明在此提出用以形成增强型高电子迁移率晶体管的半导体结构，通过调整第一顶部氮化物半导体层、第二顶部氮化物半导体层以及第三顶部氮化物半导体层的厚度、浓度以及铝含量的比例，能够有效的控制形成载子通道的导通电压且同时增进动态导通电阻的特性。此外，相较于现有技术中产生凹室所需的刻蚀精准度以及在凹室的底部外延具有P型杂质的氮化镓层所需的特殊外延技术，本发明提出的半导体结构的制造方法使用的是一般的外延工艺以及一般的刻蚀工艺，将有效的降低生产成本以及生产时间。相较于现有技术中利用氟离子轰击的高电子迁移率晶体管所产生的增强型元件反转为耗尽型元件的问题，由于本发明的半导体结构及其制造方法并未使用氟离子，因此可轻易排除该问题。
虽然本发明的实施例及其优点已揭露如上，但应该了解的是，任何本领域的技术人员，在不脱离本发明的精神和范围内，当可作更动、替代与润饰。此外，本发明的保护范围并未局限于说明书内所述特定实施例中的工艺、机器、制造、物质组成、装置、方法及步骤，任何本领域的技术人员可从本发明一些实施例的揭示内容中理解现行或未来所发展出的工艺、机器、制造、物质组成、装置、方法及步骤，只要可以在此处所述实施例中实施大抵相同功能或获得大抵相同结果皆可根据本发明一些实施例使用。因此，本发明的保护范围包括上述工艺、机器、制造、物质组成、装置、方法及步骤。另外，每一申请专利范围构成个别的实施例，且本发明的保护范围也包括各个申请专利范围及实施例的组合。

Claims (10)

1.一种半导体结构，其特征在于，包括：
一基板；
一第一氮化物半导体层，设置于所述基板之上；
一第二氮化物半导体层，设置于所述第一氮化物半导体层之上，其中所述第二氮化物半导体层的带隙高于所述第一氮化物半导体层的带隙；
一第三氮化物半导体层，设置于所述第二氮化物半导体层之上以及一源极电极以及一漏极电极之间，具有一第一P型掺杂；
一第四氮化物半导体层，设置于所述第二氮化物半导体层之上且位于所述第三氮化物半导体层以及所述漏极电极之间，具有所述第一P型掺杂；
一第五氮化物半导体层，设置于所述第四氮化物半导体层之上，其中所述第五氮化物半导体层的带隙高于所述第三氮化物半导体层以及所述第四氮化物半导体层的带隙；以及
一第六氮化物半导体层，设置于所述第五氮化物半导体层之上且耦接至所述漏极电极，具有一第二P型掺杂。
2.如权利要求1所述的半导体结构，其特征在于，还包括：
一栅极电极，设置于所述第三氮化物半导体层之上，且与所述第三氮化物半导体层直接接触；以及
一第二漏极电极，设置于所述第六氮化物半导体层之上，且与所述第六氮化物半导体层直接接触，其中所述第二漏极电极与所述漏极电极相邻且相互电连接，其中所述源极电极以及所述漏极电极与所述第二氮化物半导体层直接接触。
3.如权利要求1所述的半导体结构，其特征在于，其中所述第一P型掺杂的浓度大于所述第二P型掺杂的浓度。
4.如权利要求1所述的半导体结构，其特征在于，其中所述第三氮化物半导体层以及第四氮化物半导体层具有相同的厚度，其中所述第六氮化物半导体层的厚度大于所述第三氮化物半导体层以及所述第四氮化物半导体层的厚度。
5.如权利要求1所述的半导体结构，其特征在于，其中所述第二氮化物半导体层的厚度小于所述第四氮化物半导体层，其中所述第二氮化物半导体层包括AlxGa1-xN，且0<x<1，所述第四氮化物半导体层包括AlyGa1-yN，且0<y<1，其中y>x。
6.如权利要求1所述的半导体结构，其特征在于，其中所述第一氮化物半导体层包括GaN，所述第三氮化物半导体层以及所述第四氮化物半导体层包括具有所述第一P型掺杂的GaN，所述第六氮化物半导体层包括具有所述第二P型掺杂的GaN。
7.一种半导体结构的制造方法，其特征在于，包括：
提供一基板；
于所述基板之上形成一第一氮化物半导体层；
于所述第一氮化物半导体层之上形成一第二氮化物半导体层，其中所述第二氮化物半导体层的带隙高于所述第一氮化物半导体层的带隙；
于所述第二氮化物半导体层之上形成一第一顶部氮化物半导体层，其中所述第一顶部氮化物半导体层具有一第一P型掺杂；
于所述第一顶部氮化物半导体层之上形成一第二顶部氮化物半导体层，其中所述第二顶部氮化物半导体层的带隙高于所述第一顶部氮化物半导体层的带隙；
于所述第二顶部氮化物半导体层之上形成一第三顶部氮化物半导体层，其中所述第三顶部氮化物半导体层具有一第二P型掺杂；
于所述第三顶部氮化物半导体层之上形成一第二漏极电极；
利用所述第二漏极电极作为一刻蚀掩膜，刻蚀所述第三顶部氮化物半导体层而形成一第六氮化物半导体层，其中所述第二漏极电极与所述第六氮化物半导体层形成一欧姆接触；
刻蚀所述第二顶部氮化物半导体层而形成一第五氮化物半导体层，且露出所述第一顶部氮化物半导体层，其中所述第六氮化物层堆叠于所述第五氮化物半导体层之上；以及
刻蚀所述第一顶部氮化物半导体层而露出所述第二氮化物半导体层，且形成一第三氮化物半导体层以及一第四氮化物半导体层，其中所述第五氮化物半导体层以及所述第六氮化物半导体层系堆叠于所述第四氮化物半导体层之上。
8.如权利要求7所述的制造方法，其特征在于，还包括：
于所述第二氮化物半导体层之上形成一源极电极以及一漏极电极，其中所述源极电极以及所述漏极电极位于所述第三氮化物半导体层以及所述第四氮化物半导体层的相异两侧，其中所述漏极电极以及所述第二漏极电极相邻且相互电连接；以及
在形成所述源极电极以及所述漏极电极之后，于所述第三氮化物半导体层之上形成一栅极电极，其中所述栅极电极与所述第三氮化物半导体层直接接触。
9.如权利要求7所述的制造方法，其特征在于，其中所述第一P型掺杂的浓度大于所述第二P型掺杂的浓度，且其中所述第一氮化物半导体层包括GaN，所述第二氮化物半导体层包括AlxGa1-xN，0<x<1，所述第一顶部氮化物半导体层包括具有所述第一P型掺杂的GaN，所述第二顶部氮化物半导体层包括AlyGa1-yN，0<y<1且y>x，所述第三顶部氮化物半导体层包括具有所述第二P型掺杂的GaN。
10.如权利要求7所述的制造方法，其特征在于，其中所述第三顶部氮化物半导体层的厚度大于所述第一顶部氮化物半导体层的厚度，以及其中所述第二氮化物半导体层的厚度小于所述第二顶部氮化物半导体层的厚度。
CN202110912104.XA 2021-06-23 2021-08-10 半导体结构及其制造方法 Pending CN115513289A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW110122921A TWI798728B (zh) 2021-06-23 2021-06-23 半導體結構及其製造方法
TW110122921 2021-06-23

Publications (1)

Publication Number Publication Date
CN115513289A true CN115513289A (zh) 2022-12-23

Family

ID=84500181

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110912104.XA Pending CN115513289A (zh) 2021-06-23 2021-08-10 半导体结构及其制造方法

Country Status (2)

Country Link
CN (1) CN115513289A (zh)
TW (1) TWI798728B (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100920434B1 (ko) * 2001-07-24 2009-10-08 크리, 인코포레이티드 절연 게이트 갈륨 비소 질화물/갈륨 질화물계 고전자이동도 트랜지스터
CN102388441B (zh) * 2009-04-08 2014-05-07 宜普电源转换公司 增强型GaN高电子迁移率晶体管器件及其制备方法
JP6230456B2 (ja) * 2014-03-19 2017-11-15 株式会社東芝 半導体装置
CN108878509B (zh) * 2018-08-02 2024-02-23 杭州士兰集成电路有限公司 氮化镓晶体管及其制造方法

Also Published As

Publication number Publication date
TW202301685A (zh) 2023-01-01
TWI798728B (zh) 2023-04-11

Similar Documents

Publication Publication Date Title
TWI429076B (zh) 二元第iii族-氮化物基高電子移動性電晶體及其製造方法
EP1974373B1 (en) Methods of fabricating transistors including supported gate electrodes and related devices
EP1817798B1 (en) Cap layers and/or passivation layers for nitride-based transistors, transistor structures and methods of fabricating same
US7709859B2 (en) Cap layers including aluminum nitride for nitride-based transistors
US9847401B2 (en) Semiconductor device and method of forming the same
US20050006639A1 (en) Semiconductor electronic devices and methods
JP2014022752A (ja) 窒化物系半導体素子及びその製造方法
JP2013175782A (ja) 注入領域および保護層を含む半導体デバイスおよびそれを形成する方法
US11784221B2 (en) Semiconductor device and manufacturing method therefor
WO2023019436A1 (en) Semiconductor device and method for manufacturing the same
US20210202730A1 (en) Semiconductor device and manufacturing method therefor
TWI798728B (zh) 半導體結構及其製造方法
JP7074282B2 (ja) 高電子移動度トランジスタ
JP7069486B2 (ja) 高電子移動度トランジスタ
CN115706159A (zh) 半导体结构及其制造方法
TWI839628B (zh) 半導體結構及其製造方法
US11955541B2 (en) Semiconductor device and method for forming the same
CN115706158A (zh) 半导体结构
US20240213361A1 (en) Semiconductor device and method for forming the same
WO2024011609A1 (en) Semiconductor device and method for manufacturing thereof
WO2024040465A1 (en) Nitride-based semiconductor device and method for manufacturing the same
WO2024011610A1 (en) Semiconductor device and method for manufacturing thereof
WO2024060110A1 (en) Nitride-based semiconductor device and method for manufacturing thereof
US20220375876A1 (en) Semiconductor device and method for manufacturing the same
CN116417512A (zh) 半导体结构及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination