TW201401506A - 化合物半導體裝置及其製造方法 - Google Patents

化合物半導體裝置及其製造方法 Download PDF

Info

Publication number
TW201401506A
TW201401506A TW102114582A TW102114582A TW201401506A TW 201401506 A TW201401506 A TW 201401506A TW 102114582 A TW102114582 A TW 102114582A TW 102114582 A TW102114582 A TW 102114582A TW 201401506 A TW201401506 A TW 201401506A
Authority
TW
Taiwan
Prior art keywords
electrode
gan
compound semiconductor
algan
plane
Prior art date
Application number
TW102114582A
Other languages
English (en)
Other versions
TWI618249B (zh
Inventor
Lei Zhu
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of TW201401506A publication Critical patent/TW201401506A/zh
Application granted granted Critical
Publication of TWI618249B publication Critical patent/TWI618249B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66431—Unipolar field-effect transistors with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7789—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface the two-dimensional charge carrier gas being at least partially not parallel to a main surface of the semiconductor body
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/33507—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/193—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
    • H03F3/1935—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices with junction-FET devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Nonlinear Science (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一種化合物半導體裝置包括：一具有一表面的化合物半導體區域，一梯級是形成在該化合物半導體區域的表面；一第一電極被形成俾可疊置在該梯級的上表面上，該上表面是為一非極面；及一第二電極，該第二電極是沿著該梯級的側表面形成俾可在一垂直方向上與該第一電極分隔，該側表面是為一極面。

Description

化合物半導體裝置及其製造方法 發明領域
於此中所討論的實施例是有關於一種化合物半導體裝置及一種製造該化合物半導體裝置之方法。
發明背景
由於氮化物半導體具有像是展現高飽和電子速率(high saturated electron velocity)與寬能帶間隙(wide band gap)的特性，氮化物半導體作為具有高耐受電壓(high withstand voltage)及高功率(high power)之半導體裝置的應用業已以該等特性的使用為基礎作研究。例如，是為一氮化物半導體之GaN的能帶間隙是為3.4eV而且是大於Si的能帶間隙(1.1eV)及GaAs的能帶間隙(1.4eV)；因此，GaN展現高崩潰場強度(high breakdown field strength)。GaN因此是極有希望用於以高電壓操作且輸出高功率之功率半導體裝置的材料。
使用氮化物半導體的半導體裝置，像是場效電晶體般，業已被報導，特別地，高電子移動率電晶體(HEMTs)。在使用GaN的HEMTs當中(GaN-HEMTs)，例如， GaN被用於電子躍過層(electron transit layer)而AlGaN被用於電子供應層的一AlGaN/GaN-HEMT是吸引注意力。該AlGaN/GaN-HEMT被期待被應用到用於電動車的功率裝置(power devices)和高效率切換裝置(highly efficient switching devices)。
相關技術是被揭露於日本早期公開專利公告第2009-170746號案以及第2008-4720號案中。
在氮化物半導體裝置中，是需要一種用於控制二維電子氣(2DEG)之局部產生的技術。鑑於所謂的故障保安(fail-safe)，例如，HEMTs合意地是在一常關模式(normally-off mode)下運作，在該常關模式中，在閘極電壓未被施加的情況下電流是不流動。
在像是AlGaN/GaN-HEMTs般的現存HEMTs中，分別用於電子躍進層與電子供應層之GaN與AlGaN的表面(上表面)是為c-平面(0001)或者是為m-平面(1-100)或a-平面(11-20)。
在一具有前者結構的AlGaN/GaN-HEMT中，該閘極電極、該源極電極、與該汲極電極是形成在該是為一極面(polar face)的c-平面上。在GaN與AlGaN之間之晶格常數上的差異產生AlGaN上的失真，其導致AlGaN的壓電極與自發性極化。由於在一電晶體中的一通道是沿著如此之一極面形成，高濃度2DEG是由於該壓電極化與該自發性極性而被產生。然而，在這情況中，即使閘極電壓未被施加，在該通道內的高濃度2DEG導致閘極電流的流動，而一負電壓 是因此被施加到一閘極電極來中斷該閘極電流。這現象是為在一常開模式(normally-on mode)下的運作；因此，是有難以保證在一常關模式下之合意運作的問題。
在一具有後者結構的AlGaN/GaN-HEMT中，該閘極電極、該源極電極、與該汲極電極是形成在各是為一非極面的一m-平面或一a-平面上。由於一通道是沿著如此之一非極面形成，壓電極化與自發性極化未被導致。2DEG在閘極電壓未被施加的情況下不被產生在該通道，而閘極電流不流動；因此，致使在常關模式下的運作。然而，在這情況中，2DEG在通道內的缺乏提升導通電阻(on-resistance)，其是變成問題。
再者，具有前者或後者結構的AlGaN/GaN-HEMTs是有一個共同問題。為了提供是為功率裝置之必要條件的高耐受電壓，在閘極電極與汲極電極之間的長度Lgd是增加。在長度Lgd上的增加不幸地導致在裝置之尺寸上的增加，其限制可以被集積之裝置的數目。雖然像是AlGaN/GaN-HEMT般之具有微細結構且致使高集積的功率裝置的需求在近年來是業已增加，現存之具有沿著一極面或非極面形成之通道的AlGaN/GaN-HEMTs要滿足如此的需求是困難的。
發明概要
於此中所討論的實施例致使以一相當簡單結構來在一常關模式下的運作、降低導通電阻、並且儘可能減 少在閘極電極與汲極電極之間的水平距離以致使適足的高集積。因此，於此所討論的實施例各提供一種具有高可靠度及高耐受電壓的化合物半導體裝置及一種用於製造如此之化合物半導體裝置的方法。
根據本發明之一特徵，一種化合物半導體裝置包括：一具有一表面的化合物半導體區域，一梯級是形成在該表面；一被形成俾可疊置於該梯級之上表面上的第一電極，該上表面是為一非極面；及一沿著該梯級之側表面形成俾可在一垂直方向上與該第一電極分隔的第二電極，該側表面是為一極面。
本發明之目的和優點將會藉由特別在該等申請專利範圍中指出的元件與組合來實現與達成。
要了解的是，前面的大致描述與後面的詳細說明皆是為範例與說明而已並非是本發明的限制。
1‧‧‧SiC基體
2‧‧‧緩衝層
3‧‧‧電子躍進層
3(m1)‧‧‧m-平面
3(m2)‧‧‧m-平面
3(m3)‧‧‧m-平面
3(c1)‧‧‧c-平面
3(c2)‧‧‧c-平面
4‧‧‧電子供應層
4(c1)‧‧‧c-平面
4(c2)‧‧‧c-平面
4(m)‧‧‧m-平面
5‧‧‧源極電極
6‧‧‧汲極電極
7‧‧‧閘極電極
8‧‧‧絕緣薄膜
10‧‧‧GaN基體
10A‧‧‧突出物
10(m1)‧‧‧m-平面
10(m2)‧‧‧m-平面
10(c1)‧‧‧c-平面
11‧‧‧凹槽
11A‧‧‧突出物
12‧‧‧凹槽
13‧‧‧凹槽
14‧‧‧凹槽
21‧‧‧凹坑
22‧‧‧n+區域
23‧‧‧n-區域
24‧‧‧源極電極
25‧‧‧汲極電極
26‧‧‧閘極電極
27‧‧‧絕緣薄膜
31‧‧‧n+區域
32‧‧‧n-區域
33‧‧‧閘極絕緣體
34‧‧‧源極電極
35‧‧‧汲極電極
36‧‧‧閘極電極
37‧‧‧絕緣薄膜
41‧‧‧初級電路
42‧‧‧次級電路
43‧‧‧變壓器
44‧‧‧交流電源供應器
45‧‧‧橋式整流器電路
46a‧‧‧切換裝置
46b‧‧‧切換裝置
46c‧‧‧切換裝置
46d‧‧‧切換裝置
46e‧‧‧切換裝置
47a‧‧‧切換裝置
47b‧‧‧切換裝置
47c‧‧‧切換裝置
51‧‧‧數位預失真電路
52a‧‧‧混合器
52b‧‧‧混合器
53‧‧‧功率放大器
圖1A至1C是為各依序描繪一種用於製造一第一實施例之AlGaN/GaN-HEMT之製程的示意橫截面圖；圖2A至2C是為各依序描繪用於製造該第一實施例之AlGaN/GaN-HEMT之後續製程的示意橫截面圖；圖3示意地描繪GaN晶體的平面方位；圖4A和4B各示意地描繪該第一實施例的AlGaN/GaN-HEMT；圖5A和5B是為各示意地描繪在該第一實施例之AlGaN/GaN-HEMT中之導通電阻之模擬計算之結果的圖 表；圖6A至6C是為各依序描繪一種用於製造該第一實施例之變化之AlGaN/GaN-HEMT之製程的示意橫截面圖；圖7A至7C是為各依序描繪用於製造該第一實施例之變化之AlGaN/GaN-HEMT之後續製程的示意橫截面圖；圖8A和8B各示意地描繪該第一實施例之變化的AlGaN/GaN-HEMT；圖9A至9C是為各依序描繪一種用於製造一第二實施例之AlGaN/GaN-HEMT之製程的示意橫截面圖；圖10A和10B是為各依序描繪用於製造該第二實施例之AlGaN/GaN-HEMT之後續製程的示意橫截面圖；圖11A和11B是為各依序描繪用於製造該第二實施例之AlGaN/GaN-HEMT之後續製程的示意橫截面圖；圖12A和12B各示意地描繪該第二實施例的AlGaN/GaN-HEMT；圖13A至13C是為各依序描繪一種用於製造該第二實施例之變化之AlGaN/GaN-HEMT之製程的示意橫截面圖；圖14A至14C是為各依序描繪用於製造該第二實施例之變化之AlGaN/GaN-HEMT之後續製程的示意橫截面圖；圖15A和15B是為各依序描繪用於製造該第二實施例之變化之AlGaN/GaN-HEMT之後續製程的示意橫截面圖；圖16A和16B各示意地描繪該第二實施例之變化的AlGaN/GaN-HEMT；圖17是為一描繪一第三實施例之電源供應設備之大致 結構的示意圖；及圖18是為一描繪一第四實施例之高頻放大器之大致結構的示意圖。
較佳實施例之詳細說明
實施例現在將會配合該等附圖來詳細地作描述。在後面之實施例中的每一者中，一化合物半導體裝置的結構將會配合一種用於製造該化合物半導體裝置的方法來作描述。在該等圖式中，該等被描繪之組件中之一些在相對尺寸與厚度上為了方便描繪而業已作改變。
該第一實施例揭露一種是為一肖特基型AlGaN/GaN-HEMT的化合物半導體裝置。圖1A至2C是為各依製程順序描繪一種用於製造該第一實施例之AlGaN/GaN-HEMT之方法的示意橫截面圖。雖然未被描繪，一隔離結構是藉由氬(Ar)或另外的材料的注入來形成在一隔離區域中。
如在圖1A中所示，是為化合物半導體層的一緩衝層2與一電子躍進層3是依序形成在一像是一m-平面SiC基體(於此後稱為SiC基體)1般的長成基體上。代替該SiC基體，一藍寶石基體或一GaAs基體是可以被使用作為一長成基體。該基體可以是一半絕緣基體或者是一導電基體。
特別地，在下面描述的化合物半導體是藉由，例如，金屬有機氣相磊晶法(MOVPE)來長成在該SiC基體上。代替MOVPE，分子束磊晶法(MBE)或另外的技術是可以被 使用。AlN是被長成在該SiC基體1上到一個大約5nm的厚度，而i-GaN(本質GaN)或n-GaN(n-型GaN)是被長成在其上到一個大約一至數十微米的厚度。在該第一實施例中，該i-GaN或n-GaN層是形成在該SiC基體1之上俾可具有一個是為一是為一非極面之m-平面的表面(與該SiC基體1之上表面平行的上表面)。取代一m-平面，如此之一個層是可以被形成俾可具有一a-平面。在這形式下，具有一是為一m-平面之上表面的該緩衝層2與該電子躍進層3是被形成俾可疊置在該SiC基體1上。在緩衝層2的形成中，AlGaN可以代替AlN，或者GaN可以在低溫下長成。一GaN基體可以被使用作為該長成基體，而該電子躍進層3可以在沒有形成該緩衝層2之下形成在該GaN基體上。
在AlN與GaN的長成中，三甲基鋁氣體、三甲基鎵氣體、與氨氣體形成的混合氣體是被使用作為來源氣體。是否供應三甲基鋁氣體(Al源)與三甲基鎵氣體(Ga源)以及其之流動速率是鑑於要被長成的化合物半導體層來適當地決定。是為共同材料之氨氣體的流動速率是大約100ccm到10LM。再者，長成壓力是大約50至300Torr，而長成溫度是大約1000至1200℃。
為了生長n-型GaN，例如，一個包含一像是Si般之n-型摻雜物的氣體(例如，SiH4氣體)是以一預定流動速率來被加入到該混合氣體俾可以Si摻雜GaN。作為摻雜物之Si的濃度是，例如，大約1 x 1017/cm3。
如在圖B中所示，一個作為一梯級的突出物11A 然後是形成在該電子躍進層3的表面。特別地，該電子躍進層3的一個要形成有汲極電極的區域是被乾蝕刻來形成一個具有一個大約一到數十微米之深度的凹槽11(數值是由耐受電壓決定；例如，就一個數百伏特的耐受電壓而言，深度將會是幾個微米，就一個數千伏特的耐受電壓而言，深度將會是數十微米)。在如此之乾蝕刻中所使用之蝕刻氣體的範例包括BCl3與Cl2。該凹槽11在電子躍進層3之表面上的形成產生突出物11A在這表面，該突出物11A作為該梯級。
圖3描繪一GaN晶體的平面方位。在該GaN晶體中，當該a1軸[1000]、該a2軸[0100]、與該a3軸[0010]被界定時，該GaN晶體的上表面是為該是為一極面的c-平面(0001)。在這情況中，是為非極面的該m-平面(1-100)與一a-平面(11-20)是與該c-平面(0001)垂直。以在圖3中之平面方位的界定為基礎，在該電子躍進層3的該等表面當中，該突出物11A的上表面是為一m-平面3(m1)，該凹槽11的底部是為一m-平面3(m2)，而該凹槽11的側表面(該突出物11A的側表面)是為一c-平面3(c1)。
然後，如在圖1C中所示，一電子供應層4是形成在該電子躍進層3上。特別地，i-AlGaN(本質AlGaN)或者n-AlGaN(n-型AlGaN)是藉由MOVPE或另外的技術長成在該電子躍進層3上到一個大約40nm的厚度。在該第一實施例中，一個i-AlGaN或n-AlGaN層是形成在該電子躍進層3上俾可具有一個是為一m-平面的上表面(與該SiC基體1之 上表面平行的上表面)。如果該電子躍進層3是形成俾可具有一個是為一a-平面的上表面的話，該電子供應層4的上表面也是一a-平面。在這形式下，一個包括該緩衝層2、該電子躍進層3、與該電子供應層4的化合物半導體區域是形成。
在AlGaN的長形中，三甲基鋁氣體、三甲基鎵氣體、與氨氣體形成的混合氣體是被使用作為該來源氣體。是否供應三甲基鋁氣體(Al源)與三甲基鎵氣體(Ga源)以及其之流動速率是以AlGaN(AlxGa1-xN：0<x<1)的成分為基礎來被適當地決定。氨氣體的流動速率是大約100ccm到10LM。再者，例如，該長成壓力是大約50到300Torr，而長成溫度是大約1000到1200℃。
為了長成n-型AlGaN，例如，一個包含一像是Si般之n-型摻雜物的氣體(例如，SiH4氣體)是以一預定流動速率來被加入到該混合氣體俾可以Si摻雜AlGaN。作為摻雜物之Si的濃度是，例如，大約1 x 1013/cm3。
然後，如在圖2A中所示，電子供應層4的部份被乾蝕刻，而突出物11A的部份是隨後被乾蝕刻。特別地，該電子供應層4被乾蝕刻俾可露出該凹槽11的底部及該突出物11A之要形成有源極電極的一預定區域。在該乾蝕刻中，例如，Cl2或另外的材料是被使用作為該蝕刻氣體(或者Cl2與SF6的同時使用)。然後，突出物11A之要形成有源極電極的露出區域被乾蝕刻來形成一個具有一個大約1μm之深度的凹槽12。在如此之乾蝕刻中所使用之蝕刻氣體的範例包括BCl3與Cl2。以在圖3中之平面方位的界定為基礎，在該電 子躍進層3中，該凹槽12的底部是為一m-平面3(m3)，而該凹槽12的側表面(該突出物11A的側表面)是為一c-平面3(c2)。在該電子供應層4中，該上表面是為一m-平面4(m)，一個側表面是為一c-平面4(c1)，而另一側表面是一c-平面4(c2)。
然後，如在圖2B中所示，一源極電極5、一汲極電極6、與一閘極電極7是被形成。特別地，該源極電極5是形成在該凹槽12中，而該汲極電極6是形成該凹槽11中。一用於形成該源極電極5與該汲極電極6的光罩是被形成。一光阻是施加到該生成物的整個表面上，而然後露出凹槽11與12的開孔是藉由光刻技術來形成。在這形式下，一個具有如此之開孔的光罩被形成。像是Ta/Al般的電極材料是藉由，例如，蒸氣沉積技術來沉積在該光罩上以及在該等露出該等凹槽11與12的開孔內。Ta被沉積到一個大約20nm的厚度，而Al被沉積到一個大約200nm的厚度。該光罩與沉積於其上的Ta/Al是藉著剝去技術(lift-off technique)來被移去。然後，該SiC基體1是在氮大氣下以大約400到1000℃，例如，大約600℃加熱，而餘下的Ta/Al是與該電子躍進層3和該電子供應層4成歐姆接觸。在一些情況中倘若Ta/Al是與該電子躍進層3和該電子供應層4成歐姆接觸，該加熱是不必被執行。在這形式下，該汲極電極6與該源極電極5是藉由以電極材料的部份分別充填該等凹槽11和12來被形成。
該源極電極5的底部是與該電子躍進層3的m-平 面3(m3)成歐姆接觸，而該源極電極5的側表面是與該電子躍進層3的c-平面3(c2)和該電子供應層4的c-平面4(c2)成歐姆接觸。該汲極電極6的底部是與該電子躍進層3的m-平面3(m2)成歐姆接觸，而該汲極電極6的側表面是與該電子供應層4的c-平面4(c1)成歐姆接觸。
然後，一閘極電極7是形成在該電子供應層4的m-平面4(m)上。一個用於形成該閘極電極7的光罩是被形成。一光阻被施加到該生成物的整個表面上，而然後一用於露出該電子供應層4之m-平面4(m)之一要形成有閘極電極7之區域的開孔是藉由光刻技術來形成。在這形式下，一個具有如此之開孔的光罩是形成。
一像是Ni/Au般的電極材料是藉著，例如，蒸氣沉積技術來沉積在該光罩上與在該開孔內。Ni是沉積到一個大約30nm的厚度，而Au是沉積到一個大約400nm的厚度。該光罩與沉積在其上的Ni/Au是藉著剝去技術來被移去。透過這製程，該閘極電極7是形成在該電子供應層4的m-平面4(m)上而同時肖特基接觸是建立在其之間。
然後，如在圖2C中所示，一絕緣薄膜8是形成。特別地，像是氧化矽般的絕緣材料是藉著，例如，化學蒸氣沉積(CVD)法來沉積在該生成物的整個表面上。所沉積的氧化矽是由光刻技術與乾蝕刻加工處理。在這形式下，該絕緣薄膜8是形成俾可具有開孔在該源極電極5、該汲極電極6、與該閘極電極7之上俾可露出這些電極。
然後，該第一實施例之AlGaN/GaN-HEMT的製造 是透過，例如，用於提供連接到該源極電極5、該汲極電極6、與該閘極電極7之導線的製程來被完成。
圖4A和4B分別是為描繪該第一實施例之AlGaN/GaN-HEMT的示意橫截面圖與示意平面圖。該AlGaN/GaN-HEMT具有一個在該閘極電極7與該源極電極5之間的橫向結構以及一個在該閘極電極7與該汲極電極6之間的縱向結構。該閘極電極7與該源極電極5在一個沿著該突出物11A之上表面的橫向方向(水平方向)上是彼此分隔，而該閘極電極7與該汲極電極6在一個沿著該突出物11A之側表面的縱向方向(垂直方向)上是彼此分隔。
在該第一實施例的AlGaN/GaN-HEMT中，一通道是沿著與電子供應層4的界面且是位在該源極電極5與該汲極電極6之間來形成在該電子躍進層3。該閘極電極7是形成在該電子供應層4的m-平面4(m)上。由於該通道之在閘極電極7與源極電極5之間的部份，其包括位在該閘極電極7下方的區域，是沿著該突出物11A之是為一非極面的m-平面來形成，2DEG在閘極電壓未被施加的狀況下未被產生在這部份中。相對地，由於該通道之位在閘極電極7與汲極電極6之間的部份是沿著該突出物11A之是為一極面的c-平面來形成，即使在閘極電壓未被施加的狀況下，高濃度2DEG是被產生在這部份中。因此穩定地致使在常關模式下的運作。
在該第一實施例的AlGaN/GaN-HEMT中，該通道之位在閘極電極7與汲極電極6之間的部份是沿著該突出物11A的c-平面來形成。與一通道之位在閘極電極與汲極電極 之間之部份是沿著一m-平面來形成的情況比較起來，導通電阻是因此被大大地降低。
在該第一實施例的AlGaN/GaN-HEMT中，該源極電極5是形成俾可被埋藏在該突出物11A的凹槽12內並且接觸該電子躍進層3的c-平面3(c2)。在該電子躍進層3中，2DEG也被產生在該c-平面3(c2)上位於與該電子供應層4的界面處。該源極電極5接觸這2DEG，以致於穩定的歐姆接觸被建立。
在該第一實施例的AlGaN/GaN-HEMT中，該通道之位在閘極電極7與汲極電極6之間的部份是形成在該縱向結構中，換句話說，沿著該突出物11A的側表面。即使在閘極電極7與汲極電極6之間之在垂直方向上的長度Lgd是增加來展現高耐受電壓，在閘極電極7與汲極電極6之間之在水平方向上的長度是頂多相等於該電子供應層4的厚度而因此是可忽略的。因此，當該裝置是在平面圖中被觀看時，由該裝置所佔用的面積是實質上大大地縮減，其致使大量之裝置的集積。
裝置的特定集積密度是作描述。假設該通道之位在閘極電極7與源極電極5之間的部份是為1μm長，在平面圖中該通道的長度是實質上相等於1μm。假設在該閘極電極7與該汲極電極6之間之在垂直方向上的長度Lgd是為10μm，該耐受電壓是大約1000V。為了在現存之各具有一橫向結構之AlGaN/GaN-HEMTs中展現一個大約1000V的耐受電壓，一通道具有一個11μm的長度(在閘極電極與源極 電極之間的1-μm長度+在閘極電極與汲極電極之間的10-μm長度)。該第一實施例的AlGaN/GaN-HEMT據此致使由一裝置所佔用的面積被縮減到由如此之具有一橫向結構之現存之AlGaN/GaN-HEMT所佔用之面積的大約十一分之一並且致使裝置的集積密度被增加大約現存之AlGaN/GaN-HEMT之集積密度的11倍。在一個大約數十仟伏特之耐受電壓被展現的情況中，該第一實施例類似地致使由一裝置所佔用的面積被縮減到大約由一現存裝置所佔用之面積的幾佰分之一並且致使裝置之集積密度被增加大約現存裝置之集積密度的幾佰倍。
在該第一實施例之AlGaN/GaN-HEMT中的導通電阻是藉由模擬來被計算出來。在這計算中，一維泊松方程式(one-dimensional Poisson's equation)被使用。由於在一m-平面上之電子與電洞的有效質量尚未被決定，該計算是以在GaN之m-平面上之電子與電洞之有效質量是相等於在c-平面上之電子與電洞之有效質量的假設為基礎來被執行。
圖5A和5B描繪該計算的結果。圖5A是為一個描繪在後面之條件下於一片電阻(sheet resistance)與閘極電壓之間之關係的圖表：電子躍進層：本質GaN，電子供應層：n-型Al0.3Ga0.7N(n-型摻雜物濃度：1x1013/cm3)及40nm厚，以及閘極電壓：1.5至2.5V。圖5B是為一個描繪在後面之條件下於片電阻與閘極電壓之間之關係的圖表：電子躍進層：n-型GaN(n-型摻雜物濃度：1x1017/cm3)以及電子供應 層：本質n-型Al0.3Ga0.7N且40nm厚。
從圖5A與5B很清楚的是，與具有一橫向結構與相同通道長度的現存AlGaN/GaN-HEMT比較起來，在該第一實施例之AlGaN/GaN-HEMT中導通電阻是被顯著地降低。特別地，在該第一實施例的AlGaN/GaN-HEMT中導通電阻是比在如此之現存AlGaN/GaN-HEMT中低大約15至30%。
如上所述，在該第一實施例中，在常關模式下的運作是以一相當簡單的結構來致使、導通電阻是減低、且在閘極電極7與汲極電極6之間的水平距離是儘可能縮減來致使適足高的集積。在該第一實施例中所提供的AlGaN/GaN-HEMT因此具有高可靠度與耐受電壓。
變化
該第一實施例的變化現在將會作描述。雖然本變化揭露一種與該第一實施例類似的肖特基型AlGaN/GaN-HEMT，本變化與該第一實施例不同的地方是在於化合物半導體區域的結構。圖6A至7C是為各依製程順序描繪一種用於製造本變化之AlGaN/GaN-HEMT之方法的示意橫截面圖。雖然未被描繪，一隔離結構是藉氬(Ar)或另外的材料的注入來形成在一隔離區域內。
如在圖6A中所示，一個具有一是為一m-平面之上表面(一個主平面)的GaN基體10是被使用作為一長成基體。一個具有一是為一a-平面之上表面的GaN基體是可以被使用。由於一突出物將會在後續製程中被形成，該要被使 用的GaN基體10具有一個不少於大約幾十微米的厚度。
然後，如在圖6B中所示，一個作為一梯級的突出物10A是形成在該GaN基體10的表面。特別地，該GaN基體之一要形成有汲極電極的區域是藉乾蝕刻來形成一個具有一大約10μm之深度的凹槽13。在如此之乾蝕刻中所使用之蝕刻氣體的範例包括BCl3與Cl2。該凹槽13在該GaN基體10之表面的形成產生該突出物10A在這表面，該突出物10A作為該梯級。在本變化中，該GaN基體10的突出物10A作用如一電子躍進層。以在圖3中之平面方位的界定為基礎，在該GaN基體10的表面當中，該突出物10A的上表面是為一m-平面10(m1)，該凹槽13的底部是為一m-平面10(m2)，而該凹槽13的側表面(突出物10A的側表面)是為一c-平面10(c1)。
然後，如在圖6C中所示，該電子供應層4是形成在該GaN基體10上。特別地，i-AlGaN(本質AlGaN)或n-AlGaN(n-型AlGaN)是藉MOVPE或另外的技術來長成在該GaN基體10上到一個大約40nm的厚度。在本變化中，一個i-AlGaN或n-AlGaN層是形成在該GaN基體10上俾可具有一個是為一m-平面的上表面(與突出物10A之上表面平行的上表面)。如果該GaN基體10是被形成俾可具有一個是為一a-平面的上表面的話，該電子供應層4的上表面也是一a-平面。在本變化中，一個包括該GaN基體10與該電子供應層4的化合物半導體區域被形成。
在AlGaN的生長中，三甲基鋁氣體、三甲基鎵氣 體、與氨氣體形成的混合氣體是被使用作為該來源氣體。是否供應三甲基鋁氣體(Al源)與三甲基鎵氣體(Ga源)以及其之流動速率是以AlGaN(AlxGa1-xN：0<x<1)的成分為基礎來被適當地決定。氨氣體的流動速率是大約100ccm到10LM。再者，例如，該長成壓力是大約50到300Torr，而長成溫度是大約1000到1200℃。
為了生長n-型AlGaN，例如，一個包含一像是Si般之n-型摻雜物的氣體(例如，SiH4氣體)是以一預定流動速率來被加入到該混合氣體俾可以Si摻雜AlGaN。作為摻雜物之Si的濃度是，例如，大約1 x 1013/cm3。
然後，如在圖7A中所示，電子供應層4的部份被乾蝕刻，而突出物10A的部份是隨後被乾蝕刻。特別地，該電子供應層4被乾蝕刻俾可露出該凹槽13的底部及該突出物10A之一要形成有源極電極的區域。在該乾蝕刻中，例如，Cl2或另外的材料是被使用作為該蝕刻氣體(或者Cl2與SF6的同時使用)。然後，突出物10A之要形成有源極電極的露出區域被乾蝕刻來形成一個具有一個大約1μm之深度的凹槽14。在如此之乾蝕刻中所使用之蝕刻氣體的範例包括BCl3與Cl2。以在圖3中之平面方位的界定為基礎，在該GaN基體10中，該凹槽14的底部是為一m-平面10(m3)，而該凹槽14的側表面(該突出物10A的側表面)是為一c-平面10(c2)。在該電子供應層4中，該上表面是為該m-平面4(m)，一個側表面是為該c-平面4(c1)，而另一側表面是為該c-平面4(c2)。
然後，如在圖7B中所示，該源極電極5、該汲極電極6、與該閘極電極7是被形成。特別地，該源極電極5是形成在該凹槽14中，而然後該汲極電極6是形成該凹槽13中。一用於形成該源極電極5與該汲極電極6的光罩是被形成。一光阻是施加到該生成物的整個表面上，而然後露出凹槽14與13的開孔是藉由光刻技術來形成。在這形式下，一個具有如此之開孔的光罩被形成。像是Ta/Al般的電極材料是藉由，例如，蒸氣沉積技術來沉積在該光罩上以及在該等露出該等凹槽14與13的開孔內。Ta被沉積到一個大約20nm的厚度，而Al被沉積到一個大約200nm的厚度。該光罩與沉積於其上的Ta/Al是藉著剝去技術來被移去。然後，該GaN基體10是，例如，在氮大氣下以大約400到1000℃，像是大約600℃般加熱，而餘下的Ta/Al是與該GaN基體10和該電子供應層4成歐姆接觸。在一些情況中倘若Ta/Al是與該GaN基體10和該電子供應層4成歐姆接觸，該加熱是不必被執行。在這形式下，該源極電極5與該汲極電極6是藉由以電極材料的部份分別充填該等凹槽14和13來被形成。
該源極電極5的底部是與該GaN基體10的m-平面10(m3)成歐姆接觸，而該源極電極5的側表面是與該GaN基體10的c-平面10(c2)和該電子供應層4的c-平面4(c2)成歐姆接觸。該汲極電極6的底部是與該GaN基體10的m-平面10(m2)成歐姆接觸，而該汲極電極6的側表面是與該電子供應層4的c-平面4(c1)成歐姆接觸。
然後，該閘極電極7是形成在該電子供應層4的 m-平面4(m)上。一個用於形成該閘極電極7的光罩是被形成。一光阻被施加到該生成物的整個表面上，而然後一用於露出該電子供應層4之m-平面4(m)之一要形成有閘極電極7之區域的開孔是藉由光刻技術來形成。在這形式下，一個具有如此之開孔的光罩是形成。
一像是Ni/Au般的電極材料是藉著，例如，蒸氣沉積技術來沉積在該光罩上與在該開孔內。Ni是沉積到一個大約30nm的厚度，而Au是沉積到一個大約400nm的厚度。該光罩與沉積在其上的Ni/Au是藉著剝去技術來被移去。透過這製程，該閘極電極7是形成在該電子供應層4的m-平面4(m)上而同時肖特基接觸是建立在其之間。
然後，如在圖7C中所示，該絕緣薄膜8是形成。特別地，像是氧化矽般的絕緣材料是藉著，例如，CVD法來沉積在該生成物的整個表面上。所沉積的氧化矽是由光刻技術與乾蝕刻加工處理。在這形式下，該絕緣薄膜8是形成俾可具有開孔在該源極電極5、該汲極電極6、與該閘極電極7之上俾可露出這些電極。
然後，本變化之AlGaN/GaN-HEMT的製造是透過，例如，用於提供連接到該源極電極5、該汲極電極6、與該閘極電極7之導線的製程來被完成。
圖8A和8B分別是為描繪本變化之AlGaN/GaN-HEMT的示意橫截面圖與示意平面圖。該AlGaN/GaN-HEMT具有一個在該閘極電極7與該源極電極5之間的橫向結構以及一個在該閘極電極7與該汲極電極6之 間的縱向結構。該閘極電極7與該源極電極5在一個沿著該突出物10A之上表面的橫向方向(水平方向)上是彼此分隔，而該閘極電極7與該汲極電極6在一個沿著該突出物10A之側表面的縱向方向(垂直方向)上是彼此分隔。
在本變化的AlGaN/GaN-HEMT中，一通道是沿著與電子供應層4的界面且是位在該源極電極5與該汲極電極6之間來形成在該突出物10A。該閘極電極7是形成在該電子供應層4的m-平面4(m)上。由於該通道之在閘極電極7與源極電極5之間的部份，其包括位在該閘極電極7下方的區域，是沿著該突出物10A之是為一非極面的m-平面來形成，2DEG在閘極電壓未被施加的狀況下未被產生在這部份中。相對地，由於該通道之位在閘極電極7與汲極電極6之間的部份是沿著該突出物10A之是為一極面的c-平面來形成，即使在閘極電壓未被施加的狀況下，高濃度2DEG是被產生在這部份中。因此穩定地致使在常關模式下的運作。
在本變化的AlGaN/GaN-HEMT中，該通道之位在閘極電極7與汲極電極6之間的部份是沿著該突出物10A的c-平面來形成。與一通道之位在閘極電極與汲極電極之間之部份是沿著一m-平面來形成的情況比較起來，導通電阻是因此被大大地降低。
在本變化的AlGaN/GaN-HEMT中，該源極電極5是形成俾可被埋藏在該突出物10A的凹槽14內並且接觸該GaN基體10的c-平面10(c2)。在該突出物10A中，2DEG也被產生在該c-平面10(c2)上位於與該電子供應層4的界面處。 該源極電極5接觸這2DEG，以致於穩定的歐姆接觸被建立。
在本實施例的AlGaN/GaN-HEMT中，該通道之位在閘極電極7與汲極電極6之間的部份是形成在該垂直結構中，換句話說，沿著該突出物10A的側表面。即使在閘極電極7與汲極電極6之間之在垂直方向上的長度Lgd是增加來展現高耐受電壓，在閘極電極7與汲極電極6之間之在水平方向上的長度是頂多相等於該電子供應層4的厚度而因此是可忽略的。因此，當該裝置是在平面圖中被觀看時，由該裝置所佔用的面積是實質上大大地縮減，其致使大量之裝置的集積。
裝置的特定集積密度是作描述。假設該通道之位在閘極電極7與源極電極5之間的部份是為1μm長，在平面圖中該通道的長度是實質上相等於1μm。假設在該閘極電極7與該汲極電極6之間之在垂直方向上的長度Lgd是為10μm，該耐受電壓是大約1000V。為了在現存之各具有一橫向結構之AlGaN/GaN-HEMTs中展現一個大約1000V的耐受電壓，一通道具有一個11μm的長度(在閘極電極與源極電極之間的1-μm長度+在閘極電極與汲極電極之間的10-μm長度)。本變化的AlGaN/GaN-HEMT據此致使由一裝置所佔用的面積被縮減到由如此之具有一橫向結構之現存之AlGaN/GaN-HEMT所佔用之面積的大約十一分之一並且致使裝置的集積密度被增加大約現存之AlGaN/GaN-HEMT之集積密度的11倍。在一個大約數十仟伏特之耐受電壓被展現的情況中，本變化類似地致使由一裝置所佔用的面積 被縮減到大約由一現存裝置所佔用之面積的幾佰分之一並且致使裝置之集積密度被增加大約現存裝置之集積密度的幾佰倍。
如同在該第一實施例中一樣，在本變化之AlGaN/GaN-HEMT中導通電阻是比在現存之各具有一橫向結構與相同之通道長度之AlGaN/GaN-HEMTs中低大約15至30%。
如上所述，在本變化中，在常關模式下的運作是以一相當簡單的結構來致使、導通電阻是減低、且在閘極電極7與汲極電極6之間的水平距離是儘可能縮減來致使適足高的集積。在本變化中所提供的AlGaN/GaN-HEMT因此具有高可靠度與耐受電壓。再者，在本變化中，一緩衝層未被設置，而且在該GaN基體的部份作用為一電子躍進層之時，一電子躍進層也未被設置。這結構有效地減少生產製程的數目。
第二實施例
一第二實施例現在將會作描述。雖然該第二實施例揭露一種與該第一實施例類似的肖特基型AlGaN/GaN-HEMT，該第二實施例與該第一實施例不同的地方是在於形成在一電子躍進層之梯級的結構。圖9A至11B是為各依製程順序描繪一種用於製造該第二實施例之AlGaN/GaN-HEMT之方法的示意橫截面圖。雖然未被描繪，一隔離結構是藉氬(Ar)或另外的材料的注入來形成在一隔離區域內。
如在圖9A中所示，是為化合物半導體層的該緩衝層2與電子躍進層3是如同在圖1A中的第一實施例中一樣依序形成在一個像是一m-平面SiC基體(於此後稱為SiC基體)1般的長成基體上。取代該m-平面SiC基體，一藍寶石基體或者一GaAs基體是可以被使用作為一長成基體。該基體可以是一半絕緣基體或者可以是一導電基體。
AlN被長成在該SiC基體1上到一個大約5nm的厚度，而i-GaN(本質GaN)或n-GaN(n-型GaN)是長成在其上到一個大約一至幾十微米的厚度，該長成是由，例如，MOVPE來執行。在該第二實施例中，該i-GaN或n-GaN層是形成在該SiC基體1之上俾可具有一個是為一是為一非極面之m-平面的表面(與該SiC基體1之上表面平行的上表面)。取代一m-平面，如此的層是可以被形成俾可具有一a-平面。在這形式下，具有一個是為一m-平面之上表面的該緩衝層2與該電子躍進層3是被形成俾可疊置在該SiC基體1上。在該緩衝層2的形成中，AlGaN可以代替AlN，或者GaN是可以在低溫下長成。一GaN基體可以被使用作為該長成基體，而該電子躍進層3是可以在沒有形成該緩衝層2之下形成在該GaN基體上。
在AlN與GaN的長成中，三甲基鋁氣體、三甲基鎵氣體、與氨氣體形成的混合氣體是被使用作為該來源氣體。是否供應三甲基鋁氣體(Al源)與三甲基鎵氣體(Ga源)以及其之流動速率是以要被長成之化合物半導體層為基礎來被適當地決定。是為共同材料之氨氣體的流動速率是大 約100ccm到10LM。再者，例如，該長成壓力是大約50到300Torr，而長成溫度是大約1000到1200℃。
為了生長n-型GaN，例如，一個包含一像是Si般之n-型摻雜物的氣體(例如，SiH4氣體)是以一預定流動速率來被加入到該混合氣體俾可以Si摻雜GaN。作為摻雜物之Si的濃度是，例如，大約1 x 1017/cm3。
然後，如在圖9B中所示，作為一梯級的一凹坑21是形成在該電子躍進層3的表面。特別地，該電子躍進層3之表面之除了一個要形成有汲極電極之區域之外的部份是被乾蝕刻來形成一個具有一大約一到幾十微米之深度的凹槽(數值是由耐受電壓決定；例如，就一個幾百伏特的耐受電壓而言，厚度會是幾微米而就一個幾千伏特的耐受電壓而言，厚度會是幾十微米)。在如此之乾蝕刻中所使用之蝕刻氣體的範例包括BCl3與Cl2。形成在該電子躍進層3之表面的凹槽是為該作用為一梯級的凹坑21。以在圖3中之平面方位的界定為基礎，在該電子躍進層3的表面當中，該凹坑21的底部是為該m-平面3(m1)，該電子躍進層3的上表面是為該m-平面3(m2)，而該凹坑21的側表面是為一c-平面3(c)。
然後，如在圖9C中所示，一n+區域22與一n-區域23是形成在該凹坑21的底部。特別地，一光阻是施加到該生成物的整個表面上，而該光阻是由光刻技術加工處理俾可形成一個具有一用於露出一個位在該凹坑21之底部之要形成有源極電極之區域之開孔的光罩。該凹坑21的底部是藉由這光罩以一像是Si般的n-型摻雜物摻雜。作為一摻雜物 之Si的濃度是，例如，大約不低於1x1018/cm3：例如，大約1x1020/cm3。在這形式下，該n+區域22是形成在該凹坑21之底部之要形成有源極電極的部份。該光罩是藉一灰化製程或者另外的技術來被移去。
然後，一光阻是施加到該生成物的整個表面上，而該光阻是由光刻技術加工處理俾可形成一個具有一用於露出一位在凹坑21之底部在要形成有閘極電極與源極電極之部份之間之預定區域之開孔的光阻。該凹坑21的底部是藉由這光罩以一像是Si般的n-型摻雜物摻雜。作為摻雜物之Si的濃度是比該n+區域22的低：例如，大約不高於1x1017/cm3，特別地，大約1x1016/cm3。在這形式下，該n-區域23是形成在該凹坑21之底部之一位在要形成有閘極電極與源極電極之部份之間的預定部份。該光罩是藉灰化製程或者另外的技術來被移去。
然後，如在圖10A中所示，該電子供應層4是形成在該電子躍進層3上。特別地，i-AlGaN(本質AlGaN)或n-AlGaN(n-型AlGaN)是由MOVPE或另外的技術長成在該電子躍進層3上到一個大約40nm的厚度。在該第二實施例中，一個i-AlGaN或n-AlGaN層是形成在該電子躍進層3上俾可具有一個是為一m-平面的上表面(與該SiC基體1之上表面平行的上表面)。如果該電子躍進層3是形成俾可具冑一個是為一a-平面的上表面的話，該電子供應層4的上表面也是一個a-平面。在這形式下，一個包括該緩衝層2、該電子躍進層3、與該電子供應層4的化合物半導體區域是被形成。
在AlGaN的長成中，三甲基鋁氣體、三甲基鎵氣體、與氨氣體形成的混合氣體是被使用作為該來源氣體。是否供應三甲基鋁氣體(Al源)與三甲基鎵氣體(Ga源)以及其之流動速率是以AlGaN(AlxGa1-xN：0<x<1)的成分為基礎來被適當地決定。氨氣體的流動速率是大約100ccm到10LM。再者，例如，該長成壓力是大約50到300Torr，而長成溫度是大約1000到1200℃。
為了生成n-型AlGaN，例如，一個包含一像是Si般之n-型摻雜物的氣體(例如，SiH4氣體)是以一預定流動速率來被加入到該混合氣體俾可以Si摻雜GaN。作為摻雜物之Si的濃度是，例如，大約1 x 1013/cm3。
然後，如在圖10B中所示，電子供應層4的部份被乾蝕刻。特別地，該電子供應層4被乾蝕刻俾可露出該n+區域22的表面及一個在該電子躍進層3之上表面上之要形成有汲極電極的區域。在如此的乾蝕刻中，例如，Cl2或另外的材料是被使用作為該蝕刻氣體(或者Cl2與SF6的同時使用)。以在圖3中之平面方位的界定為基礎，在該電子供應層4中，一個上表面是為一m-平面4(m1)，另一個上表面是為一m-平面4(m2)，而該側表面是一c-平面4(c)。
然後，如在圖11A中所示，一源極電極24、一汲極電極25、與一閘極電極26是被形成。特別地，該源極電極24是形成在該n+區域22上，而該汲極電極25是形成在一個包括該電子躍進層3之上表面與該電子供應層4之以上所述之另一上表面的區域上。一用於形成該源極電極24與該 汲極電極25的光罩是被形成。一光阻是施加到該生成物的整個表面上，而然後露出該n+區域22之表面與以上所述之區域的開孔是藉由光刻技術來形成。在這形式下，一個具有如此之開孔的光罩被形成。像是Ta/Al般的電極材料是藉由，例如，蒸氣沉積技術來沉積在該光罩上以及在該等用於露出該n+區域22之表面與以上所述之區域的開孔內。Ta被沉積到一個大約20nm的厚度，而Al被沉積到一個大約200nm的厚度。該光罩與沉積於其上的Ta/Al是藉著剝去技術來被移去。然後，該SiC基體1是，例如，在氮大氣下以大約400到1000℃，例如，大約600℃加熱，而餘下的Ta/Al是與該電子躍進層3和該電子供應層4成歐姆接觸。在一些情況中倘若Ta/Al是與該電子躍進層3和該電子供應層4成歐姆接觸，該加熱是不必被執行。透過這製程，該源極電極24與該汲極電極25是分別形成在該n+區域22的表面與以上所述的區域上。
該源極電極24的底部是與該n+區域22[m-平面3(m1)]成歐姆接觸，而該源極電極24的側表面是與該電子供應層4的c-平面4(c2)成歐姆接觸。在該第二實施例中，由於該源極電極24接觸該n+區域22，優良的歐姆接觸被建立。該汲極電極25的底部是與該電子躍進層3的m-平面3(m2)和該電子供應層4的m-平面4(m2)成歐姆接觸。
然後，該閘極電極26是形成在該電子供應層4的m-平面4(m1)上。一個用於形成該閘極電極26的光罩是被形成。一光阻被施加到該生成物的整個表面上，而然後一用 於露出該電子供應層4之m-平面4(m1)之一要形成有閘極電極26之區域的開孔是藉由光刻技術來形成。在這形式下，一個具有如此之開孔的光罩是形成。
一像是Ni/Au般的電極材料是藉著，例如，蒸氣沉積技術來沉積在該光罩上與在該開孔內。Ni是沉積到一個大約30nm的厚度，而Au是沉積到一個大約400nm的厚度。該光罩與沉積在其上的Ni/Au是藉著剝去技術來被移去。透過這製程，該閘極電極26是形成在該電子供應層4的m-平面4(m1)上而同時肖特基接觸是建立在其之間。
在該第二實施例中，該n-區域23是形成在該電子供應層4之一位在該閘極電極26與該源極電極24之間的預定部份。該n-區域23幫助在耐受電壓上的進一步提升。
然後，如在圖11B中所示，一絕緣薄膜27被形成。特別地，像是氧化矽般的絕緣材料是藉著，例如，CVD法來沉積在該生成物的整個表面上。所沉積的氧化矽是由光刻技術與乾蝕刻加工處理。在這形式下，該絕緣薄膜27是形成俾可具有開孔在該源極電極24、該汲極電極25、與該閘極電極26之上俾可露出這些電極。
然後，該第二實施例之AlGaN/GaN-HEMT的製造是透過用於提供連接到該源極電極24、該汲極電極25、與該閘極電極26之導線的製程來被完成。
圖12A和12B分別是為描繪該第二實施例之AlGaN/GaN-HEMT的示意橫截面圖與示意平面圖。該AlGaN/GaN-HEMT具有一個在該閘極電極26與該源極電極 24之間的橫向結構以及一個在該閘極電極26與該汲極電極25之間的縱向結構。該閘極電極26與該源極電極24在一個沿著該凹坑21之底部的橫向方向(水平方向)上是彼此分隔，而該閘極電極26與該汲極電極25在一個沿著該凹坑21之側表面的縱向方向(垂直方向)上是彼此分隔。
在該第二實施例的AlGaN/GaN-HEMT中，一通道是沿著與電子供應層4的界面且是位在該源極電極24與該汲極電極25之間來形成在該電子躍進層3。該閘極電極26是形成在該電子供應層4的m-平面4(m1)上。由於該通道之在閘極電極26與源極電極24之間的部份，其包括位在該閘極電極26下方的區域，是沿著該凹坑21之是為一非極面的m-平面來形成，2DEG在閘極電壓未被施加的狀況下未被產生在這部份中。相對地，由於該通道之位在閘極電極26與汲極電極25之間的部份是沿著該凹坑21之是為一極面的c-平面來形成，即使在閘極電壓未被施加的狀況下，高濃度2DEG是被產生在這部份中。因此穩定地致使在常關模式下的運作。
在該第二實施例的AlGaN/GaN-HEMT中，該通道之位在閘極電極26與汲極電極25之間的部份是沿著該凹坑21的c-平面來形成。與一通道之位在閘極電極與汲極電極之間之部份是沿著一m-平面來形成的情況比較起來，導通電阻是因此被大大地降低。
在該第二實施例的AlGaN/GaN-HEMT中，該源極電極24是形成在該電子躍進層3的n+區域22上以致於接觸 是建立在其之間。這結構致使穩定的歐姆接觸被建立在該源極電極24與該電子躍進層3之間。
在該第二實施例的AlGaN/GaN-HEMT中，該通道之位在閘極電極26與汲極電極25之間的部份是形成在該縱向結構中，換句話說，沿著該凹坑21的側表面。即使在閘極電極26與汲極電極25間之在垂直方向上的長度Lgd是增加來展現高耐受電壓，在閘極電極26與汲極電極25之間之在水平方向上的長度是頂多相等於該絕緣薄膜27的厚度而因此是可忽略的。因此，當該裝置是在平面圖中被觀看時，由該裝置所佔用的面積是實質上大大地縮減，其致使大量之裝置的集積。
裝置的特定集積密度是作描述。假設該通道之位在閘極電極26與源極電極25之間的部份是為1.5μm長(1μm+0.5μm)，在平面圖中該通道的長度是實質上相等於1.5μm。假設在該閘極電極26與該汲極電極25之間之在垂直方向上的長度Lgd是為10μm，該耐受電壓是大約1000V。為了在現存之各具有一橫向結構之AlGaN/GaN-HEMTs中展現一個大約1000V的耐受電壓，一通道具有一個11.5μm的長度(在閘極電極與源極電極之間的1.5-μm長度+在閘極電極與汲極電極之間的10-μm長度)。該第二實施例的AlGaN/GaN-HEMT據此致使由一裝置所佔用的面積被縮減到由如此之具有一橫向結構之現存之AlGaN/GaN-HEMT所佔用之面積的大約八分之一並且致使裝置的集積密度被增加大約現存之AlGaN/GaN-HEMT之集積密度的8倍。在一個 大約數十仟伏特之耐受電壓被展現的情況中，該第二實施例類似地致使由一裝置所佔用的面積被縮減到大約由一現存裝置所佔用之面積的幾佰分之一並且致使裝置之集積密度被增加大約現存裝置之集積密度的幾佰倍。
如同在該第一實施例中一樣，在該第二實施例的AlGaN/GaN-HEMT中導通電阻是比在現存之各具有一橫向結構與相同通道長度的AlGaN/GaN-HEMTs中低大約15至30%。
如上所述，在該第二實施例中，在常關模式下的運作是以一相當簡單的結構來致使、導通電阻是減低、且在閘極電極26與汲極電極25之間的水平距離是儘可能縮減來致使適足高的集積。在該第二實施例中所提供的AlGaN/GaN-HEMT因此具有高可靠度與耐受電壓。
變化
該第二實施例的變化現在將會作描述。雖然本變化揭露一種與該第二實施例類似的AlGaN/GaN-HEMT，該變化與該第二實施例不同的地方是在於一個包括一閘極絕緣體的金屬絕緣體半導體(MIS)是被提供。圖13A至15B是為各依製程順序描繪一種用於製造本變化之AlGaN/GaN-HEMT之方法的示意橫截面圖。雖然未被描繪，一隔離結構是藉氬(Ar)或另外的材料的注入來形成在一隔離區域內。
如在圖13A中所示，是為化合物半導體層的該緩衝層2與該電子躍進層3是如同在圖9A中之第二實施例一樣 依序形成在一個像是一m-平面SiC基體(於此後稱為SiC基體)1般的長成基體上。代替該m-平面SiC基體，一藍寶石基體或者一GaAs基體是可以被使用作為一長成基體。該基體可以是一半絕緣基體或者可以是一導電基體。
AlN是長成在該SiC基體1上到一個大約5nm的厚度，而i-GaN(本質GaN)或n-GaN(n-型GaN)是長成在其上到一個大約1μm的厚度，該長成是由，例如，MOVPE來執行。在本變化中，該i-GaN或n-GaN層是形成在該SiC基體1之上俾可具有一個是為一是為一非極面之m-平面的表面(與該SiC基體1之上表面平行的上表面)。取代一m-平面，如此的層可以被形成俾可具有一a-平面。在這形式下，各具有一個是為一m-平面之上表面的該緩衝層2與該電子躍進層3是被形成俾可疊置在該SiC基體1上。在該緩衝層2的形成中，AlGaN可以代替AlN，或者GaN可以在低溫下長成。一GaN基體可以被使用作為一長成基體，而該電子躍進層3可以在沒有形成該緩衝層2之下被形成在該GaN基體上。
在AlN與GaN的生長中，三甲基鋁氣體、三甲基鎵氣體、與氨氣體形成的混合氣體是被使用作為該來源氣體。是否供應三甲基鋁氣體(Al源)與三甲基鎵氣體(Ga源)以及其之流動速率是以要被生長之化合物半導體層為基礎來被適當地決定。是為共同材料之氨氣體的流動速率是大約100ccm到10LM。再者，例如，該長成壓力是大約50到300Torr，而長成溫度是大約1000到1200℃。
為了生成n-型GaN，例如，一個包含一像是Si般之n-型摻雜物的氣體(例如，SiH4氣體)是以一預定流動速率來被加入到該混合氣體俾可以Si摻雜GaN。作為摻雜物之Si的濃度是，例如，大約1 x 1017/cm3。
然後，如在圖13B中所示，作為一材級的凹坑21是如同在圖9B中之第二實施例一樣被形成在該電子躍進層3的表面。特別地，該電子躍進層3之表面之除了一個要形成有汲極電極之區域之外的部份是被乾蝕刻來形成一個具有一大約一到幾十微米之深度的凹槽(數值是由耐受電壓來決定；例如，就一個幾百伏特的耐受電壓而言該厚度會是幾個微米而就一個幾千伏特的耐受電壓而言該厚度會是幾十微米)。在如此之乾蝕刻中所使用之蝕刻氣體的範例包括BCl3與Cl2。形成在該電子躍進層3之表面的凹槽是為該作用如一梯級的凹坑21。以在圖3中之平面方位的界定為基礎，在該電子躍進層3的表面當中，該凹坑21的底部是為一m-平面3(m1)，該電子躍進層3的上表面是為該m-平面3(m2)，而該凹坑21的側表面是為該c-平面3(c)。
然後，如在圖13C中所示，一n+區域31與一n-區域32是形成在該凹坑21的底部。特別地，一光阻是施加到該生成物的整個表面上，而該光阻是由光刻技術加工處理俾可形成一個具有一用於露出一個位在該凹坑21之底部之要形成有源極電極之區域之開孔的光罩。該凹坑21的底部是藉由這光罩以一像是Si般的n-型摻雜物摻雜。作為一摻雜物之Si的濃度是，例如，大約不低於1x1018/cm3：例如，大 約1x1020/cm3。在這形式下，該n+區域31是形成在該凹坑21之底部之要形成有源極電極的部份。該光罩是藉一灰化製程或者另外的技術來被移去。
然後，一光阻是施加到該生成物的整個表面上，而且該光阻是由光刻技術加工處理來形成一個具有一用於露出一個位在該凹坑21之底部之要形成有閘極電極之區域之開孔的光阻。該凹坑21的底部是藉著這光罩來以一像是Si般的n-型摻雜物摻雜。作為一摻雜物之Si的濃度是低於該n+區域31的濃度：例如，大約不高於1x1017/cm3，特別地，大約1x1016/cm3。在這形式下，該n-區域32是形成在該凹坑21之底部之要形成有閘極電極的部份。該光罩是由灰化製程或另外的技術來被移去。
然後，如在圖14A中所示，該電子供應層4是形成在該電子躍進層3上。特別地，i-AlGaN(本質AlGaN)或n-AlGaN(n-型AlGaN)是由MOVPE或另外的技術來長成在該電子躍進層3上到一個大約40nm的厚度。在本變化中，該i-AlGaN或n-AlGaN層是形成在該電子躍進層3上俾可具有一個是為一m-平面的上表面(與該SiC基體1之上表面平行的上表面)。如果該電子躍進層3是被形成俾可具有一個是為一a-平面的上表面的話，該電子供應層4的上表面也是一a-平面。在這形式下，一個包括該緩衝層2、該電子躍進層3、與該電子供應層4的化合物半導體區域被形成。
在AlGaN的生長中，三甲基鋁氣體、三甲基鎵氣體、與氨氣體形成的混合氣體是被使用作為該來源氣 體。是否供應三甲基鋁氣體(Al源)與三甲基鎵氣體(Ga源)以及其之流動速率是以AlGaN(AlxGa1-xN：0<x<1)的成分為基礎來被適當地決定。氨氣體的流動速率是大約100ccm到10LM。再者，該長成壓力是大約50到300Torr，而長成溫度是大約1000到1200℃。
為了生長n-型AlGaN，例如，一個包含一像是Si般之n-型摻雜物的氣體(例如，SiH4氣體)是以一預定流動速率來被加入到該混合氣體俾可以Si摻雜GaN。作為摻雜物之Si的濃度是，例如，大約1 x 1013/cm3。
然後，如在圖14B中所示，該電子供應層4被乾蝕刻。特別地，該電子供應層4被乾蝕刻以致於該電子供應層4之僅在該凹坑21之側表面上的部份被留下。在如此的乾蝕刻中，例如，Cl2或另外的材料是被使用作為該蝕刻氣體(或者Cl2與SF6的同時使用)。以在圖3中之平面方位的界定為基礎，在該電子供應層4中，該上表面是為該m-平面4(m)，而該側表面是為該c-平面4(c)。
然後，如在圖14C中所示，一閘極絕緣體33被形成。特別地，一像是Al2O3般的絕緣材料是沉積在該生成物的整個表面上。Al2O3是藉由，例如，原子層沉積(ALD)法來沉積到一個大約2至200nm的厚度；在這情況中，Al2O3是沉積到一個大約40nm的厚度。取代ALD，Al2O3可以是藉由，例如，電漿CVD法或濺鍍法來沉積。代替Al2O3，Al的氮化物或氮氧化物是可以被使用。再者，為了形成該閘極絕緣體33，Si、Hf、Zr、Ti、Ta、或W的氧化物、氮化物、 或氮氧化物是可以被使用，或者其之適當的組合是可以被使用來形成一多層結構。
然後，所沉積的Al2O3是由光刻技術與乾蝕刻加工處理俾可留下僅在該是為一個要形成有閘極電極之區域之n-區域32上的Al2O3。在這形式下，該閘極絕緣體33是形成該n-區域32上。
然後，如在圖15A中所示，一源極電極34、一汲極電極35、與一閘極電極36是被形成。特別地，該源極電極34是形成在該n+區域31上，而該汲極電極35是形成在一個包括該電子躍進層3與電子供應層4之上表面的區域。一個用於形成該源極電極34與該汲極電極35的光罩被形成。一光阻是施加到該生成物的整個表面上，而然後露出該n+區域31之表面與以上所述之區域的開孔是藉由光刻技術來形成。在這形式下，一個具有如此之開孔的光罩被形成。像是Ta/Al般的電極材料是藉由，例如，蒸氣沉積技術來沉積在該光罩上以及在該等露出該n+區域31之表面與以上所述之區域的開孔內。Ta被沉積到一個大約20nm的厚度，而Al被沉積到一個大約200nm的厚度。該光罩與沉積於其上的Ta/Al是藉著剝去技術來被移去。然後，該SiC基體1是在氮大氣下以大約400到1000℃，例如，大約600℃加熱，而餘下的Ta/Al是與該電子躍進層3和該電子供應層4成歐姆接觸。在一些情況中倘若Ta/Al是與該電子躍進層3和該電子供應層4成歐姆接觸，該加熱是不必被執行。透過這製程，該源極電極35與該汲極電極35是分別形成在該n+區 域31的表面與該以上所述的區域上。
該源極電極34的底部是與該n+區域31[m-平面3(m1)]成歐姆接觸。在本變化中，由於該源極電極34接觸該n+區域31，優良的歐姆接觸被建立。該汲極電極35的底部是與該電子躍進層3的m-平面3(m2)和該電子供應層4的m-平面4(m)成歐姆接觸。
然後，該閘極電極36是形成在該閘極絕緣體33上。一個用於形成該閘極電極36的光罩被形成。一光阻是施加到該生成物的整個表面上，而然後一個用於露出該閘極絕緣體33之是為一個要形成有閘極電極36之區域之表面的開孔是由光刻技術形成。在這形式下，一具有如此之開孔的光罩被形成。
一像是Ni/Au般的電極材料是藉著，例如，蒸氣沉積技術來沉積在該光罩上與在該開孔內。Ni是沉積到一個大約30nm的厚度，而Au是沉積到一個大約400nm的厚度。該光罩與沉積在其上的Ni/Au是藉著剝去技術來被移去。透過這製程，該閘極電極36是在該閘極絕緣體33插置於其之間之下形成在該n-區域32之上。
在本變化中，該閘極電極36是在該閘極絕緣體體33插置在其之間之下形成在該n-區域32之上。在閘極電壓未施加到該閘極電極36的情況中，該n-區域32的高電阻致使一電晶體處於一關閉模式(off-mode)。相對地，在閘極電壓被施加的情況中，該n-區域32的能帶被彎曲，而該n-區域32變成一n+區域，其致使一電晶體處於一導通模式 (on-mode)。
然後，如在圖15B中所示，一絕緣薄膜37是形成。特別地，像是氧化矽般的絕緣材料是藉著，例如，CVD法來沉積在該生成物的整個表面上。所沉積的氧化矽是由光刻技術與乾蝕刻加工處理。在這形式下，該絕緣薄膜37是形成俾可具有開孔在該源極電極34、該汲極電極35、與該閘極電極36之上俾可露出這些電極。
然後，本變化之AlGaN/GaN-HEMT的製造是透過用於提供連接到該源極電極34、該汲極電極35、與該閘極電極36之導線的製程來被完成。
圖16A和16B分別是為描繪本變化之AlGaN/GaN-HEMT的示意橫截面圖與示意平面圖。該AlGaN/GaN-HEMT具有一個在該閘極電極36與該源極電極34之間的橫向結構以及一個在該閘極電極36與該汲極電極35之間的縱向結構。該閘極電極36與該源極電極34在一個沿著該凹坑21之底部的橫向方向(水平方向)上是彼此分隔，而該閘極電極36與該汲極電極35在一個沿著該凹坑21之側表面的縱向方向(垂直方向)上是彼此分隔。
在本變化的AlGaN/GaN-HEMT中，一通道是形成在該源極電極34與該汲極電極35之間。該閘極電極36是形成在該閘極絕緣體33上俾可疊置在該n-區域32上。該通道之在該閘極電極36與該汲極電極35之間的部份，換句話說，沿著該電子躍進層3之界面到該電子供應層4的區域，是沿著該凹坑21之是為該非極面的c-平面來形成。即使在 閘極電壓未被施加的情況中，高濃度2DEG是因此被產生在這部份。相對地，在閘極電壓未被施加的情況中，由於該n-區域32，2DEG未被產生在該通道之位在閘極電極36下方的部份，而一電晶體是因此處於關閉模式。因此穩定地致使在常關模式下的運作。
在本變化的AlGaN/GaN-HEMT中，該通道之位在閘極電極36與汲極電極35之間的部份是沿著該凹坑21的c-平面來形成。與一通道之位在閘極電極與汲極電極之間之部份是沿著一m-平面來形成的情況比較起來，導通電阻是因此被大大地降低。
在本變化的AlGaN/GaN-HEMT中，該源極電極34是形成在該電子躍進層3的n+區域31上以致於接觸是建立在其之間。這結構致使穩定的歐姆接觸被建立在該源極電極34與該電子躍進層3之間。
在本實施例的AlGaN/GaN-HEMT中，該通道之位在閘極電極36與汲極電極35之間的部份是形成在該橫向結構中，換句話說，沿著該凹坑21的側表面。即使在閘極電極36與汲極電極35之間之在垂直方向上的長度Lgd是增加來展現高耐受電壓，在閘極電極36與汲極電極35之間之在水平方向上的長度是頂多相等於該絕緣薄膜37的厚度而因此是可忽略的。因此，當該裝置是在平面圖中被觀看時，由該裝置所佔用的面積是實質上大大地縮減，其致使大量之裝置的集積。
如同在該第二實施例中一樣，在本變化的 AlGaN/GaN-HEMT中導通電阻是比在現存之各具有一橫向結構與相同之通道長度的AlGaN/GaN-HEMTs中低大約15至30%。
如上所述，在本變化中，在常關模式下的運作是以一相當簡單的結構來致使、導通電阻是減低、且在閘極電極36與汲極電極35之間的水平距離是儘可能縮減來致使適足高的集積。在本變化中所提供的AlGaN/GaN-HEMT因此具有高可靠度與耐受電壓。
雖然該第一和第二實施例以及其之變化業已作描述，實施例未被限制為這樣。在該第一實施例以及其之變化中，例如，一閘極絕緣體是可以如同在該第二實施例的變化中一樣被形成俾可提供一具有一MIS結構的AlGaN/GaN-HEMT。此外，在該第二實施例以及其之變化中，一個具有一是為一m-平面或一a-平面之上表面的GaN基體是可以如同在該第一實施例的變化中一樣被使用來提供一不包括緩衝層與電子躍進層的AlGaN/GaN-HEMT。
第三實施例
一第三實施例揭露應用從該第一與第二實施例以及其之變化中之那些選擇出來之AlGaN/GaN-HEMT的電源供應設備。圖17是為一描繪該第三實施例之電源供應設備之大致結構的示意圖。
該第三實施例的電源供應設備包括一高張力初級電路41、一低張力次級電路42、與一設置在該初級電路41與該次級電路42之間的變壓器43。該初級電路41包括 一交流電源供應器44、一橋式整流器電路45、與複數個(在該第三實施例中四個)切換裝置46a,46b,46c，和46d。該橋式整流器電路45包括一切換裝置46e。該次級電路42包括複數個(在該第三實施例中三個)切換裝置47a,47b，和47c。
在該第三實施例中，從該第一和第二實施例以及其之變化中之那些選擇出來的一AlGaN/GaN-HEMT是被使用在該初級電路41之切換裝置46a,46b,46c,46d，和46e中之每一者中。相對地，使用矽的一現存MIS場效電晶體(FET)是被使用於該次級電路42之切換裝置47a,47b，和47c中之每一者內。
在該第三實施例中，於該高張力電路中所使用的AlGaN/GaN-HEMT展現高耐受電壓而且具有後面的效果：以一相當簡單的結構來致使在常關模式下的運作、減低導通電阻、及儘可能縮減在該閘極電極與該汲極電極之間的水平距離俾可提供適足高的集積密度。這結構致使一個具有高可靠度並展現高功率的電源供應電路。
第四實施例
一第四實施例揭露一種應用從該第一和第二實施例以及其之變化中之那些選擇出來之AlGaN/GaN-HEMT的高頻放大器。圖18是為一描繪該第四實施例之高頻放大器之大致結構的示意圖。
該第四實施例的高頻放大器包括一數位預失真電路51、混合器52a和52b、與一功率放大器53。該數位預失真電路51補償輸入訊號的非線性失真。該混合器52a把 經歷補償非線性失真的輸入訊號與交流訊號混合。該功率放大器53把與該交流訊號混合的輸入訊號放大並且包括一個從該第一和第二實施例以及其之變化中之那些選擇出來的AlGaN/GaN-HEMT。在圖18中所示的結構中，例如，切換運作允許該混合器52b把輸出訊號與交流訊號混合而然後把混合訊號傳輸到該數位預失真電路51。
在該第四實施例中，於該高頻放大器中所使用的AlGaN/GaN-HEMT展現高耐受電壓並且具有後面的效果：以一相當簡單的結構來致使在常關模式下的運作、減低導通電阻、及儘可能縮減在該閘極電極與該汲極電極之間的水平距離俾可提供適足高的集積密度。這結構致使一個具有高可靠度並展現高耐受電壓的高頻放大器。
其他實施例
在該第一至第四實施例中，AlGaN/GaN-HEMTs業已各被描述為一化合物半導體裝置。本揭露是可以應用到如此之AlGaN/GaN-HEMTs之外的化合物半導體裝置：例如，在下面作描述的HEMTs。
另外之HEMT的第一範例
一第一範例揭露一InAlN/GaN-HEMT為一化合物半導體裝置。InAlN與GaN是為化合物半導體，它們是以它們的成分為基礎來被致能俾可具有一接近晶格常數。在這情況中，在該第一和第二實施例以及其之變化中之每一者中的電子躍進層和電子供應層是分別由i-GaN或n-GaN與i-InAlN或n-InAlN形成。此外，由於壓電極化在這情況中 未被實質上產生，2DEG主要是由InAlN的自發性極化產生。
在該第一範例中，如同在以上所述的AlGaN/GaN-HEMTs中一樣，在常關模式下的運作是以一相當簡單的結構來被致使、導通電阻被減低、及儘可能縮減在該閘極電極與該汲極電極之間的水平距離俾可提供適足高的集積密度。在該第一範例中所提供的InAlN/GaN-HEMT因此具有高可靠度與耐受電壓。
另外之HEMT的第二範例
一第二範例揭露一InAlGaN/GaN-HEMT為一化合物半導體裝置。InAlGaN的成分可以作改變俾可調整其之晶格常數變成比GaN的晶格常數小。在這情況中，在該第一和第二實施例以及其之變化中之每一者中的電子躍進層與電子供應層是分別由i-GaN或n-GaN與i-InAlGaN或n-InAlGaN形成。
在該第二範例中，如同在以上所述的AlGaN/GaN-HEMTs中一樣，在常關模式下的運作是以一相當簡單的結構來被致使、導通電阻被減低、及儘可能縮減在該閘極電極與該汲極電極之間的水平距離俾可提供適足高的集積密度。在該第二範例中所提供的InAlGaN/GaN-HEMT因此具有高可靠度與耐受電壓。
於此中所述的所有例子和條件語言是傾向於為了幫助讀者了解本發明及由發明人所提供之促進工藝之概念的教育用途，並不是把本發明限制為該等特定例子和條件，且在說明書中之該等例子的組織也不是涉及本發明之優劣的 展示。雖然本發明的實施例業已詳細地作描述，應要了解的是，在沒有離開本發明的精神與範疇之下，對於本發明之實施例之各式各樣的改變、替換、與變化是能夠完成。
1‧‧‧SiC基體
2‧‧‧緩衝層
3‧‧‧電子躍進層
3(m)‧‧‧m-平面
3(m2)‧‧‧m-平面
3(m3)‧‧‧m-平面
3(c1)‧‧‧c-平面
3(c2)‧‧‧c-平面
4‧‧‧電子供應層
4(c1)‧‧‧c-平面
4(c2)‧‧‧c-平面
4(m)‧‧‧m-平面
5‧‧‧源極電極
6‧‧‧汲極電極
7‧‧‧閘極電極
8‧‧‧絕緣薄膜
10‧‧‧GaN基體
11‧‧‧凹槽

Claims (16)

  1. 一種化合物半導體裝置，包含：一具有一表面的化合物半導體區域，一梯級是形成在該化合物半導體區域的表面；一第一電極被形成俾可疊置在該梯級的上表面上，該上表面是為一非極面；及一第二電極，該第二電極是沿著該梯級的側表面形成俾可在一垂直方向上與該第一電極分隔，該側表面是為一極面。
  2. 如申請專利範圍第1項所述之化合物半導體裝置，更包含：一第三電極，該第三電極是沿著該梯級的上表面形成俾可在一水平方向上與該第一電極分隔。
  3. 如申請專利範圍第2項所述之化合物半導體裝置，其中，該第三電極被形成俾可充填一個形成於該梯級之上表面的凹槽並且部份地接觸在該凹槽內的一極面。
  4. 如申請專利範圍第2項所述之化合物半導體裝置，其中，一第一n-摻雜區域被形成俾可位於該在該梯級內之第三電極的下方。
  5. 如申請專利範圍第4項所述之化合物半導體裝置，其中，一第二n-摻雜區域是形成在該位於第一電極與第三電極之間的梯級，且在該第二n-摻雜區域中的摻 雜物濃度是比在該第一n-摻雜區域中的低。
  6. 如申請專利範圍第1至5項中任一項所述之化合物半導體裝置，其中，該梯級是成一突出物的形態。
  7. 如申請專利範圍第1至5項中任一項所述之化合物半導體裝置，其中，該梯級是成一凹坑的形態。
  8. 一種用於製造化合物半導體裝置之方法，該方法包含：形成一梯級在一化合物半導體區域的表面；形成一個疊置於該梯級之上表面上的第一電極，該上表面是為一非極面；及沿著該梯級的側表面形成一第二電極，該第二電極是在一垂直方向上與該第一電極分隔，該側表面是為一極面。
  9. 如申請專利範圍第8項所述之用於製造化合物半導體裝置的方法，該方法更包含：沿著該梯級的上表面形成一第三電極，該第三電極是在一水平方向上與該第一電極分隔。
  10. 如申請專利範圍第9項所述之用於製造化合物半導體裝置的方法，其中，該第三電極被形成俾可充填一個形成於該梯級之上表面的凹槽並且部份地接觸在該凹槽內的一極面。
  11. 如申請專利範圍第9項所述之用於製造化合物半導體裝 置的方法，其中，一第一n-摻雜區域是形成在該梯級中俾可位在該第三電極下方。
  12. 如申請專利範圍第11項所述之用於製造化合物半導體裝置的方法，其中，一第二n-摻雜區域是形成在該位於第一電極與第三電極之間的梯級，且在該第二n-摻雜區域中的摻雜物濃度是比在該第一n-摻雜區域中的低。
  13. 如申請專利範圍第8至12項中任一項所述之用於製造化合物半導體裝置的方法，其中，該梯級是成一突出物的形態。
  14. 如申請專利範圍第8至12項中任一項所述之用於製造化合物半導體裝置的方法，其中，該梯級是成一凹坑的形態。
  15. 一種電源供應電路，包含：一變壓器；一高張力電路；及一低張力電路，其中該變壓器是設置在該高張力電路與該低張力電路之間，且該高張力電路包括一電晶體，該電晶體包括一具有一表面的化合物半導體區域，一梯級是形成在該化合物半導體區域的表面； 一第一電極被形成俾可疊置在該梯級的上表面上，該上表面是為一非極面；及一第二電極，該第二電極是沿著該梯級的側表面形成俾可在一垂直方向上與該第一電極分隔，該側表面是為一極面。
  16. 一種高頻放大器，該高頻放大器把輸入高頻電壓放大而然後輸出經放大的高頻電壓，該放大器包含：一電晶體，包括一具有一表面的化合物半導體區域，一梯級是形成在該化合物半導體區域的表面；一第一電極被形成俾可疊置在該梯級的上表面上，該上表面是為一非極面；及一第二電極，該第二電極是沿著該梯級的側表面形成俾可在一垂直方向上與該第一電極分隔，該側表面是為一極面。
TW102114582A 2012-06-18 2013-04-24 化合物半導體裝置及其製造方法 TWI618249B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012-137281 2012-06-18
JP2012137281A JP6069688B2 (ja) 2012-06-18 2012-06-18 化合物半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
TW201401506A true TW201401506A (zh) 2014-01-01
TWI618249B TWI618249B (zh) 2018-03-11

Family

ID=49756271

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102114582A TWI618249B (zh) 2012-06-18 2013-04-24 化合物半導體裝置及其製造方法

Country Status (4)

Country Link
US (1) US9595594B2 (zh)
JP (1) JP6069688B2 (zh)
CN (1) CN103515429B (zh)
TW (1) TWI618249B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105393359B (zh) 2013-07-15 2018-12-14 Hrl实验室有限责任公司 Hemt器件和方法
JP6001577B2 (ja) * 2014-01-22 2016-10-05 日本電信電話株式会社 半導体装置およびその製造方法
JP6600984B2 (ja) * 2015-05-18 2019-11-06 日産自動車株式会社 半導体装置及びその製造方法
US9601610B1 (en) * 2015-06-18 2017-03-21 Hrl Laboratories, Llc Vertical super junction III/nitride HEMT with vertically formed two dimensional electron gas
KR20170000612A (ko) * 2015-06-24 2017-01-03 서울반도체 주식회사 노멀리-오프를 구현하는 질화물계 트랜지스터
JP6693142B2 (ja) * 2016-01-21 2020-05-13 ソニー株式会社 半導体装置、電子部品、電子機器、および半導体装置の製造方法
US11257818B2 (en) 2018-09-27 2022-02-22 Taiwan Semiconductor Manufacturing Co., Ltd. Fin-based field effect transistors
KR102254858B1 (ko) * 2018-09-27 2021-05-26 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 핀 기반의 전계 효과 트랜지스터
TWI674673B (zh) * 2018-11-05 2019-10-11 新唐科技股份有限公司 高電子遷移率電晶體元件及其製造方法
WO2021084755A1 (ja) * 2019-11-01 2021-05-06 三菱電機株式会社 化合物半導体の結晶欠陥観察方法
CN116978943B (zh) * 2023-09-14 2024-01-30 广东致能科技有限公司 一种增强型半导体器件及其制备方法
CN116960175B (zh) * 2023-09-19 2023-12-12 广东致能科技有限公司 一种准垂直型半导体器件及其制备方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7834380B2 (en) * 2004-12-09 2010-11-16 Panasonic Corporation Field effect transistor and method for fabricating the same
TWI377602B (en) * 2005-05-31 2012-11-21 Japan Science & Tech Agency Growth of planar non-polar {1-100} m-plane gallium nitride with metalorganic chemical vapor deposition (mocvd)
JP2008004720A (ja) 2006-06-22 2008-01-10 Nippon Telegr & Teleph Corp <Ntt> 窒化物半導体を用いたヘテロ構造電界効果トランジスタ
US7589360B2 (en) * 2006-11-08 2009-09-15 General Electric Company Group III nitride semiconductor devices and methods of making
JP2008311533A (ja) * 2007-06-15 2008-12-25 Rohm Co Ltd 高電子移動度トランジスタ
JP5245305B2 (ja) * 2007-07-06 2013-07-24 サンケン電気株式会社 電界効果半導体装置及びその製造方法
JP4605193B2 (ja) * 2007-07-27 2011-01-05 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体素子
JP5208463B2 (ja) * 2007-08-09 2013-06-12 ローム株式会社 窒化物半導体素子および窒化物半導体素子の製造方法
JP5392885B2 (ja) * 2007-11-22 2014-01-22 ローム株式会社 ＺｎＯ系半導体素子
JP2009170746A (ja) * 2008-01-18 2009-07-30 Toshiba Corp 半導体装置及びその製造方法
CN101604704B (zh) * 2008-06-13 2012-09-05 西安能讯微电子有限公司 Hemt器件及其制造方法
WO2010016212A1 (ja) 2008-08-06 2010-02-11 日本電気株式会社 電界効果トランジスタの製造方法
WO2010021099A1 (ja) * 2008-08-22 2010-02-25 パナソニック株式会社 電界効果トランジスタ
KR20130035995A (ko) * 2010-02-10 2013-04-09 다카후미 야오 구조체, 및 반도체 기판의 제조 방법
JP2011233612A (ja) * 2010-04-26 2011-11-17 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP5649112B2 (ja) 2010-07-30 2015-01-07 パナソニック株式会社 電界効果トランジスタ

Also Published As

Publication number Publication date
JP6069688B2 (ja) 2017-02-01
CN103515429A (zh) 2014-01-15
TWI618249B (zh) 2018-03-11
CN103515429B (zh) 2016-03-02
JP2014003146A (ja) 2014-01-09
US9595594B2 (en) 2017-03-14
US20130337619A1 (en) 2013-12-19

Similar Documents

Publication Publication Date Title
TWI618249B (zh) 化合物半導體裝置及其製造方法
JP5724339B2 (ja) 化合物半導体装置及びその製造方法
JP5953706B2 (ja) 化合物半導体装置及びその製造方法
US20150311333A1 (en) Semiconductor device and method of fabricating semiconductor device
JP5720678B2 (ja) 半導体装置及びその製造方法、電源装置
JP5724347B2 (ja) 化合物半導体装置及びその製造方法
JP5765171B2 (ja) 化合物半導体装置の製造方法
US9059136B2 (en) Compound semiconductor device and method of manufacturing the same
JP5866766B2 (ja) 化合物半導体装置及びその製造方法
JP2008252034A (ja) 化合物半導体装置
US10600901B2 (en) Compound semiconductor device and manufacturing method thereof
US20180145148A1 (en) Compound semiconductor device
TW201427013A (zh) 化合物半導體裝置及其製造方法
TWI497711B (zh) 半導體裝置及其製造方法
US20140084345A1 (en) Compound semiconductor device and method of manufacturing the same
JP2016054215A (ja) 化合物半導体装置及びその製造方法
JP2020027911A (ja) 化合物半導体装置、化合物半導体装置の製造方法及び増幅器
TW201413950A (zh) 化合物半導體裝置及其製造方法
JP6880406B2 (ja) 化合物半導体装置及びその製造方法
JP2017085058A (ja) 化合物半導体装置及びその製造方法
JP5768340B2 (ja) 化合物半導体装置
JP6350599B2 (ja) 化合物半導体装置及びその製造方法
JP6248574B2 (ja) 半導体装置及びその製造方法
JP2014138171A (ja) 化合物半導体装置及びその製造方法
JP2012164693A (ja) 化合物半導体装置及びその製造方法