CN103515429A - 化合物半导体器件及其制造方法 - Google Patents

化合物半导体器件及其制造方法 Download PDF

Info

Publication number
CN103515429A
CN103515429A CN201310180255.6A CN201310180255A CN103515429A CN 103515429 A CN103515429 A CN 103515429A CN 201310180255 A CN201310180255 A CN 201310180255A CN 103515429 A CN103515429 A CN 103515429A
Authority
CN
China
Prior art keywords
electrode
gan
ladder
compound semiconductor
algan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310180255.6A
Other languages
English (en)
Other versions
CN103515429B (zh
Inventor
朱雷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of CN103515429A publication Critical patent/CN103515429A/zh
Application granted granted Critical
Publication of CN103515429B publication Critical patent/CN103515429B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66431—Unipolar field-effect transistors with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7789—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface the two-dimensional charge carrier gas being at least partially not parallel to a main surface of the semiconductor body
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/33507—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/193—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
    • H03F3/1935—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices with junction-FET devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Nonlinear Science (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供了一种化合物半导体器件及其制造方法，功率供应电路和高频放大器，其中化合物半导体器件包括：化合物半导体区域，具有其中形成阶梯的表面；第一电极，形成为位于阶梯的上表面的上方，上表面为非极性面；以及第二电极，沿着阶梯的侧表面形成为在竖直方向上与第一电极间隔开，侧表面是极性面。

Description

化合物半导体器件及其制造方法
技术领域
这里讨论的实施例涉及一种化合物半导体器件和一种用于制造该化合物半导体器件的方法。
背景技术
由于氮化物半导体具有比如表现高饱和电子速率和宽带隙这样的特性，所以已经基于对这样的特性的利用来研究将氮化物半导体应用于具有高耐受电压和高功率的半导体器件。例如，作为氮化物半导体的GaN的带隙是3.4eV并且大于Si的带隙（1.1eV）和GaAs的带隙（1.4eV）；因此GaN表现高击穿场强。GaN因此是用于在高电压操作并且输出高功率的功率半导体器件的高度实用的材料。
已经报导利用氮化物半导体的半导体器件、比如场效应晶体管、具体为高电子迁移率晶体管（HEMT）。在利用GaN的HEMT（GaN-HEMT）之中，例如其中GaN用于电子传输层并且其中AlGaN用于电子供应层的AlGaN/GaN-HEMT引人关注。AlGaN/GaN-HEMT有望应用于高度地高效的开关器件和功率器件，这些开关器件和功率器件用于电动车辆。
在日本特开No.2009-170746和日本特开No.2008-4720中公开了有关技术。
在氮化物半导体器件中，需要一种用于控制二维电子气体（2DEG）的局部生成的技术。例如鉴于所谓的故障保护，希望HEMT在如下常断模式中操作，在该模式中，电流在没有施加栅极电压的情况下不流动。
在现有HEMT、比如AlGaN/GaN-HEMT中，分别用于电子传输层和电子供应层的GaN和AlGaN的表面（上表面）是c平面（0001）或者是m平面（1-100）或者a平面（11-20）。
在具有前一种结构的AlGaN/GaN-HEMT中，在作为极性面的c平面上形成栅极电极、源极电极和漏极电极。在GaN与AlGaN之间的晶格常数差在AlGaN中生成失真，这引起AlGaN的压电极化和自发极化。由于沿着这样的极性面形成晶体管中的沟道，所以由于压电极化和自发极化而生成高浓度2DEG。然而，在这一情况下，即使没有施加栅极电压，沟道中的高浓度2DEG仍然引起栅极电流流动，因此向栅极电极施加负电压以中断栅极电压。这一现象是在常通模式中的操作；因此有难以在常断模式中实现所需操作这样的问题。
在具有后一种结构的AlGaN/GaN-HEMT中，沿着各自为非极性面的m平面或者a平面形成栅极电极、源极电极和漏极电极。由于沿着这样的非极性表面形成沟道，所以不引起压电极化和自发极化。在没有施加栅极电压的情况下，在沟道中不生成2DEG，并且栅极电流不流动；因此实现在常断模式中的操作。然而，在这一情况下，在沟道中2DEG的缺失增加了接通电阻，这成为了问题。
另外，存在对于具有前一种或者后一种结构的AlGaN/GaN-HEMT共同的问题。为了提供作为针对功率器件的要求的高耐受电压，增加在栅极电极与漏极电极之间的长度Lgd。长度Lgd的增加令人遗憾地导致器件的尺寸的增加，这限制了可以集成的器件数目。虽然近年来增加了对具有细微结构并且实现高集成的功率器件、比如AlGaN/GaN-HEMT的需求，但是具有沿着极性或者非极性面形成的沟道的现有AlGaN/GaN-HEMT已经难以满足这样的需求。
发明内容
这里讨论的实施例用相对简单的配置实现了在常断模式中的操作、降低了接通电阻并且尽可能多地减小了在栅极电极与漏极电极之间的水平距离以实现充分高的集成。因此，这里讨论的实施例各自提供一种具有高可靠性和高耐受电压的化合物半导体器件以及一种用于制造这样的化合物半导体器件的方法。
根据本发明的一个方面，一种化合物半导体器件包括：化合物半导体区域，具有其中形成阶梯的表面；第一电极，形成为位于阶梯的上表面的上方，上表面为非极性面；以及第二电极，沿着阶梯的侧表面形成为在竖直方向上与第一电极间隔开，侧表面是极性面。
将借助在权利要求中具体指出的单元和组合来实现和达到本发明的目的和优点。
将理解，前文总体描述和下文具体描述二者为示例和说明性的，而不限制要求保护的本发明。
附图说明
图1A至1C是各自依次图示根据第一实施例的用于制造AlGaN/GaN-HEMT的过程的示意横截面图；
图2A至2C是各自依次图示根据第一实施例的用于制造AlGaN/GaN-HEMT的后续过程的示意横截面图；
图3示意地图示了GaN晶体的平面取向；
图4A和4B各自示意地图示了根据第一实施例的AlGaN/GaN-HEMT；
图5A和5B是各自示意性地图示根据第一实施例的AlGaN/GaN-HEMT中的接通电阻的仿真计算结果的图形；
图6A至6C是各自依次图示根据第一实施例的修改的用于制造AlGaN/GaN-HEMT的过程的示意横截面图；
图7A至7C是各自依次图示根据第一实施例的修改的用于制造AlGaN/GaN-HEMT的后续过程的示意横截面图；
图8A和8B各自示意地图示根据第一实施例的修改的AlGaN/GaN-HEMT；
图9A至9C是各自依次图示根据第二实施例的用于制造AlGaN/GaN-HEMT的过程的示意横截面图；
图10A和10B是各自依次图示根据第二实施例的用于制造AlGaN/GaN-HEMT的后续过程的示意横截面图；
图11A和11B是各自依次图示根据第二实施例的用于制造AlGaN/GaN-HEMT的后续过程的示意横截面图；
图12A和12B各自示意地图示根据第二实施例的AlGaN/GaN-HEMT；
图13A至13C是各自依次图示根据第二实施例的修改的用于制造AlGaN/GaN-HEMT的过程的示意横截面图；
图14A至14C是各自依次图示根据第二实施例的修改的用于制造AlGaN/GaN-HEMT的后续过程的示意横截面图；
图15A和15B是各自依次图示根据第二实施例的修改的用于制造AlGaN/GaN-HEMT的后续过程的示意横截面图；
图16A和16B各自示意地图示根据第二实施例的修改的AlGaN/GaN-HEMT；
图17是图示根据第三实施例的功率供应设备的总体配置的示意图；并且
图18是图示根据第四实施例的高频放大器的总体配置的示意图。
具体实施方式
现在将参照附图具体描述实施例。在以下实施例的每个实施例中，将参照一种用于制造化合物半导体器件的方法描述该化合物半导体器件的配置。在附图中，为了便于图示，在相对尺寸和厚度上改变了图示的部件中的一些部件。
第一实施例
第一实施例公开如下化合物半导体器件，该化合物半导体器件是肖特基型AlGaN/GaN-HEMT。图1A至2C是各自以过程序列图示用于制造第一实施例的AlGaN/GaN-HEMT的方法的示意横截面图。虽然未图示，但是通过注入氩（Ar）或者另一材料在隔离区域中形成隔离结构。
如图1A中所示，依次在生长衬底、比如m平面SiC衬底（下文称为SiC衬底）1上形成作为化合物半导体层的缓冲层2和电子传输层3。代替SiC衬底，可以使用蓝宝石衬底或者GaAs衬底作为生长衬底。衬底可以是半绝缘衬底或者传导衬底。
具体而言，例如通过金属有机气相外延（MOVPE）在SiC衬底1上生长下文描述的化合物半导体。取代MOVPE，可以使用分子束外延（MBE）或者另一技术。在SiC衬底1上生长AlN至近似5nm的厚度，并且在其上生长i-GaN（本征GaN）或者n-GaN（n型GaN）至近似一到数十微米的厚度。在第一实施例中，在SiC衬底1上方形成i-GaN或者n-GaN层以便具有如下表面（与SiC衬底1的上表面平行的上表面），该表面是作为非极性面的m平面。代替m平面，可以将该层形成为具有a平面。以这一方式，形成具有作为m平面的上表面的缓冲层2和电子传输层3以位于SiC衬底1上方。在形成缓冲层2时，AlGaN可以取代AlN或者可以在低温生长GaN。可以采用GaN衬底作为生长衬底，并且可以在GaN衬底上形成电子传输层3而不形成缓冲层2。
在生长AlN和GaN时，使用三甲基铝气体、三甲基镓气体和氨气的混合气体作为源气体。鉴于待生长的化合物半导体层适当确定是否供应三甲基铝气体（Al源）和三甲基镓气体（Ga源）及其流速。作为共同材料的氨气的流速近似为100ccm到10LM。另外，生长压力近似为50到300Torr，并且生长温度近似为1000到1200℃。
例如，为了生长n型GaN，在预定流速向混合气体添加包含n型掺杂物、比如Si的气体（例如SiH4气体）以用Si掺杂GaN。作为掺杂物的Si的浓度例如近似为1×1017/cm3。
如图1B中所示，然后在电子传输层3的表面形成用作阶梯的突起11A。具体而言，干蚀刻电子传输层3的将在其上形成漏极电极的区域以形成具有近似一到数十微米的深度（通过耐受电压确定的值；例如，深度对于数百伏特的耐受电压为数微米并且对于数千伏特的耐受电压为数十微米）的槽11。在这样的干蚀刻中使用的蚀刻气体的例子包括BCl3和Cl2。在电子传输层3的表面中槽11的形成在这一表面生成了突起11A，突起11A用作阶梯。
图3图示了GaN晶体的平面取向。在GaN晶体中，在定义a1轴[1000]、a2轴[0100]和a3轴[0010]时，GaN晶体的上表面是作为极性面的c平面（0001）。在这一情况下，作为非极性面的m平面（1-100）和a平面（11-20）与c平面（0001）正交。基于图3中的平面取向的定义，在电子传输层3的表面之中，突起11A的上表面是m平面3（m1），槽11的底部是m平面3（m2），并且槽11的侧表面（突起11A的侧表面）是c平面3（c1）。
然后，如图1C中所示，在电子传输层3上形成电子供应层4。具体而言，通过MOVPE或者另一技术在电子传输层3上生长i-AlGaN（本征AlGaN）或者n-AlGaN（n型AlGaN）至近似40nm的厚度。在第一实施例中，在电子传输层3上形成i-AlGaN或者n-AlGaN层以便具有作为m平面的上表面（与SiC衬底1的上表面平行的上表面）。如果电子传输层3被形成为具有作为a平面的上表面，则电子供应层4的上表面也是a平面。以这一方式，形成包括缓冲层2、电子传输层3和电子供应层4的化合物半导体区域。
在生长AlGaN时，使用三甲基铝气体、三甲基镓气体和氨气的混合气体作为源气体。基于AlGaN的组成（AlxGa1-xN：0<x<1）适当确定是否供应三甲基铝气体（Al源）和三甲基镓气体（Ga源）及其流速。氨气的流速近似为100ccm到10LM。另外，例如，生长压力近似为50到300Torr，并且生长温度近似为1000到1200℃。
例如，为了生长n型AlGaN，在预定流速向混合气体添加包含n型掺杂物、比如Si的气体（例如SiH4气体）以用Si掺杂AlGaN。作为掺杂物的Si的浓度例如近似为1×1013/cm3。
然后，如图2A中所示，干蚀刻电子供应层4的部分，并且随后干蚀刻突起11A的部分。具体而言，干蚀刻电子供应层4以暴露槽11的底部和突起11A的将在其上形成源极电极的预定区域。例如，在干蚀刻中，采用Cl2或者另一材料作为蚀刻气体（或者同时使用Cl2和SF6）。然后，干蚀刻突起11A的将在其上形成源极电极的暴露的区域以形成具有近似1μm的深度的槽12。在这样的干蚀刻中使用的蚀刻气体的例子包括BCl3和Cl2。基于图3中的平面取向的定义，在电子传输层3中，槽12的底部是m平面（m3），并且槽12的侧表面（突起11A的侧表面）是c平面3（c2）。在电子供应层4中，上表面是m平面4（m），一个侧表面是c平面4（c1），并且另一侧表面是c平面4（c2）。
然后，如图2B中所示，形成源极电极5、漏极电极6和栅极电极7。具体而言，在槽12中形成源极电极5，并且在槽11中形成漏极电极6。形成用于形成源极电极5和漏极电极6的抗蚀剂掩模。向产品的整个表面上涂敷抗蚀剂，然后通过光刻技术形成其中暴露槽11和12的开口。以这一方式，形成具有这样的开口的抗蚀剂掩模。在抗蚀剂掩模上并且在其中暴露槽11和12的开口中例如通过气相沉积技术沉积电极材料、比如Ta/Al。沉积Ta至近似20nm的厚度，并且沉积Al至近似200nm的厚度。通过剥离（lift-off）技术去除抗蚀剂掩模和在其上沉积的Ta/Al。然后在近似400到1000℃、例如近似600℃在氮氛围之下加热SiC衬底1，并且让其余Ta/Al与电子传输层3和电子供应层4欧姆接触。在让Ta/Al与电子传输层3和电子供应层4欧姆接触的情况下，在一些情况下无需执行加热。以这一方式，通过用电极材料的部分分别填充槽11和12来形成漏极电极6和源极电极5。
源极电极5的底部与电子传输层3的m平面3（m3）欧姆接触，并且源极电极5的侧表面与电子传输层3的c平面3（c2）和电子供应层4的c平面4（c2）欧姆接触。漏极电极6的底部与电子传输层3的m平面3（m2）欧姆接触，并且漏极电极6的侧表面与电子供应层4的c平面4（c1）欧姆接触。
然后，在电子供应层4的m平面4（m）上形成栅极电极7。形成用于形成栅极电极7的抗蚀剂掩模。向产品的整个表面上涂敷抗蚀剂，然后通过光刻技术形成如下开口，该开口用于暴露电子供应层4的m平面4（m）的将在其上形成栅极电极7的区域。以这一方式，形成具有这样的开口的抗蚀剂掩模。
例如通过气相沉积技术在抗蚀剂掩模上并且在开口中沉积电极材料、比如Ni/Au。沉积Ni至近似30nm的厚度，并且沉积Au至近似400nm的厚度。通过剥离技术去除抗蚀剂掩模和在其上沉积的Ni/Au。通过这一过程，在电子供应层4的m平面（m）上形成栅极电极7而又在它们之间建立肖特基接触。
然后，如图2C中所示，形成绝缘膜8。具体而言，例如通过化学气相沉积（CVD）方法在产品的整个表面上沉积绝缘材料、比如氧化硅。通过光刻技术和干蚀刻来处理沉积的氧化硅。以这一方式，形成绝缘膜8以便在源极电极5、漏极电极6和栅极电极7上方具有用于暴露这些电极的开口。
然后，通过例如用于提供连接到源极电极5、漏极电极6和栅极电极7的布线的过程完成第一实施例的AlGaN/GaN-HEMT的制造。
图4A和4B分别是图示第一实施例的AlGaN/GaN-HEMT的示意横截面图和示意平面图。AlGaN/GaN-HEMT具有在栅极电极7与源极电极5之间的横向结构和在栅极电极7与漏极电极6之间的纵向结构。栅极电极7和源极电极5沿着突起11A的上表面在横向方向（水平方向）上相互间隔开，并且栅极电极7和漏极电极6沿着突起11A的侧表面在纵向方向（竖直方向）上相互间隔开。
在第一实施例的AlGaN/GaN-HEMT中，在电子传输层3中沿着到电子供应层4的界面并且在源极电极5与漏极电极6之间形成沟道。在电子供应层4的m平面4（m）上形成栅极电极7。由于沿着突起11A的作为非极性面的m平面形成沟道的在栅极电极7与源极电极5之间的如下部分，该部分包括在栅极电极7以下的区域，所以在没有施加栅极电压的状态中在这一部分中不生成2DEG。作为对照，由于沿着突起11A的作为极性面的c平面形成沟道的在栅极电极7与漏极电极6之间的部分，所以即使在没有施加栅极电压的状态中仍然在这一部分中生成高浓度2DEG。因此稳定地使得能够进行在常断模式中的操作。
在第一实施例的AlGaN/GaN-HEMT中，沿着突起11A的c平面形成沟道的在栅极电极7与漏极电极6之间的部分。因此与其中沿着m平面形成沟道的在栅极电极与漏极电极之间的部分的情况比较，较大地降低了接通电阻。
在第一实施例的AlGaN/GaN-HEMT中，形成源极电极5以便嵌入于突起11A的槽12中并且接触电子传输层3的c平面3（c2）。在电子传输层3中，也在c平面3（c2）上在与电子供应层4的界面生成2DEG。源极电极5与这一2DEG接触，从而建立稳定的欧姆接触。
在第一实施例的AlGaN/GaN-HEMT中，在纵向结构中、换而言之沿着突起11A的侧表面形成沟道的在栅极电极7与漏极电极6之间的部分。即使增加在竖直方向上在栅极电极7与漏极电极6之间的长度Lgd以呈现高耐受电压，在水平方向上在栅极电极7与漏极电极6之间的长度仍然至多等同于电子供应层4的厚度并且因此可忽略不计。因此，当在平面图中查看器件时，器件占用的面积实质上大大减少，这实现了大量器件的集成。
描述具体的器件集成密度。假设沟道的在栅极电极7与源极电极5之间的部分在长度上为1μm，沟道的长度在平面图中基本上等同于1μm。假设在竖直方向上在栅极电极7与漏极电极6之间的长度Lgd为10μm，耐受电压近似为1000V。为了在各自具有横向结构的现有AlGaN/GaN-HEMT中呈现近似1000V的耐受电压，沟道具有11μm的长度（在栅极电极与源极电极之间的1μm长度+在栅极电极与漏极电极之间的10μm长度）。第一实施例的AlGaN/GaN-HEMT相应地使器件占用的面积能够减少至具有横向结构的这样的现有AlGaN/GaN-HEMT将占用的面积的近似十一分之一，并且使器件集成密度能够增加至现有AlGaN/GaN-HEMT的集成密度的近似11倍。在其中呈现近似数万伏特的耐受电压的情况下，第一实施例相似地使器件占用的面积能够减少至现有器件占用的面积的近似百分之几部分，并且使器件集成密度能够增加至现有器件的集成密度的近似数百倍。
通过仿真计算第一实施例的AlGaN/GaN-HEMT中的接通电阻。在这一计算中，采用一维泊松等式。由于尚未确定m平面上的电子和空穴的有效质量，所以基于GaN的m平面上的电子和空穴的有效质量等于c平面上的电子和空穴的有效质量这一假设执行计算。
图5A和5B图示了计算的结果。图5A是图示在以下条件之下在薄层电阻与栅极电压之间的关系的图形：电子传输层：本征GaN，电子供应层：n型Al0.3Ga0.7N（n型掺杂物浓度：1×1013/cm3）和40nm厚度，以及栅极电压：1.5到2.5V。图5B是图示在以下条件之下在薄层电阻与栅极电压之间的关系的图形：电子传输层：n型GaN（n型掺杂物浓度：1×1017/cm3），以及电子供应层：本征Al0.3Ga0.7N和40nm厚度。
从图5A和5B清楚可见，与具有横向结构和相同沟道长度的现有AlGaN/GaN-HEMT比较，在第一实施例的AlGaN/GaN-HEMT中显著减少了接通电阻。具体而言，接通电阻在第一实施例的AlGaN/GaN-HEMT中比在这样的现有AlGaN/GaN-HEMT中小近似15到30%。
如上文描述的那样，在第一实施例中，用相对简单的配置实现了在常断模式中的操作，降低了接通电阻，并且尽可能多地减少了在栅极电极7与漏极电极6之间的水平距离以实现充分高的集成。在第一实施例中提供的AlGaN/GaN-HEMT因而具有高可靠性和耐受电压。
修改
现在将描述第一实施例的修改。虽然本修改与第一实施例相似地公开了肖特基型AlGaN/GaN-HEMT，但是本修改在化合物半导体区域的结构方面不同于第一实施例。图6A至7C是各自在过程序列中图示用于制造本修改的AlGaN/GaN-HEMT的方法的示意横截面图。虽然未图示，但是通过注入氩（Ar）或者另一材料在隔离区域中形成隔离结构。
如图6A中所示，使用具有作为m平面的上表面（一个主平面）的GaN衬底10作为生长衬底。可以使用具有作为a平面的上表面的GaN衬底。由于将在后续过程中形成突起，所以待使用的GaN衬底10具有不少于近似数十微米的厚度。
然后，如图6B中所示，在GaN衬底10的表面形成用作阶梯的突起10A。具体而言，干蚀刻GaN衬底10的将在其上形成漏极电极的区域以形成具有近似10μm的深度的槽13。在这样的干蚀刻中使用的蚀刻气体的例子包括BCl3和Cl2。在GaN衬底10的表面中槽13的形成在这一表面生成突起10A，突起10A用作阶梯。在本修改中，GaN衬底10的突起10A充当电子传输层。基于图3中的平面取向的定义，在GaN衬底10的表面之中，突起10A的上表面是m平面10（m1），槽13的底部是m平面10（m2），并且槽13的侧表面（突起10A的侧表面）是c平面10（c1）。
然后，如图6C中所示，在GaN衬底10上形成电子供应层4。具体而言，通过MOVPE或者另一技术在GaN衬底10上生长i-AlGaN（本征AlGaN）或者n-AlGaN（n型AlGaN）至近似40nm的厚度。在本修改中，在GaN衬底10上形成i-AlGaN或者n-AlGaN层以便具有作为m平面的上表面（与突起10A的上表面平行的上表面）。如果形成GaN衬底10以便具有作为a平面的上表面，则电子供应层4的上表面也是a平面。在本修改中，形成包括GaN衬底10和电子供应层4的化合物半导体区域。
在生长AlGaN时，使用三甲基铝气体、三甲基镓气体和氨气的混合气体作为源气体。基于AlGaN的组成（AlxGa1-xN：0<x<1）适当确定是否供应三甲基铝气体（Al源）和三甲基镓气体（Ga源）及其流速。氨气的流速近似为100ccm到10LM。另外，生长压力近似为50到300Torr，并且生长温度近似为1000到1200℃。
例如，为了生长n型AlGaN，在预定流速向混合气体添加包含n型掺杂物、比如Si的气体（例如SiH4气体）以用Si掺杂AlGaN。作为掺杂物的Si的浓度例如近似为1×1013/cm3。
然后，如图7A中所示，干蚀刻电子供应层4的部分，并且随后干蚀刻突起10A的部分。具体而言，干蚀刻电子供应层4以暴露槽13的底部和突起10A的将在其上形成源极电极的区域。在干蚀刻中，例如，采用Cl2或者另一材料作为蚀刻气体（或者同时使用Cl2和SF6）。然后，干蚀刻突起10A的将在其上形成源极电极的暴露的区域以形成具有近似1μm的深度的槽14。在这样的干蚀刻中使用的蚀刻气体的例子包括BCl3和Cl2。基于图3中的平面取向的定义，在GaN衬底10中，槽14的底部是m平面（m3），并且槽14的侧表面（突起10A的侧表面）是c平面10（c2）。在电子供应层4中，上表面是m平面4（m），一个侧表面是c平面4（c1），并且另一侧表面是c平面4（c2）。
然后，如图7B中所示，形成源极电极5、漏极电极6和栅极电极7。具体而言，在槽14中形成源极电极5，并且然后在槽13中形成漏极电极6。形成用于形成源极电极5和漏极电极6的抗蚀剂掩模。向产品的整个表面上施加抗蚀剂，然后通过光刻技术形成其中暴露槽14和13的开口。以这一方式，形成具有这样的开口的抗蚀剂掩模。在抗蚀剂掩模上并且在其中暴露槽14和13的开口中例如通过气相沉积技术沉积电极材料、比如Ta/Al。沉积Ta至近似20nm的厚度，并且沉积Al至近似200nm的厚度。通过剥离技术去除抗蚀剂掩模和在其上沉积的Ta/Al。然后，例如在近似400到1000℃、比如近似600℃在氮氛围之下加热GaN衬底10，并且让剩余Ta/Al与GaN衬底10和电子供应层4欧姆接触。在一些情况下，只要让Ta/Al与GaN衬底10和电子供应层4欧姆接触，无需执行加热。以这一方式，通过用电极材料的部分分别填充槽14和13来形成源极电极5和漏极电极6。
源极电极5的底部与GaN衬底10的m平面10（m3）欧姆接触，并且源极电极5的侧表面与GaN衬底10的c平面10（c2）和电子供应层4的c平面4（c2）欧姆接触。漏极电极6的底部与GaN衬底10的m平面10（m2）欧姆接触，并且漏极电极6的侧表面与电子供应层4的c平面4（c1）欧姆接触。
然后，在电子供应层4的m平面4（m）上形成栅极电极7。形成用于形成栅极电极7的抗蚀剂掩模。向产品的整个表面上施加抗蚀剂，然后通过光刻技术形成如下开口，该开口用于暴露电子供应层4的m平面4（m）的将在其上形成栅极电极7的区域。以这一方式，形成具有这样的开口的抗蚀剂掩模。
例如通过气相沉积技术在抗蚀剂掩模上并且在开口中沉积电极材料、比如Ni/Au。沉积Ni至近似30nm的厚度，并且沉积Au至近似400nm的厚度。通过剥离技术去除抗蚀剂掩模和在其上沉积的Ni/Au。通过这一过程，在电子供应层4的m平面4（m）上形成栅极电极7而又在它们之间建立肖特基接触。
然后，如图7C中所示，形成绝缘膜8。具体而言，例如通过CVD方法在产品的整个表面上沉积绝缘材料、比如氧化硅。通过光刻技术和干蚀刻来处理沉积的氧化硅。以这一方式，形成绝缘膜8以便在源极电极5、漏极电极6和栅极电极7上方具有用于暴露这些电极的开口。
然后，通过例如用于提供连接到源极电极5、漏极电极6和栅极电极7的布线的过程完成本修改的AlGaN/GaN-HEMT的制造。
图8A和8B分别是图示本修改的AlGaN/GaN-HEMT的示意横截面图和示意平面图。AlGaN/GaN-HEMT具有在栅极电极7与源极电极5之间的横向结构以及在栅极电极7与漏极电极6之间的纵向结构。栅极电极7和源极电极5沿着突起10A的上表面在横向方向（水平方向）上相互间隔开，并且栅极电极7和漏极电极6沿着突起10A的侧表面在纵向方向（竖直方向）上相互间隔开。
在本修改的AlGaN/GaN-HEMT中，在突起10A中沿着与电子供应层4的接口并且在源极电极5与漏极电极6之间形成沟道。在电子供应层4的m平面4（m）上形成栅极电极7。由于沿着突起10A的作为非极性面的m平面形成沟道的在栅极电极7与源极电极5之间的如下部分，该部分包括在栅极电极7以下的区域，所以在其中没有施加栅极电压的状态中在这一部分中不生成2DEG。作为对照，由于沿着突起10A的作为极性面的c平面形成沟道的在栅极电极7与漏极电极6之间的部分，所以即使在其中未施加栅极电压的状态中仍然在这一部分中生成高浓度2DEG。因此稳定实现在常断模式中的操作。
在本修改的AlGaN/GaN-HEMT中，沿着突起10A的c平面形成沟道的在栅极电极7与漏极电极6之间的部分。因此与其中沿着m平面形成沟道的在栅极电极与漏极电极之间的部分的情况比较，较大降低了接通电阻。
在本修改的AlGaN/GaN-HEMT中，形成源极电极5以便嵌入于突起10A的槽14中并且接触GaN衬底10的c平面10（c2）。在突起10A中，也在与电子供应层4的接口处在c平面10（c2）上生成2DEG。源极电极5与这一2DEG接触，从而建立稳定的欧姆接触。
在本修改的AlGaN/GaN-HEMT中，在竖直结构中、换而言之沿着突起10A的侧表面形成沟道的在栅极电极7与漏极电极6之间的部分。即使增加在竖直方向上在栅极电极7与漏极电极6之间的长度Lgd以呈现高耐受电压，在水平方向上在栅极电极7与漏极电极6之间的长度仍然至多等同于电子供应层4的厚度并且因此可忽略不计。因此，当在平面图中查看器件时，器件占用的面积实质上大量减少，这实现了大量器件的集成。
描述具体的器件集成密度。假设沟道的在栅极电极7与源极电极5之间的部分在长度上为1μm，沟道的长度在平面图中基本上等同于1μm。假设在竖直方向上在栅极电极7与漏极电极6之间的长度Lgd为10μm，耐受电压近似为1000V。为了在各自具有横向结构的现有AlGaN/GaN-HEMT中呈现近似1000V的耐受电压，沟道具有11μm的长度（在栅极电极与源极电极之间的1μm长度+在栅极电极与漏极电极之间的10μm长度）。本修改的AlGaN/GaN-HEMT相应地使器件占用的面积能够减少至具有横向结构的这样的现有AlGaN/GaN-HEMT占用的面积的近似十一分之一部分并且使器件集成密度能够增加至现有AlGaN/GaN-HEMT的集成密度的近似11倍。在其中呈现近似数万伏特的耐受电压的情况下，本修改相似地使器件占用的面积能够减少至现有器件占用的面积的近似百分之几部分并且使器件集成密度能够增加至现有器件的集成密度的近似数百倍。
如在第一实施例中那样，接通电阻在本修改的AlGaN/GaN-HEMT中比在各自具有横向结构和相同沟道长度的现有AlGaN/GaN-HEMT中小近似15到30%。
如上文描述的那样，在本修改中，用相对简单的配置实现了在常断模式中的操作，降低了接通电阻，并且尽可能多地减少了在栅极电极7与漏极电极6之间的水平距离以实现充分高的集成。在本修改中提供的AlGaN/GaN-HEMT因而具有高可靠性和耐受电压。另外，在本修改中，没有提供缓冲层并且也没有提供电子传输层，而GaN衬底的部分用作电子传输层。这一配置有效地减少了生产处理的数量。
第二实施例
现在将描述第二实施例。虽然第二实施例与第一实施例相似地公开了肖特基型AlGaN/GaN-HEMT，但是第二实施例在形成于电子传输层中的阶梯的结构方面不同于第一实施例。图9A至11B是各自在过程序列中图示用于制造第二实施例的AlGaN/GaN-HEMT的方法的示意横截面图。虽然未图示，但是通过注入氩（Ar）或者另一材料在隔离区域中形成隔离结构。
如图9A中所示，如在图1A中的第一实施例中那样依次在生长衬底、比如m平面SiC衬底（下文称为SiC衬底）1上形成作为化合物半导体层的缓冲层2和电子传输层3。取代m平面SiC衬底，可以使用蓝宝石衬底或者GaAs衬底作为生长衬底。衬底可以是半绝缘衬底或者传导衬底。
在SiC衬底1上生长AlN至近似5nm的厚度，并且在其上生长i-GaN（本征GaN）或者n-GaN（n型GaN）至近似一到数十微米的厚度，通过例如MOVPE实现生长。在第二实施例中，在SiC衬底1上方形成i-GaN或者n-GaN层以便具有如下表面（与SiC衬底1的上表面平行的上表面），该表面是作为非极性面的m平面。代替m平面，可以将该层形成为具有a平面。以这一方式，具有作为m平面的上表面的缓冲层2和电子传输层3被形成为位于SiC衬底1的上方。在形成缓冲层2时，AlGaN可以取代AlN或者可以在低温生长GaN。可以采用GaN衬底作为生长衬底，并且可以在GaN衬底上形成电子传输层3而不形成缓冲层2。
在生长AlN和GaN时，使用三甲基铝气体、三甲基镓气体和氨气的混合气体作为源气体。基于待生长的化合物半导体层适当确定是否供应三甲基铝气体（Al源）和三甲基镓气体（Ga源）及其流速。作为共同材料的氨气的流速近似为100ccm到10LM。另外，例如，生长压力近似为50到300Torr，并且生长温度近似为1000到1200℃。
为了生长n型GaN，例如，在预定流速向混合气体添加包含n型掺杂物、比如Si的气体（例如SiH4气体）以用Si掺杂GaN。作为掺杂物的Si的浓度例如近似为1×1017/cm3。
然后，如图9B中所示，在电子传输层3的表面中形成用作阶梯的凹陷21。具体而言，干蚀刻电子传输层3的表面的除了将在其上形成漏极电极的区域之外的部分以形成具有近似一到数十微米的深度（通过耐受电压确定的值；例如，厚度对于数百伏特的耐受电压为数微米并且对于数千伏特的耐受电压为数十微米）的槽。在这样的干蚀刻中使用的蚀刻气体的例子包括BCl3和Cl2。在电子传输层3的表面中形成的槽是用作阶梯的凹陷21。基于图3中的平面取向的定义，在电子传输层3的表面之中，凹陷21的底部是m平面3（m1），电子传输层3的上表面是m平面3（m2），并且凹陷21的侧表面是c平面3（c）。
然后，如图9C中所示，在凹陷21的底部形成n+区域22和n-区域23。具体而言，向产品的整个表面上施加抗蚀剂，并且通过光刻技术处理抗蚀剂以形成具有如下开口的抗蚀剂掩模，该开口用于在凹陷21的底部暴露将在其上形成源极电极的区域。用这一抗蚀剂掩模用n型掺杂物、比如Si掺杂凹陷21的底部。作为掺杂物的Si的浓度例如近似地不少于1×1018/cm3：例如近似为1×1020/cm3。以这一方式，在凹陷21的底部的将在其上形成源极电极的部分中形成n+区域22。通过灰化过程或者另一技术去除抗蚀剂掩模。
然后，向产品的整个表面上施加抗蚀剂，并且通过光刻技术处理抗蚀剂以形成具有如下开口的抗蚀剂掩模，该开口用于在凹陷21的底部暴露在将在其上形成栅极电极和漏极电极的部分之间的预定区域。用这一抗蚀剂掩模用n型掺杂物、比如Si掺杂凹陷21的底部。作为掺杂物的Si的浓度低于n+区域22的作为掺杂物的Si的浓度：例如近似不多于1×1017/cm3、具体为近似1×1016/cm3。以这一方式，在凹陷21的底部的在将在其上形成栅极电极和源极电极的部分之间的预定部分中形成n-区域23。通过灰化过程或者另一技术去除抗蚀剂掩模。
然后，如图10A中所示，在电子传输层3上形成电子供应层4。具体而言，通过MOVPE或者另一技术在电子传输层3上生长i-AlGaN（本征AlGaN）或者n-AlGaN（n型AlGaN）至近似40nm的厚度。在第二实施例中，在电子传输层3上形成i-AlGaN或者n-AlGaN层以便具有作为m平面的上表面（与SiC衬底1的上表面平行的上表面）。如果电子传输层3被形成为具有作为a平面的上表面，则电子供应层4的上表面也是a平面。以这一方式，形成包括缓冲层2、电子传输层3和电子供应层4的化合物半导体区域。
在生长AlGaN时，使用三甲基铝气体、三甲基镓气体和氨气的混合气体作为源气体。基于AlGaN的组成（AlxGa1-xN：0<x<1）适当确定是否供应三甲基铝气体（Al源）和三甲基镓气体（Ga源）及其流速。氨气的流速近似为100ccm到10LM。另外，例如，生长压力近似为50到300Torr，并且生长温度近似为1000到1200℃。
为了生长n型AlGaN，例如，在预定流速向混合气体添加包含n型掺杂物、比如Si的气体（例如SiH4气体）以用Si掺杂AlGaN。作为掺杂物的Si的浓度例如近似为1×1013/cm3。
然后，如图10B中所示，干蚀刻电子供应层4的部分。具体而言，干蚀刻电子供应层4以暴露n+区域22的表面和电子传输层3的上表面的将在其上形成漏极电极的区域。在这样的干蚀刻中，例如，采用Cl2或者另一材料作为蚀刻气体（或者同时使用Cl2和SF6）。基于图3中的平面取向的定义，在电子供应层4中，一个上表面是m平面4（m1），另一上表面是m平面4（m2），并且侧表面是c平面4（c）。
然后，如图11A中所示，形成源极电极24、漏极电极25和栅极电极26。具体而言，在n+区域22上形成源极电极24，并且在如下区域上形成漏极电极25，该区域包括电极中转层3的上表面和电子供应层4的上文提到的另一上表面。形成用于形成源极电极24和漏极电极25的抗蚀剂掩模。向产品的整个表面施加抗蚀剂，然后通过光刻技术形成其中暴露n+区域22的表面和上文提到的区域的开口。以这一方式，形成具有这样的开口的抗蚀剂掩模。在抗蚀剂掩模上并且在用于暴露n+区域22的表面和上文提到的区域的开口中例如通过气相沉积技术沉积电极材料、比如Ta/Al。沉积Ta至近似20nm的厚度，并且沉积Al至近似200nm的厚度。通过剥离技术去除抗蚀剂掩模和在其上沉积的Ta/Al。然后，例如在近似400到1000℃、例如近似600℃在氮氛围之下加热SiC衬底，并且让剩余Ta/Al与电子传输层3和电子供应层4欧姆接触。在一些情况下，只要让Ta/Al与电子传输层3和电子供应层4欧姆接触，无需执行加热。通过这一过程，分别在n+区域22的表面和上文提到的区域上形成源极电极24和漏极电极25。
源极电极24的底部与n+区域22[m平面3（m1）]欧姆接触，并且源极电极24的侧表面与电子供应层4的c平面4（c2）欧姆接触。在第二实施例中，由于源极电极24接触n+区域22，所以建立了良好的欧姆接触。漏极电极25的底部与电子传输层3的m平面3（m2）和电子供应层4的m平面4（m2）欧姆接触。
然后，在电子供应层4的m平面4（m1）上形成栅极电极26。形成用于形成栅极电极26的抗蚀剂掩模。向产品的整个表面上施加抗蚀剂，然后通过光刻技术形成如下开口，该开口用于暴露电子供应层4的m平面4（m1）的将在其上形成栅极电极26的区域。以这一方式，形成具有这样的开口的抗蚀剂掩模。
通过例如气相沉积技术在抗蚀剂掩模上并且在开口中沉积电极材料、比如Ni/Au。沉积Ni至近似30nm的厚度，并且沉积Au至近似400nm的厚度。通过剥离技术去除抗蚀剂掩模和在其上沉积的Ni/Au。通过这一过程，在电子供应层4的m平面4（m1）上形成栅极电极26而又在它们之间建立肖特基接触。
在第二实施例中，在电子供应层4的在栅极电极26与源极电极24之间的预定部分中形成n-区域23。n-区域23用于进一步增强耐受电压。
然后，如图11B中所示，形成绝缘膜27。具体而言，例如通过CVD方法在产品的整个表面上沉积绝缘材料、比如氧化硅。通过光刻技术和干蚀刻来处理沉积的氧化硅。以这一方式，绝缘膜27被形成为在源极电极24、漏极电极25和栅极电极26上方具有用于暴露这些电极的开口。
然后，通过用于提供连接到源极电极24、漏极电极25和栅极电极26的布线的过程完成第二实施例的AlGaN/GaN-HEMT的制造。
图12A和12B分别是图示第二实施例的AlGaN/GaN-HEMT的示意横截面图和示意平面图。AlGaN/GaN-HEMT具有在栅极电极26与源极电极24之间的横向结构和在栅极电极26与漏极电极25之间的纵向结构。栅极电极26和源极电极24沿着凹陷21的底部在横向方向（水平方向）上相互间隔开，并且栅极电极26和漏极电极25沿着凹陷21的侧表面在纵向方向（竖直方向）上相互间隔开。
在第二实施例的AlGaN/GaN-HEMT中，在电子传输层3中沿着与电子供应层4的界面并且在源极电极24与漏极电极25之间形成沟道。在电子供应层4的m平面4（m1）上形成栅极电极26。由于沿着凹陷21的作为非极性面的m平面形成沟道的在栅极电极26与源极电极24之间的如下部分，该部分包括在栅极电极26以下的区域，所以在其中没有施加栅极电压的状态中在这一部分中不生成2DEG。作为对照，由于沿着凹陷21的作为极性面的c平面形成沟道的在栅极电极26与漏极电极25之间的部分，所以即使在其中没有施加栅极电压的状态中仍然在这一部分中生成高浓度2DEG。因此稳定实现在常断模式中的操作。
在第二实施例的AlGaN/GaN-HEMT中，沿着凹陷21的c平面形成沟道的在栅极电极26与漏极电极25之间的部分。因此与其中沿着m平面形成沟道的在栅极电极与漏极电极之间的部分的情况比较，大量降低了接通电阻。
在第二实施例的AlGaN/GaN-HEMT中，在电子传输层3的n+区域22上形成源极电极24，从而在它们之间建立接触。这一结构使得能够在源极电极24与电子传输层3之间建立稳定的欧姆接触。
在第二实施例的AlGaN/GaN-HEMT中，在纵向结构中、换而言之沿着凹陷21的侧表面形成沟道的在栅极电极26与漏极电极25之间的部分。即使增加在竖直方向上在栅极电极26与漏极电极25之间的长度Lgd以呈现高耐受电压，在水平方向上在栅极电极26与漏极电极25之间的长度仍然至多等同于绝缘膜27的厚度并且因此可忽略不计。因此当在平面图中查看器件时，器件占用的面积实质上大大减小，这实现了大量器件的集成。
描述具体器件集成密度。假设沟道的在栅极电极26与源极电极25之间的部分为1.5μm（1μm+0.5μm），沟道的长度在平面图中基本上等同于1.5μm。假设在竖直方向上在栅极电极26与漏极电极25之间的长度Lgd为10μm，耐受电压近似为1000V。为了在各自具有横向结构的现有AlGaN/GaN-HEMT中呈现近似1000V的耐受电压，沟道具有11.5μm的长度（在栅极电极与源极电极之间的1.5μm长度+在栅极电极与漏极电极之间的10μm长度）。第二实施例的AlGaN/GaN-HEMT相应地使器件占用的面积能够减少至具有横向结构的这样的现有AlGaN/GaN-HEMT占用的面积的近似八分之一部分并且使器件集成密度能够增加至现有AlGaN/GaN-HEMT的集成密度的近似八倍。在其中呈现近似数万伏特的耐受电压的情况下，第二实施例相似地使器件占用的面积能够减少至现有器件占用的面积的近似百分之几部分并且使器件集成密度能够增加至现有器件的集成密度的近似数百倍。
如在第一实施例中那样，接通电阻在第二实施例的AlGaN/GaN-HEMT中比在各自具有横向结构和相同沟道长度的现有AlGaN/GaN-HEMT中小近似15到30%。
如上文描述的那样，在第二实施例中，用相对简单的配置实现了在常断模式中的操作，降低了接通电阻，并且尽可能多地减少了在栅极电极26与漏极电极25之间的水平距离以实现充分高的集成。在第二实施例中提供的AlGaN/GaN-HEMT因而具有高可靠性和耐受电压。
修改
现在将描述第二实施例的修改。虽然本修改与第二实施例相似地公开了AlGaN/GaN-HEMT，但是该修改与第二实施例不同在于提供了包括栅极绝缘体的金属绝缘体半导体（MIS）器件。图13A至15B是各自在过程序列中图示用于制造本修改的AlGaN/GaN-HEMT的方法的示意横截面图。虽然未图示，但是通过注入氩（Ar）或者另一材料在隔离区域中形成隔离结构。
如在图9A中的第二实施例中那样依次在生长衬底、比如m平面SiC衬底（下文称为SiC衬底）1上形成作为化合物半导体层的缓冲层2和电子传输层3。取代m平面SiC衬底，可以使用蓝宝石衬底或者GaAs衬底作为生长衬底。衬底可以是半绝缘衬底或者传导衬底。
在SiC衬底1上生长AlN至近似5nm的厚度，并且在其上生长i-GaN（本征GaN）或者n-GaN（n型GaN）至近似1μm的厚度，通过例如MOVPE实现生长。在本修改中，在SiC衬底1上方形成i-GaN或者n-GaN层以便具有如下表面（与SiC衬底1的上表面平行的上表面），该表面是作为非极性面的m平面。取代m平面，该层可被形成为具有a平面。以这一方式，各自具有作为m平面的上表面的缓冲层2和电子传输层3被形成为位于SiC衬底1上方。在形成缓冲层2时，AlGaN可以取代AlN或者可以在低温生长GaN。可以采用GaN衬底作为生长衬底，并且可以在GaN衬底上形成电子传输层3而不形成缓冲层2。
在生长AlN和GaN时，使用三甲基铝气体、三甲基镓气体和氨气的混合气体作为源气体。基于待生长的化合物半导体层适当确定是否供应三甲基铝气体（Al源）和三甲基镓气体（Ga源）及其流速。作为共同材料的氨气的流速近似为100ccm到10LM。另外，例如，生长压力近似为50到300Torr，并且生长温度近似为1000到1200℃。
为了生长n型GaN，例如，在预定流速向混合气体添加包含n型掺杂物、比如Si的气体（例如SiH4气体）以用Si掺杂GaN。作为掺杂物的Si的浓度例如近似为1×1017/cm3。
然后，如图13B中所示，如在图9B中的第二实施例中那样在电子传输层3的表面中形成用作阶梯的凹陷21。具体而言，干蚀刻电子传输层3的表面的除了将在其上形成漏极电极的区域之外的部分以形成具有近似一到数十微米的深度（通过耐受电压确定的值；例如，厚度对于数百伏特的耐受电压为数微米并且对于数千伏特的耐受电压为数十微米）的槽。在这样的干蚀刻中使用的蚀刻气体的例子包括BCl3和Cl2。在电子传输层3的表面中形成的槽是用作阶梯的凹陷21。基于图3中的平面取向的定义，在电子传输层3的表面之中，凹陷21的底部是m平面3（m1），电子传输层3的上表面是m平面3（m2），并且凹陷21的侧表面是c平面3（c）。
然后，如图13C中所示，在凹陷21的底部形成n+区域31和n-区域32。具体而言，向产品的整个表面施加抗蚀剂，并且通过光刻技术处理抗蚀剂以形成具有如下开口的抗蚀剂掩模，该开口用于在凹陷21的底部暴露将在其上形成源极电极的区域。用这一抗蚀剂掩模用n型掺杂物、比如Si掺杂凹陷21的底部。作为掺杂物的Si的浓度例如近似不少于1×1018/cm3：例如近似为1×1020/cm3。以这一方式，在凹陷21的底部的将在其上形成源极电极的部分中形成n+区域31。通过灰化过程或者另一技术去除抗蚀剂掩模。
然后，向产品的整个表面施加抗蚀剂，并且通过光刻技术处理抗蚀剂以形成具有如下开口的抗蚀剂掩模，该开口用于在凹陷21的底部暴露将在其上形成栅极电极的区域。用这一抗蚀剂掩模用n型掺杂物、比如Si掺杂凹陷21的底部。作为掺杂物的Si的浓度低于n+区域31中的浓度：例如近似不多于1×1017/cm3、具体为近似1×1016/cm3。以这一方式，在凹陷21的底部的将在其上形成栅极电极的部分中形成n-区域32。通过灰化过程或者另一技术去除抗蚀剂掩模。
然后，如图14A中所示，在电子传输层3上形成电子供应层4。具体而言，通过MOVPE或者另一技术在电子传输层3上生长i-AlGaN（本征AlGaN）或者n-AlGaN（n型AlGaN）至近似40nm的厚度。在本修改中，在电子传输层3上形成i-AlGaN或者n-AlGaN层以具有作为m平面的上表面（与SiC衬底1的上表面平行的上表面）。如果电子传输层3被形成为具有作为a平面的上表面，则电子供应层4的上表面也是a平面。以这一方式，形成包括缓冲层2、电子传输层3和电子供应层4的化合物半导体区域。
在生长AlGaN时，使用三甲基铝气体、三甲基镓气体和氨气的混合气体作为源气体。基于AlGaN的组成（AlxGa1-xN：0<x<1）适当确定是否供应三甲基铝气体（Al源）和三甲基镓气体（Ga源）及其流速。氨气的流速近似为100ccm到10LM。另外，生长压力近似为50到300Torr，并且生长温度近似为1000到1200℃。
为了生长n型AlGaN，例如，在预定流速向混合气体添加包含n型掺杂物、比如Si的气体（例如SiH4气体）以用Si掺杂AlGaN。作为掺杂物的Si的浓度例如近似为1×1013/cm3。
然后，如图14B中所示，干蚀刻电子供应层4。具体而言，干蚀刻电子供应层4，从而留下电子供应层4的仅在凹陷21的侧表面上的部分。在这样的干蚀刻中，例如，采用Cl2或者另一材料作为蚀刻气体（或者同时使用Cl2和SF6）。基于图3中的平面取向的定义，在电子供应层4中，上表面是m平面4（m），并且侧表面是c平面4（c）。
然后，如图14C中所示，形成栅极绝缘体33。具体而言，在产品的整个表面上沉积绝缘材料、比如Al2O3。通过例如原子层沉积（ALD）沉积Al2O3至近似2至200nm的厚度；在这一情况下，沉积Al2O3至近似40nm的厚度。取代ALD，可以通过例如等离子体CVD或者溅射沉积Al2O3。取代Al2O3，可以使用Al的氮化物或者氮氧化物。另外，为了形成栅极绝缘体33，可以使用Si、Hf、Zr、Ti、Ta或者W的氧化物、氮化物或者氮氧化物，或者可以采用其适当组合以形成多层结构。
然后，通过光刻技术和干蚀刻来处理沉积的Al2O3，以仅在n-区域32上留下Al2O3，该n-区域32是将在其上形成栅极电极的区域。以这一方式，在n-区域32上形成栅极绝缘体33。
然后，如图15A中所示，形成源极电极34、漏极电极35和栅极电极36。具体而言，在n+区域31上形成源极电极34，并且在如下区域中形成漏极电极35，该区域包括电极中转层3和电子供应层4的上表面。形成用于形成源极电极34和漏极电极35的抗蚀剂掩模。向产品的整个表面上施加抗蚀剂，然后通过光刻技术形成用于暴露n+区域31的表面和上文提到的区域的开口。以这一方式，形成具有这样的开口的抗蚀剂掩模。在抗蚀剂掩模上并且在用于暴露n+区域31的表面和上文提到的区域的开口中例如通过气相沉积技术沉积电极材料、比如Ta/Al。沉积Ta至近似20nm的厚度，并且沉积Al至近似200nm的厚度。通过剥离技术去除抗蚀剂掩模和在其上沉积的Ta/Al。然后，例如在近似400到1000℃、例如近似600℃在氮氛围之下加热SiC衬底，并且让剩余Ta/Al与电子传输层3和电子供应层4欧姆接触。在一些情况下，只要让Ta/Al与电子传输层3和电子供应层4欧姆接触，无需执行加热。通过这一过程，分别在n+区域31的表面和上文提到的区域上形成源极电极34和漏极电极35。
源极电极34的底部与n+区域31[m平面3（m1）]欧姆接触。在本修改中，由于源电极34接触n+区域31，所以建立了良好的欧姆接触。漏极电极35的底部与电子传输层3的m平面3（m2）和电子供应层4的m平面4（m）欧姆接触。
然后，在栅极绝缘体33上形成栅极电极36。形成用于形成栅极电极36的抗蚀剂掩模。向产品的整个表面上施加抗蚀剂，然后通过光刻技术形成如下开口，该开口用于暴露栅极绝缘体33的如下表面，该表面是将在其上形成栅极电极36的区域。以这一方式，形成具有这样的开口的抗蚀剂掩模。
通过例如气相沉积技术在抗蚀剂掩模上并且在开口中沉积电极材料、比如Ni/Au。沉积Ni至近似30nm的厚度，并且沉积Au至近似400nm的厚度。通过剥离技术去除抗蚀剂掩模和在其上沉积的Ni/Au。通过这一过程，在n-区域32上方形成栅极电极36，而在其间插入栅极绝缘体33。
在本修改中，在n-区域32上方形成栅极电极36，而在其间插入栅极绝缘体33。在其中没有向栅极电极36施加栅极电压的情况下，n-区域32的高电阻使晶体管能够处于关断模式中。对照而言，在其中施加栅极电压的情况下，弯曲n-区域32的能带，并且n-区域32变成n+区域，这使晶体管能够处于接通模式中。
然后，如图15B中所示，形成绝缘膜37。具体而言，通过例如CVD方法在产品的整个表面上沉积绝缘材料、比如氧化硅。通过光刻技术和干蚀刻来处理沉积的氧化硅。以这一方式，形成绝缘膜37以便在源极电极34、漏极电极35和栅极电极36上方具有用于暴露这些电极的开口。
然后，通过用于提供连接到源极电极34、漏极电极35和栅极电极36的布线的过程完成本修改的AlGaN/GaN-HEMT的制造。
图16A和16B分别是图示本修改的AlGaN/GaN-HEMT的示意横截面图和示意平面图。AlGaN/GaN-HEMT具有在栅极电极36与源极电极34之间的横向结构和在栅极电极36与漏极电极35之间的纵向结构。栅极电极36和源极电极34沿着凹陷21的底部在横向方向（水平方向）上相互间隔开，并且栅极电极36和漏极电极35沿着凹陷21的侧表面在纵向方向（竖直方向）上相互间隔开。
在本修改的AlGaN/GaN-HEMT中，在源极电极34与漏极电极35之间形成沟道。在栅极绝缘体33上形成栅极电极36以位于n-区域32的上方。沿着凹陷21的作为非极性面的c平面形成沟道的在栅极电极36与漏极电极35之间的部分、即沿着电子传输层3到电子供应层4的界面的区域。因此，即使在其中没有施加栅极电压的状态中仍然在这一部分中生成高浓度2DEG。对照而言，在其中没有施加栅极电压的情况下由于n-区域32而不在沟道的在栅极电极36以下的部分中生成2DEG，并且晶体管因此处于关断模式中。因此稳定实现在常断模式中的操作。
在本修改的AlGaN/GaN-HEMT中，沿着凹陷21的c平面形成沟道的在栅极电极36与漏极电极35之间的部分。因此与其中沿着m平面形成沟道的在栅极电极与漏极电极之间的部分的情况比较，较大地降低了接通电阻。
在本修改的AlGaN/GaN-HEMT中，在电子传输层3的n+区域31上形成源极电极34，从而在它们之间建立接触。这一结构使得能够在源极电极34与电子传输层3之间建立稳定的欧姆接触。
在本修改的AlGaN/GaN-HEMT中，在横向结构中、换而言之沿着凹陷21的侧表面形成沟道的在栅极电极36与漏极电极35之间的部分。即使增加在竖直方向上在栅极电极36与漏极电极35之间的长度Lgd以呈现高耐受电压，在水平方向上在栅极电极36与漏极电极35之间的长度仍然至多等同于绝缘膜37的厚度并且因此可忽略不计。因此，当在平面图中查看器件时，器件占用的面积实质上较大地减小，这实现了大量器件的集成。
如在第二实施例中那样，接通电阻在本修改的AlGaN/GaN-HEMT中比在各自具有横向结构和相同沟道长度的现有AlGaN/GaN-HEMT中小近似15到30%。
如上文描述的那样，在本修改中，用相对简单的配置实现了在常断模式中的操作，降低了接通电阻，并且尽可能多地减少在栅极电极36与漏极电极35之间的水平距离以实现充分高的集成。在本修改中提供的AlGaN/GaN-HEMT因而具有高可靠性和耐受电压。
虽然已经描述了第一和第二实施例及其修改，但是实施例不限于此。在第一实施例及其修改中，例如，可以如在第二实施例的修改中那样形成栅极绝缘体以提供具有MIS结构的AlGaN/GaN-HEMT。另外，在第二实施例及其修改中，可以如在第一实施例的修改中那样使用具有作为m平面或者a平面的上表面的GaN衬底以提供不包括缓冲层和电子传输层的AlGaN/GaN-HEMT。
第三实施例
第三实施例公开了从第一和第二实施例及其修改的AlGaN/GaN-HEMT中选择的AlGaN/GaN-HEMT被应用于的电源设备。图17是图示根据第三实施例的电源设备的总体配置的示意图。
第三实施例的功率供应设备包括高压一次电路41、低压二次电路42和在一次电路41与二次电路42之间提供的变压器43。一次电路41包括交流电源44、桥接整流器电路45以及多个（在第三实施例中为四个）切换器件46a、46b、46c和46d。桥接整流器电路45包括切换器件46e。二次电路42包括多个（在第三实施例中为三个）切换器件47a、47b和47c。
在第三实施例中，在一次电路41的切换器件46a、46b、46c、46d和46e中的每个切换器件中运用从第一和第二实施例及其修改的AlGaN/GaN-HEMT中选择的AlGaN/GaN-HEMT。对照而言，在二次电路42的切换器件47a、47b和47c中的每个切换器件中使用现有的使用硅的MIS场效应晶体管（FET）。
在第三实施例中，在高压电路中使用的AlGaN/GaN-HEMT呈现高耐受电压并且具有以下效果：用相对简单的配置实现在常断模式中的操作，降低接通电阻并且尽可能多地减少在栅极电极与漏极电极之间的水平距离以提供充分高的集成密度。这一配置实现具有高可靠性并且呈现高功率的电源电路。
第四实施例
第四实施例公开了从第一和第二实施例及其修改的AlGaN/GaN-HEMT中选择的AlGaN/GaN-HEMT被应用于的高频放大器。图18是图示根据第四实施例的高频放大器的总体配置的示意图。
第四实施例的高频放大器包括数字预失真电路51、混合器52a和52b以及功率放大器53。数字预失真电路51补偿输入信号的非线性失真。混合器52a混合受到非线性失真补偿的输入信号与交流信号。功率放大器53放大与交流信号混合的输入信号并且包括从第一和第二实施例及其修改的AlGaN/GaN-HEMT中选择的AlGaN/GaN-HEMT。在图18中所示的配置中，例如，切换操作允许混合器52b混合输出信号与交流信号、然后向数字预失真电路51传输混合的信号。
在第四实施例中，在高频放大器中使用的AlGaN/GaN-HEMT呈现高耐受电压并且具有以下效果：用相对简单的配置实现在常断模式中的操作、降低接通电阻并且尽可能多地减少在栅极电极与漏极电极之间的水平距离以提供充分高的集成密度。这一配置实现具有高可靠性和高耐受电压的高频放大器。
其它实施例
在第一至第四实施例中，AlGaN/GaN-HEMT已经各自被描述为化合物半导体器件。本公开内容可以应用于除了例如下文描述的HEMT的这样的AlGaN/GaN-HEMT之外的化合物半导体器件。
另一HEMT的第一例子
第一例子公开了InAlN/GaN-HEMT作为化合物半导体器件。InAlN和GaN是使得能够基于其组成具有接近的晶格常数的化合物半导体。在这一情况下，在第一和第二实施例及其修改的每个中的电子传输层和电子供应层分别由i-GaN或者n-GaN和i-InAlN或者n-InAlN形成。此外，由于在这一情况下基本上不生成压电极化，所以2DEG主要由InAlN的自发极化生成。
在第一例子中，如在上文提到的AlGaN/GaN-HEMT中那样，用相对简单的配置实现在常断模式中的操作，降低了接通电阻，并且尽可能多地减少在栅极电极与漏极电极之间的水平距离以提供充分高的集成密度。在第一例子中提供的InAlN/GaN-HEMT因而具有高可靠性和耐受电压。另一HEMT的第二例子
第二例子公开了InAlGaN/GaN-HEMT作为化合物半导体器件。可以改变InAlGaN的组成以调整它的晶格常数以小于GaN的晶格常数。在这一情况下，在第一和第二实施例及其修改中的每个中的电子传输层和电子供应层分别由i-GaN或者n-GaN和i-InAlGaN或者n-InAlGaN形成。
在第二例子中，如在上文提到的AlGaN/GaN-HEMT中那样，用相对简单的配置实现了在常断模式中的操作，降低了接通电阻，并且尽可能多地减少了在栅极电极与漏极电极之间的水平距离以提供充分高的集成密度。在第二例子中提供的InAlGaN/GaN-HEMT因而具有高可靠性和耐受电压。
这里记载的所有例子和条件语言旨在于示范目的以辅助阅读者理解本发明和发明人为了发展本领域而贡献的概念，并且将解释为不限于该具体记载的例子和条件，并且这样的例子在说明书中的组织也不涉及表明本发明的优劣。虽然已经具体描述了本发明的实施例，但是应当理解，可以对其进行各种改变、替换和变更而不脱离本发明的精神实质和范围。

Claims (16)

1.一种化合物半导体器件，包括：
化合物半导体区域，具有其中形成阶梯的表面；
第一电极，形成在所述阶梯的上表面的上方，所述上表面为非极性面；以及
第二电极，沿着所述阶梯的侧表面形成，从而在竖直方向上与所述第一电极间隔开，所述侧表面是极性面。
2.根据权利要求1所述的化合物半导体器件，还包括：
第三电极，沿着所述阶梯的所述上表面形成，从而在水平方向上与所述第一电极间隔开。
3.根据权利要求2所述的化合物半导体器件，
其中所述第三电极被形成为填充所述阶梯的所述上表面中形成的槽并且部分接触所述槽中的极性面。
4.根据权利要求2所述的化合物半导体器件，
其中第一n掺杂区域被形成为位于所述阶梯中所述第三电极的下方。
5.根据权利要求4所述的化合物半导体器件，
其中第二n掺杂区域在所述阶梯中形成于所述第一电极与所述第三电极之间，并且掺杂物浓度在所述第二n掺杂区域中比在所述第一n掺杂区域中更低。
6.根据权利要求1至5中的任一权利要求所述的化合物半导体器件，
其中所述阶梯是突起的形式。
7.根据权利要求1至5中的任一权利要求所述的化合物半导体器件，
其中所述阶梯是凹陷的形式。
8.一种用于制造化合物半导体器件的方法，该方法包括：
在化合物半导体区域的表面中形成阶梯；
形成第一电极，所述第一电极在所述阶梯的上表面的上方，所述上表面为非极性面；以及
沿着所述阶梯的侧表面形成第二电极，所述第二电极在竖直方向上与所述第一电极间隔开，所述侧表面是极性面。
9.根据权利要求8所述的用于制造化合物半导体器件的方法，所述方法还包括：
沿着所述阶梯的所述上表面形成第三电极，所述第三电极在水平方向上与所述第一电极间隔开。
10.根据权利要求9所述的用于制造化合物半导体器件的方法，
其中所述第三电极被形成为填充所述阶梯的所述上表面中形成的槽并且部分地接触所述槽中的极性面。
11.根据权利要求9所述的用于制造化合物半导体器件的方法，
其中第一n掺杂区域在所述阶梯中被形成为位于所述第三电极的下方。
12.根据权利要求11所述的用于制造化合物半导体器件的方法，
其中第二n掺杂区域在所述阶梯中形成于所述第一电极与所述第三电极之间，并且掺杂物浓度在所述第二n掺杂区域中比在所述第一n掺杂区域中更低。
13.根据权利要求8至12中的任一权利要求所述的用于制造化合物半导体器件的方法，
其中所述阶梯是突起的形式。
14.根据权利要求8至12中的任一权利要求所述的用于制造化合物半导体器件的方法，
其中所述阶梯是凹陷的形式。
15.一种功率供应电路，包括：
变压器；
高压电路；以及
低压电路，其中
所述变压器设置于所述高压电路与所述低压电路之间，并且
所述高压电路包括晶体管，
所述晶体管包括：
化合物半导体区域，具有其中形成阶梯的表面；
第一电极，形成为位于所述阶梯的上表面的上方，所述上表面为非极性面；以及
第二电极，沿着所述阶梯的侧表面形成为在竖直方向上与所述第一电极间隔开，所述侧表面是极性面。
16.一种高频放大器，用于放大输入的高频电压、然后输出所述放大的高频电压，所述放大器包括：
晶体管，包括：
化合物半导体区域，具有其中形成阶梯的表面；
第一电极，形成为位于所述阶梯的上表面的上方，所述上表面为非极性面；以及
第二电极，沿着所述阶梯的侧表面形成为在竖直方向上与所述第一电极间隔开，所述侧表面是极性面。
CN201310180255.6A 2012-06-18 2013-05-15 化合物半导体器件及其制造方法 Active CN103515429B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012-137281 2012-06-18
JP2012137281A JP6069688B2 (ja) 2012-06-18 2012-06-18 化合物半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
CN103515429A true CN103515429A (zh) 2014-01-15
CN103515429B CN103515429B (zh) 2016-03-02

Family

ID=49756271

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310180255.6A Active CN103515429B (zh) 2012-06-18 2013-05-15 化合物半导体器件及其制造方法

Country Status (4)

Country Link
US (1) US9595594B2 (zh)
JP (1) JP6069688B2 (zh)
CN (1) CN103515429B (zh)
TW (1) TWI618249B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108352408A (zh) * 2016-01-21 2018-07-31 索尼公司 半导体装置、电子部件、电子设备以及半导体装置的制造方法
CN116960175A (zh) * 2023-09-19 2023-10-27 广东致能科技有限公司 一种准垂直型半导体器件及其制备方法
CN116978943A (zh) * 2023-09-14 2023-10-31 广东致能科技有限公司 一种增强型半导体器件及其制备方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105393359B (zh) 2013-07-15 2018-12-14 Hrl实验室有限责任公司 Hemt器件和方法
JP6001577B2 (ja) * 2014-01-22 2016-10-05 日本電信電話株式会社 半導体装置およびその製造方法
JP6600984B2 (ja) * 2015-05-18 2019-11-06 日産自動車株式会社 半導体装置及びその製造方法
US9601610B1 (en) * 2015-06-18 2017-03-21 Hrl Laboratories, Llc Vertical super junction III/nitride HEMT with vertically formed two dimensional electron gas
KR20170000612A (ko) * 2015-06-24 2017-01-03 서울반도체 주식회사 노멀리-오프를 구현하는 질화물계 트랜지스터
US11257818B2 (en) 2018-09-27 2022-02-22 Taiwan Semiconductor Manufacturing Co., Ltd. Fin-based field effect transistors
KR102254858B1 (ko) * 2018-09-27 2021-05-26 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 핀 기반의 전계 효과 트랜지스터
TWI674673B (zh) * 2018-11-05 2019-10-11 新唐科技股份有限公司 高電子遷移率電晶體元件及其製造方法
WO2021084755A1 (ja) * 2019-11-01 2021-05-06 三菱電機株式会社 化合物半導体の結晶欠陥観察方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060124962A1 (en) * 2004-12-09 2006-06-15 Matsushita Electric Industrial Co., Ltd. Field effect transistor and method for fabricating the same
US20080121927A1 (en) * 2006-11-08 2008-05-29 General Electric Company Group III nitride semiconductor devices and methods of making
US20090008676A1 (en) * 2007-07-06 2009-01-08 Sanken Electric Co., Ltd. Normally-off field-effect semiconductor device, and method of fabrication
US20090057684A1 (en) * 2007-08-09 2009-03-05 Rohm Co. Ltd. Nitride semiconductor device and method for producing nitride semiconductor device
CN101604704A (zh) * 2008-06-13 2009-12-16 张乃千 Hemt器件及其制造方法
CN101889347A (zh) * 2007-11-22 2010-11-17 罗姆股份有限公司 ZnO系半导体元件

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI377602B (en) * 2005-05-31 2012-11-21 Japan Science & Tech Agency Growth of planar non-polar {1-100} m-plane gallium nitride with metalorganic chemical vapor deposition (mocvd)
JP2008004720A (ja) 2006-06-22 2008-01-10 Nippon Telegr & Teleph Corp <Ntt> 窒化物半導体を用いたヘテロ構造電界効果トランジスタ
JP2008311533A (ja) * 2007-06-15 2008-12-25 Rohm Co Ltd 高電子移動度トランジスタ
JP4605193B2 (ja) * 2007-07-27 2011-01-05 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体素子
JP2009170746A (ja) * 2008-01-18 2009-07-30 Toshiba Corp 半導体装置及びその製造方法
WO2010016212A1 (ja) 2008-08-06 2010-02-11 日本電気株式会社 電界効果トランジスタの製造方法
WO2010021099A1 (ja) * 2008-08-22 2010-02-25 パナソニック株式会社 電界効果トランジスタ
KR20130035995A (ko) * 2010-02-10 2013-04-09 다카후미 야오 구조체, 및 반도체 기판의 제조 방법
JP2011233612A (ja) * 2010-04-26 2011-11-17 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP5649112B2 (ja) 2010-07-30 2015-01-07 パナソニック株式会社 電界効果トランジスタ

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060124962A1 (en) * 2004-12-09 2006-06-15 Matsushita Electric Industrial Co., Ltd. Field effect transistor and method for fabricating the same
US20080121927A1 (en) * 2006-11-08 2008-05-29 General Electric Company Group III nitride semiconductor devices and methods of making
US20090008676A1 (en) * 2007-07-06 2009-01-08 Sanken Electric Co., Ltd. Normally-off field-effect semiconductor device, and method of fabrication
US20090057684A1 (en) * 2007-08-09 2009-03-05 Rohm Co. Ltd. Nitride semiconductor device and method for producing nitride semiconductor device
CN101889347A (zh) * 2007-11-22 2010-11-17 罗姆股份有限公司 ZnO系半导体元件
CN101604704A (zh) * 2008-06-13 2009-12-16 张乃千 Hemt器件及其制造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108352408A (zh) * 2016-01-21 2018-07-31 索尼公司 半导体装置、电子部件、电子设备以及半导体装置的制造方法
CN108352408B (zh) * 2016-01-21 2021-09-17 索尼公司 半导体装置、电子部件、电子设备以及半导体装置的制造方法
CN116978943A (zh) * 2023-09-14 2023-10-31 广东致能科技有限公司 一种增强型半导体器件及其制备方法
CN116978943B (zh) * 2023-09-14 2024-01-30 广东致能科技有限公司 一种增强型半导体器件及其制备方法
CN116960175A (zh) * 2023-09-19 2023-10-27 广东致能科技有限公司 一种准垂直型半导体器件及其制备方法
CN116960175B (zh) * 2023-09-19 2023-12-12 广东致能科技有限公司 一种准垂直型半导体器件及其制备方法

Also Published As

Publication number Publication date
JP6069688B2 (ja) 2017-02-01
TWI618249B (zh) 2018-03-11
CN103515429B (zh) 2016-03-02
JP2014003146A (ja) 2014-01-09
US9595594B2 (en) 2017-03-14
TW201401506A (zh) 2014-01-01
US20130337619A1 (en) 2013-12-19

Similar Documents

Publication Publication Date Title
CN103515429B (zh) 化合物半导体器件及其制造方法
CN103715242B (zh) 半导体装置
KR101497725B1 (ko) 공핍형 ＧａＮ 기반 ＦＥＴ를 이용하는 캐스코드 회로
CN103715246B (zh) 半导体装置
JP5724339B2 (ja) 化合物半導体装置及びその製造方法
CN102916045B (zh) 半导体器件和用于制造半导体器件的方法
CN103325823B (zh) 化合物半导体器件及其制造方法
CN103715244A (zh) 半导体器件以及半导体器件的制造方法
CN104518019B (zh) 半导体器件及其制造方法
CN103545361A (zh) 化合物半导体器件及其制造方法、电源装置和高频放大器
CN103367426A (zh) 化合物半导体器件及其制造方法
CN103715245A (zh) 半导体装置
CN101794815A (zh) 化合物半导体器件及其制造方法
CN103035702A (zh) 化合物半导体器件及其制造方法
CN103367424A (zh) 化合物半导体器件及其制造方法
CN102386221A (zh) 化合物半导体器件及其制造方法
TW201413961A (zh) 化合物半導體裝置及其製造方法
JP5510544B2 (ja) 化合物半導体装置及びその製造方法
CN103855207A (zh) 化合物半导体器件及其制造方法
JP6418032B2 (ja) 半導体装置
JP2018085414A (ja) 化合物半導体装置
US20130083570A1 (en) Semiconductor device and method of manufacturing the same
CN104465744A (zh) 具有由氮化物半导体制成的缓冲层的半导体器件
JP2020027911A (ja) 化合物半導体装置、化合物半導体装置の製造方法及び増幅器
JP2019096739A (ja) 半導体装置及び半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant