JPH02197138A - 電界効果トランジスタ - Google Patents
電界効果トランジスタInfo
- Publication number
- JPH02197138A JPH02197138A JP1714889A JP1714889A JPH02197138A JP H02197138 A JPH02197138 A JP H02197138A JP 1714889 A JP1714889 A JP 1714889A JP 1714889 A JP1714889 A JP 1714889A JP H02197138 A JPH02197138 A JP H02197138A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- substrate
- electrodes
- active layer
- injected
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005669 field effect Effects 0.000 title claims abstract description 5
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 239000004065 semiconductor Substances 0.000 claims abstract description 7
- 239000010410 layer Substances 0.000 abstract description 33
- 239000012535 impurity Substances 0.000 abstract description 12
- 150000002500 ions Chemical class 0.000 abstract description 7
- 239000002344 surface layer Substances 0.000 abstract description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 5
- 229910001218 Gallium arsenide Inorganic materials 0.000 abstract description 4
- 239000000969 carrier Substances 0.000 abstract description 4
- 229910052790 beryllium Inorganic materials 0.000 abstract description 2
- 229910052681 coesite Inorganic materials 0.000 abstract description 2
- 229910052906 cristobalite Inorganic materials 0.000 abstract description 2
- 229910052698 phosphorus Inorganic materials 0.000 abstract description 2
- 235000012239 silicon dioxide Nutrition 0.000 abstract description 2
- 239000000377 silicon dioxide Substances 0.000 abstract description 2
- 229910052682 stishovite Inorganic materials 0.000 abstract description 2
- 229910052905 tridymite Inorganic materials 0.000 abstract description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 238000000151 deposition Methods 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- ATBAMAFKBVZNFJ-UHFFFAOYSA-N beryllium atom Chemical compound [Be] ATBAMAFKBVZNFJ-UHFFFAOYSA-N 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000008094 contradictory effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 150000003839 salts Chemical class 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は電界効果トランジスタ（ＦＥＴ）に関し、特に
ガリウム砒素（ＧａＡｓ）等の化合物半導体からなるＦ
ＥＴの構造に関するものである。
ガリウム砒素（ＧａＡｓ）等の化合物半導体からなるＦ
ＥＴの構造に関するものである。
従来、この種のＦＥＴとしては第２図に示される構造の
Ｇ ａ Ａ ｓ −Ｍ Ｅ Ｓ Ｆ Ｅ Ｔが一般的で
ある。
Ｇ ａ Ａ ｓ −Ｍ Ｅ Ｓ Ｆ Ｅ Ｔが一般的で
ある。
すなわち、ゲート金属が蒸着されて構成されたゲート電
極２と、オーミック金属が蒸着されて構成されたドレイ
ン電極３およびソース電極４とがＧａＡｓ基板１上に形
成されている。ゲート電極２下の基板１表層部には不純
物としてＳｉイオンが注入された動作層５が形成され、
また、ドレイン電極３およびソース電極４下の各基板１
表層部には不純物濃度が動作層５よりも高いｎ＋層６が
形成されている。
極２と、オーミック金属が蒸着されて構成されたドレイ
ン電極３およびソース電極４とがＧａＡｓ基板１上に形
成されている。ゲート電極２下の基板１表層部には不純
物としてＳｉイオンが注入された動作層５が形成され、
また、ドレイン電極３およびソース電極４下の各基板１
表層部には不純物濃度が動作層５よりも高いｎ＋層６が
形成されている。
しかしながら、上記構造の従来のＦＥＴは、相互コンダ
クタンスｇ を大きくさせてそのスイッ履 チング速度をより速めることに限界があるという課題を
有していた。
クタンスｇ を大きくさせてそのスイッ履 チング速度をより速めることに限界があるという課題を
有していた。
つまり、相互コンダクタンスｇ を大きくする■
ため動作層５の厚さを薄くするには、不純物の注入に際
して加速電圧を低下させなければならい。
して加速電圧を低下させなければならい。
しかし、加速電圧を低下させて不純物を注入すると動作
層５の厚さは薄くなるが、動作層５の不純物濃度は低下
してしまい、結果的に相互コンダクタンスｇ は大きく
ならない。すなわち、不純物… 注入の際の加速電圧と不純物濃度とは相反する関係にあ
り、動作層５の不純物濃度を高い状態に維持してこの動
作層５を薄層化させることは困難であった。
層５の厚さは薄くなるが、動作層５の不純物濃度は低下
してしまい、結果的に相互コンダクタンスｇ は大きく
ならない。すなわち、不純物… 注入の際の加速電圧と不純物濃度とは相反する関係にあ
り、動作層５の不純物濃度を高い状態に維持してこの動
作層５を薄層化させることは困難であった。
本発明はこのような課題を解消するためになされたもの
で、各電極間に形成され所定量の固定電荷が注入された
絶縁膜と、この固定電荷により引き上げられた動作層と
を備えたものである。
で、各電極間に形成され所定量の固定電荷が注入された
絶縁膜と、この固定電荷により引き上げられた動作層と
を備えたものである。
電子またはホールにより形成された動作層は、絶縁膜内
に注入された固定正電荷または固定負電荷とのクーロン
力により、半導体基板表面側に引き上げられた状態にな
る。
に注入された固定正電荷または固定負電荷とのクーロン
力により、半導体基板表面側に引き上げられた状態にな
る。
〔実施例〕
次に本発明について図面を参照して以下に詳述する。
第１図は本発明の一実施例を表す断面図である。
ＧａＡｓからなる半絶縁性の半導体基板１１上にはゲー
ト電極１２がアルミニウムＣＡＲ）等により形成され、
ドレイン電極１３およびソース電極１４がオーミック金
属により形成されている。
ト電極１２がアルミニウムＣＡＲ）等により形成され、
ドレイン電極１３およびソース電極１４がオーミック金
属により形成されている。
また、これら電極間には二酸化ケイ素（Ｓ１０２）から
なる絶縁膜１５が形成され、この絶縁膜１５中にはベリ
リウム（Ｂｅ）やリン（Ｐ）等の固定正電荷１６が所定
量だけ注入されている。また、ゲー）［極１２下の基板
１１表層部には不純物としてＳｉイオンが注入されて動
作層１７が形成されており、この動作層１７は電子をキ
ャリアにするものとなっている。また、ドレイン電極１
３およびソース電極１４下の各基板１１表層部には、動
作層１７よりも高濃度のＳｉイオンが注入された低抵抗
のｎ＋層１８が形成されている。
なる絶縁膜１５が形成され、この絶縁膜１５中にはベリ
リウム（Ｂｅ）やリン（Ｐ）等の固定正電荷１６が所定
量だけ注入されている。また、ゲー）［極１２下の基板
１１表層部には不純物としてＳｉイオンが注入されて動
作層１７が形成されており、この動作層１７は電子をキ
ャリアにするものとなっている。また、ドレイン電極１
３およびソース電極１４下の各基板１１表層部には、動
作層１７よりも高濃度のＳｉイオンが注入された低抵抗
のｎ＋層１８が形成されている。
また、上記の絶縁膜１５は常圧ＣＶＤ法によりＳ Ｌ
Ｏ２が３０００〜５０００Ａの厚さに堆積されることに
より形成され、その後、２５ｋｅＶの加速電圧で５．
ＯＸ １０１２／ｃシ程度のドーズ量の固定正電荷１
６が絶縁膜１５中に注入される。さらに、その後、９０
０℃、５秒のランプアニールが行われた後、リソグラフ
ィ技術、ドライエツチングおよび蒸着等の工程を経て、
ゲート電極１２並びにドレイン電極１３およびソース電
極１４が形成される。
Ｏ２が３０００〜５０００Ａの厚さに堆積されることに
より形成され、その後、２５ｋｅＶの加速電圧で５．
ＯＸ １０１２／ｃシ程度のドーズ量の固定正電荷１
６が絶縁膜１５中に注入される。さらに、その後、９０
０℃、５秒のランプアニールが行われた後、リソグラフ
ィ技術、ドライエツチングおよび蒸着等の工程を経て、
ゲート電極１２並びにドレイン電極１３およびソース電
極１４が形成される。
なお、絶縁膜中に固定電荷を注入する技術は、５ｉ−Ｉ
Ｃにおける素子分離技術に用いられており、例えば、１
９８８年１２月に実施された第３５回半導体集積回路シ
ンポジウムの講演論文集「トレンチアイソレーションさ
れたトランジスタの特性Ｊに開示されている。
Ｃにおける素子分離技術に用いられており、例えば、１
９８８年１２月に実施された第３５回半導体集積回路シ
ンポジウムの講演論文集「トレンチアイソレーションさ
れたトランジスタの特性Ｊに開示されている。
このような構造において、電子により形成された動作層
１７は、電極間に形成された絶縁膜１５中の固定正電荷
１６とのクーロン力により基板１表面側に引き上げられ
た状態になり、動作層１７の厚さは薄くなる。このため
、Ｓｉイオン濃度を低下させることなく、高いイオン濃
度の状態に維持したままで動作層１７の厚さを薄くする
ことが出来るようになる。従って、得られるＦＥＴの相
互コンダクタンスｇ は大きくなり、ゲート電圧■ 変化に対するドレイン電流変化の割合は大きくなってＦ
ＥＴのスイッチング速度はより高速化される。
１７は、電極間に形成された絶縁膜１５中の固定正電荷
１６とのクーロン力により基板１表面側に引き上げられ
た状態になり、動作層１７の厚さは薄くなる。このため
、Ｓｉイオン濃度を低下させることなく、高いイオン濃
度の状態に維持したままで動作層１７の厚さを薄くする
ことが出来るようになる。従って、得られるＦＥＴの相
互コンダクタンスｇ は大きくなり、ゲート電圧■ 変化に対するドレイン電流変化の割合は大きくなってＦ
ＥＴのスイッチング速度はより高速化される。
なお、絶縁膜１５への固定正電荷１６のドーズ量は、各
電極間の絶縁を保つのに十分であり、かつ、動作層１７
の厚さを適当な薄さに保つことが出来るようなり−ロン
力を発生する量に設定されている。
電極間の絶縁を保つのに十分であり、かつ、動作層１７
の厚さを適当な薄さに保つことが出来るようなり−ロン
力を発生する量に設定されている。
また、上記実施例の説明は動作層１７が電子をキャリア
とする場合について説明したが、動作層がホールをキャ
リアとする場合には電極間に形成される絶縁膜中に負の
固定電荷を注入するようにすれば良く、上記実施例と同
様な効果を奏する。
とする場合について説明したが、動作層がホールをキャ
リアとする場合には電極間に形成される絶縁膜中に負の
固定電荷を注入するようにすれば良く、上記実施例と同
様な効果を奏する。
〔発明の効果〕
以上説明したように本発明は、各電極間に形成された絶
縁膜中に所定量の固定電荷を注入するようにしたことに
より、動作層はこの固定電荷とのクーロン力により基板
表面側（こ引き上げられた状態になる。
縁膜中に所定量の固定電荷を注入するようにしたことに
より、動作層はこの固定電荷とのクーロン力により基板
表面側（こ引き上げられた状態になる。
このため、不純物濃度を低下させることなく動作層の厚
さを薄くすることが出来るようになる。
さを薄くすることが出来るようになる。
従って、得られるＦＥＴの相互コンダクタンスｇ は大
きくなり、スイッチング速度をより速めることか可能に
なるという効果を有する。
きくなり、スイッチング速度をより速めることか可能に
なるという効果を有する。
第１図は本発明の一実施例の構造を表す断面図、第２図
は従来の構造を表す断面図である。 １］・・・ＧａＡｓ基板、１２・・・ゲート電極、１３
・・・ドレイン電極、１４・・・ソース電極、１５・・
・絶縁膜、１６・・・固定正電荷、１７・・・動作層、
１８・・・ｎ＋層。 特許出願人 住友電気工業株式会社 代理人弁理士 長浴用 芳 樹間
塩 １） 辰 也第２図
は従来の構造を表す断面図である。 １］・・・ＧａＡｓ基板、１２・・・ゲート電極、１３
・・・ドレイン電極、１４・・・ソース電極、１５・・
・絶縁膜、１６・・・固定正電荷、１７・・・動作層、
１８・・・ｎ＋層。 特許出願人 住友電気工業株式会社 代理人弁理士 長浴用 芳 樹間
塩 １） 辰 也第２図
Claims (1)
- 半絶縁性半導体基板上に形成されたゲート電極とドレイ
ン電極とソース電極とを備えた電界効果トランジスタに
おいて、これら電極間に形成され所定量の固定電荷が注
入された絶縁膜と、この固定電荷により前記半導体基板
表面側に引き上げられた動作層とを備えたことを特徴と
する電界効果トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1714889A JPH02197138A (ja) | 1989-01-26 | 1989-01-26 | 電界効果トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1714889A JPH02197138A (ja) | 1989-01-26 | 1989-01-26 | 電界効果トランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02197138A true JPH02197138A (ja) | 1990-08-03 |
Family
ID=11935906
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1714889A Pending JPH02197138A (ja) | 1989-01-26 | 1989-01-26 | 電界効果トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02197138A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012119638A (ja) * | 2010-12-03 | 2012-06-21 | Fujitsu Ltd | 化合物半導体装置及びその製造方法 |
-
1989
- 1989-01-26 JP JP1714889A patent/JPH02197138A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012119638A (ja) * | 2010-12-03 | 2012-06-21 | Fujitsu Ltd | 化合物半導体装置及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02253632A (ja) | 電界効果型トランジスタの製造方法 | |
| JPH02148738A (ja) | 電界効果トランジスタの製造方法 | |
| JPH02197138A (ja) | 電界効果トランジスタ | |
| JPS616871A (ja) | 電界効果トランジスタの製造方法 | |
| JP3034546B2 (ja) | 電界効果型トランジスタの製造方法 | |
| JPH0212927A (ja) | Ｍｅｓ ｆｅｔの製造方法 | |
| JPS622666A (ja) | 電界効果トランジスタ | |
| JP2506733B2 (ja) | 半導体装置の製造方法 | |
| JPH0523497B2 (ja) | ||
| JPS6190470A (ja) | 化合物半導体装置の製造方法 | |
| JP2867422B2 (ja) | 電界効果型トランジスタ及びその製造方法 | |
| JPS59165460A (ja) | 半導体装置およびその製造方法 | |
| JPS6146984B2 (ja) | ||
| JPH01260816A (ja) | 化合物半導体装置の製造方法 | |
| JPS58123778A (ja) | シヨツトキゲ−ト電界効果トランジスタとその製造方法 | |
| JPH028454B2 (ja) | ||
| JPS6318677A (ja) | ３−５族半導体装置 | |
| JPH024137B2 (ja) | ||
| JPH0439942A (ja) | 半導体装置及びその製造方法 | |
| JPS58123777A (ja) | シヨツトキゲ−ト電界効果トランジスタとその製造方法 | |
| JPS61222270A (ja) | 電界効果トランジスタの製造方法 | |
| JPH07221295A (ja) | 縦型ｍｏｓ半導体装置の製造方法 | |
| JPS6216520A (ja) | 半導体装置の製造方法 | |
| JPH04111431A (ja) | 電解効果トランジスタの製造方法 | |
| JPS6318676A (ja) | ３−５族半導体装置 |