CN103000685B - 半导体器件及其制造方法、电源装置以及高频放大单元 - Google Patents

半导体器件及其制造方法、电源装置以及高频放大单元 Download PDF

Info

Publication number
CN103000685B
CN103000685B CN201210334605.5A CN201210334605A CN103000685B CN 103000685 B CN103000685 B CN 103000685B CN 201210334605 A CN201210334605 A CN 201210334605A CN 103000685 B CN103000685 B CN 103000685B
Authority
CN
China
Prior art keywords
film
fluorine
multilayer structure
semiconductor multilayer
compound semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210334605.5A
Other languages
English (en)
Other versions
CN103000685A (zh
Inventor
尾崎史朗
武田正行
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of CN103000685A publication Critical patent/CN103000685A/zh
Application granted granted Critical
Publication of CN103000685B publication Critical patent/CN103000685B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明涉及半导体器件及其制造方法、电源装置以及高频放大单元。一种半导体器件，包括化合物半导体多层结构、覆盖化合物半导体多层结构的表面的含氟阻挡膜、以及布置在化合物半导体多层结构上方的栅电极，其中含氟阻挡膜布置在栅电极与化合物半导体多层结构之间。

Description

半导体器件及其制造方法、电源装置以及高频放大单元
技术领域
本文中讨论的实施方案涉及半导体器件、用于制造所述半导体器件的方法、电源装置以及高频放大单元。
背景技术
GaN高电子迁移率晶体管(GaN-HEMT)是包括包含化合物半导体如氮化物半导体的化合物半导体多层结构的半导体器件的例子。
GaN具有优异的材料特性，如高介电强度、在使用二维电子气的情况下的相对高的迁移率、以及高饱和电子漂移速度，因此，GaN-HEMT正被开发为用于电源应用的允许高功率、高效率、高电压操作的功率器件。换言之，由于Si横向扩散金属氧化物半导体(LDMOS)晶体管和GaAs场效应晶体管(FET)难以应用于这种功率器件，因此，GaN-HEMT正被开发为用于电源应用的允许高功率、高效率、高电压操作的功率器件。
在包括这种化合物半导体多层结构的半导体器件中，在化合物半导体多层结构的表面具有氮缺陷(悬键)并且栅电极置于化合物半导体多层结构上方时，悬键用作电子陷阱，从而阀值电压变化。
在这种情况下，利用氟对悬键进行封端使得化合物半导体多层结构的表面进行氟封端处理，从而减少悬键的数量并且抑制阀值电压的变化。
然而，在化合物半导体多层结构的进行氟封端处理的表面暴露到空气中的时间较长，即直到在化合物半导体多层结构的表面上形成绝缘膜或栅电极所经过的时间较长时，不能抑制阀值电压的变化。
日本公开特许第2009-76845号公报是相关技术的一个例子。
发明内容
因此，实施方案的一个方面的一个目的是提供一种高可靠性的技术，其中通过利用氟对化合物半导体多层结构的表面上的悬键进行封端来抑制在经过的时间较长时阀值电压的变化。
根据本发明的一个方面，半导体器件包括：化合物半导体多层结构、覆盖化合物半导体多层结构的表面的含氟阻挡膜、以及布置在化合物半导体多层结构之上的栅电极，含氟阻挡膜布置在栅极与化合物半导体多层结构之间。
附图说明
图1是根据第一实施方案的半导体器件的截面示意图；
图2是根据第一实施方案的半导体器件的变化方案的截面示意图；
图3A至图3C是示出用于制造根据第一实施方案的半导体器件的方法的截面示意图；
图4是示出根据第一实施方案的半导体器件的优点的图；
图5是根据第一实施方案的半导体器件的变化方案的截面示意图；
图6是根据第二实施方案的电源系统的示意图；以及
图7是根据第三实施方案的高频放大单元的示意图。
具体实施方式
下文中，参考附图描述实施方案。
[第一实施方案]
参考图1至图5，描述根据第一实施方案的半导体器件以及用于制造该半导体器件的方法。
该半导体器件是包括包含例如化合物半导体(如氮化物半导体)的化合物半导体多层结构的化合物半导体器件。
在本实施方案中，使用包含氮化物半导体的FET特别是金属绝缘体半导体(MIS)型AlGaN/GaN-HEMT作为一个实例来描述化合物半导体器件。AlGaN/GaN-HEMT包括氮化物半导体多层结构(HEMT结构)并且也包括栅极绝缘膜，其中氮化物半导体多层结构(HEMT结构)包括由GaN制成的电子传输层和由AlGaN制成的电子供给层。
AlGaN/GaN-HEMT也称为AlGaN/GaN-FET。氮化物半导体多层结构也称为第III-V族氮化物半导体多层结构、GaN半导体多层结构或化合物半导体多层结构。化合物半导体器件也称为氮化物半导体器件或第III-V族氮化物半导体器件。
参考图1，AlGaN/GaN-HEMT包括SiC衬底1以及氮化物半导体多层结构6，该氮化物半导体多层结构6包括由AlN制成的成核层2、由GaN制成的电子传输层3、由AlGaN制成的电子供给层4以及由GaN制成的盖层5，这些层以此顺序沉积在SiC衬底1上。在氮化物半导体多层结构6中，在电子传输层3与电子供给层4之间的界面附近生成二维电子气(2DEG)。盖层5的存在增大电子传输层3与电子供给层4之间的应力以引起压电效应，从而增加2DEG。这使得AlGaN/GaN-HEMT能够具有减小的导通电阻，从而允许大电流操作。参考图1，利用虚线表示2DEG。SiC衬底1也称为衬底或半导体衬底。成核层2也称为缓冲层。成核层2、电子传输层3、电子供给层4以及盖层5也称为第III-V族氮化物半导体层。
包括在AlGaN/GaN-HEMT中的氮化物半导体多层结构6没有特定限制而可以是包括电子传输层3和电子供给层4的氮化物半导体多层结构。例如，成核成2和盖层5可以由不同的材料制成并且可以具有多层结构。氮化物半导体多层结构6可以不包括盖层5。
在本实施方案中，氮化物半导体多层结构6具有栅极凹部7。栅极凹部7容纳栅电极8。栅极凹部7是具有深度为使得电子供给层4的一部分保留的槽。因此，栅电极8位于氮化物半导体多层结构6的上部即包括在氮化物半导体多层结构6中的电子供给层4的上部中。栅极凹部7可以具有到达电子传输层3的深度。栅极凹部7也称为凹形开口或电极槽。
下面描述了存在栅极凹部7的原因。
对于电源应用，重要的是，器件具有低损耗和高介电强度并且是在栅电极电压断开时没有电流流动的常断型。在AlGaN/GaN-HEMT中，由于作为AlGaN/GaN-HEMT的重要特征的压电效应，所以在电子传输层3中存在大量电子。这在实现大电流操作方面起主要作用。然而，在器件具有简单的结构时，由于在栅电极电压断开时，设置在栅电极正下方的电子传输层中出现大量电子，所以器件为常断型。因此，为了提高阀值电压，通过蚀刻电子供给层4(或电子供给层4和电子传输层3)的用来形成栅电极8的区域来形成栅极凹部7，从而减少电子传输层3中的电子的数量。
在本实施方案中，AlGaN/GaN-HEMT包括覆盖氮化物半导体多层结构6的表面的含氟阻挡膜9。具体地，含氟阻挡膜9置于氮化物半导体多层结构6的位于栅电极8侧上的整个表面之上。即，含氟阻挡膜9置于电子供给层4的在栅极凹部7的壁和底部处露出的表面、盖层5的在栅极凹部7的壁和底部处露出的表面、以及盖层5的在栅电极8侧露出的表面之上。因此，栅电极8置于氮化物半导体多层结构6上方，其中含氟阻挡膜9置于栅电极8与氮化物半导体多层结构6之间。
如图2所示，含氟阻挡膜9可以仅置于氮化物半导体多层结构6(此处为电子供给层4)的在栅极凹部7的底部处露出的表面之上。即，含氟阻挡膜9至少可以置于氮化物半导体多层结构6(此处为电子供给层4)的在栅极凹部7的底部处露出的表面之上。
含氟阻挡膜9是对湿气具有阻挡效应的阻挡膜。含氟阻挡膜9优选地是对湿气具有高阻挡效应的阻挡膜，即，具有高疏水性的阻挡膜。含氟阻挡膜9可以被限定为由氟和一种元素的化合物(低极性分子)制成的膜，氟和该元素之间的电负性差小于约2.0。
本文中，含氟阻挡膜9是氟碳膜(CF膜)。含氟阻挡膜9可以是选自以下中的任一种：氟碳膜、氟化硼膜、具有含氟碳侧链的膜、具有含氟化硼侧链的膜、具有含氟化氧侧链的膜、以及具有含氟化氮侧链的膜。具体地，含氟阻挡膜9可以是选自以下中的任一种：CFx膜、BFx膜、具有含CFx侧链的M-CFx膜、具有含BFx侧链的M-BFx膜、具有含OFx侧链的M-OFx膜以及具有含NFx侧链的M-NFx膜，其中，x是1至4以及M是金属或半导体元素。含氟阻挡膜9是满足以上限定的阻挡膜。
下面描述存在含氟阻挡膜9的原因。
在GaN层和/或AlGaN层的为了形成如上所述的栅极凹部所蚀刻的表面上形成包含得自光刻胶的碳质残余、由蚀刻气体生成的卤族元素如氟或氯、以及氧化物的变质层(altered layer)。变质层不具有氮。换言之，变质层具有氮缺陷，即悬键。
在具有这种变质层的氮化物半导体多层结构的表面之上形成绝缘膜的情况下，GaN或AlGaN的在绝缘膜与半导体之间的界面处的变质层以及存在于GaN或AlGaN的表面上的悬键用作电子陷阱，从而阀值电压改变。在这种情况下，利用氟对悬键进行封端使得移除变质层和存在于氮化物半导体多层结构的位于栅极凹部中的表面上的残余并且实施氟封端处理，从而减少悬键的数量并且抑制阀值电压的变化。然而，在化合物半导体多层结构的进行氟封端处理的表面暴露到空气中的时间较长，即直到在化合物半导体多层结构的表面上形成绝缘膜所经过的时间较长时，不能抑制阀值电压的变化。其原因分析显示，通过氟封端处理所产生的Al-F键和Ga-F键与空气中的湿气反应，从而释放出氟。
因此，在本实施方案中，如图1所示，氮化物半导体多层结构6的表面覆盖有含氟阻挡膜9，使得存在于氮化物半导体多层结构6的表面上的悬键利用氟进行封端，从而即使经过的时间较长也能抑制阀值电压的变化。即，含氟阻挡膜9至少置于氮化物半导体多层结构6的位于栅极凹部7中的表面上(参见图2)，由此悬键利用氟进行封端并且抑制Al-F键和Ga-F键与空气中的湿气接触。这使得能够实现不受经过的时间影响的具有高可靠性的器件。
在本实施方案中，绝缘膜10置于含氟阻挡膜9上。即，绝缘膜10置于氮化物半导体多层结构6上方，其中含氟阻挡膜9置于绝缘膜10与氮化物半导体多层结构6之间。具体地，绝缘膜10置于含氟阻挡膜9的整个表面之上。栅电极8置于绝缘膜10上。即，栅电极8置于氮化物半导体多层结构6上方，其中含氟阻挡膜9和绝缘膜10置于栅电极8与氮化物半导体多层结构6之间。绝缘膜10的设置在氮化物半导体多层结构6与栅电极8之间的部分用作栅极绝缘膜，其另一部分用作表面保护膜。
在含氟阻挡膜9设置在氮化物半导体多层结构6的仅在栅极凹部7的底部处露出的表面之上时(参见图2)，绝缘膜10设置在含氟阻挡膜9的整个表面以及氮化物半导体多层结构6的位于栅电极8侧上的整个表面之上。氮化物半导体多层结构6的位于栅电极8侧上的整个表面包括电子供给层4的在栅极凹部7的壁处露出的表面、盖层5的在栅极凹部7的壁处露出的表面、以及盖层5的在栅电极8侧露出的表面。
绝缘膜10是氧化铝膜。除氧化铝之外，还可以使用以下材料形成绝缘膜10：例如，氧化铪、氧化硅、氮化铝、氮化铪和氮化硅等。即，绝缘膜10可以是包含选自铝、铪、钽、锆和硅中的至少一种的氧化物、氮化物或氧氮化物的绝缘膜。绝缘膜10可以具有单层结构或多层结构，该多层结构具有通过沉积这些材料中的两种或更多种形成的两层或更多层。
源电极11和漏电极12布置在栅电极8的两侧上。即，源电极11和漏电极12彼此间隔开，栅电极8置于源电极11与漏电极12之间。在本实施方案中，氮化物半导体多层结构6具有源电极槽13和漏电极槽14，并且源电极11和漏电极12分别置于源电极槽13和漏电极槽14中。源电极槽13和漏电极槽14具有到达电子传输层3的深度。因此，源电极11和漏电极12与电子传输层3相接触。换言之，源电极11和漏电极12置于氮化物半导体多层结构6上，即，在包括在氮化物半导体多层结构6中的电子传输层3上。源电极槽13和漏电极槽14各自也称为电极槽或凹陷部分。
以下参考图3A至图3C来描述用于制造根据本实施方案的半导体器件(MIS-型AlGaN/GaN-HEMT)的方法。
如图3A所示，通过例如金属有机气相外延(MOVPE)，将AlN、GaN、AlGaN和GaN以此顺序沉积在SiC衬底1上。例如，将AlN、i-GaN、i-AlGaN、n-AlGaN和n-GaN以此顺序沉积在半绝缘的SiC衬底1上。这使得能够形成氮化物半导体多层结构6，其中成核层2、电子传输层3、电子供给层4和盖层5以此顺序沉积在SiC衬底1上。可以使用分子束外延(MBE)等来代替MOVPE。
可以使用作为源气体的三甲基铝气体、三甲基镓气体以及氨气体的混合物来生长成核层2、电子传输层3、电子供给层4以及盖层5。可以根据成核层2、电子传输层3、电子供给层4以及盖层5的生长来适当地控制作为Al源的三甲基铝气体和作为Ga源的三甲基镓气体各自的供给和流量。作为共用源气体的氨气体的流量可以为约100ccm至10LM。生长压力可以为约6666Pa至39996Pa(约50托至300托)。生长温度可以为约1000℃至1200℃。为了使AlGaN和GaN生长为n型，可以利用Si掺杂GaN和AlGaN，使得例如以预定的流量将包含作为n型杂质的Si的SiH4气体添加到源气体。在这种情况下，Si的掺杂浓度为约1×1018cm-3至1×1020cm-3并且可以是例如约5×1018cm-3。成核层2可以具有约0.1μm的厚度。电子传输层3可以具有约3μm的厚度。电子供给层4包括可以具有约5nm的厚度的i-AlGaN子层以及可以具有约20nm的厚度的n-AlGaN子层。盖层5可以具有约10nm的厚度。电子供给层4中的Al的比例可以例如为约0.2至0.3。
在形成未示出的隔离区域之后，如图3B所示，形成源电极11和漏电极12。
具体地，在氮化物半导体多层结构6的源电极预定形成区域和漏电极预定形成区域中分别形成源电极槽13和漏电极槽14。即，通过例如光刻法和使用氯基气体等的干法蚀刻来移除盖层5、电子供给层4以及电子传输层3各自的包括在源电极预定形成区域和漏电极预定形成区域中的部分，由此形成源电极槽13和漏电极槽14。如上所述，源电极槽13和漏电极槽14形成为延伸穿过盖层5和电子供给层4到达电子传输层3中的预定深度。
干法蚀刻条件如下所述。使用的蚀刻气体例如是氯基气体如Cl2。蚀刻气体的流量为约30sccm并且其压力为约2Pa。输入RF(射频)功率可以为约20W。蚀刻深度可以设置为使得源电极槽13和漏电极槽14形成为到达电子传输层3中的预定深度。
例如，Ta/Al用作用于形成源电极11和漏电极12的材料，并且通过例如气相沉积工艺和剥离工艺填充在源电极槽13和漏电极槽14中，由此Ta/Al沉积为使得其上部从源电极槽13和漏电极槽14突出。此处，Ti的厚度可以为约20nm以及Al的厚度可以为约200nm。其后，在例如氮气氛中以约550℃的温度实施退火，由此使得Ta/Al与电子传输层3欧姆接触。这使得源电极11和漏电极12能够形成为一对欧姆电极。
如图3C所示，在氮化物半导体多层结构6的栅电极预定形成区域中形成栅极凹部7。具体地，通过例如光刻法和使用氯基气体等的干法蚀刻来移除盖层5的一部分和电子供给层4的一部分，这些部分包括在栅电极预定形成区域中，由此形成栅极凹部7。如上所述，栅极凹部7形成为以下的槽的形式：该槽延伸穿过盖层5并且具有厚度为使得保留电子供给层4的一部分。栅极凹部7不限于这种槽。栅极凹部7可以为通过部分地移除例如盖层5、电子供给层4以及电子传输层3而形成的槽，以具有这种厚度使得保留电子传输层3的一部分。
干法蚀刻条件如下所述。使用的蚀刻气体可以例如是氟基气体如CF4、CHF3、C4F6、CF3I或SF6、或氯基气体如Cl2。电子供给层4的保留部分的厚度为约0nm至20nm并且可以为例如约1nm。
如上所述，由于栅极凹部7通过干法蚀刻形成，因此，残余物附着于栅极凹部7的底部和壁，即氮化物半导体多层结构6的在栅极凹部7中露出的表面(本文中，盖层5的表面和电子供给层4的表面)，并且形成具有悬键的变质层。
因此，为了移除栅极凹部7中的残余物和变质层，实施化学溶液处理(湿法蚀刻)。分别使用例如硫酸-过氧化氢混合物和氢氟酸(HF)通过化学溶液处理来移除栅极凹部7中的残余物和变质层。使用的氢氟酸可以稀释到例如约0.01％至50％的浓度。通过这种化学溶液处理来清洗设置在氮化物半导体多层结构6中的栅极凹部7的底部和壁。可以通过对栅极凹部7的底部进行化学溶液处理来移除栅极凹部7的底部上的残余物和变质层。如果在形成栅极凹部7的步骤中没有形成残余物和变质层，则不实施实施化学溶液处理的步骤。
氮化物半导体多层结构6的没有残余物和变质层的表面具有悬键。即使如上所述实施化学溶液处理，也可能会保留变质层的一部分。在这种情况下，氮化物半导体多层结构6的该表面具有带悬键的变质层部分。如果不实施用于移除变质层的化学溶液处理，则变质层保留。在这种情况下，氮化物半导体多层结构6的表面具有带悬键的变质层。
因此，为了利用氟对悬键进行封端并且为了抑制Al-F键和Ga-F键与空气中的湿气接触，在氮化物半导体多层结构6的具有悬键的表面上形成含氟阻挡膜9。即，在电子供给层4的在栅极凹部7的壁和底部处露出的表面、盖层5的在栅极凹部7的壁和底部处露出的表面、以及盖层5的在设置栅电极8侧露出的表面之上形成含氟阻挡膜9。
可在氮化物半导体多层结构6(此处为电子供给层4)的至少在栅极凹部7的底部处露出的表面之上形成含氟阻挡膜9(参见图2)。
本文中，含氟阻挡膜9是通过例如化学气相沉积(CVD)工艺在氮化物半导体多层结构6的整个表面之上形成的氟碳膜(CF膜)。含氟阻挡膜9的厚度可以例如为约1nm至10nm并且本文中为约5nm。含氟阻挡膜9可以是选自以下中的任一种：氟碳膜、氟化硼膜、具有含氟碳侧链的膜、具有含氟化硼侧链的膜、具有含氟化氧侧链的膜、以及具有含氟化氮侧链的膜。具体地，含氟阻挡膜9可以是选自以下中的任一种：CFx膜、BFx膜、具有含CFx侧链的M-CFx膜、具有含BFx侧链的M-BFx膜、具有含OFx侧链的M-OFx膜、以及具有含NFx侧链的M-NFx膜，其中，x是1至4以及M是金属或半导体元素。
接下来，在含氟阻挡膜9上形成绝缘膜10(栅极绝缘膜)。即，在氮化物半导体多层结构6上方形成绝缘膜10，含氟阻挡膜9置于绝缘膜10与氮化物半导体多层结构6之间。具体地，绝缘膜10形成在含氟阻挡膜9的整个表面之上。换言之，绝缘膜10形成在含氟阻挡膜9上，以覆盖氮化物半导体多层结构6的位于设置栅电极8侧上的整个表面，即，电子供给层4的在栅极凹部7的壁和底部处露出的表面、盖层5的在栅极凹部7的壁和底部处露出的表面、以及盖层5的在设置栅电极8侧露出的表面。
在仅在氮化物半导体多层结构6的在栅极凹部7的底部处露出的表面之上设置含氟阻挡膜9时(参见图2)，在含氟阻挡膜9的整个表面以及氮化物半导体多层结构6的位于设置栅电极8侧上的整个表面之上形成绝缘膜10。氮化物半导体多层结构6的位于设置栅电极8侧上的整个表面包括电子供给层4的在栅极凹部7的壁处露出的表面、盖层5的在栅极凹部7的壁处露出的表面、以及盖层5的在设置栅电极8侧露出的表面。
绝缘膜10是氧化铝膜，并且通过例如原子层沉积(ALD)工艺形成在含氟阻挡膜9的整个表面之上。绝缘膜10的厚度可以例如为约5nm至100nm并且本文中为约40nm。绝缘膜10可以是包含选自铝、铪、钽、锆和硅中的至少一种的氧化物、氮化物或氧氮化物的绝缘膜。绝缘膜10可以为单层结构或具有两层或更多层的多层结构。可以通过CVD等代替ALD处理来形成绝缘膜10。
接下来，在绝缘膜10的设置在栅极凹部7中的部分上形成栅电极8。换言之，栅电极8形成在氮化物半导体多层结构6上方，即，在形成于氮化物半导体多层结构6中的栅极凹部7中，含氟阻挡膜9与绝缘膜10置于栅电极8与栅极凹部7之间。
具体地，通过例如旋涂工艺将下部光刻胶(例如，得自美国维凯化学公司的PMGITM)然后将上部光刻胶(例如，得自住友化学有限公司的PFI32-A8TM)施加到绝缘膜10。通过紫外线曝光在上部光刻胶的位于栅极凹部7上方的部分中形成具有例如约0.8μm的直径的开口。使用上部光刻胶作为掩模，通过碱性显影剂对下部光刻胶进行湿法蚀刻。使用下部光刻胶和上部光刻胶作为掩模，在包括形成于下部光刻胶和上部光刻胶中的开口以及栅极凹部7的表面上气相沉积栅极金属(具有约10nm的厚度的Ni层以及具有约300nm的厚度的Al层)。其后，使用加热的有机溶剂通过剥离移除下部光刻胶、上部光刻胶、上部光刻胶上的栅极金属。如上所述形成栅电极8。栅电极8填充栅极凹部7、部分地向上突出并且由Ni/Au制成，含氟阻挡膜9与绝缘膜10置于栅电极8与栅极凹部7之间。
其后，通过未示出的形成保护膜的步骤、形成接触孔的步骤和形成布线的步骤等来完成半导体器件(MIS型AlGaN/GaN-HEMT)。
因此，根据半导体器件以及用于制造根据本实施方案的半导体器件的方法，其优点在于，可以利用氟使氮化物半导体多层结构6的表面上的悬键保持封端，即使经过的时间较长也是如此，也可以抑制阀值电压的变化，并且可以实现提高的可靠性。
图4示出通过在直到氟封端处理所经过的时间或在形成含氟阻挡膜与形成绝缘膜之间的时间内的这种方式来测量阀值电压的变化所获得的结果。图4中，实线A表示在形成如本实施方案中描述的含氟阻挡膜9的情况下所获得的测量结果，实线B表示在对比例中实施氟封端处理而不形成任何含氟阻挡膜的情况下所获得的测量结果。
如图4中的实线B所示，阀值电压的变化随着经过的时间的增加而增加。相比之下，如图4中的实线A所示，在形成如本实施方案中描述的含氟阻挡层9的情况下，不管经过的时间，阀值电压的变化不改变。已经证实，通过形成如该实施方案中描述的含氟阻挡膜9来抑制由于置于空气中而引起的氟的释放，从而可以实现与经过的时间无关的高可靠性器件。
在本实施方案中，使用AlGaN/GaN-HEMT作为一个实例来描述半导体器件，AlGaN/GaN-HEMT包括含AlGaN的电子传输层3和含AlGaN的电子供给层4。本实施方案不限于AlGaN/GaN-HEMT。本实施方案可应用于例如包括含GaN的电子传输层和含InAlN的电子供给层的InAlN/GaN-HEMT、或包括含GaN的电子传输层和含InAlGaN的电子供给层的InAlGaN/GaN-HEMT。
在本实施方案中，使用具有栅极凹部7的AlGaN/GaN-HEMT作为一个实例来描述半导体器件。本实施方案不限于AlGaN/GaN-HEMT。如图5所示，本实施方案可应用于不具有栅极凹部的HEMT。
在不具有栅极凹部的HEMT的情况下，不实施用于形成栅极凹部的蚀刻，因此在GaN层或AlGaN层的表面上不形成通过用于栅极凹部的蚀刻而形成的具有悬键的任何变质层。然而，即使不形成这种变质层，在氮化物半导体多层结构的表面上也存在悬键。在氮化物半导体多层结构上方形成栅电极的情况下，悬键用作电子陷阱，因此阀值电压变化。在这种情况下，通过使氮化物半导体多层结构的表面进行氟封端处理来利用氟对悬键进行封端，由此减少悬键的数量并且抑制阀值电压的变化。然而，如果化合物半导体多层结构的进行氟封端处理的表面暴露到空气中的时间较长，即，直到在化合物半导体多层结构的表面上形成绝缘膜所经过的时间较长，则不能抑制阀值电压的变化。因此，在不具有栅极凹部的HEMT中，氮化物半导体多层结构6的表面覆盖有含氟阻挡膜9，由此即使经过的时间较长，也保持化合物半导体多层结构6的表面上的悬键被氟封端，抑制阀值电压的变化，并且可以实现提高的可靠性。在本实施方案中，氮化物半导体多层结构6的位于栅电极8侧上的整个表面覆盖有如以上例示的含氟阻挡膜9。该实施方案不限于这种构造。氮化物半导体多层结构6的至少暴露在栅电极8的正下方的表面可以覆盖有含氟阻挡膜9。
为了制造不具有栅极凹部的HEMT，在根据本实施方案的方法中(参见图3A至图3C)，在形成源电极11和漏电极12之后，可以实施形成含氟阻挡膜9的步骤、形成绝缘膜10的步骤、以及形成栅电极8的步骤而不实施形成栅极凹部7的步骤。实际上，在实施形成含氟阻挡膜9的步骤之前，为了移除由于用于形成源电极11和漏电极12的蚀刻产生的残余物和自然氧化物，优选地，使用例如硫酸-过氧化氢混合物以及氢氟酸来清洗表面。
在本实施方案和变化方案中，使用MIS型HEMT作为一个实例来描述半导体器件，MIS型HEMT包括设置在氮化物半导体多层结构6与栅电极8之间的绝缘膜10。本实施方案和变化方案不限于MIS型HEMT。本实施方案可应用于例如不包括设置在氮化物半导体多层结构与栅电极之间的绝缘膜的肖特基型HEMT。在这种情况下，经过的时间是直到在进行氟封端处理的表面上形成栅电极所经过的时间。
[第二实施方案]
下面参考图6描述根据第二实施方案的电源系统。
根据该实施方案的电源系统包括根据第一实施方案和变化方案中的任一个的半导体器件(HEMT)。
参考图6，电源系统包括高压一次电路(高压电路)21、低压二次电路(低压电路)22以及变压器(电压变换器)23。
一次电路21包括交流电源24、所谓的桥式整流电路25以及多个开关元件26a、26b、26c和26d(本文中，开关元件的数量是四个)。桥式整流电路25包括开关元件26e。
二次电路22包括多个开关元件27a、27b以及27c(本文中，开关元件的数量是三个)。
在本实施方案中，一次电路21的开关元件26a、26b、26c、26d以及26e对应于根据第一实施方案和变化方案中的任一个的半导体器件(HEMT)。二次电路22的开关元件27a、27b以及27c是包含有硅的普通MIS-FET。
因此，由于在一次电路21中使用了根据第一实施方案和变化方案中的任一个的半导体器件(HEMT)，所以根据该实施方案的电源系统具有能够实现高可靠性的优点。
[第三实施方案]
下面参考图7描述根据第三实施方案的高频放大单元。
根据本实施方案的高频放大单元包括根据第一实施方案和变化方案中的任一个的半导体器件(HEMT)。
参考图7，高频放大单元包括数字预失真电路31、混频器32a和32b以及功率放大器33。功率放大器33也简称作放大器。
数字预失真电路31补偿输入信号的非线性失真。
混频器32a和32b将交流电信号与非线性失真得到补偿的输入信号混合。
功率放大器33将与交流电信号混合的输入信号放大，并且包括根据第一实施方案和变化方案中的任一个的半导体器件(HEMT)。
参考图7，可以通过混频器32b将输出信号与交流电信号混合，并且可以通过切换将输出信号发送至数字预失真电路31。
因此，由于在功率放大器33中使用了根据第一实施方案和变化方案中的任一个的半导体器件(HEMT)，所以根据该实施方案的高频放大单元具有能够实现高可靠性的优点。

Claims (13)

1.一种半导体器件，包括：
化合物半导体多层结构；
覆盖所述化合物半导体多层结构的表面的含氟阻挡膜；以及
布置在所述化合物半导体多层结构之上的栅电极，所述含氟阻挡膜置于所述栅电极与所述化合物半导体多层结构之间，
其中所述含氟阻挡膜为选自氟碳膜、氟化硼膜、具有含氟碳侧链的膜、具有含氟化硼侧链的膜、具有含氟化氧侧链的膜、以及具有含氟化氮侧链的膜中的任一种。
2.根据权利要求1所述的半导体器件，
其中所述化合物半导体多层结构包括栅极凹部，以及所述含氟阻挡膜至少覆盖所述化合物半导体多层结构的在所述栅极凹部的底部处露出的表面。
3.根据权利要求1所述的半导体器件，
其中所述含氟阻挡膜覆盖所述化合物半导体多层结构的位于所述栅电极侧上的整个表面。
4.根据权利要求1所述的半导体器件，还包括：
置于所述含氟阻挡膜上的绝缘膜，
其中所述栅电极置于所述绝缘膜上。
5.根据权利要求4所述的半导体器件，
其中所述绝缘膜包含选自铝、铪、钽、锆和硅中的至少一种的氧化物、氮化物或氧氮化物。
6.一种用于制造半导体器件的方法，包括：
形成化合物半导体多层结构；
在所述化合物半导体多层结构的表面之上形成含氟阻挡膜；以及
在所述化合物半导体多层结构的上方形成栅电极，使得所述含氟阻挡膜位于所述栅电极与所述化合物半导体多层结构之间，
其中所述含氟阻挡膜为选自氟碳膜、氟化硼膜、具有含氟碳侧链的膜、具有含氟化硼侧链的膜、具有含氟化氧侧链的膜、以及具有含氟化氮侧链的膜中的任一种。
7.根据权利要求6所述的方法，还包括：
在形成所述含氟阻挡膜之前，在所述化合物半导体多层结构中形成栅极凹部，
其中在形成所述含氟阻挡膜时，在所述化合物半导体多层结构的至少在所述栅极凹部的底部处露出的表面之上形成所述含氟阻挡膜。
8.根据权利要求7所述的方法，还包括：
在形成所述栅极凹部之后并且在形成所述含氟阻挡膜之前，至少对所述栅极凹部的所述底部进行化学溶液处理。
9.根据权利要求6所述的方法，
其中在形成所述含氟阻挡膜时，在所述化合物半导体多层结构的位于布置所述栅电极的一侧上的整个表面之上形成所述含氟阻挡膜。
10.根据权利要求6所述的方法，还包括：
在形成所述含氟阻挡膜之后，在所述含氟阻挡膜上形成绝缘膜，
其中在形成所述栅电极时，在所述绝缘膜上形成所述栅电极。
11.根据权利要求10所述的方法，
其中在形成所述绝缘膜时，所述绝缘膜形成为包含选自铝、铪、钽、锆和硅中的至少一种的氧化物、氮化物或氧氮化物。
12.一种电源系统，包括：
变压器；
高压电路；以及
低压电路，
其中所述变压器置于所述高压电路与所述低压电路之间，所述高压电路包括晶体管，所述晶体管包括化合物半导体多层结构、覆盖所述化合物半导体多层结构的表面的含氟阻挡膜、以及置于所述化合物半导体多层结构之上的栅电极，所述含氟阻挡膜置于所述栅电极与所述化合物半导体多层结构之间，
其中所述含氟阻挡膜为选自氟碳膜、氟化硼膜、具有含氟碳侧链的膜、具有含氟化硼侧链的膜、具有含氟化氧侧链的膜、以及具有含氟化氮侧链的膜中的任一种。
13.一种高频放大单元，包括：
放大输入信号的放大器，
其中所述放大器包括晶体管，所述晶体管包括化合物半导体多层结构、覆盖所述化合物半导体多层结构的表面的含氟阻挡膜、以及置于所述化合物半导体多层结构之上的栅电极，所述含氟阻挡膜置于所述栅电极与所述化合物半导体多层结构之间，
其中所述含氟阻挡膜为选自氟碳膜、氟化硼膜、具有含氟碳侧链的膜、具有含氟化硼侧链的膜、具有含氟化氧侧链的膜、以及具有含氟化氮侧链的膜中的任一种。
CN201210334605.5A 2011-09-15 2012-09-11 半导体器件及其制造方法、电源装置以及高频放大单元 Active CN103000685B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011202038A JP5782947B2 (ja) 2011-09-15 2011-09-15 半導体装置及びその製造方法、電源装置、高周波増幅器
JP2011-202038 2011-09-15

Publications (2)

Publication Number Publication Date
CN103000685A CN103000685A (zh) 2013-03-27
CN103000685B true CN103000685B (zh) 2015-07-29

Family

ID=47879875

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210334605.5A Active CN103000685B (zh) 2011-09-15 2012-09-11 半导体器件及其制造方法、电源装置以及高频放大单元

Country Status (5)

Country Link
US (1) US9165851B2 (zh)
JP (1) JP5782947B2 (zh)
KR (1) KR101357358B1 (zh)
CN (1) CN103000685B (zh)
TW (1) TWI482280B (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040041235A (ko) * 2002-11-09 2004-05-17 김한승 고온가열처리된 산골 수가용성 성분 및 생약추출물을함유하는 신경마비성질환 및 통증 치료에 효과적인약학조성물
JP6291997B2 (ja) * 2013-06-13 2018-03-14 富士通株式会社 半導体装置の製造方法
KR102198938B1 (ko) * 2013-09-27 2021-01-05 인텔 코포레이션 인핸스먼트 모드 GaN 반도체 디바이스들을 위한 복합 하이-K 금속 게이트 스택
CN103500763B (zh) 2013-10-15 2017-03-15 苏州晶湛半导体有限公司 Ⅲ族氮化物半导体器件及其制造方法
JP2015173151A (ja) 2014-03-11 2015-10-01 株式会社東芝 半導体装置
ITUB20155503A1 (it) 2015-11-12 2017-05-12 St Microelectronics Srl Metodo di fabbricazione di un transistore hemt e transistore hemt con migliorata mobilita' elettronica
JP6273247B2 (ja) * 2015-12-03 2018-01-31 株式会社東芝 高周波半導体増幅器
CN107230709A (zh) * 2016-03-25 2017-10-03 北京大学 AlGaN/GaN MIS-HEMT的制作方法
JP6640762B2 (ja) * 2017-01-26 2020-02-05 株式会社東芝 半導体装置
JP6762977B2 (ja) 2018-03-06 2020-09-30 株式会社東芝 半導体装置、半導体装置の製造方法、電源回路、及び、コンピュータ
TWI676293B (zh) * 2018-10-09 2019-11-01 世界先進積體電路股份有限公司 半導體裝置及其製造方法
CN111092118B (zh) * 2018-10-23 2023-03-24 世界先进积体电路股份有限公司 半导体装置及其制造方法
CN109742021B (zh) * 2018-12-26 2021-09-28 芜湖启迪半导体有限公司 一种氮化镓基欧姆接触结构及其制备方法
US10804385B2 (en) 2018-12-28 2020-10-13 Vanguard International Semiconductor Corporation Semiconductor devices with fluorinated region and methods for forming the same
JP2021150335A (ja) 2020-03-16 2021-09-27 富士電機株式会社 窒化物半導体装置
JP2022029828A (ja) * 2020-08-05 2022-02-18 ソニーセミコンダクタソリューションズ株式会社 半導体装置及びその製造方法、並びに電子機器
US20220069114A1 (en) * 2020-08-28 2022-03-03 Hrl Laboratories, Llc Self-passivated nitrogen-polar iii-nitride transistor
CN220651999U (zh) * 2020-11-05 2024-03-22 日立能源有限公司 具有超疏水保护层的功率半导体器件及功率模块
CN115938939B (zh) * 2022-10-14 2023-07-07 北京镓纳光电科技有限公司 一种提高氮化镓基高电子迁移率晶体管的二维电子气浓度的方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05335346A (ja) * 1992-06-02 1993-12-17 Hitachi Ltd 半導体装置及びその製造方法
US7298123B2 (en) * 2000-02-08 2007-11-20 The Furukawa Electric Co., Ltd. Apparatus and circuit for power supply, and apparatus for controlling large current load
KR100688552B1 (ko) * 2005-06-08 2007-03-02 삼성전자주식회사 두꺼운 에지 게이트절연막 패턴을 갖는 모스 전계효과트랜지스터 및 그 제조방법
JP5501618B2 (ja) * 2005-09-07 2014-05-28 クリー インコーポレイテッド 高電子移動トランジスタ（ｈｅｍｔ）、半導体デバイスおよびその製造方法
JP4945979B2 (ja) * 2005-09-16 2012-06-06 富士通株式会社 窒化物半導体電界効果トランジスタ
JP5065616B2 (ja) * 2006-04-21 2012-11-07 株式会社東芝 窒化物半導体素子
JP5487550B2 (ja) 2007-08-29 2014-05-07 サンケン電気株式会社 電界効果半導体装置及びその製造方法
JP5337415B2 (ja) * 2008-06-30 2013-11-06 シャープ株式会社 ヘテロ接合電界効果トランジスタおよびヘテロ接合電界効果トランジスタの製造方法
JP5564791B2 (ja) * 2008-12-26 2014-08-06 富士通株式会社 化合物半導体装置及びその製造方法
US8390091B2 (en) * 2009-02-03 2013-03-05 Freescale Semiconductor, Inc. Semiconductor structure, an integrated circuit including a semiconductor structure and a method for manufacturing a semiconductor structure
JP2011171595A (ja) * 2010-02-19 2011-09-01 Fujitsu Ltd 化合物半導体装置の製造方法及び化合物半導体装置
CN102763204B (zh) * 2010-03-01 2015-04-08 富士通株式会社 化合物半导体装置及其制造方法
JP5635803B2 (ja) * 2010-05-07 2014-12-03 トランスフォーム・ジャパン株式会社 化合物半導体装置の製造方法及び化合物半導体装置

Also Published As

Publication number Publication date
KR101357358B1 (ko) 2014-02-03
TWI482280B (zh) 2015-04-21
JP2013065613A (ja) 2013-04-11
US9165851B2 (en) 2015-10-20
TW201318164A (zh) 2013-05-01
KR20130029721A (ko) 2013-03-25
JP5782947B2 (ja) 2015-09-24
US20130069175A1 (en) 2013-03-21
CN103000685A (zh) 2013-03-27

Similar Documents

Publication Publication Date Title
CN103000685B (zh) 半导体器件及其制造方法、电源装置以及高频放大单元
US8912571B2 (en) Compound semiconductor device including first film on compound semiconductor layer and second film on first film and method of manufacturing the same
JP5071377B2 (ja) 化合物半導体装置及びその製造方法
CN102544088B (zh) 化合物半导体器件及其制造方法
US8624260B2 (en) Enhancement-mode GaN MOSFET with low leakage current and improved reliability
JP5866766B2 (ja) 化合物半導体装置及びその製造方法
CN103545362B (zh) 化合物半导体器件及其制造方法
CN104064594A (zh) 半导体器件及其制造方法、电源装置和高频放大器
US20120139630A1 (en) Compound semiconductor device and method of manufacturing the same
CN103715252A (zh) 化合物半导体器件及其制造方法
CN103094315A (zh) 化合物半导体器件及其制造方法以及电子电路
CN103035703A (zh) 化合物半导体器件及其制造方法
CN103715243A (zh) 化合物半导体器件及其制造方法
WO2013108844A1 (ja) 窒化物半導体装置
JP2014138111A (ja) 半導体装置及びその製造方法、電源装置、高周波増幅器
JP6199147B2 (ja) 電界効果型化合物半導体装置及びその製造方法
TW201419530A (zh) 化合物半導體裝置及其製造方法
JP6905197B2 (ja) 化合物半導体装置及びその製造方法
CN105679679A (zh) 一种新型GaN基凹槽栅MISFET的制备方法
EP2933827A1 (en) Transistor having nitride semiconductor used therein and method for manufacturing transistor having nitride semiconductor used therein
JP7100241B2 (ja) 化合物半導体装置及びその製造方法
KR101455283B1 (ko) 패시베이션막 형성방법 및 이를 포함하는 AlGaN/GaN HFET의 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant