JP2021150335A - 窒化物半導体装置 - Google Patents

窒化物半導体装置 Download PDF

Info

Publication number
JP2021150335A
JP2021150335A JP2020045613A JP2020045613A JP2021150335A JP 2021150335 A JP2021150335 A JP 2021150335A JP 2020045613 A JP2020045613 A JP 2020045613A JP 2020045613 A JP2020045613 A JP 2020045613A JP 2021150335 A JP2021150335 A JP 2021150335A
Authority
JP
Japan
Prior art keywords
gallium
atom
insulating film
interface
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2020045613A
Other languages
English (en)
Inventor
祐貴 大内
Yuki Ouchi
祐貴 大内
勝典 上野
Katsunori Ueno
勝典 上野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2020045613A priority Critical patent/JP2021150335A/ja
Priority to US17/186,274 priority patent/US11830915B2/en
Publication of JP2021150335A publication Critical patent/JP2021150335A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28264—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being a III-V compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】ダングリングボンドに起因する電気特性の低下を抑制することができる窒化物半導体装置を提供する。
【解決手段】窒化物半導体装置は、窒化ガリウム系半導体層と、窒化ガリウム系半導体層の第１面上に設けられ、酸素と、酸素以外の他の元素とを含む絶縁膜と、を備える。窒化ガリウム系半導体層と絶縁膜とが接する界面は、ガリウムのダングリングボンドを終端する終端元素を含む。終端元素は、閉殻構造に電子が１つ不足した価電子状態を有し、かつ水素よりもガリウムと強く結合する原子又は分子である。窒化ガリウム系半導体層と絶縁膜とが接する界面において、ガリウムと酸素との結合量は、ガリウムと他の元素との結合量よりも多い。
【選択図】図３

Description

本発明は、窒化物半導体装置に関する。
ＭＯＳ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）構造を有する窒化物半導体装置が知られている（例えば、特許文献１参照）。また、窒化物半導体層の表面近傍のダングリングボンドを水素で終端し、表面近傍に起因する電極間リークを抑制することが知られている（例えば、特許文献２参照）。
特開２０１９−９６７４４号公報 特開２００８−２０５０２９号公報
ゲート絶縁膜としてシリコン酸化膜（ＳｉＯ２膜）を窒化ガリウム層（ＧａＮ層）上に成膜する場合、ＳｉＯ２膜は熱酸化ではなく化学気相成長（ＣＶＤ：Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法で成膜される。ＣＶＤ法で成膜される絶縁膜は緻密性が低く、絶縁耐圧を上げるために成膜後のＳｉＯ２膜を高温でアニールする必要がある。このとき、ＧａＮ層とＳｉＯ２膜との界面付近のガリウム（Ｇａ）原子が水素（Ｈ）原子で終端されていると、Ｈ原子は熱によりＧａ原子から脱離し、Ｇａ原子にダングリングボンドが生じる可能性がある。
ＧａＮ層とＳｉＯ２膜との界面付近にＧａ原子のダングリングボンドが生じると、空間的に局在した界面準位がバンドギャップ内に形成され、キャリアのトラップ源となる。これにより、キャリアの移動度が低下して、デバイスの電気特性が低下する可能性がある。
本発明は、このような事情に鑑みてなされたものであって、ダングリングボンドに起因する電気特性の低下を抑制することができる窒化物半導体装置を提供することを目的とする。
上記課題を解決するために、本発明の一態様に係る窒化物半導体装置は、窒化ガリウム系半導体層と、窒化ガリウム系半導体層の第１面上に設けられ、酸素と、酸素以外の他の元素とを含む絶縁膜と、を備える。窒化ガリウム系半導体層と絶縁膜とが接する界面は、ガリウムのダングリングボンドを終端する終端元素を含む。終端元素は、閉殻構造に電子が１つ不足した価電子状態を有し、かつ水素よりもガリウムと強く結合する原子又は分子である。窒化ガリウム系半導体層と絶縁膜とが接する界面において、ガリウムと酸素との結合量は、ガリウムと他の元素との結合量よりも多い。
本発明によれば、ダングリングボンドに起因する電気特性の低下を抑制することができる窒化物半導体装置を提供することができる。
図１は、本発明の実施形態に係るＭＯＳトランジスタの構成例を示す断面図である。 図２は、ウェル領域とゲート絶縁膜とが接する界面を含む部位における、原子の結合状態を示すモデル図である。 図３は、界面付近の原子の結合状態を拡大して示すモデル図である。 図４は、界面におけるバンドギャップを示す図である。 図５は、本発明の実施形態に係るＭＯＳトランジスタの製造方法であって、Ｇａ原子のダングリングボンドをＦ原子で終端する工程と、その前後の工程とを示すフローチャートである。 図６Ａは、ＧａＮ層の洗浄工程（ステップＳＴ１）を模式的に示す図である。 図６Ｂは、ダングリングボンドの終端工程（ステップＳＴ２）を模式的に示す図である。 図６Ｃは、ゲート絶縁膜の形成工程（ステップＳＴ３）と熱処理工程（ステップＳＴ４）とを模式的に示す図である。 図７は、本発明の実施形態に係るＭＯＳトランジスタの製造方法（変形例１）であって、Ｇａ原子のダングリングボンドをＯＨ基で終端する工程と、その前後の工程とを示すフローチャートである。 図８は、本発明の実施形態に係るＭＯＳトランジスタの製造方法（変形例２）であって、Ｇａ原子のダングリングボンドをＣｌ原子で終端する工程と、その前後の工程とを示すフローチャートである。 図９は、本発明の実施形態に係るＭＯＳトランジスタの製造方法（変形例３）であって、Ｇａ原子のダングリングボンドをＣＮ基で終端する工程と、その前後の工程とを示すフローチャートである。
本発明者は、ＧａＮ／ＳｉＯ２界面のダングリングボンドを、閉殻に電子が１つ不足した原子（Ｆ、Ｃｌ）又は分子（ＯＨ、ＣＮ）で終端すると、Ｈ原子で終端した場合に比べＧａ原子と強い結合を有することを見出した。また、ＧａＮ／ＳｉＯ２の界面結合について、Ｇａ−Ｏとなる場合にはギャップ内に準位（以下、ギャップ内準位という）が形成されず、Ｇａ−Ｓｉとなる場合は価電子帯上端付近にギャップ内準位が形成されることを見出した。界面結合について、Ｇａ−Ｏ結合を主たる結合とすることで、ギャップ内準位の形成を抑制することができ、良好な伝導を行うことができることを見出した。本発明は、このような知見に基づいてなされたものである。
以下に本発明の実施形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。但し、図面は模式的なものであり、厚みと平面寸法との関係、各装置や各部材の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判定すべきものである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。
また、以下の説明では、Ｘ軸方向、Ｙ軸方向及びＺ軸方向の文言を用いて、方向を説明する場合がある。例えば、Ｘ軸方向又はＹ軸方向は、ＧａＮ層１２の表面１２ａに平行な方向である。Ｘ軸方向、Ｙ軸方向、又は、Ｘ軸方向及びＹ軸方向の両方を水平方向と呼んでもよい。Ｚ軸方向は、表面１２ａの法線方向である。Ｚ軸方向は、ＧａＮ層１２の厚さ方向でもある。Ｘ軸方向、Ｙ軸方向及びＺ軸方向は、互いに直交する。
また、以下の説明では、Ｚ軸の矢印方向を「上」と称し、Ｚ軸の矢印の反対方向を「下」と称する場合がある。「上」及び「下」は、必ずしも地面に対する鉛直方向を意味しない。つまり、「上」及び「下」の方向は、重力方向に限定されない。「上」及び「下」は、領域、層、膜及び基板等における相対的な位置関係を特定する便宜的な表現に過ぎず、本発明の技術的思想を限定するものではない。例えば、紙面を１８０度回転すれば「上」が「下」に、「下」が「上」になることは勿論である。
また、以下の説明で、ｎ又はｐは、それぞれ電子又は正孔が多数キャリアであることを意味する。また、ｐやｎに付す＋や−は、＋及び−が付記されていない半導体領域に比して、それぞれ相対的に不純物濃度が高い又は低い半導体領域であることを意味する。但し、同じｐとｐとが付された半導体領域であっても、それぞれの半導体領域の不純物濃度が厳密に同じであることを意味するものではない。
＜構造＞
図１は、本発明の実施形態に係るＭＯＳ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタ１００の構成例を示す断面図である。本発明の実施形態に係る窒化物半導体装置は、例えばパワー半導体デバイスであり、図１に示す窒化ガリウム系半導体基板１と、窒化ガリウム系半導体基板１に設けられたｎ型のＭＯＳトランジスタ１００と、を備える。図１は、ＭＯＳトランジスタ１００の単位構造を示している。単位構造は、Ｙ軸方向に延在し、かつ、Ｘ軸方向に繰り返し設けられている。複数の単位構造が設けられた領域を活性領域と称する。図示しないが、活性領域の周囲には、活性領域における電界集中を防ぐ機能を有するエッジ終端構造が設けられている。エッジ終端構造は、ガードリング構造、フィールドプレート構造及びＪＴＥ（Ｊｕｎｃｔｉｏｎ Ｔｅｒｍｉｎａｔｉｏｎ ＥｘｔｅｎＳｉＯｎ）構造の１つ以上を含んでよい。
図１に示すように、ＭＯＳトランジスタ１００は、窒化ガリウム系半導体基板１上に設けられたゲート絶縁膜５（本発明の「絶縁膜」の一例）と、ゲート絶縁膜５上に設けられたゲート電極６と、窒化ガリウム系半導体基板１に設けられたソース電極７及びドレイン電極８と、を有する。
窒化ガリウム系半導体基板１は、例えば、ＧａＮ基板１１と、ＧａＮ基板１１上に設けられたＧａＮ層１２（本発明の「窒化ガリウム系半導体層」の一例）とを有する。図１に示すように、ＧａＮ層１２の表面１２ａ（本発明の「第１面」の一例）は、窒化ガリウム系半導体基板１の表面１ａでもある。ＧａＮ層１２の表面１２ａの反対側に位置する裏面１２ｂ（本発明の「第２面」の一例）は、ＧａＮ基板１１と接触している。ＧａＮ基板１１の裏面１１ｂは、窒化ガリウム系半導体基板１の裏面１ｂでもある。
ＧａＮ基板１１は、ＧａＮ単結晶基板である。ＧａＮ基板１１の導電型は、例えばｎ＋型である。ＧａＮ基板１１に含まれるｎ型ドーパントは、Ｓｉ（シリコン）、Ｏ（酸素）及びＧｅ（ゲルマニウム）のうちの１種類以上の元素であり、一例を挙げるとＯである。ＧａＮ基板１１におけるＯの不純物濃度は２×１０１８／ｃｍ３以上である。
なお、ＧａＮ基板１１は、転位密度が１Ｅ＋７／ｃｍ２未満の低転位自立基板であってもよい。ＧａＮ基板１１が低転位自立基板であることにより、ＧａＮ基板１１上に形成されるＧａＮ層１２の転位密度も低くなる。また、低転位自立基板をＧａＮ基板１１に用いることで、ＧａＮ基板１１に大面積のパワーデバイスが形成される場合でも、パワーデバイスにおけるリーク電流を少なくすることができる。これにより、製造装置は、パワーデバイスを高い良品率で製造することができる。また、熱処理において、イオン注入された不純物が転位に沿って深く拡散することを防止することができる。なお、Ｅ＋は、指数表記である。例えば、１Ｅ＋７は、１×１０７を意味する。
ＧａＮ層１２は、ＧａＮ基板１１上に設けられている。ＧａＮ層１２は、ｎ−型のＧａＮ単結晶層であり、ＧａＮ基板１１上にエピタキシャル成長法で形成された層である。ＧａＮ層１２に含まれるｎ型ドーパント（ｎ型不純物）は、Ｓｉ（シリコン）、Ｏ（酸素）及びＧｅ（ゲルマニウム）のうちの１種類以上の元素であり、一例を挙げるとＯである。
ＧａＮ層１２の表面１２ａ側には、ｐ−型のウェル領域１３と、ｎ＋型のソース領域１４と、ｐ＋型のコンタクト領域１６と、が設けられている。ＧａＮ層１２において、ウェル領域１３とソース領域１４とコンタクト領域１６とが設けられていない領域は、ドリフト領域と呼んでもよい。ドリフト領域は、ＧａＮ基板１１とウェル領域１３との間の電流経路として機能する。
ウェル領域１３は、ＧａＮ層１２の表面１２ａ側からｐ型ドーパント（ｐ型不純物）がイオン注入され、熱処理によりｐ型ドーパントが活性化されて形成される。ｐ型ドーパントは、例えばマグネシウム（Ｍｇ）である。ウェル領域１３は、ＧａＮ層１２の表面１２ａに面している。また、ウェル領域１３は、水平方向において、ソース領域１４と隣接する第１側面と、ゲート絶縁膜５直下のドリフト領域と接する第２側面とを有する。ウェル領域１３において、第１側面と第２側面との間に位置し、かつゲート絶縁膜５との接触界面及びその近傍に、ＭＯＳトランジスタ１００のチャネルが形成される。以下、ウェル領域１３においてチャネルが形成される領域を、チャネル領域ＣＲ（本開示の「電気伝導領域」の一例）という。
例えば、チャネル領域ＣＲは、ゲート絶縁膜５と接する表面１２ａから裏面１２ｂ側へ２０ｎｍ以内の範囲に位置する。チャネル領域ＣＲにおけるｐ型ドーパント（例えば、Ｍｇ）の濃度は、チャネル領域ＣＲに含まれるｎ型ドーパントよりも多く、一例を挙げると、１Ｅ＋１６／ｃｍ３以上である。
ソース領域１４は、ＧａＮ層１２の表面１２ａ側からｎ型ドーパントがイオン注入され、熱処理によりｎ型ドーパントが活性化されて形成される。ｎ型ドーパントは、例えばＳｉ、Ｏ及びＧｅのうちの１種類以上の元素である。ソース領域１４は、ＧａＮ層１２の表面１２ａに面しており、ウェル領域１３の内側に位置する。ソース領域１４の側部と底部は、ウェル領域１３に接している。Ｘ軸方向、Ｙ軸方向及びＺ軸方向において、ソース領域１４とウェル領域１３は互いに接している。
ｐ＋型のコンタクト領域１６は、ＧａＮ層１２の表面１２ａ側からｐ型ドーパントがイオン注入され、熱処理によりｐ型ドーパントが活性化されて形成される。ｐ型ドーパントは、例えばＭｇである。コンタクト領域１６は、ＧａＮ層１２の表面１２ａに面しており、ウェル領域１３の内側に位置する。コンタクト領域１６の少なくとも底部は、ウェル領域１３に接している。Ｚ軸方向において、コンタクト領域１６とウェル領域１３は互いに接している。
ゲート絶縁膜５は、ウェル領域１３上に設けられている。ゲート絶縁膜５は、例えば、アモルファス構造のシリコン酸化膜（ＳｉＯ２膜）であり、厚さは５０ｎｍ以上１００ｎｍ以下である。ゲート電極６は、ゲート絶縁膜５上に設けられている。ゲート電極６は、平坦なゲート絶縁膜５上に設けられたプレーナ型の電極である。ゲート電極６は、例えば不純物をドープしたポリシリコンで形成されている。
ソース電極７は、ｎ＋型のソース領域１４上からｐ＋型のコンタクト領域１６上にかけて連続して設けられており、ソース領域１４及びコンタクト領域１６とそれぞれ電気的に接続している。図示しないが、ソース電極７は、層間絶縁膜を介してゲート電極６を覆うように設けられてもよい。ソース電極７は、例えばＡｌ又はＡｌ−Ｓｉの合金からなる。
ドレイン電極８は、ＧａＮ基板１１の裏面１１ｂ側に設けられており、ＧａＮ基板１１と電気的に接続している。ドレイン電極８は、例えばＡｌ又はＡｌ−Ｓｉの合金からなる。
ＧａＮ層１２の表面１２ａの結晶面は、（０００１）面、（１−１００）面、（１１−２０）面若しくは（１−１０２）面、又は、これら各面のいずれか１つと等価な面となっている。一例を挙げると、（１−１００）面と等価な面として、（１０−１０）面、（０１−１０）面、（０−１１０）面、（−１１００）面、（−１０１０）面が挙げられる。これにより、ＧａＮ層１２の表面１２ａは、窒素（Ｎ）原子よりもガリウム（Ｇａ）原子の方が最表層により多く現れている面となっている。例えば、ＧａＮ層１２の表面１２ａが（０００１）面、すなわち、Ｃ面の場合、最表層に現れる原子はほぼ１００％、Ｇａ原子である。
図２は、ウェル領域１３とゲート絶縁膜５とが接する界面２１を含む部位２０における、原子の結合状態を示すモデル図である。図３は、界面２１付近の原子の結合状態を拡大して示すモデル図である。図２及び図３において、ＧａＮ層１２（図１参照）の表面は（０００１）面であり、ＧａＮ層１２に形成されたウェル領域１３の最表層にはＧａ原子が並んでいる。Ｇａ原子の多くは、ゲート絶縁膜５を構成するＳｉＯ２膜を構成するＯ原子と結合している。
ＭＯＳトランジスタ１００では、界面２１において、Ｇａ原子とＯ原子との結合量は、Ｇａ原子とＳｉ原子との結合量よりも多い。これは、ゲート絶縁膜５がアモルファス構造のＳｉＯ２膜で構成されており、１分子における原子数比はＳｉ原子よりもＯ原子の方が多いことによる。
また、界面２１において、Ｇａ原子の一部は、例えばフッ素（Ｆ）原子（本発明の「終端元素」の一例）と結合している。Ｇａ原子のダングリングボンドは、Ｆ原子で終端されている。例えば、界面２１からウェル領域１３側へ１０ｎｍ以内の範囲を第１の範囲とし、界面２１からゲート絶縁膜５側へ１０ｎｍ以内の範囲を第２の範囲とすると、第１の範囲及び第２の範囲の少なくとも一方は、Ｆ原子が１Ｅ＋１１／ｃｍ２以上存在する領域を有する。この領域に存在するＦ原子によって、Ｇａ原子のダングリングボンドは終端されている。
図４は、界面２１におけるバンドギャップを示す図である。図４の縦軸はエネルギー（ｅＶ）を示し、図４の横軸は波数空間中の対称点を示す。図２及び図３に示したように、ウェル領域１３とゲート絶縁膜５とが接する界面２１では、Ｇａ原子のダングリングボンドは、Ｆ原子で終端されている。これにより、図４に示すように、価電子帯と伝導帯との間（すなわち、ギャップ内）に、ダングリングボンドに起因するギャップ内準位が形成されることを抑制することができる。
また、下記の表１に示すように、Ｇａ−Ｆ間の結合は、Ｇａ−Ｈ間の結合よりも結合エネルギーが大きく、結合が強固である。表１では、Ｇａ−Ｏ結合界面での結合エネルギーとの差を示しているが、−の数値が大きいほど結合エネルギーは大きい。Ｇａ−Ｆ間の結合は、Ｇａ−Ｈ間の結合よりも強固で安定しているため、ゲート絶縁膜５を成膜した後に熱処理を行う場合でも、Ｇａ原子からＦ原子は脱離しにくい。これにより、熱処理後も、上記の界面２１に、ダングリングボンドによるギャップ内準位が形成されることを抑制することができる。
Figure 2021150335
また、上述したように、上記の界面２１において、Ｇａ原子とＯ原子との結合量は、Ｇａ原子とＳｉ原子との結合量よりも多い。図示しないが、Ｇａ−Ｓｉ結合界面では、価電子帯近くにギャップ内準位が形成される。価電子帯近くにギャップ内準位が存在すると、ギャップ内準位にキャリアがトラップされて、キャリアが減少したり、キャリアの移動度が低下したりする可能性がある。これに対して、Ｇａ−Ｏ結合界面では、ギャップ内準位は形成されない。ＭＯＳトランジスタ１００では、上記の界面２１付近にチャネル領域が存在するが、界面２１付近でのギャップ内準位の形成が抑制されるため、チャネル領域におけるキャリア（例えば、電子）の移動度低下を抑制することができる。
本発明の実施形態では、界面２１において、Ｇａ原子とＯ原子との結合量は、Ｇａ原子と他の元素（ゲート絶縁膜５を構成するＯ原子以外の元素；一例として、Ｓｉ原子）との結合量よりも１０倍以上多いことが好ましい。これにより、界面２１付近でのギャップ内準位の形成をさらに抑制することができる。
＜製造方法＞
次に、ＭＯＳトランジスタ１００の製造方法を説明する。図５は、本発明の実施形態に係るＭＯＳトランジスタ１００の製造方法であって、Ｇａ原子のダングリングボンドをフッ素（Ｆ）原子で終端する工程と、その前後の工程とを示すフローチャートである。図６Ａは、ＧａＮ層１２の洗浄工程（ステップＳＴ１）を模式的に示す図である。図６Ｂは、ダングリングボンドの終端工程（ステップＳＴ２）を模式的に示す図である。図６Ｃは、ゲート絶縁膜５の形成工程（ステップＳＴ３）と熱処理工程（ステップＳＴ４）とを模式的に示す図である。なお、ＭＯＳトランジスタ１００は、洗浄装置、プラズマ処理装置、成膜装置、熱処理装置、露光装置、エッチング装置など、各種の装置によって製造される。以下、これらの装置を製造装置と総称する。
図５に示す洗浄工程（ステップＳＴ１）において、ＧａＮ層１２には、例えば、ｐ−型のウェル領域１３（図１参照）が形成されている。製造装置は、ＧａＮ層１２の表面１２ａを洗浄する。洗浄方法は、ウェット洗浄でもよいしドライ洗浄でもよい。ウェット洗浄では、ＧａＮ層１２を有する窒化ガリウム系半導体基板１を薬液に浸漬する、又は、ＧａＮ層１２の表面１２ａに薬液を噴霧することによって、ＧａＮ層１２の表面１２ａから有機物等を除去する。ドライ洗浄では、ＧａＮ層１２の表面１２ａをチャンバ内でプラズマ雰囲気に晒すことによって有機物等を除去する。
ドライ洗浄について、より具体的に説明する。製造装置は、ＧａＮ層１２を有する窒化ガリウム系半導体基板１を、プラズマ発生装置のチャンバ内に搬入し、チャンバ内に酸素ガス（Ｏ２ガス）を導入することで、酸素プラズマを生成する。これにより、ＧａＮ層１２の表面１２ａに付着した有機物や、表面１２ａに露出しているＧａ原子に自然付着したＯ原子及びＯＨ基等を除去することができる。
また、製造装置は、チャンバ内に窒素ガス（Ｎ２ガス）を導入することで、窒素プラズマを生成してもよい。窒素プラズマにより、表面１２ａに付着した有機物や、Ｇａ原子に自然付着したＯ原子等を除去してもよい。
本発明の実施形態において、ステップＳＴ１では、Ｏ２プラズマ、Ｎ２プラズマのいずれか一方のみを行ってもよいし、その両方をチャンバ内で大気開放せずに連続して行うようにしてもよい。
次に、製造装置は、ＧａＮ層１２の表面１２ａに四フッ化炭素（ＣＦ４）プラズマを照射して、ＧａＮ層１２の表面１２ａに露出しているＧａ原子のダングリングボンドをＦ原子で終端する（ステップＳＴ２）。ステップＳＴ２のＣＦ４プラズマを用いた終端工程は、ステップＳＴ１の洗浄工程を行ったチャンバ内で行ってもよいし、別のチャンバ内で行ってもよいが、工程間でＧａＮ層１２の表面１２ａを大気に晒さないことが好ましい。これにより、ＧａＮ層１２の表面１２ａに有機物等が再付着することを防ぐことができる。
次に、製造装置は、ＧａＮ層１２の表面１２ａ上にＳｉＯ２膜を成膜する（ステップＳＴ３）。ＳｉＯ２膜は、ゲート絶縁膜５（図１参照）である。ＳｉＯ２膜の成膜は、例えばモノシラン（ＳｉＨ４）ガス及び酸素（Ｏ２）ガスを用いたＣＶＤ法で行われる。ＳｉＯ２膜の成膜工程は、ステップＳＴ２の終端工程を行ったチャンバ内で行ってもよいし、別のチャンバ内で行ってもよいが、工程間でＧａＮ層１２の表面１２ａを大気に晒さないことが好ましい。これにより、ＧａＮ層１２の表面１２ａに有機物等が再付着することを防ぐことができる。
なお、ステップＳＴ３では、ＣＶＤ法として、プラズマＣＶＤ法や、減圧ＣＶＤ法など、各種の気相成長法を用いることができる。また、原料ガスは、モノシラン（ＳｉＨ４）ガス及び酸素（Ｏ２）ガスに限定されず、例えば、ＴＥＯＳ（オルトケイ酸テトラエチル）等であってもよい。また、ＣＶＤ法ではなく、ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法でＳｉＯ２膜を成膜してもよい。
次に、製造装置は、ステップＳＴ３で形成したＳｉＯ２膜に熱処理を施す（ステップＳＴ４）。気相成長で成膜されたＳｉＯ２膜は、熱酸化で形成されるＳｉＯ２膜と比べて、緻密性が低く、絶縁耐圧が低い傾向がある。このため、ステップＳＴ４では、熱処理を行うことによって、ＳｉＯ２膜の緻密性を高め、絶縁耐圧を向上させる。例えば、熱処理の温度は８００℃である。熱処理は、アルゴン（Ａｒ）などの不活性ガス雰囲気中で、大気から遮断された状態で行われる。
ステップＳＴ２で、Ｇａ原子のダングリングボンドはＦ原子で終端されている。表１に示したように、Ｇａ−Ｆ間の結合は、Ｇａ−Ｈ間の結合よりも結合エネルギーが大きく、結合が強固である。このため、ステップＳＴ４で熱処理を行っても、Ｇａ−Ｆ間の結合の多くは、Ｇａ原子からＦ原子が離脱せずにそのまま維持される。
ステップＳＴ４の熱処理工程は、ステップＳＴ３の成膜工程を行ったチャンバ内で行ってもよいし、別のチャンバ内で行ってもよいが、工程間でＳｉＯ２膜の表面を大気に晒さないことが好ましい。これにより、ＳｉＯ２膜の表面に有機物等が付着することを防ぐことができる。
次に、製造装置は、熱処理が施されたＳｉＯ２膜上にゲート電極膜を成膜する（ステップＳＴ５）。ゲート電極膜は、例えば不純物をドープしたポリシリコンであり、その成膜はＣＶＤ法で行われる。ゲート電極膜の成膜工程は、ステップＳＴ４の熱処理工程を行ったチャンバ内で行ってもよいし、別のチャンバ内で行ってもよいが、工程間でＳｉＯ２膜の表面を大気に晒さないことが好ましい。これにより、ＳｉＯ２膜の表面に有機物等が付着することを防ぐことができる。
その後、製造装置は、ゲート電極膜をパターニングすることによって、ゲート電極６（図１参照）を形成する。続いて、製造装置は、ゲート電極６や図示しないレジストパターンをマスクに用いて、ＧａＮ層１２の表面１２ａ側にｎ型ドーパントやｐ型ドーパントをイオン注入して、ｎ＋型のソース領域１４やｐ＋型のコンタクト領域１６を形成する。以上の工程を経て、図１に示したＭＯＳトランジスタ１００が完成する。
Ｇａ原子のダングリングボンドをＦ原子で終端するメリットとして、Ｇａ−Ｆ結合界面にギャップ内準位が形成されないこと、及び、Ｆ原子はＧａ原子との結合が単原子のなかで最も強いこと、が挙げられる。また、上記のメリットとして、ＧａＮ層１２の表面をＣＦ４プラズマに晒すだけでＧａ原子のダングリングボンドを終端できるため、工程が簡単であることも挙げられる。
ゲート絶縁膜５にＳｉＯ２膜を用いることのメリットとして、ＳｉＯ２膜はバンドギャップが大きく、ＧａＮとのバンドオフセットも大きいため、ｎ型ｐ型問わずに良好な絶縁性を確保できること、が挙げられる。
＜実施形態の効果＞
以上説明したように、本発明の実施形態に係る窒化物半導体装置は、ＧａＮ層１２と、ＧａＮ層１２の表面１２ａ上に設けられ、Ｏ原子と、Ｏ原子以外の他の元素（例えば、Ｓｉ原子）とを含むゲート絶縁膜５と、を備える。ＧａＮ層１２とゲート絶縁膜５とが接する界面２１は、Ｇａ原子のダングリングボンドを終端するＦ原子を含む。Ｆ原子は、閉殻構造に電子が１つ不足した価電子状態を有し、かつＨ原子よりもＧａ原子と強く結合する。ＧａＮ層１２とゲート絶縁膜５との界面２１において、Ｇａ原子とＯ原子との結合量は、Ｇａ原子と他の元素（例えば、Ｓｉ）との結合量よりも多い。
このような構成であれば、Ｇａ原子のダングリングボンドはＦ原子と強く結合するため、Ｇａ原子の終端後に熱処理（アニール）が加えられる場合でも、Ｇａ原子から終端元素が脱離することを抑制することができ、Ｇａ原子の終端を良好に維持することができる。これにより、ダングリングボンドにキャリアがトラップされることを抑制することができるため、例えば、キャリアの移動度の低下を抑制することができ、良好な伝導が可能になる。これにより、ダングリングボンドに起因する電気特性の低下を抑制することができる。
また、ＧａＮ層１２とゲート絶縁膜５との界面の結合は、Ｇａ原子と酸素（Ｏ）原子との結合（Ｇａ−Ｏ結合）が主となる。これにより、上記界面において、価電子帯上端の界面準位を低減することができ、ギャップ内準位の形成を抑制することができる。これにより、ギャップ内準位にキャリアがトラップされることが抑制されるため、電気特性の低下をさらに抑制することができる。
＜変形例＞
上記の実施形態では、Ｇａ原子のダングリングボンドをＦ原子で終端することを説明した。しかしながら、本発明の実施形態において、Ｇａ原子のダングリングボンドを終端する終端元素は、Ｆ原子に限定されない。Ｇａ原子のダングリングボンドを終端する終端元素は、例えば、Ｆ原子、塩素（Ｃｌ）原子、水酸基（ＯＨ基）、シアノ基（ＣＮ基）のいずれか１種類以上を含んでよい。
（変形例１）
図７は、本発明の実施形態に係るＭＯＳトランジスタ１００の製造方法（変形例１）であって、Ｇａ原子のダングリングボンドをＯＨ基で終端する工程と、その前後の工程とを示すフローチャートである。図７において、図５に示したフローチャートとの違いは、ステップＳＴ２をステップＳＴ２Ａに置き換えた点にある。図７において、ステップＳＴ２Ａ以外の工程は、図７に示した各工程と同じである。
図７のステップＳＴ２Ａでは、製造装置は、ＧａＮ層１２を有する窒化ガリウム系半導体基板１をフッ酸（ＨＦ）水溶液に浸漬して、ＧａＮ層１２の表面１２ａに露出しているＧａ原子のダングリングボンドをＯＨ基で終端する。表１に示したように、Ｇａ−ＯＨ間の結合は、Ｇａ−Ｈ間の結合よりも結合エネルギーが大きく、結合が強固である。このため、ステップＳＴ４で熱処理を行っても、Ｇａ−ＯＨ間の結合の多くは、Ｇａ原子からＯＨ基が離脱せずにそのまま維持される。
Ｇａ原子のダングリングボンドをＯＨ基で終端するメリットとして、Ｇａ−ＯＨ結合界面にギャップ内準位が形成されないこと、及び、Ｇａ−ＯＨ間の結合はＧａ−Ｈ間の結合よりも強いこと（表１参照）が挙げられる。また、上記のメリットとして、ＨＦ水溶液に窒化ガリウム系半導体基板１を浸漬するだけで、Ｇａ原子のダングリングボンドを終端できるため、工程が簡単であることも挙げられる。
（変形例２）
図８は、本発明の実施形態に係るＭＯＳトランジスタ１００の製造方法（変形例２）であって、Ｇａ原子のダングリングボンドをＣｌ原子で終端する工程と、その前後の工程とを示すフローチャートである。図８において、図５に示したフローチャートとの違いは、ステップＳＴ２をステップＳＴ２Ｂに置き換えた点にある。図８において、ステップＳＴ２Ｂ以外の工程は、図８に示した各工程と同じである。
図８のステップＳＴ２Ｂでは、製造装置は、ＧａＮ層１２の表面１２ａに塩素（Ｃｌ２＋）プラズマを照射して、ＧａＮ層１２の表面１２ａに露出しているＧａ原子のダングリングボンドをＣｌ原子で終端する。表１に示したように、Ｇａ−Ｃｌ間の結合は、Ｇａ−Ｈ間の結合よりも結合エネルギーが大きく、結合が強固である。このため、ステップＳＴ４で熱処理を行っても、Ｇａ−Ｃｌ間の結合の多くは、Ｇａ原子からＣｌ原子が離脱せずにそのまま維持される。
Ｇａ原子のダングリングボンドをＣｌ原子で終端するメリットとして、Ｇａ−Ｃｌ結合界面にギャップ内準位が形成されないこと、及び、Ｇａ−Ｃｌ間の結合はＧａ−Ｈ間の結合よりも強いこと（表１参照）が挙げられる。また、上記のメリットとして、ＧａＮ層１２の表面をＣｌ２＋プラズマに晒すだけでＧａ原子のダングリングボンドを終端できるため、工程が簡単であることも挙げられる。
（変形例３）
図９は、本発明の実施形態に係るＭＯＳトランジスタ１００の製造方法（変形例３）であって、Ｇａ原子のダングリングボンドをＣＮ基で終端する工程と、その前後の工程とを示すフローチャートである。図９において、図５に示したフローチャートとの違いは、ステップＳＴ２をステップＳＴ２Ｃに置き換えた点にある。図９において、ステップＳＴ２Ｃ以外の工程は、図９に示した各工程と同じである。
図９のステップＳＴ２Ｃでは、製造装置は、ＧａＮ層１２を有する窒化ガリウム系半導体基板１をクラウンエーテルシアン溶液に浸漬して、ＧａＮ層１２の表面１２ａに露出しているＧａ原子のダングリングボンドをＣＮ基で終端する。表１に示したように、Ｇａ−ＣＮ間の結合は、Ｇａ−Ｈ間の結合よりも結合エネルギーが大きく、結合が強固である。このため、ステップＳＴ４で熱処理を行っても、Ｇａ−ＣＮ間の結合の多くは、Ｇａ原子からＣＮ基が離脱せずにそのまま維持される。
Ｇａ原子のダングリングボンドをＣＮ基で終端するメリットとして、Ｇａ−ＣＮ結合界面にギャップ内準位が形成されないこと、及び、Ｇａ−ＣＮ間の結合はＧａ−Ｈ間の結合よりも強いこと（表１参照）が挙げられる。また、上記のメリットとして、クラウンエーテルシアン溶液に窒化ガリウム系半導体基板１を浸漬するだけで、Ｇａ原子のダングリングボンドを終端できるため、工程が簡単であることも挙げられる。
＜その他の実施形態＞
上記のように、本発明は実施形態及び変形例によって記載したが、この開示の一部をなす論述及び図面は本発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施形態、変形例が明らかとなろう。
例えば、ＭＯＳトランジスタ１００に用いられるｐ型ドーパントは、マグネシウム（Ｍｇ）に限定されない。ｐ型ドーパントは、ベリリウム（Ｂｅ）、亜鉛（Ｚｎ）又はカドミウム（Ｃｄ）であってもよい。例えば、チャネル領域ＣＲは、ｐ型ドーパントとして、Ｍｇ、Ｂｅ、Ｚｎ、Ｃｄのいずれか１種類以上を１Ｅ＋１６／ｃｍ３以上の濃度で含んでもよい。
また、ゲート絶縁膜５は、ＳｉＯ２膜に限定されない。ゲート絶縁膜５は、例えば酸化アルミニウム（Ａｌ２Ｏ３）膜であってもよい。ゲート絶縁膜５は、ボロン（Ｂ）、アルミニウム（Ａｌ）、シリコン（Ｓｉ）、ガリウム（Ｇａ）、スカンジウム（Ｓｃ）、チタン（Ｔｉ）、イットリウム（Ｙ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、タンタル（Ｔａ）、タングステン（Ｗ）、のいずれか１種類以上を含む酸化物又は酸窒化物であってもよい。
また、図１において、ゲート絶縁膜５直下のドリフト領域には、ｎ型のＪＦＥＴ領域が設けられていてもよい。ＪＦＥＴ領域は、他のドリフト領域よりもｎ型ドーパントの濃度が高く、電気抵抗が低い領域である。ＪＦＥＴ領域が設けられることによって、ＭＯＳトランジスタ１００のオン抵抗の低減が図られていてもよい。
また、上記の実施形態では、本発明の「窒化ガリウム系半導体層」としてＧａＮ層１２を例示したが、「窒化ガリウム系半導体層」はＧａＮ層に限定されない。例えば、「窒化ガリウム系半導体層」は、バルクのＧａＮ基板であってもよい。また、「窒化ガリウム系半導体層」はＧａＮを主成分とし、アルミニウム（Ａｌ）元素及びインジウム（Ｉｎ）元素の いずれか１種類以上の元素をさらに含んでもよい。
このように、本発明はここでは記載していない様々な実施形態等を含むことは勿論である。上記した実施形態及び変形例の要旨を逸脱しない範囲で、構成要素の種々の省略、置換及び変更のうち少なくとも１つを行うことができる。また、本明細書に記載された効果はあくまでも例示であって限定されるものでは無く、また他の効果があってもよい。本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。
１ 窒化ガリウム系半導体基板
１ａ、１２ａ 表面
１ｂ、１１ｂ、１２ｂ 裏面
５ ゲート絶縁膜
６ ゲート電極
７ ソース電極
８ ドレイン電極
１１ ＧａＮ基板
１２ ＧａＮ層
１３ ウェル領域
１４ ソース領域
１６ コンタクト領域
２０ 部位
２１ 界面
１００ ＭＯＳトランジスタ

Claims (8)

  1. 窒化ガリウム系半導体層と、
    前記窒化ガリウム系半導体層の第１面上に設けられ、酸素と、酸素以外の他の元素とを含む絶縁膜と、を備え、
    前記窒化ガリウム系半導体層と前記絶縁膜とが接する界面は、ガリウムのダングリングボンドを終端する終端元素を含み、
    前記終端元素は、閉殻構造に電子が１つ不足した価電子状態を有し、かつ水素よりもガリウムと強く結合する原子又は分子であり、
    前記界面において、ガリウムと酸素との結合量は、ガリウムと前記他の元素との結合量よりも多い、窒化物半導体装置。
  2. 前記終端元素は、フッ素、塩素、水酸基、シアノ基、のいずれか１種類以上を含む、請求項１に記載の窒化物半導体装置。
  3. 前記窒化ガリウム系半導体層は、
    前記絶縁膜と接する前記第１面から、前記第１面の反対側に位置する第２面側へ２０ｎｍ以内の範囲に電気伝導領域を有し、
    前記電気伝導領域に含まれるｐ型ドーパントは、前記電気伝導領域に含まれるｎ型ドーパントよりも多い、請求項１又は２に記載の窒化物半導体装置。
  4. 前記電気伝導領域は、前記ｐ型ドーパントとして、
    マグネシウム、ベリリウム、亜鉛、カドミウム、のいずれか１種類以上を１Ｅ＋１６／ｃｍ３以上の濃度で含む、請求項３に記載の窒化物半導体装置。
  5. 前記第１面の結晶面は、（０００１）面、（１−１００）面、（１１−２０）面又は（１−１０２）面である、請求項１から４のいずれか１項に記載の窒化物半導体装置。
  6. 前記界面において、ガリウムと酸素との結合量は、ガリウムと前記他の元素との結合量よりも１０倍以上多い、請求項１から５のいずれか１項に記載の窒化物半導体装置。
  7. 前記界面から前記窒化ガリウム系半導体層側へ１０ｎｍ以内の範囲を第１の範囲とし、前記界面から前記絶縁膜側へ１０ｎｍ以内の範囲を第２の範囲とすると、
    前記第１の範囲及び前記第２の範囲の少なくとも一方は、前記終端元素が１Ｅ＋１１／ｃｍ２以上存在する領域を有する、請求項１から６のいずれか１項に記載の窒化物半導体装置。
  8. 前記絶縁膜は、ボロン、アルミニウム、シリコン、ガリウム、スカンジウム、チタン、イットリウム、ジルコニウム、ハフニウム、タンタル、タングステン、のいずれか１種類以上を含む酸化物又は酸窒化物である、請求項１から７のいずれか１項に記載の窒化物半導体装置。
JP2020045613A 2020-03-16 2020-03-16 窒化物半導体装置 Pending JP2021150335A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2020045613A JP2021150335A (ja) 2020-03-16 2020-03-16 窒化物半導体装置
US17/186,274 US11830915B2 (en) 2020-03-16 2021-02-26 Nitride semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020045613A JP2021150335A (ja) 2020-03-16 2020-03-16 窒化物半導体装置

Publications (1)

Publication Number Publication Date
JP2021150335A true JP2021150335A (ja) 2021-09-27

Family

ID=77665541

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020045613A Pending JP2021150335A (ja) 2020-03-16 2020-03-16 窒化物半導体装置

Country Status (2)

Country Link
US (1) US11830915B2 (ja)
JP (1) JP2021150335A (ja)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008205029A (ja) 2007-02-16 2008-09-04 Toshiba Corp 窒化物半導体装置
JP5724347B2 (ja) 2010-12-10 2015-05-27 富士通株式会社 化合物半導体装置及びその製造方法
JP5782947B2 (ja) 2011-09-15 2015-09-24 富士通株式会社 半導体装置及びその製造方法、電源装置、高周波増幅器
JP2012094877A (ja) 2011-11-22 2012-05-17 National Institute Of Advanced Industrial & Technology 半導体装置及び半導体基板の重水素処理装置
US9773663B2 (en) * 2015-08-06 2017-09-26 Applied Materials, Inc. Self-limiting and saturating chemical vapor deposition of a silicon bilayer and ALD
JP7119350B2 (ja) 2017-11-22 2022-08-17 富士電機株式会社 縦型ＧａＮ系半導体装置の製造方法および縦型ＧａＮ系半導体装置
JP6767411B2 (ja) * 2018-03-06 2020-10-14 株式会社東芝 半導体装置、電源回路、及び、コンピュータ

Also Published As

Publication number Publication date
US20210288148A1 (en) 2021-09-16
US11830915B2 (en) 2023-11-28

Similar Documents

Publication Publication Date Title
JP5524103B2 (ja) 半導体装置
JP5763154B2 (ja) 半導体素子及びその製造方法
KR102592686B1 (ko) 질화 갈륨 물질 내에서의 확산에 의해 도핑된 영역을 형성하는 방법 및 시스템
JP6072122B2 (ja) 半導体素子
JP2023017101A (ja) 半導体装置の製造方法
JP6988140B2 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
TW201203385A (en) Silicon carbide semiconductor device manufacturing method
TW201901750A (zh) 半導體裝置之製造方法及半導體裝置
JP2017045943A (ja) 窒化物半導体装置の製造方法
US10497572B2 (en) Method for manufacturing semiconductor device
TW201310546A (zh) 半導體裝置之製造方法
JP2021150335A (ja) 窒化物半導体装置
JP2021009989A (ja) 窒化物半導体装置
KR20210030850A (ko) 트렌치 게이트형 ＳｉＣ ＭＯＳＦＥＴ 디바이스 및 그 제조 방법
US11437370B2 (en) Semiconductor device with multiple threshold voltages and method for fabricating the same
US20220406931A1 (en) Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device
JP7389239B2 (ja) トレンチゲート型ＳｉＣＭＯＳＦＥＴデバイス及びその製造方法
WO2023233910A1 (ja) 半導体装置、その用途、およびその製造方法
US11942358B2 (en) Low thermal budget dielectric for semiconductor devices
JP2022141110A (ja) 窒化物半導体装置及び窒化物半導体装置の製造方法
JP2022147402A (ja) 窒化物半導体装置
JP2022123812A (ja) 窒化物半導体装置の製造方法及び窒化物半導体装置
JP2023069696A (ja) 窒化物半導体装置の製造方法及び窒化物半導体装置
JP7130986B2 (ja) 半導体装置の製造方法
JP2022015323A (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230213

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20231226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240130

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240313