TW201417153A - 化合物半導體裝置及其製造方法 - Google Patents

化合物半導體裝置及其製造方法 Download PDF

Info

Publication number
TW201417153A
TW201417153A TW102130788A TW102130788A TW201417153A TW 201417153 A TW201417153 A TW 201417153A TW 102130788 A TW102130788 A TW 102130788A TW 102130788 A TW102130788 A TW 102130788A TW 201417153 A TW201417153 A TW 201417153A
Authority
TW
Taiwan
Prior art keywords
compound semiconductor
layer
electrode
gate
tan
Prior art date
Application number
TW102130788A
Other languages
English (en)
Inventor
Masahito Kanamura
Jun Yoshiki
Original Assignee
Fujitsu Ltd
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd, Fujitsu Semiconductor Ltd filed Critical Fujitsu Ltd
Publication of TW201417153A publication Critical patent/TW201417153A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/435—Resistive materials for field effect devices, e.g. resistive gate for MOSFET or MESFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0067—Converter structures employing plural converter units, other than for parallel operation of the units on a single load
    • H02M1/007—Plural converter units in cascade
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/33569—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements
    • H02M3/33576—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements having at least one active switching element at the secondary side of an isolation transformer
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/02—Conversion of ac power input into dc power output without possibility of reversal
    • H02M7/04—Conversion of ac power input into dc power output without possibility of reversal by static converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Dc-Dc Converters (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一閘極係形成於一化合物半導體堆疊結構上，且此閘極包含一其中Al固溶於TaN之TaN:Al層、一由TaN及Al之化合物製成之TaAlN層，及一Al層之一堆疊物。

Description

化合物半導體裝置及其製造方法 領域
此處探討之實施例係有關於一化合物半導體裝置及其製造方法。
背景
已考慮到使氮化物半導體應用於高耐受電壓及高功率之半導體裝置，其係利用諸如高飽和電子速度及寬能帶間隙之特徵。例如，為氮化物半導體之GaN具有3.4eV之能帶間隙，其係比Si之能帶間隙(1.1eV)及GaAs之能帶間隙(1.4eV)更寬，且具有高崩潰電場強度。此使GaN相當有希望作為實現高電壓操作及高功率之用於電力供應之半導體裝置的材料。
已進行許多關於場效電晶體之報告，特別是作為使用氮化物半導體之半導體裝置之HEMT(高電子移動率電晶體)。例如，於以GaN為主之HEMT(GaN-HEMT)中，使用GaN作為一電子過渡層及使用AlGaN作為一電子供應層之AlGaN/GaN HEMT已引起注意。於AlGaN/GaN HEMT，起因於GaN與AlGaN間之晶格常數差異之失真發生於 AlGaN。由於AlGaN之因失真造成之壓電極化及自發極化，獲得高濃度之二維電子氣體(2DEG)。因此，AlGaN/GaN HEMT被預期為一用於電動車等之高效率開關元件或一高耐受電壓電力裝置。
[專利文獻1]：日本早期公開專利公開第2006-302999號案。
如上所述，例如，使用一GaN層作為一電子過渡層之一電子裝置係極度被預期於一高電壓及高溫之環境下具有穩定操作，但具有需被解決的問題。特別地，對於其實際應用之最重要工作係建立於高溫及高電壓下之高信賴性。於高溫及高電壓下，顧慮到包含於一電晶體內之各種電極之劣化。特別是閘極劣化發生對耐受電壓特徵及臨界特徵具有重大影響。於此等情況下，發現具有高可靠性之一閘極結構係現今所等待的。
概要
本實施例係考量上述問題而進行，且實施例之目的係提供一種高度可信賴及高耐受電壓之化合物半導體裝置，其包含一改良耐受電壓特徵及臨界特徵之電極，及其製造方法。
依據一方面之一化合物半導體裝置包含：一化合物半導體堆疊結構；及一電極，其係形成於此化合物半導體堆疊結構上，此電極包含：一第一電極層，其具有一第一低電阻金屬；及一第二電極層，其係置於化合物半導體 堆疊結構與第一電極層之間，且具有一其中固溶一第二低電阻金屬之第一氮化物導體。
依據一方面之一製造化合物半導體裝置之方法包含：形成一化合物半導體堆疊結構；及於此化合物半導體堆疊結構上形成一電極，此電極包含：一第一電極層，其具有一第一低電阻金屬；及一第二電極層，其係置於化合物半導體堆疊結構與第一電極層之間，且具有一其中固溶一第二低電阻金屬之第一氮化物導體。
101‧‧‧Si基材
102‧‧‧化合物半導體堆疊結構
103‧‧‧閘絕緣膜
104‧‧‧閘極
104a‧‧‧TaN層
104b‧‧‧Al層104b
111‧‧‧閘極
111a‧‧‧TaN：Al層
111b‧‧‧Al層
112‧‧‧閘極
112a‧‧‧TaN：Al層
112b‧‧‧TaAlN層
112c‧‧‧Al層
1‧‧‧Si基材
2‧‧‧化合物半導體堆疊結構
2a‧‧‧緩衝層
2b‧‧‧電子過渡層
2c‧‧‧中間層
2d‧‧‧電子供應層
2e‧‧‧封蓋層
2A,2B‧‧‧電極凹部
3‧‧‧元件隔離結構
4‧‧‧源極
5‧‧‧汲極
6‧‧‧保護絕緣膜
6a‧‧‧電極凹部
7‧‧‧閘絕緣膜
8A‧‧‧電極材料
8a‧‧‧TaN：Al層
8b‧‧‧TaAlN層
8c‧‧‧Al層
8‧‧‧閘極
11A‧‧‧電極材料
11a‧‧‧TaN：Al層
11b‧‧‧TaAlN層
11c‧‧‧Al層
11‧‧‧閘極
21‧‧‧高電壓主要側電路
22‧‧‧低電壓次要側電路
23‧‧‧變壓器
24‧‧‧AC電力來源
25‧‧‧橋式整流電路
26a，26b，26c，26d，26e‧‧‧開關元件
27a，27b，27c‧‧‧開關元件
31‧‧‧數位預失真電路
32a，32b‧‧‧混合器
33‧‧‧功率放大器
圖式簡要說明
圖1A及圖1B係例示一AlGaN/GaN HEMT之一比較例的示意結構之截面圖。
圖2A及圖2B係例示各種型式之AlGaN/GaN HEMT之範例之示意截面圖。
圖3A至圖3C係按步驟順序例示依據第一實施例之製造AlGaN/GaN HEMT的方法之示意截面圖。
圖4A至圖4C係接續圖3A至圖3C之按步驟順序例示依據第一實施例之製造AlGaN/GaN HEMT的方法之示意截面圖。
圖5A及圖5B係接續圖4A至圖4C之按步驟順序例示依據第一實施例之製造AlGaN/GaN HEMT的方法之示意截面圖。
圖6係表示當開機測試於200℃環境下以設定為-10V之閘極電壓及設定為200V之汲極電壓進行時之臨 界電壓變化的特徵圖。
圖7係表示當開機測試於200℃以設定為200V之閘極-汲極電壓進行時之閘極外漏電流變化之特徵圖。
圖8A至圖8C係例示依據第二實施例之製造AlGaN/GaN HEMT之方法的主要步驟之示意截面圖。
圖9係例示依據第三實施例之電力供應電路之示意結構之連接圖。
圖10係例示依據第四實施例之高頻率放大器之示意結構之連接圖。
實施例之說明
首先，各種型式之化合物半導體裝置的範例將以與一比較例之比較為基礎而作說明。作為化合物半導體裝置，係揭露氮化物半導體之AlGaN/GaN HEMT。
圖1A及圖1B係例示比較例之AlGaN/GaN HEMT之示意結構之截面圖，圖1A例示激發前之狀態，且圖1B例示激發後之狀態。圖2A及圖2B係例示各種型式之AlGaN/GaN HEMT之範例之示意截面圖，圖2A例示第一型式之範例，且圖2B例示第二型式之範例。於圖2A及圖2B，與圖1A及圖1B相同之構成元件等係以相同參考標號表示，且其等之說明會被省略。
於依據比較例之MIS型之AlGaN/GaN HEMT，如圖1A所例示，一化合物半導體堆疊結構102係形成於一Si基材101上，且一閘極104係經由一閘絕緣膜103形成於化合 物半導體堆疊結構102上。如其後說明之實施例所述，化合物半導體堆疊結構102係其中一GaN電子過渡層、一AlGaN電子供應層等被堆疊之結構。閘極104係由，例如，具有約40nm厚度之一TaN層104a及具有約400nm厚度之一Al層104b之一堆疊物所組成。於化合物半導體堆疊結構2上，一源極及一汲極係形成於閘極104之二側上，但其等之例示被省略。
於比較例之AlGaN/GaN HEMT，由於在高溫及高電壓環境下之開機測試，如圖1B所例示，Al層104b之Al原子向下擴散至閘極104之TaN層104a內。TaN層104a係以多晶態或非結晶態形成。此被認為係於高溫及高電壓環境下之激發造成Al原子滲透至TaN層104a之粒界而擴散之原因。於此情況，於極端情況，Al原子擴散至閘絕緣膜103內。因此，看到臨界電壓改變及閘極漏電流增加。
於上述比較例，其中閘絕緣膜係設於閘極與化合物半導體堆疊結構間之MIS型結構被例示作為一例子。於肖特基(Schottky)型AlGaN/GaN HEMT，其中，無閘絕緣膜，一閘極係與一化合物半導體堆疊結構接觸，一Al層之Al原子越過一TaN層滲透至化合物半導體堆疊結構。因此，臨界電壓之變化及閘極漏電流之增加係比MIS型結構中大。
於依據第一型式範例之MIS型AlGaN/GaN HEMT，如圖2A所例示，一閘極111係經由一閘絕緣膜103形成於一化合物半導體堆疊結構102上。閘極111係由，例如，一具有約40nm厚度之TaN：Al層111a及一具有約400nm 厚度之Al層111b之一堆疊物所組成。Al層111係一具有一第一低電阻金屬之第一電極層，且TaN：Al層111a係一具有其中固溶一第二低電阻金屬之一第一氮化物導體之第二電極層。
第一及第二低電阻金屬每一者係選自Al及Cu之至少一種。形成第一氮化物導體之一金屬元素係選自Ta、Ti，及W之至少一種。於第一型式之範例，其中第一及第二低電阻金屬皆係Al且第一氮化物導體係TaN之情況被例示。除此組合外，具有其中第一及第二低電阻金屬之一者係Al且另一者係Cu之情況，其中二者皆係Cu之情況等。具有其中第一氮化物導體係TiN或WN之情況等。
第一型式之範例採用其中於TaN：Al層111a，Al係固溶於TaN中且Al填充粒界之一結構。以此結構，即使當電力於高溫及高電壓環境下開啟，試圖自Al層111a向下擴散之Al係藉由TaN：Al層111a阻擋，使得Al之向下擴散被抑制。因此，臨界電壓被穩定化且閘極漏電流被大量降低。
於依據第二型式之範例的MIS型AlGaN/GaN HEMT，如圖2B所例示，一閘極112係經由一閘絕緣膜103形成於一化合物半導體堆疊結構102上。閘極112係由，例如，一具有約40nm厚度之TaN：Al層112a、一具有約20nm厚度之TaAlN層112b，及一具有約400nm厚度之Al層112c之一堆疊物所組成。Al層112c係一具有一第一低電阻金屬之第一電極層，且TaN：Al層112a係具有其中固一第二低電阻金屬之一第一氮化物導體之一第二電極層。介於TaN：Al 層112a與Al層112c間之TaAlN層112b係一第三電極層，其具有一第二氮化物導體及一第三低電阻金屬之一化合物。
第一、第二，及第三低電阻金屬每一者係選自Al及Cu之至少一種。形成第一及第二氮化物導體之金屬元素每一者係選自Ta、Ti，及W之至少一種。於第二型式之範例，其中第一、第二，及第三低電阻金屬皆係Al且第一及第二氮化物導體皆係TaN之情況被例示。除此組合外，具有其中第一、第二，及第三低電阻金屬之一者係Al且其它二者係Cu之情況，其中此等之一者係Cu且其它二者係Al之情況，及其中此等之全部皆係Cu之情況等。至於第一及第二氮化物導體，當二者不同時，具有其中其等每一者係選自TaN、TiN，及WN之一種的情況，且當二者相同時，具有其等係TiN或WN之情況等。
於第二型式之範例，TaN：Al層112a採用其中Al係固溶於TaN，且Al填充粒界之一結構。TaAlN層112b採用由TaN及Al之化合物製成之一結構。此二層結構更確定避免Al向下擴散。即，即使當電力於高溫及高電壓環境下開啟，試圖自Al層112c向下擴散之Al係藉由is blocked by the TaAlN層112b及TaN：Al層112a阻擋，使得Al之向下擴散被抑制。因此，臨界電壓被穩定化且閘極漏電流被大量降低。
(第一實施例)
於此實施例，一MIS型AlGaN/GaN HEMT被揭露作為化合物半導體裝置。
圖3A至圖5B係按步驟順序例示依據第一實施例 之製造AlGaN/GaN HEMT的方法之示意截面圖。注意從圖4B開始，一保護絕緣膜之一電極凹部附近係以放大方式例示，且一Si基材、一元件隔離結構、一源極，及一汲極之例示被省略。
首先，如圖3A所例示，一化合物半導體堆疊結構2係於，例如，作為一生長基材之一Si基材1上形成。作為生長基材，一SiC基材、一藍寶石基材、一GaAs基材、一GaN基材等可用以替代Si基材。基材之導性可為半絕緣或導性。
化合物半導體堆疊結構2包含一緩衝層2a、一電子過渡層2b、一中間層2c、一電子供應層2d，及一封蓋層2e。
於完成之AlGaN/GaN HEMT，二維電子氣體(2DEG)係於其操作期間於電子過渡層2b與電子供應層2d之界面(正確地，係中間層2c)附近產生。此2DEG係以電子過渡層2b之一化合物半導體(此處係GaN)與電子供應層2d之一化合物半導體(此處係AlGaN)間之晶格常數差異為基礎而產生。
更詳細地，於Si基材1上，下列化合物半導體係藉由，例如，MOVPE(金屬有機蒸氣相磊晶)方法生長。MBE(分子束磊晶)方法等可用以替代MOVPE方法。
於Si基材1上，具有約5nm厚度之AlN、具有約1μm厚度之i(故意未摻雜)-GaN、具有約5nm厚度之i-AlGaN、具有約30nm厚度之n-AlGaN，及具有約3nm厚度 之n-GaN係依序生長。結果，形成緩衝層2a、電子過渡層2b、中間層2c、電子供應層2d，及封蓋層2e。作為緩衝層2a，選自AlN、AlGaN，及GaN之材料的一堆疊結構或一超晶格結構可用以替代AlN單層。
作為AlN之生長條件，三甲基鋁(TMA)氣體及氨(NH3)氣體之混合氣體被作為來源氣體。作為GaN之生長條件，三甲基鎵(TMG)氣體及NH3氣體之混合氣體被作為來源氣體。作為AlGaN之生長條件，TMA氣體、TMG氣體，及NH3氣體之混合氣體被作為來源氣體。依欲被生長之化合物半導體層而定，無論是否供應，係Al來源之TMA氣體及係Ga來源之TMG氣體及其等之流速被適當設定。係共同來源之NH3氣體之流速係設定為約100ccm至約10LM。再者，生長壓力係設定為約50托耳至約300托耳，且生長溫度係設定為約1000℃至約1200℃。
為以n-型生長GaN及AlGaN，即，為生長封蓋層2e之n-GaN及電子供應層2d之n-AlGaN，例如，含有例如Si之SiH4氣體係以n-型雜質以預定流速添加至來源氣體。因此，GaN及AlGaN係以Si摻雜。Si之摻雜濃度係設定為約1×1018/cm3至約1×1020/cm3，例如，設定為約5×1018/cm3。
其後，元件隔離結構3係如圖3B所例示般形成。從圖4A開始，元件隔離結構3之例示被省略。
更詳細地，例如，氬氣(Ar)被注射至化合物半導體堆疊結構2之元件隔離區。因此，元件隔離結構3係於化合物半導體堆疊結構2形成。元件隔離結構3於化合物半導 體堆疊結構2上界定一活性區。
附帶地，替代如上之注射方法，例如，STI(淺溝隔離)方法可用於元件隔離。此時，例如，以氯為主之蝕刻氣體被用於化合物半導體堆疊結構2之乾式蝕刻。
其後，如圖3C所例示，形成一源極4及一汲極5。
更詳細地，首先，電極凹部2A，2B係於化合物半導體堆疊結構2之表面之用以形成源極及汲極之位置(平面電極形成位置)形成。
一光阻劑塗敷於化合物半導體堆疊結構2之表面上。光阻劑係藉由微影術處理，藉此，化合物半導體堆疊結構2之表面之使相對應於平面電極形成位置之部份露出的開口於光阻劑中形成。因此，形成一具有開口之光阻劑遮罩。
藉由使用此光阻劑遮罩，封蓋層2e之平面電極形成位置被乾式蝕刻移除至電子供應層2d之一表面露出為止。因此，形成電極凹部2A，2B，使電極供應層2d表面之平面電極形成位置露出。作為蝕刻條件，諸如Ar之惰性氣體及諸如Cl2之以氯為主之氣體作為蝕刻氣體，且例如，Cl2之流速設定為30sccm，壓力設定為2Pa，且RF供應功率設定為20W。附帶地，於形成電極凹部2A，2B，蝕刻可實施至最高達封蓋層2e之中間或最高達電子供應層2d或更進一步。
光阻劑遮罩藉由灰化等移除。
形成用以形成源極及汲極之一光阻劑遮罩。此 處，例如，使用適於蒸氣沉積方法及剝除方法之一屋簷狀結構之二層光阻劑。此光阻劑塗敷於化合物半導體堆疊結構2上，且形成開口，使電極凹部2A，2B露出。因此，形成具有開口之光阻劑遮罩。
藉由使用此光阻劑遮罩，例如，Ta/Al係藉由，例如，蒸氣沉積方法沉積於光阻劑遮罩上作為一電極材料，包含於使電極凹部2A，2B露出之開口的內部。Ta之厚度係約20nm，且Al之厚度係約200nm。光阻劑遮罩及沉積於其上之Ta/Al係藉由剝除方法移除。其後，Si基材1於，例如，氮氛圍中於約400℃至約1000℃，例如，約600℃，之溫度熱處理，且殘餘之Ta/Al與電子供應層2d歐姆接觸。熱處理有時不需要，只要Ta/Al及電子供應層2d之歐姆接觸被獲得。因此，形成源極4及汲極5，其等之部份，電極材料係填充電極凹部2A，2B。
其後，如圖4A所例示，形成一保護絕緣膜6。
更詳細地，具有約30nm至約500nm厚度，例如，約200nm厚度之氮化矽(SiN)係藉由電漿CVD方法、噴濺方法等沉積於化合物半導體堆疊結構2上。因此，形成保護絕緣膜6。
使用SiN用於覆蓋化合物半導體堆疊結構2之一鈍化膜可降低電流崩塌。
因此，如圖4B所例示，一電極凹部6a形成於保護絕緣膜6中。
更詳細地，一光阻劑先塗敷於保護絕緣膜6之一 表面上。光阻劑係藉由微影術處理，藉此，使保護絕緣膜6之表面相對應於形成閘極之區域(平面電極形成區)之一部份露出之一開口於光阻劑中形成。因此，形成一具有開口之光阻劑遮罩。
藉由使用此光阻劑遮罩，保護絕緣膜6之平面電極形成區係經乾式蝕刻移除至封蓋層2e之一表面露出為止。因此，於保護絕緣膜6形成電極凹部6a，使封蓋層2e表面之平面電極形成區露出。電極凹部6a具有呈正推拔角(forward tapered)形狀之一側表面，使得其截面係如例示般呈實質上V形。對於乾式蝕刻，例女，使用以氟為主之蝕刻氣體。此乾式蝕刻需要對封蓋層2e產生儘可能少之蝕刻損害，且使用以氟為主之氣體的乾式蝕刻僅對電子供應層2d產生小損害。
電極凹部可藉由使用以氟為主溶液的濕式蝕刻替代乾式蝕刻而形成。
其後，光阻劑遮罩係藉由使用氧電漿之灰化或使用化學溶液之濕化而移除。
其後，如圖4C所例示，形成一閘絕緣膜7。
更詳細地，例如，作為一絕緣材料之Al2O3沉積於保護絕緣膜6上，以便覆蓋電極凹部6a之一內壁表面。Al2O3係藉由，例如，ALD方法(原子層沉積)以約2nm至約200nm膜厚度沉積，此處係約40nm膜厚。因此，形成閘絕緣膜7。
附帶地，對於沉積Al2O3，例如，電漿CVD方法、 噴濺方法等可用於替代ALD方法。再者，替代沉積Al2O3，可使用Al之氮化物或氧氮化物。此外，為形成閘絕緣膜，可沉積Si、Hf、Zr、Ti、Ta，或W之氧化物、氮化物，或氧氮化物，或適當地選自其等之一些可以多層沉積。
其後，如圖5A所例示，沉積閘極之一電極材料8A。
更詳細地，一具有約40nm厚度之TaN：Al層8a、一具有約20nm厚度之TaAlN層8b，及一具有約400nm厚度之Al層8c係藉由噴濺方法等依序沉積於閘絕緣膜7上，以便經閘絕緣膜7填充電極凹部6a之內部。因此，形成具有一TaN：Al/TaAlN/Al結構之電極材料8A。一用於形成TaN：Al層8a之噴濺靶材係以，例如，使Al與TaN接觸之方式形成，且Al係藉由熱處理固溶。一用於形成TaAlN層8b之噴濺靶材係由TaN及Al之化合物製成。形成電極材料8A。電極材料8A之TaN：Al/TaAlN/A結構無需係一確實區別之層結構，且接近此等層之每一界面，其等可呈一摻合狀態。再者，例如，具有替代TaN：Al/TaAlN/Al結構之一TaN：Cu/TaAlN/Al結構、一TaN：Cu/TaCuN/Al結構、一TaN：Cu/TaCuN/Cu結構等之一電極材料可被形成。
其後，如圖5B所例示，形成閘極8。
更詳細地，一光阻劑塗敷於電極材料8A上，且光阻劑藉由微影術處理，藉此，一光阻劑遮罩，其覆蓋用以於電極材料8A上形成閘極之一區域。
藉由使用此光阻劑遮罩，電極材料8A之露出部 份係藉由，例如，離子研磨方法移除。此時，保護絕緣膜6係些微過度蝕刻。光阻劑遮罩係藉由使用氧電漿之灰化或藉由使用預定化學溶液濕化而移除。因此，形成具有TaN：Al/TaAlN/Al結構之閘極8，其電極材料8A係經由閘極絕緣膜7填充電極凹部6a之內部，且具有乘騎於保護絕緣膜6上之形狀(且沿著閘極長度方向之截面係呈所謂之懸垂形狀)。
其後，經由諸如形成一介層絕緣膜、形成與源極4、汲極5，及閘極8連接之佈線、形成一上保護膜，及形成露曝於最上表面之連接電極之各種處理，形成依據此實施例之MIS型AlGaN/GaN HEMT。
有關於依據此實施例之AlGaN/GaN HEMT，開機測試係以比一比較例比較為基礎進行。結果將於下說明。於一依據比較例之AlGaN/GaN HEMT，依據此實施例之AlGaN/GaN HEMT之閘極形成具有如圖1A所例示之具有一TaN層及一Al層之一二層結構。
首先，臨界電壓變化係於開機測試於200℃環境下，以設定為-10V之閘極電壓及設定為200V之汲極電壓進行時研究。結果呈現於圖6。
於比較例，當開機時間變更長時，臨界電壓係以負方向改變。此改變被認為因為於閘極，Al原子自Al層向下擴散達至TaN層內部及進一步至閘絕緣膜且與閘絕緣膜接觸之金屬的功函數改變而發生。另一方面，於此實施例，臨界電壓變化未被識別出，即使當開機時間變長。如上所 述，確認於閘極中之TaN：Al/TaAlN/Al結構具有高度可信賴性。
其次，閘極漏電流變化於開機測試於200℃以設定為200V之閘極汲極電壓進行時研究。結果於圖7呈現。
於比較例，閘極漏電流於開機時間變更長時增加。此被認為因為Al原子自閘極中之Al層向下擴散達至閘絕緣膜及漏路徑產生而發生。另一方面，於此實施例，閘極漏電流變未被識別出，即使於開機時間變更長時。如上所述，確認此實施例之閘極中之TaN：Al/TaAlN/Al結構具有高度可信賴性。
如上所述，依據此實施例，實現一包含改良耐受電壓特徵及臨界特徵之閘極8包含改良耐受電壓特徵及臨界特徵之閘極8的高度可信賴且高耐受電壓之AlGaN/GaNHEMT。
(第二實施例)
於此實施例，AlGaN/GaN HEMT之結構及製造方法係如第一實施例般揭露，但不具有一閘絕緣膜且其中之一閘極係與一化合物半導體堆疊結構之一表面呈肖特基(Schottky)接觸之一肖特基型AlGaN/GaN HEMT被例示。注意與第一實施例相同構成元件等將以相同參考標號表示，且其詳細說明會被省略。
圖8A至圖8C係例示依據第二實施例之製造AlGaN/GaN HEMT的方法之主要步驟之示意截面圖。於圖8A至圖8C，一保護絕緣膜之一電極凹部附近係以較大方式 例示，且省略一Si基材、元件隔離結構、一源極，及一汲極之例示。
於此實施例，圖3A至圖4B之步驟先如第一實施例般實施。此時，如圖8A所例示，一電極凹部6a係於一化合物半導體堆疊結構2上之保護絕緣膜6中形成。
其後，如圖8B所例示，沉積一閘極之一電極材料11A。
更詳細地，一具有約40nm厚度之TaN：Al層11a、一具有約20nm厚度之TaAlN層11b，及一具有約400nm厚度之Al層11c係藉由藉由噴濺方法等依序沉積於保護絕緣膜6上，以便填充電極凹部6a之內部。因此，形成具有一TaN：Al/TaAlN/Al結構之電極材料11A。一用於形成TaN：Al層11c之噴濺靶材係以，例如，使Al與TaN接觸之方式形成，且Al係藉由熱處理固溶。一用於形成TaAlN層11b之噴濺靶材係由TaN及Al之化合物製成。形成電極材料11A。電極材料11A之TaN：Al/TaAlN/Al結構無需為一確實區別之層結構，且接近此等層之每一界面，其等可呈摻合狀態。再者，可替代TaN：Al/TaAlN/Al結構，例如，形成具有一TaN：Cu/TaAlN/Al結構、一TaN：Cu/TaCuN/Al結構、一TaN：Cu/TaCuN/Cu結構等之一電極材料。
其後，如圖8C所例示，形成一閘極11。
更詳細地，一光阻劑塗敷於電極材料11A上，且光阻劑藉由微影術處理，藉此，形成一光阻劑遮罩，其覆蓋於電極材料11A上形成閘極之一區。
藉由使用此光阻劑遮罩，電極材料11A之露出部份係藉由，例如，離子研磨方法移除。此時，保護絕緣膜係些微過度蝕刻。光阻劑遮罩係藉由使用氧電漿之灰化或藉由使用預定化學溶液濕化而移除。因此，形成具有TaN：Al/TaAlN/Al結構之閘極11，其電極材料11A係填充電極凹部6a之內部，且具有乘騎於保護絕緣膜6上之形狀(且沿著閘極長度方向之截面係呈所謂之懸垂形狀)。於電極凹部6a之一底表面上，閘極11係與化合物半導體堆疊結構2(封蓋層2e)之表面呈肖特基接觸。
其後，經由諸如形成一介層絕緣膜、形成連接一源極4、一汲極5，及閘極11之佈線、形成一上保護膜，及形成曝露於最上表面之連接電極之各種處理，形成依據此實施例之肖特基型AlGaN/GaN HEMT。
如上所述，依據此實施例，實現包含改良耐受電壓特徵及臨界特徵之閘極11之一高度可信賴且高耐受電壓之AlGaN/GaN HEMT。
(第三實施例)
於此實施例，揭露一電力供應電路，其應用第一或第二實施例之AlGaN/GaN HEMT。
圖9係例示依據第三實施例之一電力供應電路之示意組態之連接圖。
依據此實施例之電力供應電路包含一高電壓主要側電路21、一低電壓次要側電路22，及一變壓器23，其係置於主要側電路21與次要側電路22之間。
主要側電路21包含一AC電力來源24、一所謂之橋式整流電路25，及多數個(此處係四個)開關元件26a，26b，26c，26d。再者，橋式整流電路25具有一開關元件26e。
次要側電路22包含多數個(此處係三個)開關元件27a，27b，27c。
於此實施例，主要側電路21之開關元件26a，26b，26c，26d，26e每一者係依據第一或第二實施例之AlGaN/GaN HEMT。另一方面，次要側電路22之開關元件27a，27b，27c每一者係使用矽之一般MIS FET。
依據此實施例，包含一改良耐受電壓特徵及臨界特徵之閘極的一高度可信賴及高耐受電壓之AlGaN/GaN HEMT被應用於一電力供應電路。因此，實現一高度可信賴且高功率之電力供應電路。
(第四實施例)
於此實施例，揭露一種高頻率放大器，其應用依據第一或第二實施例之AlGaN/GaN HEMT。
圖10係例示依據第四實施例之一高頻率放大器之示意組配之連接圖。
依據此實施例之高頻率放大器包含一數位預失真電路31、混合器32a，32b，及一功率放大器33。
數位預失真電路31補償一輸入信號之非線性失真。混合器32a使非線性失真被捕償之輸入信號與一AC信號混合。功率放大器33使與AC信號混合之輸入信號放大，且具有依據第一或第二實施例之AlGaN/GaN HEMT。於圖 10，例如，藉由改變開關，一輸出側信號可藉由混合器32b與AC信號混合，且結果可被送至數位預失真電路31。
依據此實施例，包含一改良耐受電壓特徵及臨界特徵之閘極的一高度可信賴及高耐受電壓之AlGaN/GaN HEMT被應用於一高頻率放大器。
(其它實施例)
於第一至第四實施例，AlGaN/GaN HEMT被例示作為化合物半導體裝置。作為化合物半導體裝置，除了AlGaN/GaN HEMT，本發明可應用於下列HEMT。
-其它HEMT之範例1
於此範例，一InAlN/GaN HEMT被揭露作為化合物半導體裝置。
InAlN及GaN係化合物半導體，其等之晶格常數可藉由組成物使彼此接近。於此情況，於上述第一至第四實施例，電子過渡層係由i-GaN製成，中間層係由i-InAlN製成，電子供應層係由n-InAlN製成，且封蓋層係由n-GaN製成。再者，於此情況，幾乎無壓電極化發生，因此，二維電子氣體主要係藉由InAlN之自發極化而發生。
依據此範例，包含一改良耐受電壓特徵及臨界特徵之閘極的一高度可信賴及高耐受電壓之InAlN/GaN HEMT係相似於上述AlGaN/GaN HEMT被實現。
-其它HEMT之範例2
於此範例，一InAlGaN/GaN HEMT被揭露作為化合物半導體裝置。
GaN及InAlGaN係化合物半導體，後者能藉由組成物而具有比前者更小之晶格常數。於此情況，於上述第一至第四實施例，電子過渡層係由i-GaN製成，中間層係由i-InAlGaN製成，電子供應層係由n-InAlGaN製成，且封蓋層係由n-GaN製成。
依據此範例，包含一改良耐受電壓特徵及臨界特徵之閘極的一高度可信賴及高耐受電壓之InAlGaN/GaN HEMT係相似於上述AlGaN/GaN HEMT被實現。
依據上述各種實施例，包含一改良耐受電壓特徵及臨界特徵之電極的一高度可信賴及高耐受電壓之化合物半導體裝置被實現。
101‧‧‧Si基材
102‧‧‧化合物半導體堆疊結構
103‧‧‧閘絕緣膜
111‧‧‧閘極
111a‧‧‧TaN：Al層
111b‧‧‧Al層
112‧‧‧閘極
112a‧‧‧TaN：Al層
112b‧‧‧TaAlN層
112c‧‧‧Al層

Claims (10)

  1. 一種化合物半導體裝置，包含：一化合物半導體堆疊結構；及一電極，其形成於該化合物半導體堆疊結構上，該電極包含：一第一電極層，其具有一第一低電阻金屬；及一第二電極層，其置於該化合物半導體堆疊結構與該第一電極層之間，且具有一其中固溶一第二低電阻金屬之第一氮化物導體。
  2. 如請求項1之化合物半導體裝置，其中，該電極進一步包含一第三電極層，其係置於該第一電極層與該第二電極層之間，且具有一第二氮化物導體及一第三低電阻金屬之化合物。
  3. 如請求項1或2之化合物半導體裝置，其中，該第一低電阻金屬及該第二低電阻金屬係相同。
  4. 如請求項1之化合物半導體裝置，其中，該第一氮化物導體及該第二氮化物導體係相同。
  5. 如請求項1之化合物半導體裝置，進一步包含：一保護絕緣膜，其形成於該化合物半導體堆疊結構上，且其具有一側表面呈一正推拔角(forward tapered)形狀的開口，其中，該電極填充該開口之內部且係形成於該保護絕緣膜上。
  6. 一種製造化合物半導體裝置之方法，包含：形成一化合物半導體堆疊結構；及於該化合物半導體堆疊結構上形成一電極，該電極包含：一第一電極層，其具有一第一低電阻金屬；及一第二電極層，其置於該化合物半導體堆疊結構與該第一電極層之間，且具有一其中固溶一第二低電阻金屬之第一氮化物導體。
  7. 如請求項6之製造化合物半導體裝置之方法，其中，該電極進一步包含一第三電極層，其係置於該第一電極層與該第二電極層之間，且具有一第二氮化物導體及一第三低電阻金屬之一化合物。
  8. 如請求項6或7之製造化合物半導體裝置之方法，其中，該第一低電阻金屬及該第二低電阻金屬係相同。
  9. 如請求項6之製造化合物半導體裝置之方法，其中，該第一氮化物導體及該第二氮化物導體係相同。
  10. 如請求項6之製造化合物半導體裝置之方法，進一步包含：於該化合物半導體堆疊結構上，形成一具有側表面呈一正推拔角形狀之開口的保護絕緣膜，且其中，該電極填充該開口之內部且係形成於該保護絕緣膜上。
TW102130788A 2012-09-28 2013-08-28 化合物半導體裝置及其製造方法 TW201417153A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012217622A JP2014072388A (ja) 2012-09-28 2012-09-28 化合物半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
TW201417153A true TW201417153A (zh) 2014-05-01

Family

ID=50385022

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102130788A TW201417153A (zh) 2012-09-28 2013-08-28 化合物半導體裝置及其製造方法

Country Status (4)

Country Link
US (1) US20140092636A1 (zh)
JP (1) JP2014072388A (zh)
CN (1) CN103715250A (zh)
TW (1) TW201417153A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104935278A (zh) * 2015-07-01 2015-09-23 东南大学 氮化镓基低漏电流固支梁开关乙类推挽功率放大器及制备

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6085442B2 (ja) 2012-09-28 2017-02-22 トランスフォーム・ジャパン株式会社 化合物半導体装置及びその製造方法
US10374053B2 (en) * 2015-03-30 2019-08-06 Renesas Electronics Corporation Semiconductor device and manufacturing method thereof
TWI577629B (zh) * 2016-01-06 2017-04-11 穩懋半導體股份有限公司 一種具有奈米尺度薄膜介面之蕭特基能障半導體元件
CN106960872A (zh) * 2016-01-11 2017-07-18 稳懋半导体股份有限公司 一种具有纳米尺度薄膜界面的肖特基能障半导体元件
IT201800011065A1 (it) * 2018-12-13 2020-06-13 St Microelectronics Srl Transistore hemt includente una regione di porta perfezionata e relativo procedimento di fabbricazione
TWI680503B (zh) * 2018-12-26 2019-12-21 杰力科技股份有限公司 氮化鎵高電子移動率電晶體的閘極結構的製造方法
JP2022037706A (ja) * 2020-08-25 2022-03-09 富士通株式会社 半導体装置及びその製造方法
WO2023008308A1 (ja) * 2021-07-27 2023-02-02 ヌヴォトンテクノロジージャパン株式会社 半導体装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4925601B2 (ja) * 2005-04-18 2012-05-09 三菱電機株式会社 半導体装置
US7510943B2 (en) * 2005-12-16 2009-03-31 Infineon Technologies Ag Semiconductor devices and methods of manufacture thereof
US9711633B2 (en) * 2008-05-09 2017-07-18 Cree, Inc. Methods of forming group III-nitride semiconductor devices including implanting ions directly into source and drain regions and annealing to activate the implanted ions

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104935278A (zh) * 2015-07-01 2015-09-23 东南大学 氮化镓基低漏电流固支梁开关乙类推挽功率放大器及制备
CN104935278B (zh) * 2015-07-01 2017-09-15 东南大学 氮化镓基低漏电流固支梁开关乙类推挽功率放大器及制备

Also Published As

Publication number Publication date
JP2014072388A (ja) 2014-04-21
CN103715250A (zh) 2014-04-09
US20140092636A1 (en) 2014-04-03

Similar Documents

Publication Publication Date Title
US9685338B2 (en) Compound semiconductor device and method of manufacturing the same
US9209042B2 (en) Compound semiconductor device and manufacturing method therefor
TWI496284B (zh) 化合物半導體裝置及其製造方法
CN103325822B (zh) 化合物半导体器件及其制造方法
TWI523221B (zh) 化合物半導體裝置及其製造方法
CN103367426B (zh) 化合物半导体器件及其制造方法
TW201417153A (zh) 化合物半導體裝置及其製造方法
JP5866766B2 (ja) 化合物半導体装置及びその製造方法
TW201417280A (zh) 化合物半導體裝置及其製造方法
TWI512974B (zh) 化合物半導體裝置及其製造方法
US10784361B2 (en) Semiconductor device and method for manufacturing the same
US20130083569A1 (en) Manufacturing method of compound semiconductor device
KR101529395B1 (ko) 화합물 반도체 장치 및 그 제조 방법
JP2012178467A (ja) 化合物半導体装置及びその製造方法
TW201413960A (zh) 化合物半導體裝置及其製造方法
TW201413953A (zh) 化合物半導體裝置及其製造方法
JP2014027187A (ja) 化合物半導体装置及びその製造方法
TWI481034B (zh) 化合物半導體裝置及其製造方法
US9691890B2 (en) Compound semiconductor device and manufacturing method thereof
US10804358B2 (en) Compound semiconductor device and method with high concentration dopant layer in regrown compound semiconductor
JP2017085059A (ja) 化合物半導体装置及びその製造方法
JP6156038B2 (ja) 半導体装置の製造方法