JP2014179389A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2014179389A
JP2014179389A JP2013051047A JP2013051047A JP2014179389A JP 2014179389 A JP2014179389 A JP 2014179389A JP 2013051047 A JP2013051047 A JP 2013051047A JP 2013051047 A JP2013051047 A JP 2013051047A JP 2014179389 A JP2014179389 A JP 2014179389A
Authority
JP
Japan
Prior art keywords
layer
semiconductor device
nitride semiconductor
semiconductor layer
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013051047A
Other languages
English (en)
Other versions
JP6013948B2 (ja
Inventor
Tatsuo Nakayama
達峰 中山
Hironobu Miyamoto
広信 宮本
Yasuhiro Okamoto
康宏 岡本
Ryohei Nega
亮平 根賀
Masaaki Kanazawa
全彰 金澤
Takashi Inoue
隆 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2013051047A priority Critical patent/JP6013948B2/ja
Priority to US14/198,430 priority patent/US9536978B2/en
Priority to CN201410090758.9A priority patent/CN104051515B/zh
Publication of JP2014179389A publication Critical patent/JP2014179389A/ja
Application granted granted Critical
Publication of JP6013948B2 publication Critical patent/JP6013948B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/15—Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
    • H01L29/151—Compositional structures
    • H01L29/152—Compositional structures with quantum effects only in vertical direction, i.e. layered structures with quantum effects solely resulting from vertical potential variation
    • H01L29/155—Comprising only semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Semiconductor Lasers (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)

Abstract

【課題】半導体装置の性能向上を図る。
【解決手段】例えば、バッファ層ＢＵＦと電子走行層ＣＨの間に超格子層ＰＳＬを挿入することを前提として、超格子層ＰＳＬの一部を構成する窒化物半導体層ＬＢＬに導入されているアクセプタの濃度が、超格子層ＰＳＬの他部を構成する窒化物半導体層ＨＢＬに導入されているアクセプタの濃度よりも高い。すなわち、バンドギャップの小さな窒化物半導体層ＬＢＬに導入されているアクセプタの濃度が、バンドギャップの大きな窒化物半導体層ＨＢＬに導入されているアクセプタの濃度よりも高くなっている。
【選択図】図３

Description

本発明は、半導体装置に関し、例えば、窒化物半導体層を使用した半導体装置に適用して有効な技術に関する。
特許３９６０９５７号（特許文献１）には、窒化物半導体層であるＧａＮ層から形成された第１の層と、窒化物半導体層であるＡｌＧａＮ層から形成され、第１の層よりもバンドギャップの大きな第２の層との積層構造からバッファ層を構成する技術が記載されている。この技術では、第１の層と第２の層のいずれにも、アクセプタであるマグネシウム（Ｍｇ）を導入し、第１の層に導入されるマグネシウムの添加量と、第２の層に導入されるマグネシウムの添加量を等しくしている。
特許３９６０９５７号
例えば、半導体製造技術では、半導体層に導電型不純物を導入することにより、電子を多数キャリアとするｎ型半導体層や、正孔を多数キャリアのとするｐ型半導体層を形成することが行なわれている。具体的に、例えば、半導体層に電子供与性のドナー（ｎ型不純物）を添加することにより、ｎ型半導体層が形成される一方、半導体層に電子を受け取るアクセプタ（ｐ型不純物）を添加することにより、ｐ型半導体層が形成される。
したがって、半導体層の一種である窒化物半導体層においても、例えば、シリコン（Ｓｉ）に代表されるドナーを導入することにより、ｎ型半導体層を形成し、例えば、マグネシウム（Ｍｇ）に代表されるアクセプタを導入することにより、ｐ型半導体層が形成される。
ここで、実際には、半導体層に導電型不純物を添加するだけでなく、半導体層に導電型不純物を添加した後、例えば、熱処理を施すことにより、添加した導電型不純物を活性化させることにより、初めて、ｎ型半導体層やｐ型半導体層として機能させることができる。
ところが、窒化物半導体層においては、特に、ｐ型半導体層を形成する場合、添加したアクセプタの活性化率が低いという性質がある。そして、活性化されなかったアクセプタは、窒化物半導体層の中で、いわゆる深い準位を形成することが知られており、この結果、深い準位に起因する半導体装置の性能劣化が生じるおそれがある。このことから、特に、窒化物半導体層においては、アクセプタの活性化率を向上させて、半導体装置の性能向上を図ることが望まれている。
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
一実施の形態における半導体装置は、第１窒化物半導体層と、第１窒化物半導体層よりもバンドギャップの大きな第２窒化物半導体層との積層構造からなる超格子層を備える。このとき、第１窒化物半導体層に導入されている導電型不純物の濃度は、第２窒化物半導体層に導入されている導電型不純物の濃度よりも大きいものである。
一実施の形態における半導体装置によれば、半導体装置の性能向上を図ることができる。
関連技術１における半導体装置の構成例を示す断面図である。 関連技術２におけるパワーＦＥＴの構成例を示す断面図である。 実施の形態１における半導体装置の構成例を示す断面図である。 （ａ）は、超格子層の模式的な構成を示す図であり、（ｂ）は、超格子層を構成する各層のバンドギャップを示す図であり、（ｃ）は、超格子層の各層に導入されているアクセプタの濃度を示す図である。 バンドギャップの小さな窒化物半導体層に導入されたアクセプタが活性化される様子を示すバンド図である。 バンドギャップの大きな窒化物半導体層に導入されたアクセプタが活性化される様子を示すバンド図である。 実施の形態１における半導体装置の製造工程を示す断面図である。 図７に続く半導体装置の製造工程を示す断面図である。 図８に続く半導体装置の製造工程を示す断面図である。 図９に続く半導体装置の製造工程を示す断面図である。 図１０に続く半導体装置の製造工程を示す断面図である。 図１１に続く半導体装置の製造工程を示す断面図である。 図１２に続く半導体装置の製造工程を示す断面図である。 図１３に続く半導体装置の製造工程を示す断面図である。 実施の形態２における半導体装置の構成を示す断面図である。 実施の形態２における半導体装置の他の構成を示す断面図である。 リッジ構造をした半導体レーザの構成を示す断面図である。 埋め込み構造をした半導体レーザの構成を示す断面図である。
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。
また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。
さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。
同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうではないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
また、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。なお、図面をわかりやすくするために平面図であってもハッチングを付す場合がある。
（実施の形態１）
＜関連技術の説明＞
図１は、関連技術１における半導体装置の構成例を示す断面図である。関連技術１では、半導体装置として、高電子移動度トランジスタからなるパワーＦＥＴ（Field Effect Transistor）を例にして説明する。
図１に示すように、関連技術１におけるパワーＦＥＴでは、例えば、シリコンからなる半導体基板１Ｓ上に、例えば、ＡｌＮ層（窒化アルミニウム層）からなる核形成層ＣＬを介して、例えば、Ａｌ０．０７Ｇａ０．９３Ｎ層からなるバッファ層ＢＵＦが形成されている。そして、このバッファ層ＢＵＦ上に、例えば、ＧａＮ層からなる電子走行層（チャネル層）ＣＨが形成されており、この電子走行層ＣＨ上に、例えば、ＡｌＧａＮ層（Ａｌ０．２２Ｇａ０．７８Ｎ）からなる電子供給層ＥＳが形成されている。
続いて、図１に示すように、関連技術１におけるパワーＦＥＴでは、電子供給層ＥＳの表面に、例えば、窒化シリコン膜からなる絶縁膜ＩＦ１が形成されているとともに、電子供給層ＥＳの表面から、電子供給層ＥＳと電子走行層ＣＨとの界面を超えて、電子走行層ＣＨに達するトレンチ（溝）ＴＲが形成されている。このトレンチＴＲの内壁には、例えば、酸化シリコン膜（ＳｉＯ２膜）や酸化アルミニウム膜（Ａｌ２Ｏ３膜）からなるゲート絶縁膜ＧＯＸが形成されており、このゲート絶縁膜ＧＯＸを介して、トレンチＴＲの内部には、ゲート電極ＧＥが埋め込まれている。
また、図１に示すように、電子供給層ＥＳ上に、オーミック電極として機能するソース電極ＳＥおよびドレイン電極ＤＥが形成されており、これらのソース電極ＳＥおよびドレイン電極ＤＥを覆うように、例えば、窒化シリコン膜からなる絶縁膜ＩＦ２と、酸化シリコン膜からなる層間絶縁膜ＩＬ１が形成されている。この絶縁膜ＩＦ２および層間絶縁膜ＩＬ１には、ソース電極ＳＥおよびドレイン電極ＤＥの表面を露出するように、コンタクトホールＣＮＴが形成されている。そして、コンタクトホールＣＮＴの内部から層間絶縁膜ＩＬ１上にわたって、ソース配線ＳＬおよびドレイン配線ＤＬが形成されている。具体的には、ソース電極ＳＥと電気的に接続されるようにソース配線ＳＬが形成され、ドレイン電極ＤＥと電気的に接続されるようにドレイン配線ＤＬが形成されている。
このように構成されている窒化物半導体材料を使用した関連技術１におけるパワーＦＥＴにおいては、電子走行層ＣＨと電子供給層ＥＳの界面近傍に、２次元電子ガスＤＥＧが生成される。すなわち、電子走行層ＣＨと電子供給層ＥＳの電子親和力の相違に基づく伝導帯オフセットと、電子走行層ＣＨおよび電子供給層ＥＳに存在するピエゾ分極と自発分極の影響により、電子走行層ＣＨと電子供給層ＥＳの界面近傍にフェルミ準位よりも低い井戸型ポテンシャルが生成される。この結果、この井戸型ポテンシャル内に電子が蓄積されることになり、これによって、電子走行層ＣＨと電子供給層ＥＳの界面近傍に２次元電子ガスＤＥＧが生成されるのである。
ここで、ゲート電極ＧＥが埋め込まれたトレンチＴＲが電子走行層ＣＨと電子供給層ＥＳの界面を超えて、電子走行層ＣＨにまで達しているのは、以下の理由による。例えば、ゲート電極ＧＥが電子供給層ＥＳ上に配置されている場合には、ゲート電極ＧＥに電圧を印加しない状態でも、ゲート電極ＧＥ直下の電子走行層ＣＨと電子供給層ＥＳとの界面に２次元電子ガスＤＥＧが生成されてしまう。つまり、ゲート電極ＧＥに電圧を印加しない状態でも、ドレイン配線ＤＬとソース配線ＳＬの間に電位差を生じさせるとオン電流が流れるノーマリオン状態となる。
すなわち、窒化物半導体を電子走行層ＣＨおよび電子供給層ＥＳに用いた場合、電子走行層ＣＨと電子供給層ＥＳとの間の伝導帯オフセットによる井戸型ポテンシャルに加え、窒化物半導体を用いたことによるピエゾ分極と自発分極とにより、井戸型ポテンシャルの底が押し下げられる。この結果、ゲート電極ＧＥがトレンチ構造をしていない場合、ゲート電極ＧＥに電圧を印加しなくとも、電子走行層ＣＨの電子供給層ＥＳとの界面近傍に２次元電子ガスＤＥＧが発生する。この結果、ノーマリオン型デバイスになってしまうのである。
ところが、パワーＦＥＴに代表される電力制御用トランジスタでは、ノーマリオフ型デバイスであることが要求される。このため、図１に示すように、ゲート電極ＧＥをトレンチＴＲに埋め込んだ構造のパワーＦＥＴが提案されている。
このようなトレンチ構造をしたゲート電極ＧＥを有するパワーＦＥＴの場合、トレンチ構造のゲート電極ＧＥによって、電子走行層ＣＨと電子供給層ＥＳの界面が遮られることになる。このため、ゲート電極ＧＥに印加される電圧がしきい値電圧以下の場合、ソース電極ＳＥとドレイン電極ＤＥとが２次元電子ガスによって導通することがない。
一方、関連技術１におけるパワーＦＥＴでは、ゲート電極ＧＥにしきい値電圧以上の電圧を印加すると、ゲート電極ＧＥに印加された正電圧によって、ゲート電極ＧＥの底面近傍に電子が集まり蓄積領域が形成される。この結果、ゲート電極ＧＥにしきい値電圧以上の電圧を印加する場合、ソース電極ＳＥとドレイン電極ＤＥとが２次元電子ガスＤＥＧおよび蓄積領域によって導通することになる。この結果、ドレイン電極ＤＥからソース電極ＳＥに向かってオン電流が流れる。言い換えれば、ソース電極ＳＥからドレイン電極ＤＥに向かって電子が流れる。このようにして、図１に示される構成のパワーＦＥＴでは、ノーマリオフ型デバイスを実現することができる。つまり、トレンチ構造のゲート電極ＧＥは、ノーマリオフ型デバイスを実現するために採用されていることになる。
このように関連技術１におけるパワーＦＥＴでは、ノーマリオフ型デバイスが実現されることになるが、さらなる性能向上が望まれている。例えば、電子走行層ＣＨからバッファ層ＢＵＦを介したリーク電流を低減することによる耐圧の向上、および、パワーＦＥＴにおける、さらなるしきい値電圧の上昇が望まれている。
具体的に、バッファ層ＢＵＦは、結晶欠陥が多い層であり、例えば、バッファ層ＢＵＦを窒化物半導体層から形成する場合、窒素（Ｎ）が欠落して、窒素空孔が形成されることが多い。このとき、窒素空孔は、ドナーと同等の機能を有することから、バッファ層ＢＵＦ中に窒素空孔が多数存在する場合、バッファ層ＢＵＦ自体に導電型不純物を導入していなくても、多数の窒素空孔により、バッファ層ＢＵＦは、ｎ型半導体層として機能してしまうのである。このことは、バッファ層ＢＵＦに導電型不純物を導入していないにもかかわらず、バッファ層ＢＵＦの抵抗が下がることを意味する。このことから、電子走行層ＣＨからバッファ層ＢＵＦを介したリーク電流が無視できなくなる結果、リーク電流の増加に伴って、ソース電極ＳＥとドレイン電極ＤＥとの間の耐圧が低下するのである。
また、関連技術１におけるパワーＦＥＴでは、ノーマリオフ型デバイスが実現できるとは言っても、そのしきい値電圧は、０Ｖ近傍の値となる。このため、オフリーク電流が増加してしまう。さらに、窒化物半導体材料を使用したパワーＦＥＴとシリコン材料を使用したパワーＦＥＴとの置き換えを考えた場合、窒化物半導体材料を使用したパワーＦＥＴにおいても、シリコン材料を使用したパワーＦＥＴと同等のしきい値電圧（例えば、１Ｖ以上）を有していることが望ましい。つまり、窒化物半導体材料を使用したパワーＦＥＴにおいても、シリコン材料を使用したパワーＦＥＴと同等のしきい値電圧を実現できれば、パワーＦＥＴの制御回路の設計変更をせずに置き換えることが可能となり、窒化物半導体材料を使用したパワーＦＥＴへの置き換えがスムーズに進むと考えられる。以上のことから、関連技術１におけるパワーＦＥＴには、耐圧の向上、および、しきい値電圧の上昇の観点から改善の余地が存在することがわかる。
この点に関し、例えば、関連技術２がある。図２は、関連技術２におけるパワーＦＥＴの構成例を示す断面図である。図２において、関連技術２におけるパワーＦＥＴでは、バッファ層ＢＵＦと電子走行層ＣＨの間に挟まれるように、ｐ型半導体層ＰＬ１を設けている。これにより、関連技術２によれば，ｐ型半導体層ＰＬ１を設けることにより、ｐ型半導体層ＰＬ１と接する電子走行層ＣＨの伝導帯を引き上げることができる。このことは、ゲート電極ＧＥの底部に蓄積領域を形成するために、ゲート電極ＧＥに印加する正電圧が大きくなることを意味している。つまり、関連技術２のように、電子走行層ＣＨの下層にｐ型半導体層ＰＬ１を設ける結果、電子走行層ＣＨの伝導帯が引き上げられ、これによって、パワーＦＥＴのしきい値電圧を上昇させることができるのである。
さらに、関連技術２においては、ｐ型半導体層ＰＬ１のバンドギャップが電子走行層ＣＨのバンドギャップよりも充分に大きくなるような材料からｐ型半導体層ＰＬ１が構成される。これにより、ｐ型半導体層ＰＬ１およびバッファ層ＢＵＦを介したリーク電流を低減することができ、これによって、パワーＦＥＴのソース電極ＳＥとドレイン電極ＤＥとの間の耐圧を向上させることができる。なぜなら、ｐ型半導体層ＰＬ１のバンドギャップが大きくなるということは、ｐ型半導体層ＰＬ１が絶縁体に近づくことを意味し、このことは、ｐ型半導体層ＰＬ１を流れるリーク電流が低減することを意味しているからである。以上のことから、関連技術２のように、バッファ層ＢＵＦと電子走行層ＣＨの間に、バンドギャップの大きなｐ型半導体層ＰＬ１を挿入することにより、ソース電極ＳＥとドレイン電極ＤＥとの間の耐圧向上、および、パワーＦＥＴのしきい値電圧の上昇を図ることができる。つまり、関連技術２によれば、関連技術１に比べて、耐圧の向上、および、しきい値電圧の上昇を図ることができ、パワーＦＥＴの性能向上を図ることができるのである。
例えば、電子走行層ＣＨよりもバンドギャップの大きなｐ型半導体層ＰＬ１としては、アクセプタであるマグネシウム（Ｍｇ）を導入したＡｌＧａＮ層を挙げることができる。ところが、アクセプタを導入した窒化物半導体層からｐ型半導体層ＰＬ１を構成する場合、以下に示す改善の余地が存在することを本発明者は見出した。つまり、図２に示す関連技術２においては、図１に示す関連技術１よりも性能向上を図ることができるが、この関連技術２においても、さらなる改善の余地が存在するのである。以下に、関連技術２に存在する改善の余地について説明する。
＜関連技術に存在する改善の余地＞
例えば、バッファ層ＢＵＦと電子走行層ＣＨの間に挿入されるｐ型半導体層ＰＬ１は、窒化物半導体層から形成され、この窒化物半導体層に、例えば、マグネシウム（Ｍｇ）に代表されるアクセプタが導入される。
このとき、実際には、窒化物半導体層にアクセプタを添加するだけでなく、窒化物半導体層にアクセプタを添加した後、例えば、熱処理を施すことにより、添加したアクセプタを活性化させることにより、初めて、窒化物半導体層をｐ型半導体層ＰＬ１として機能させることができる。
しかし、窒化物半導体層においては、基本的にバンドギャップが大きいことに起因して、ｐ型半導体層ＰＬ１を形成する場合、添加したアクセプタの活性化率が低いという性質がある。なぜなら、窒化物半導体層においては、バンドギャップが大きいため、アクセプタのアクセプタ準位と、価電子帯の上端との間のエネルギ差が大きく、この結果、価電子帯からアクセプタ準位にまで電子が励起しにくくなるからである。すなわち、価電子帯に存在する電子がアクセプタ準位まで励起してアクセプタがイオン化する（活性化する）割合が窒化物半導体層では小さくなるのである。つまり、アクセプタ準位に存在するアクセプタに価電子帯からの電子が捕獲されることによって、初めて、価電子帯の中に電子の抜けたことによる正孔が形成され、これによって、窒化物半導体層をｐ型半導体層ＰＬ１として機能させることができる。
ところが、窒化物半導体層においては、アクセプタに価電子帯から電子が供給されることによるイオン化率（活性化率）が低いことから、窒化物半導体層に導入されたアクセプタの一部は、イオン化しないことになる。この場合、イオン化しないアクセプタによって、価電子帯の上端から高い位置に電子が捕獲されていないアクセプタ準位が存在することになり、このアクセプタ準位が、いわゆる深い準位を形成することになる。このような深い準位の数が増加すると、パワーＦＥＴにおいて、いわゆる電流コラプス、あるいは、ドリフト変動といった電流変動が生じる。すなわち、窒化物半導体層でｐ型半導体層ＰＬ１を形成する場合、アクセプタの活性化率が低いことに起因して、ｐ型半導体層ＰＬ１の内部に、活性化していないアクセプタによる深い準位が形成される。この結果、関連技術２においては、深い準位に基づく電流コラプスが顕在化するのである。
以下に、深い準位に基づき、電流コラプスが発生するメカニズムについて説明する。例えば、パワーＦＥＴは、所定の周波数信号に基づいて動作させることが一般的である。この場合、周波数に応じて、ｐ型半導体層ＰＬ１に形成されている深い準位に電子がトラップされたり、深い準位から電子が放出されたりする。すなわち、深い準位において、周波数に応じた電子の出し入れが行なわれる。例えば、深い準位に電子がトラップされる場合を考える。この場合、深い準位に負電荷を有する電子がトラップされることから、ｐ型半導体層ＰＬ１の伝導帯が引き上げられる。このことは、ｐ型半導体層ＰＬ１と接触している電子走行層ＣＨの伝導帯も引き上げられることを意味する。この結果、電子走行層ＣＨと電子供給層ＥＳの界面に存在する井戸型ポテンシャルも引き上げられるため、電子走行層ＣＨと電子供給層ＥＳの界面に存在する２次元電子ガスＤＥＧが少なくなるとともに、ゲート電極ＧＥの底部に形成される蓄積領域からなるチャネルも狭くなる。これにより、パワーＦＥＴのオン抵抗が上昇し、オン電流が低減する。
一方、深い準位から電子が放出されると、ｐ型半導体層ＰＬ１の伝導帯が引き下げられる。このことは、ｐ型半導体層ＰＬ１と接触している電子走行層ＣＨの伝導帯も引き下げられることを意味する。この結果、電子走行層ＣＨと電子供給層ＥＳの界面に存在する井戸型ポテンシャルも引き下げられるため、電子走行層ＣＨと電子供給層ＥＳの界面に存在する２次元電子ガスＤＥＧが増加するとともに、ゲート電極ＧＥの底部に形成される蓄積領域からなるチャネルも広くなる。これにより、パワーＦＥＴのオン抵抗が低下し、オン電流が増加する。このことから、周波数に応じて、深い準位の電子の出し入れが繰り返されると、パワーＦＥＴのオン電流が変動することになる。この現象が、パワーＦＥＴにおける電流コラプスである。したがって、活性化されないアクセプタに起因する深い準位の数が大きくなると、深い準位における電子の出し入れによる伝導帯の変動が顕著になり、この結果、パワーＦＥＴのオン電流の変動が顕在化する。つまり、活性化されないアクセプタによって、深い準位が形成されると、パワーＦＥＴにおいて、電流コラプスが顕在化するのである。
そこで、本実施の形態１では、関連技術２と同様に、耐圧の向上、および、しきい値電圧の上昇によって、パワーＦＥＴの性能向上を図ることができる一方、関連技術２で顕在化する電流コラプスを抑制できる工夫を施している。つまり、本実施の形態１では、バッファ層ＢＵＦと電子走行層ＣＨの間にｐ型半導体層ＰＬ１を挿入することにより、耐圧の向上、および、しきい値電圧の上昇を図るという基本思想を維持しながら、ｐ型半導体層ＰＬ１を窒化物半導体層から形成する場合に顕在化する深い準位の発生をできるだけ抑制する工夫を施している。以下に、この工夫を施した本実施の形態１における技術的思想について説明することにする。
＜実施の形態１における半導体装置の構成＞
図３は、本実施の形態１における半導体装置の構成例を示す断面図である。本実施の形態１では、半導体装置として、高電子移動度トランジスタからなるパワーＦＥＴ（Field Effect Transistor）を例にして説明する。
図３に示すように、本実施の形態１におけるパワーＦＥＴでは、例えば、シリコンからなる半導体基板１Ｓ上に、例えば、ＡｌＮ層（窒化アルミニウム層）からなる核形成層ＣＬを介して、例えば、Ａｌ０．０７Ｇａ０．９３Ｎ層からなるバッファ層ＢＵＦが形成されている。そして、このバッファ層ＢＵＦ上に、超格子層ＰＳＬが形成されている。この超格子層ＰＳＬは、バンドギャップの小さな窒化物半導体層ＬＢＬと、窒化物半導体層ＬＢＬよりもバンドギャップの大きな窒化物半導体層ＨＢＬの積層構造から形成されている。具体的に、窒化物半導体層ＬＢＬは、ＩｎＧａＮ層から形成され、窒化物半導体層ＨＢＬは、ＡｌＧａＮ層から形成されている。
さらに、超格子層ＰＳＬ上に、例えば、ＧａＮ層からなる電子走行層（チャネル層）ＣＨが形成されており、この電子走行層ＣＨ上に、例えば、ＡｌＧａＮ層からなる電子供給層ＥＳが形成されている。
ここで、バッファ層ＢＵＦは、半導体基板１Ｓを構成するシリコン（Ｓｉ）の格子間隔と、電子走行層ＣＨを構成する窒化ガリウム（ＧａＮ）の格子間隔の不整合を緩和する目的で形成される。すなわち、シリコンからなる半導体基板１Ｓ上に、直接、窒化ガリウム（ＧａＮ）からなる電子走行層ＣＨを形成すると、電子走行層ＣＨに結晶欠陥が多数形成されることになり、パワーＦＥＴの性能低下を招くことになる。このことから、半導体基板１Ｓと電子走行層ＣＨとの間に格子緩和を目的としたバッファ層ＢＵＦを挿入しているのである。このバッファ層ＢＵＦを形成することにより、超格子層ＰＳＬを介して、バッファ層ＢＵＦ上に形成される電子走行層ＣＨの品質を向上させることができ、これによって、パワーＦＥＴの性能向上を図ることができる。
なお、本実施の形態１では、半導体基板１Ｓとしてシリコン（Ｓｉ）を使用する例について説明しているが、これに限らず、炭化シリコン（ＳｉＣ）、サファイア（Ａｌ２Ｏ３）、窒化ガリウム（ＧａＮ）、ダイヤモンド（Ｃ）などから構成される基板を使用してもよい。
続いて、図３に示すように、本実施の形態１におけるパワーＦＥＴでは、電子供給層ＥＳの表面に、例えば、窒化シリコン膜からなる絶縁膜ＩＦ１が形成されているとともに、電子供給層ＥＳの表面から、電子供給層ＥＳと電子走行層ＣＨとの界面を超えて、電子走行層ＣＨに達するトレンチ（溝）ＴＲが形成されている。このトレンチＴＲの内壁には、例えば、酸化シリコン膜（ＳｉＯ２膜）や酸化アルミニウム膜（Ａｌ２Ｏ３膜）からなるゲート絶縁膜ＧＯＸが形成されており、このゲート絶縁膜ＧＯＸを介して、トレンチＴＲの内部には、ゲート電極ＧＥが埋め込まれている。
また、図３に示すように、電子供給層ＥＳ上に、オーミック電極として機能するソース電極ＳＥおよびドレイン電極ＤＥが形成されており、これらのソース電極ＳＥおよびドレイン電極ＤＥを覆うように、例えば、窒化シリコン膜からなる絶縁膜ＩＦ２と、酸化シリコン膜からなる層間絶縁膜ＩＬ１が形成されている。この絶縁膜ＩＦ２および層間絶縁膜ＩＬ１には、ソース電極ＳＥおよびドレイン電極ＤＥの表面を露出するように、コンタクトホールＣＮＴが形成されている。そして、コンタクトホールＣＮＴの内部から層間絶縁膜ＩＬ１上にわたって、ソース配線ＳＬおよびドレイン配線ＤＬが形成されている。具体的には、ソース電極ＳＥと電気的に接続されるようにソース配線ＳＬが形成され、ドレイン電極ＤＥと電気的に接続されるようにドレイン配線ＤＬが形成されている。
＜実施の形態１における主要な特徴＞
本実施の形態１では、例えば、図３に示す超格子層ＰＳＬの構成に主要な特徴があるため、まず、この超格子層ＰＳＬの詳細な構成について説明する。
図４（ａ）は、超格子層ＰＳＬの模式的な構成を示す図であり、図４（ｂ）は、超格子層ＰＳＬを構成する各層のバンドギャップを示す図である。また、図４（ｃ）は、超格子層ＰＳＬの各層に導入されているアクセプタの濃度を示す図である。
図４（ａ）に示すように、超格子層ＰＳＬは、ＩｎＧａＮ層からなる窒化物半導体層ＬＢＬと、ＡｌＧａＮ層からなる窒化物半導体層ＨＢＬとの積層構造から構成されていることがわかる。そして、この超格子層ＰＳＬ上に電子走行層ＣＨが形成されている。
続いて、図４（ｂ）において、ＩｎＧａＮ層からなる窒化物半導体層ＬＢＬでは、価電子帯の上端部ＶＢ１と、伝導帯の下端部ＣＢ１が示されており、伝導帯の下端部ＣＢ１と価電子帯の上端部ＶＢ１の差がバンドギャップＢＧ１として示されている。一方、ＡｌＧａＮ層からなる窒化物半導体層ＨＢＬでは、価電子帯の上端部ＶＢ２と、伝導帯の下端部ＣＢ２が示されており、伝導帯の下端部ＣＢ２と価電子帯の上端部ＶＢ２の差がバンドギャップＢＧ２として示されている。このとき、バンドギャップＢＧ１は、バンドギャップＢＧ２よりも小さくなっていることがわかる。言い換えれば、バンドギャップＢＧ２は、バンドギャップＢＧ１よりも大きくなっている。したがって、本実施の形態１における超格子層ＰＳＬにおいては、バンドギャップＢＧ１の窒化物半導体層ＬＢＬと、バンドギャップＢＧ１よりも大きなバンドギャップＢＧ２の窒化物半導体層ＨＢＬとが、交互に積層された構成を有していることがわかる。
次に、図４（ｃ）において、ＩｎＧａＮ層からなる窒化物半導体層ＬＢＬに導入されているアクセプタの濃度Ｄ１と、ＡｌＧａＮ層からなる窒化物半導体層ＨＢＬに導入されているアクセプタの濃度Ｄ２が示されている。このとき、窒化物半導体層ＬＢＬに導入されているアクセプタの濃度Ｄ１は、窒化物半導体層ＨＢＬに導入されているアクセプタの濃度Ｄ２よりも高くなっていることがわかる。言い換えれば、窒化物半導体層ＨＢＬに導入されているアクセプタの濃度Ｄ２は、窒化物半導体層ＬＢＬに導入されているアクセプタの濃度Ｄ１よりも低くなっている。
ここで、本実施の形態１における第１特徴点は、例えば、バッファ層ＢＵＦと電子走行層ＣＨの間に超格子層ＰＳＬを挿入することを前提として、超格子層ＰＳＬの一部を構成する窒化物半導体層ＬＢＬに導入されているアクセプタの濃度が、超格子層ＰＳＬの他部を構成する窒化物半導体層ＨＢＬに導入されているアクセプタの濃度よりも高い点にある。すなわち、本実施の形態１では、バンドギャップの小さな窒化物半導体層ＬＢＬに導入されているアクセプタの濃度が、バンドギャップの大きな窒化物半導体層ＨＢＬに導入されているアクセプタの濃度よりも高くなっている。具体的には、バンドギャップの小さな窒化物半導体層ＬＢＬであるＩｎＧａＮ層に導入されているマグネシウム（Ｍｇ）の濃度が、バンドギャップの大きな窒化物半導体層ＨＢＬであるＡｌＧａＮ層に導入されているマグネシウム（Ｍｇ）の濃度よりも高くなっている。
これにより、まず、本実施の形態１によれば、超格子層ＰＳＬが、全体として、ｐ型半導体層となることから、ｐ型半導体層である超格子層ＰＳＬと接する電子走行層ＣＨの伝導帯を引き上げることができる。このことは、ゲート電極ＧＥの底部に蓄積領域を形成するために、ゲート電極ＧＥに印加する正電圧が大きくなることを意味している。つまり、本実施の形態１におけるパワーＦＥＴでは、電子走行層ＣＨの下層にｐ型半導体層である超格子層ＰＳＬを設ける結果、電子走行層ＣＨの伝導帯が引き上げられ、これによって、パワーＦＥＴのしきい値電圧を上昇させることができる。例えば、本実施の形態１におけるパワーＦＥＴによれば、１Ｖ以上のしきい値電圧を確保することができる。これにより、本実施の形態１におけるパワーＦＥＴにおいては、しきい値電圧を上昇させることができるので、オフリーク電流を低減することができる。
ここで、本実施の形態１では、ｐ型半導体層として機能する超格子層ＰＳＬを設けることにより、超格子層ＰＳＬ上に形成されている電子走行層ＣＨの伝導帯が引き上げられる。このことは、ゲート電極ＧＥの底部に蓄積領域を形成するためのしきい値電圧が上昇することを意味するが、同時に、電子走行層ＣＨと電子供給層ＥＳの界面に形成される井戸型ポテンシャルも引き上げられることを意味する。このことは、電子走行層ＣＨと電子供給層ＥＳの界面に存在する２次元電子ガスが減少することを意味する。したがって、本実施の形態１におけるパワーＦＥＴでは、しきい値電圧を上昇させることができるが、同時に、２次元電子ガスの減少に伴うオン抵抗の増加が懸念される。
この点に関し、電子走行層ＣＨ側で伝導帯が引き上げられても、電子供給層ＥＳ側で伝導帯を引き下げることができれば、電子走行層ＣＨと電子供給層ＥＳの界面に形成される井戸型ポテンシャルを確保することができる。この観点から、例えば、電子供給層ＥＳは、ＡｌＧａＮ層から形成されるが、このＡｌＧａＮ層のアルミニウム（Ａｌ）組成を高くすることにより、電子供給層ＥＳ側の伝導帯を引き下げることができる。なぜなら、ＡｌＧａＮ層のアルミニウム組成が高くなると、ピエゾ分極が大きくなるからである。すなわち、ＡｌＧａＮ層のピエゾ係数が大きくなる結果、伝導帯のバンドの傾きが急峻になるとともに、ＡｌＧａＮ層では、電子走行層ＣＨとの界面側にピエゾ分極の正電荷が形成され、この正電荷による伝導帯の引き下げ効果により、電子走行層ＣＨと電子供給層ＥＳの界面に形成される井戸型ポテンシャルが確保され、これによって、２次元電子ガスを増加させることができる。
以上のことから、本実施の形態１では、ｐ型半導体層として機能する超格子層ＰＳＬを設けることにより、電子走行層ＣＨの伝導帯が引き上げられ、パワーＦＥＴのしきい値電圧を上昇させることができる。このとき、２次元電子ガスの減少に基づく、オン抵抗の増加が懸念されるが、本実施の形態１では、電子供給層ＥＳを構成するＡｌＧａＮ層のアルミニウム組成を高くすることにより、２次元電子ガスの減少を抑制することができ、これによって、オン抵抗の増加は抑制される。つまり、本実施の形態１では、２次元電子ガスの減少を抑制しながら、パワーＦＥＴのしきい値電圧を上昇させることができるのである。
また、窒化物半導体材料を使用した本実施の形態１におけるパワーＦＥＴにおいて、シリコン材料を使用したパワーＦＥＴと同等のしきい値電圧を実現することができることになる。このことから、パワーＦＥＴの制御回路の設計変更をせずに、シリコン材料を使用したパワーＦＥＴを、本実施の形態１におけるパワーＦＥＴに置き換えることが可能となる。
さらに、本実施の形態１によれば、バンドギャップの小さな窒化物半導体層ＬＢＬに導入されているアクセプタの濃度が、バンドギャップの大きな窒化物半導体層ＨＢＬに導入されているアクセプタの濃度よりも高くなっている。すなわち、バンドギャップの大きな窒化物半導体層ＨＢＬに導入されているアクセプタの割合が少なくなっているので、バンドギャップの大きな窒化物半導体層ＨＢＬに形成されやすい深い準位の発生を抑制することができる。この結果、本実施の形態１によれば、深い準位に起因する電流コラプスの発生を抑制することができる。つまり、本実施の形態１では、バンドギャップの小さな窒化物半導体層ＬＢＬと、バンドギャップの大きな窒化物半導体層ＨＢＬの積層構造から超格子層ＰＳＬを形成し、超格子層ＰＳＬのうち、バンドギャップの小さな窒化物半導体層ＬＢＬに優先的にアクセプタを導入している。このとき、バンドギャップの小さな窒化物半導体層ＬＢＬでは、バンドギャップの大きな窒化物半導体層ＨＢＬに比べて、アクセプタの活性化率が高くなる。このため、バンドギャップの小さな窒化物半導体層ＬＢＬに優先的にアクセプタを導入することにより、超格子層ＰＳＬ全体をｐ型半導体層としながらも、活性化しないアクセプタに起因する深い準位の発生を効果的に抑制することができる。したがって、本実施の形態１によれば、上述した第１特徴点を有することにより、しきい値電圧の高いノーマリオフ型のパワーＦＥＴを実現しながら、深い準位の発生に起因する電流コラプスを大幅に低減することができる。すなわち、本実施の形態１によれば、パワーＦＥＴの性能向上を図ることができる。
以下に、バンドギャップの大きな窒化物半導体層ＨＢＬでは、バンドギャップの小さな窒化物半導体層ＬＢＬに比べて、アクセプタの活性化率が低くなる定性的なメカニズムについて図面を参照しながら説明する。
例えば、バッファ層ＢＵＦと電子走行層ＣＨの間に挿入される超格子層ＰＳＬは、バンドギャップの小さな窒化物半導体層ＬＢＬと、バンドギャップの大きな窒化物半導体層ＨＢＬから形成され、これらの窒化物半導体層ＬＢＬと窒化物半導体層ＨＢＬに、例えば、マグネシウム（Ｍｇ）に代表されるアクセプタが導入される。
このとき、実際には、窒化物半導体層ＬＢＬと窒化物半導体層ＨＢＬにアクセプタを添加するだけでなく、窒化物半導体層ＬＢＬと窒化物半導体層ＨＢＬにアクセプタを添加した後、例えば、熱処理を施して、添加したアクセプタを活性化させることにより、初めて、窒化物半導体層ＬＢＬと窒化物半導体層ＨＢＬをｐ型半導体層として機能させることができる。
図５は、バンドギャップの小さな窒化物半導体層ＬＢＬに導入されたアクセプタＡＣが活性化される様子を示すバンド図である。図５に示すように、例えば、窒化物半導体層ＬＢＬにおいては、バンドギャップＢＧ１が小さいことに起因して、ｐ型半導体層を形成する場合、添加したアクセプタＡＣの活性化率が高くなる。なぜなら、窒化物半導体層ＬＢＬにおいては、バンドギャップＢＧ１が小さいため、アクセプタＡＣのアクセプタ準位ＡＬと、価電子帯の上端部ＶＢ１との間のエネルギ差が小さく、この結果、価電子帯からアクセプタ準位ＡＬにまで電子が励起しやすくなるからである。すなわち、価電子帯に存在する電子がアクセプタ準位ＡＬまで励起してアクセプタがイオン化する（活性化する）割合が窒化物半導体層ＬＢＬでは大きくなるのである。つまり、アクセプタ準位ＡＬに存在するアクセプタＡＣに価電子帯からの電子が捕獲されることによって、初めて、価電子帯の中に電子の抜けたことによる正孔が形成され、これによって、窒化物半導体層ＬＢＬをｐ型半導体層として機能させることができる。
一方、図６は、バンドギャップの大きな窒化物半導体層ＨＢＬに導入されたアクセプタＡＣが活性化される様子を示すバンド図である。図６に示すように、例えば、窒化物半導体層ＨＢＬにおいては、バンドギャップＢＧ２が大きいことに起因して、ｐ型半導体層を形成する場合、添加したアクセプタＡＣの活性化率が低くなる。なぜなら、窒化物半導体層ＨＢＬにおいては、バンドギャップＢＧ２が大きいため、アクセプタＡＣのアクセプタ準位ＡＬと、価電子帯の上端部ＶＢ２との間のエネルギ差が大きく、この結果、価電子帯からアクセプタ準位ＡＬにまで電子が励起しにくくなるからである。すなわち、価電子帯に存在する電子がアクセプタ準位ＡＬまで励起してアクセプタがイオン化する（活性化する）割合が窒化物半導体層ＨＢＬでは小さくなるのである。
以上のように、バンドギャップＢＧ１の小さな窒化物半導体層ＬＢＬに導入されたアクセプタＡＣの活性化率は高くなる。これに対し、バンドギャップＢＧ２の大きな窒化物半導体層ＨＢＬに導入されたアクセプタＡＣの活性化率は低くなることがわかる。
つまり、窒化物半導体層ＨＢＬにおいては、アクセプタＡＣに価電子帯から電子が供給されることによるイオン化率（活性化率）が低いことから、窒化物半導体層ＨＢＬに導入されたアクセプタＡＣの一部は、イオン化しないことになる。この場合、イオン化しないアクセプタＡＣによって、価電子帯の上端部ＶＢ２から高い位置に電子が捕獲されていないアクセプタ準位ＡＬが存在することになり、このアクセプタ準位ＡＬが、いわゆる深い準位を形成することになる。このような深い準位の数が増加すると、パワーＦＥＴにおいて、いわゆる電流コラプス、あるいは、ドリフト変動といった電流変動が生じるおそれが高まる。すなわち、窒化物半導体層ＨＢＬでｐ型半導体層を形成する場合、アクセプタＡＣの活性化率が低いことに起因して、ｐ型半導体層の内部に、活性化していないアクセプタＡＣによる深い準位が形成されてしまう。
そこで、本実施の形態１においては、バンドギャップの小さな窒化物半導体層ＬＢＬに導入されているアクセプタＡＣの濃度を、バンドギャップの大きな窒化物半導体層ＨＢＬに導入されているアクセプタＡＣの濃度よりも高くしている。すなわち、本実施の形態１によれば、バンドギャップの大きな窒化物半導体層ＨＢＬに導入されているアクセプタＡＣの割合が少なくなっているので、バンドギャップの大きな窒化物半導体層ＨＢＬに形成されやすい深い準位の発生を抑制することができる。この結果、本実施の形態１によれば、深い準位に起因する電流コラプスの発生を抑制することができるのである。
それでは、わざわざ、バンドギャップの小さな窒化物半導体層ＬＢＬと、バンドギャップの大きな窒化物半導体層ＨＢＬとの積層構造からなる超格子層ＰＳＬを形成することなく、単に、バンドギャップの小さな窒化物半導体層ＬＢＬからなるｐ型半導体層を形成することが考えられる。この場合も、バッファ層ＢＵＦと電子走行層ＣＨの間にｐ型半導体層が形成されることから、パワーＦＥＴのしきい値電圧を上昇させることができる。そして、アクセプタがバンドギャップの小さな窒化物半導体層ＬＢＬに導入されるため、アクセプタの活性化率を確保できる結果、活性化しないアクセプタに起因する深い準位の発生を抑制できる。これにより、単に、バンドギャップの小さな窒化物半導体層ＬＢＬからなるｐ型半導体層をバッファ層ＢＵＦと電子走行層ＣＨの間に形成する場合であっても、深い準位に起因する電流コラプスを抑制できると考えられる。
この点に関し、本実施の形態１において、わざわざ、バンドギャップの小さな窒化物半導体層ＬＢＬと、バンドギャップの大きな窒化物半導体層ＨＢＬとの積層構造からなる超格子層ＰＳＬを形成している。そして、超格子層ＰＳＬを形成することを前提として、バンドギャップの小さな窒化物半導体層ＬＢＬに導入されているアクセプタの濃度を、バンドギャップの大きな窒化物半導体層ＨＢＬに導入されているアクセプタの濃度よりも高くする理由が存在する。以下に、この理由について説明する。
確かに、深い準位に基づく電流コラプスを抑制しながら、パワーＦＥＴのしきい値電圧を上昇させる観点からは、単に、バンドギャップの小さな窒化物半導体層ＬＢＬからなるｐ型半導体層をバッファ層ＢＵＦと電子走行層ＣＨの間に形成する構成であっても目的を達成できると考えられる。ところが、この構成の場合、ｐ型半導体層のバンドギャップが小さいままである。したがって、バッファ層ＢＵＦと電子走行層ＣＨの間にｐ型半導体層を形成したとしても、バンドギャップが電子走行層ＣＨよりも小さくなることから、リーク電流を抑制することができないのである。つまり、この構成の場合では、ｐ型半導体層自体がリーク電流の障壁として充分に機能しないことから、電子走行層ＣＨからｐ型半導体層とバッファ層ＢＵＦを介したリーク電流を充分に低減することが困難になるのである。つまり、単に、バンドギャップの小さな窒化物半導体層ＬＢＬからなるｐ型半導体層をバッファ層ＢＵＦと電子走行層ＣＨの間に形成する構成では、バッファ層ＢＵＦを介したソース電極ＳＥとドレイン電極ＤＥとの間のリーク電流を充分に抑制できず、これによって、ソース電極ＳＥとドレイン電極ＤＥとの間の耐圧を向上することが困難になるのである。つまり、ソース電極ＳＥとドレイン電極ＤＥとの間の耐圧を向上する観点から、単に、バンドギャップの小さな窒化物半導体層ＬＢＬからなるｐ型半導体層をバッファ層ＢＵＦと電子走行層ＣＨの間に形成する構成は妥当とはいえないのである。
そこで、本実施の形態１では、深い準位に基づく電流コラプスを抑制しながらパワーＦＥＴのしきい値電圧を上昇させることと、ソース電極ＳＥとドレイン電極ＤＥとの間の耐圧を向上することを同時に実現する観点から工夫を施しているのである。すなわち、本実施の形態１では、バンドギャップの小さな窒化物半導体層ＬＢＬと、バンドギャップの大きな窒化物半導体層ＨＢＬとから超格子層ＰＳＬを形成し、窒化物半導体層ＬＢＬに導入されているアクセプタの濃度を、窒化物半導体層ＨＢＬに導入されているアクセプタの濃度よりも高くしている。これにより、本実施の形態１によれば、深い準位に基づく電流コラプスを抑制しながら、パワーＦＥＴのしきい値電圧を上昇させるとともに、ソース電極ＳＥとドレイン電極ＤＥとの間の耐圧を向上させることができる。
以下に、このことについて説明する。まず、本実施の形態１によれば、深い準位に基づく電流コラプスを抑制しながら、パワーＦＥＴのしきい値電圧を上昇させることができる点については、上述した通りである。一方、本実施の形態１によれば、ソース電極ＳＥとドレイン電極ＤＥとの間の耐圧を向上できる点については、次に示すようにして説明することができる。つまり、本実施の形態１では、バンドギャップの小さな窒化物半導体層ＬＢＬと、バンドギャップの大きな窒化物半導体層ＨＢＬから超格子層ＰＳＬを形成している。この場合、超格子層ＰＳＬ全体のバンドギャップの大きさは、窒化物半導体層ＬＢＬのバンドギャップと、窒化物半導体層ＨＢＬのバンドギャップの平均値となる。本実施の形態１では、この超格子層ＰＳＬの平均バンドギャップが、電子走行層ＣＨのバンドギャップよりも大きくなるように構成している点に第２特徴点がある。これにより、本実施の形態１によれば、超格子層ＰＳＬの平均バンドギャップが、電子走行層ＣＨのバンドギャップよりも大きくなる。このことは、超格子層ＰＳＬが電子走行層ＣＨよりも絶縁体に近くなることを意味している。また、超格子層ＰＳＬにおいては、多層構造となっていることから、バッファ層ＢＵＦよりも窒素空孔に代表される結晶欠陥も少なくなる。したがって、本実施の形態１における超格子層ＰＳＬによれば、超格子層ＰＳＬの平均バンドギャップが電子走行層ＣＨよりも大きくなっている点と、超格子層ＰＳＬに存在する結晶欠陥が少ない点の相乗効果により、超格子層ＰＳＬを流れるリーク電流の発生を抑制することができる。このことは、超格子層ＰＳＬがリーク電流の障壁として機能することを意味し、超格子層ＰＳＬの下層に形成されているバッファ層ＢＵＦを介したリーク電流の発生を充分に抑制できることを意味している。この結果、本実施の形態１によれば、バッファ層ＢＵＦを介したソース電極ＳＥとドレイン電極ＤＥとの間のリーク電流の発生を抑制できることから、ソース電極ＳＥとドレイン電極ＤＥとの間の耐圧を向上させることができるのである。
以上のことから、本実施の形態１によれば、上述した第１特徴点と第２特徴点を有することにより、深い準位に基づく電流コラプスを抑制しながら、パワーＦＥＴのしきい値電圧を上昇させるとともに、ソース電極ＳＥとドレイン電極ＤＥとの間の耐圧を向上させることができる。
本実施の形態１における技術的思想は、基本的に、バンドギャップの小さな窒化物半導体層ＬＢＬにアクセプタを導入すれば、アクセプタの活性化率の低下を抑制して、活性化しないアクセプタに起因する深い準位の発生を抑制しながらｐ型半導体層を形成できる点に着目している思想である。その一方で、本実施の形態１における技術的思想は、結晶性がよく、かつ、電子走行層ＣＨよりもバンドギャップの大きなｐ型半導体層をバッファ層ＢＵＦと電子走行層ＣＨの間に形成すれば、耐圧を確保できる点にも着目している思想である。つまり、本実施の形態１では、一見すると、互いに相反するように思われる構成を両立させるために工夫が施されている。つまり、本実施の形態１では、バンドギャップの小さな窒化物半導体層ＬＢＬと、バンドギャップの大きな窒化物半導体層ＨＢＬとの積層構造からなる超格子層ＰＳＬを形成し、窒化物半導体層ＬＢＬに優先的にアクセプタを導入している。これにより、本実施の形態１では、一見すると、互いに相反するように思われる構成を両立させているのである。このことから、本実施の形態１における技術的思想は、有用であり、深い準位に基づく電流コラプスを抑制しながら、パワーＦＥＴのしきい値電圧を上昇させるとともに、ソース電極ＳＥとドレイン電極ＤＥとの間の耐圧を向上させることができるという顕著な効果を得ることができる。
なお、本実施の形態１では、例えば、バッファ層ＢＵＦと電子走行層ＣＨの間に超格子層ＰＳＬを挿入することを前提として、超格子層ＰＳＬの一部を構成する窒化物半導体層ＬＢＬに導入されているアクセプタの濃度を、超格子層ＰＳＬの他部を構成する窒化物半導体層ＨＢＬに導入されているアクセプタの濃度よりも高くしている。これにより、深い準位に基づく電流コラプスを抑制しながら、パワーＦＥＴのしきい値電圧を上昇させるとともに、ソース電極ＳＥとドレイン電極ＤＥとの間の耐圧を向上させることができるが、さらに望ましい形態について説明する。
すなわち、バンドギャップの大きな窒化物半導体層ＨＢＬにアクセプタを導入する場合、アクセプタの活性化率が低いことから、活性化されないアクセプタが多数形成され、これらが深い準位を形成することになる。したがって、そもそも、バンドギャップの大きな窒化物半導体層ＨＢＬにアクセプタを導入しなければ、超格子層ＰＳＬの内部に深い準位が形成されることをさらに抑制することができると考えられる。
そこで、本実施の形態１のさらに望ましい形態としては、超格子層ＰＳＬを構成する窒化物半導体層ＬＢＬと窒化物半導体層ＨＢＬのうち、バンドギャップの小さな窒化物半導体層ＬＢＬにだけアクセプタを導入し、バンドギャップの大きな窒化物半導体層ＨＢＬには、アクセプタを導入しないように構成することである。このように構成することにより、超格子層ＰＳＬの内部に深い準位の発生を効果的に抑制できるため、深い準位に起因する電流コラプスを大幅に低減することができるのである。つまり、この望ましい形態においても、深い準位に基づく電流コラプスを抑制しながら、パワーＦＥＴのしきい値電圧を上昇させるとともに、ソース電極ＳＥとドレイン電極ＤＥとの間の耐圧を向上させることができるが、特に、深い準位の発生を効果的に抑制できる。この結果、本実施の形態１の望ましい形態は、特に、深い準位に起因する電流コラプスを低減する観点から有用な技術的思想であることがわかる。
＜実施の形態１における半導体装置の製造方法＞
本実施の形態１における半導体装置は、上記のように構成されており、以下に、その製造方法について、図面を参照しながら説明する。
まず、図７に示すように、例えば、シリコン単結晶からなる半導体基板１Ｓを用意する。そして、半導体基板１Ｓ上に、例えば、厚さが２００ｎｍのＡｌＮ（窒化アルミニウム）からなる核形成層ＣＬを形成し、この核形成層ＣＬ上に、例えば、厚さが１４００ｎｍのＡｌ０．０７Ｇａ０．９３Ｎ層からなるバッファ層ＢＵＦを形成する。その後、バッファ層ＢＵＦ上に、例えば、厚さが４８０ｎｍの超格子層ＰＳＬを形成する。この超格子層ＰＳＬは、１×１０１９ｃｍ−３のマグネシウム（Ｍｇ）を添加した厚さが５ｎｍのＩｎ０．０７Ｇａ０．９３Ｎ層からなる窒化物半導体層ＬＢＬと、厚さが７ｎｍのＡｌ０．３５Ｇａ０．６５Ｎ層からなる窒化物半導体層ＨＢＬとを交互に積層するように形成される。次に、この超格子層ＰＳＬ上に、例えば、厚さが５０ｎｍのＧａＮ層からなる電子走行層ＣＨを形成する。さらに、電子走行層ＣＨ上に、例えば、厚さが３０ｎｍのＡｌ０．２２Ｇａ０．７８Ｎ層からなる電子供給層ＥＳを形成する。これらの層は、例えば、ＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）法を使用することにより形成することができる。
ここで、電子走行層ＣＨと電子供給層ＥＳの電子親和力の相違に基づく伝導帯オフセットと、電子走行層ＣＨおよび電子供給層ＥＳに存在するピエゾ分極と自発分極の影響により、電子走行層ＣＨと電子供給層ＥＳの界面近傍にフェルミ準位よりも低い井戸型ポテンシャルが生成される。この結果、この井戸型ポテンシャル内に電子が蓄積されることになり、これによって、電子走行層ＣＨと電子供給層ＥＳの界面近傍に２次元電子ガスＤＥＧが生成されることになる。
次に、図８に示すように、電子供給層ＥＳ上に絶縁膜ＩＦ１を形成する。この絶縁膜ＩＦ１は、電子供給層ＥＳの表面を保護するために形成される。絶縁膜ＩＦ１は、例えば、厚さが８０ｎｍの窒化シリコン膜から形成され、例えば、ＰＥＣＶＤ（plasma-enhanced chemical vapor deposition）法を使用することにより形成することができる。その後、フォトリソグラフィ技術およびエッチング技術を使用することにより、絶縁膜ＩＦ１をパターニングする。絶縁膜ＩＦ１のパターニングは、ゲート電極形成領域に開口部ＯＰ１が形成されるように行われる。このとき、絶縁膜ＩＦ１のエッチングには、ＳＦ６を主成分としたガスが使用される。
続いて、図９に示すように、パターニングした絶縁膜ＩＦ１をマスクにしたエッチング技術により、開口部ＯＰ１から露出する電子供給層ＥＳ、および、電子走行層ＣＨの一部を除去する。これにより、トレンチＴＲを形成する。このとき使用されるエッチングガスは、例えば、ＢＣｌ３を主成分とするガスである。
そして、図１０に示すように、トレンチＴＲの内部を含む絶縁膜ＩＦ１上に、ゲート絶縁膜ＧＯＸを形成する。ゲート絶縁膜ＧＯＸは、例えば、厚さが５０ｎｍの酸化アルミニウム（Ａｌ２Ｏ３）膜から形成され、例えば、ＡＬＤ（Atomic Layer Deposition）法を使用することにより形成することができる。その後、ゲート絶縁膜ＧＯＸ上に、例えば、スパッタリング法を使用することにより、厚さが５００ｎｍの窒化チタン（ＴｉＮ）膜を形成する。
次に、フォトリソグラフィ技術およびエッチング技術を使用して、窒化チタン膜をパターニングすることにより、ゲート電極ＧＥを形成する。そして、窒化チタン膜をパターニングすることにより露出したゲート絶縁膜ＧＯＸをエッチングにより除去し、さらに、ゲート絶縁膜ＧＯＸをエッチングすることにより露出した絶縁膜ＩＦ１の一部もエッチングにより除去する。ゲート絶縁膜ＧＯＸのエッチングでは、ＢＣｌ３を主成分とするガスが使用され、絶縁膜ＩＦ１のエッチングでは、ＳＦ６を主成分とするガスが使用される。
続いて、図１１に示すように、ゲート電極ＧＥを形成した半導体基板１Ｓの全面に、アルミニウムから構成されるＡｌ層を形成する。Ａｌ層は、例えば、厚さが４００ｎｍであり、例えば、スパッタリング法を使用することにより形成することができる。
次に、フォトリソグラフィ技術およびエッチング技術を使用することにより、Ａｌ層をパターニングする。このときのエッチング技術では、例えば、Ｃｌ２を主成分とするガスが使用される。これにより、Ａｌ層からなるオーミック電極を形成することができる。例えば、図１１に示すように、ゲート電極ＧＥを離間して挟むように、一対のオーミック電極が形成される。具体的には、図１１に示す一対のオーミック電極のうち、右側のオーミック電極がドレイン電極ＤＥとして機能し、左側のオーミック電極がソース電極ＳＥとして機能する。このようにして、ソース電極ＳＥおよびドレイン電極ＤＥを形成した後、例えば、半導体基板１Ｓに対して、熱処理を行なう。これにより、ソース電極ＳＥと窒化物半導体層である電子供給層ＥＳとの間のコンタクト抵抗を低減することができる。同様に、ドレイン電極ＤＥと窒化物半導体層である電子供給層ＥＳとの間のコンタクト抵抗を低減することができる。
その後、図１２に示すように、ゲート電極ＧＥ、ソース電極ＳＥ、および、ドレイン電極ＤＥを形成した半導体基板１Ｓ上に、絶縁膜ＩＦ２を形成し、この絶縁膜ＩＦ２上に層間絶縁膜ＩＬ１を形成する。絶縁膜ＩＦ２は、例えば、窒化シリコン膜から形成され、例えば、ＰＥＣＶＤ法を使用することにより形成することができる。一方、層間絶縁膜ＩＬ１は、例えば、酸化シリコン膜から形成され、例えば、ＰＥＣＶＤ法を使用することにより形成することができる。
続いて、図１３に示すように、フォトリソグラフィ技術およびエッチング技術を使用することにより、層間絶縁膜ＩＬ１および絶縁膜ＩＦ２を貫通するコンタクトホールＣＮＴを形成する。このコンタクトホールＣＮＴの底部においては、ソース電極ＳＥおよびドレイン電極ＤＥの表面が露出する。このときのエッチング技術では、例えば、ＳＦ６を主成分とするガスが使用される。
次に、図１４に示すように、コンタクトホールＣＮＴの内部を含む層間絶縁膜ＩＬ１上に、第１バリア導体層、ＡｌＳｉＣｕ層、第２バリア導体層を順次積層して形成する。第１バリア導体層および第２バリア導体層は、例えば、Ｔｉ層と、ＴｉＮ層から構成される。これらの層は、例えば、スパッタリング法を使用することにより形成することができる。
そして、フォトリソグラフィ技術およびエッチング技術を使用することにより、第１バリア導体層、ＡｌＳｉＣｕ層、および、第２バリア導体層をパターニングする。これにより、第１バリア導体層、ＡｌＳｉＣｕ層、および、第２バリア導体層からなる配線層を形成することができる。この配線層のうち、ドレイン電極ＤＥと電気的に接続される配線層がドレイン配線ＤＬとなり、ソース電極ＳＥと電気的に接続される配線層がソース配線ＳＬとなる。
以上のようにして、本実施の形態１における半導体装置を製造することができる。本実施の形態１における半導体装置によれば、超格子層ＰＳＬの平均バンドギャップが電子走行層ＣＨのバンドギャップよりも大きいため、電子走行層ＣＨから超格子層ＰＳＬやバッファ層ＢＵＦを介したリーク電流を低減できる。この結果、本実施の形態１における半導体装置では、高耐圧を実現することができる。また、ＩｎＧａＮ層からなるバンドギャップの小さな窒化物半導体層ＬＢＬに、アクセプタとしてのマグネシウム（Ｍｇ）を導入しているため、超格子層ＰＳＬ全体として、ｐ型半導体層となり、しきい値電圧を１Ｖ以上、正電位側に高くすることができる。さらに、ＡｌＧａＮ層からなる活性化率の低い窒化物半導体層ＨＢＬには、意図的に、マグネシウム（Ｍｇ）を添加していないため、深い準位が形成されにくく、電流コラプスを抑制することができる。
なお、本実施の形態１では、核形成層ＣＬとして、例えば、２００ｎｍ程度のＡｌＮ層（窒化アルミニウム層）を使用しているが、用いる基板や用途に応じて材料や厚さを選択することができ、例えば、基板がＧａＮ基板である場合などのように必要がなければ省略することもできる。
また、本実施の形態１では、バッファ層ＢＵＦとして、厚さが１４００ｎｍのＡｌ０．０７Ｇａ０．９３Ｎ層を使用したが、用途に応じて材料や厚さを選択することができる。例えば、バッファ層ＢＵＦの中に超格子層を含むことも可能であり、さらには、バッファ層ＢＵＦ全体を超格子層とすることも可能である。用いる材料としては、ＧａＮ、ＡｌＮ、ＩｎＮとその混晶を主成分とする材料があり、例えば、ＡｌＧａＮ層やＩｎＡｌＮ層などがある。本実施の形態１では、導電型不純物の添加について言及していないが、用途に応じて、バッファ層ＢＵＦの中に適当な導電型不純物を添加することもできる。例えば、ドナー（ｎ型不純物）としては、Ｓｉ、Ｓ、Ｓｅなどがあり、アクセプタ（ｐ型不純物）としては、Ｂｅ、Ｃ、Ｍｇなどがある。ただし、本実施の形態１では、バッファ層ＢＵＦ面内方向の格子定数が、半導体基板１Ｓ側とは反対側の上層、例えば、電子走行層ＣＨや電子供給層ＥＳなどに引き継がれるとする。すなわち、バッファ層ＢＵＦより上層に、バッファ層ＢＵＦよりも格子定数の大きな層、例えば、ＩｎｘＧａ１−ｘＮ層（０≦ｘ≦１）や、バッファ層ＢＵＦよりもアルミニウム組成比の低いＡｌＧａＮ層、ＩｎＡｌＮ層などが形成された場合には、その層に圧縮ひずみが加わる。逆に、バッファ層ＢＵＦよりも上層に、バッファ層ＢＵＦよりも格子定数の小さな層、例えば、バッファ層ＢＵＦよりもアルミニウム組成比の高いＡｌＧａＮ層やＩｎＡｌＮ層などが形成された場合には、その層に引っ張りひずみが加わる。このため、バッファ層ＢＵＦは、他の上層と比較して層厚が厚くなる超格子層ＰＳＬの格子定数に近い格子定数となる組成を有していることが望ましい。
本実施の形態１では、超格子層ＰＳＬは、１×１０１９ｃｍ−３のマグネシウム（Ｍｇ）を添加した厚さが５ｎｍのＩｎ０．０７Ｇａ０．９３Ｎ層からなる窒化物半導体層ＬＢＬと、厚さが７ｎｍのＡｌ０．３５Ｇａ０．６５Ｎ層からなる窒化物半導体層ＨＢＬとを交互に積層した構造を有する。ただし、超格子層ＰＳＬを構成する窒化物半導体層ＬＢＬおよび窒化物半導体層ＨＢＬのそれぞれは、所望の組成や膜厚にすることができる。また、超格子層ＰＳＬは、２種類以上の超格子を含むように構成することもできる。
なお、超格子層ＰＳＬを構成する窒化物半導体層ＬＢＬおよび窒化物半導体層ＨＢＬのそれぞれは、通常、バッファ層ＢＵＦと格子定数が異なることから、転位が発生する臨界膜厚以下にする必要がある。同様に、超格子層ＰＳＬの平均格子定数がバッファ層ＢＵＦの格子定数と異なる場合には、超格子層ＰＳＬの総膜厚も臨界膜厚以下にする必要がある。一方、結晶の不完全さを考慮すると、窒化物半導体層ＬＢＬおよび窒化物半導体層ＨＢＬのそれぞれが層として機能するためには、それぞれ２ｎｍ以上が必要である。これに対し、超格子層ＰＳＬをｐ型半導体層として機能させて、しきい値電圧の増加に代表される本実施の形態１における効果を充分に発揮させるためには、アクセプタの面密度として、２×１０１２ｃｍ−２以上が望ましい。このため、アクセプタであるマグネシウムの活性化率を１０％と仮定した場合、本実施の形態１と同様の添加量とすると、少なくとも、ＩｎＧａＮ層から構成される窒化物半導体層ＬＢＬの総膜厚は、例えば、２０ｎｍ以上、超格子層ＰＳＬの総膜厚は５０ｎｍ以上必要である。総膜厚が５０ｎｍ以上で転位が発生しない超格子層ＰＳＬとするためには、超格子層ＰＳＬの平均格子定数は、バッファ層ＢＵＦの格子定数との不整合度として±０．００５以下程度にすることが望ましい。
超格子層ＰＳＬの平均格子定数は、近似的な計算方法で算出することができる。例えば、超格子層ＰＳＬが、ＩｎｘａＡｌｙａＧａ（１−ｘａ−ｙａ）Ｎ層と、ＩｎｘｂＡｌｙｂＧａ（１−ｘｂ−ｙｂ）Ｎ層との積層構造から形成され、それぞれの層の膜厚がＴａおよびＴｂとする。この場合、超格子層ＰＳＬの平均格子定数Ｌｓｌ（Å）は、（（３．５４８ｘａ＋３．１１２ｙａ＋３．１８９（１−ｘａ−ｙａ））×Ｔａ＋（３．５４８ｘｂ＋３．１１２ｙｂ＋３．１８９（１−ｘｂ−ｙｂ）×Ｔｂ）／（Ｔａ＋Ｔｂ）で求めることができる。ただし、３．５４８、３．１１２、３．１８９は、それぞれ、ＩｎＮ、ＡｌＮ、ＧａＮの格子定数の報告値である。バッファ層ＢＵＦの格子定数をＬｂｕｆ（Å）とすると、不整合度は、（Ｌｓｌ−Ｌｂｕｆ）／Ｌｂｕｆで求めることができる。
また、本実施の形態１では、超格子層ＰＳＬの平均バンドギャップが電子走行層ＣＨよりも大きくなるように超格子層ＰＳＬの組成および膜厚を選択する必要がある。このとき、膜厚と同様に、超格子層ＰＳＬの平均バンドギャップ（ｅＶ）は、近似的な計算方法で算出することができる。具体的に、超格子層ＰＳＬの平均バンドギャップは、（（０．７ｘａ＋６．１２ｙａ＋３．４２（１−ｘａ−ｙａ））×Ｔａ＋（０．７ｘｂ＋６．１２ｙｂ＋３．４２（１−ｘｂ−ｙｂ）×Ｔｂ）／（Ｔａ＋Ｔｂ）で求めることができる。ただし、０．７、６．１２、３．４２は、それぞれ、ＩｎＮ、ＡｌＮ、ＧａＮのバンドギャップの報告値である。
また、本実施の形態１における超格子層ＰＳＬにおいて、バンドギャップの小さな窒化物半導体層ＬＢＬとして、マグネシウムを添加したＩｎＧａＮ層を使用したが、添加するドーパントは、炭素（Ｃ）などアクセプタになるドーパントであればよく、添加量も所望の値とすることができる。ただし、現在のところ確認されている最も活性化率の高いｐ型ドーパントは、マグネシウム（Ｍｇ）であることから、ドーパントは、マグネシウムであることが望ましい。
なお、超格子層ＰＳＬを構成する窒化物半導体層ＬＢＬおよび窒化物半導体層ＨＢＬのそれぞれの格子定数は、バッファ層ＢＵＦの格子定数と異なっている場合が多く、この場合、窒化物半導体層ＬＢＬおよび窒化物半導体層ＨＢＬのそれぞれの膜厚は、転位が発生しない臨界膜厚以下である必要がある。
一方で、例えば、窒化物半導体層ＬＢＬを構成するＩｎＧａＮ層には、アクセプタであるマグネシウムが添加されてｐ型半導体層となる。このとき、ｐ型半導体層として充分に機能させる観点からは、アクセプタの面密度が高い方が望ましいため、臨界膜厚の範囲内でなるべく膜厚を厚くすることが望ましい。ただし、ＩｎＧａＮ層の膜厚を厚くしすぎると、ピエゾ分極に基づくバンドの傾斜により、超格子層ＰＳＬを構成するＩｎＧａＮ層とＡｌＧａＮ層との界面で、ＩｎＧａＮ層の伝導帯の一部がフェルミ準位を下回り、電子がたまってしまうおそれがある。この場合、アクセプタに起因する正孔が相殺されてしまうおそれがあるため、適宜、臨界膜厚の範囲内で、ＩｎＧａＮ層の膜厚を調整する必要がある。
また、本実施の形態１における超格子層ＰＳＬの平均バンドギャップを大きくする観点からは、窒化物半導体層ＨＢＬを構成するＡｌＧａＮ層のアルミニウム組成比を高くすることが望ましい。ただし、ＡｌＧａＮ層のアルミニウム組成比を大きくしすぎると、ピエゾ分極に基づくバンドの傾斜により、超格子層ＰＳＬを構成するＩｎＧａＮ層とＡｌＧａＮ層との界面で、ＡｌＧａＮ層の伝導帯の一部がフェルミ準位を下回り、電子がたまってしまうおそれがある。この場合、アクセプタに起因する正孔が相殺されてしまうおそれがあるため、適宜、ＡｌＧａＮ層の伝導帯がフェルミ準位を下回らない範囲内で、ＡｌＧａＮ層のアルミニウム組成比を調整する必要がある。
なお、電子走行層ＣＨと直接接触する超格子層ＰＳＬの最上層は、ＩｎＧａＮ層ではなく、ＡｌＧａＮ層であることが望ましい。なぜなら、ＩｎＧａＮ層と、電子走行層ＣＨを構成するＧａＮ層の界面には、ＩｎＧａＮ層のピエゾ分極の極性に起因して、条件によって電子がたまる可能性があるからである。これに対し、ＡｌＧａＮ層上にＧａＮ層を直接接触させる場合には、ＡｌＧａＮ層のピエゾ分極の極性がＩｎＧａＮ層とは逆になるため、電子がたまる可能性はないからである。
本実施の形態１では、電子走行層ＣＨとして、厚さが５０ｎｍのＧａＮ層を使用したが、用途に応じて材料や厚さを選択することができる。使用する材料としては、ＧａＮ、ＡｌＮ、ＩｎＮとその混晶を主成分とする材料がある。また、本実施の形態１では、導電型不純物の添加について言及していないが、用途に応じて適当な導電型不純物を添加することもできる。ドナー（ｎ型不純物）としては、例えば、Ｓｉ、Ｓ、Ｓｅなどがあり、アクセプタ（ｐ型不純物）としては、例えば、Ｂｅ、Ｃ、Ｍｇなどがある。ただし、電子走行層ＣＨは、電子が走行するため、多量の導電型不純物を添加した場合、クーロン散乱により、電子の移動度が低下するおそれがある。電子走行層ＣＨへの導電型不純物の添加は、１×１０１７ｃｍ−３以下であることが望ましい。同様に、電子走行層ＣＨの膜厚が薄いと、超格子層ＰＳＬ中のアクセプタによる散乱も受けやすくなることから、電子走行層ＣＨの膜厚は、２０ｎｍ以上であることが望ましい。また、電子走行層ＣＨは、超格子層ＰＳＬや電子供給層ＥＳよりも電子親和力の大きな材料から構成される。本実施の形態１のように、電子走行層ＣＨをＧａＮ層から構成した場合、その格子定数は、バッファ層ＢＵＦの格子定数よりも大きいことから、電子走行層ＣＨには、圧縮ひずみが加わっており、その厚さは、転位が発生する臨界膜厚以下である必要がある。
本実施の形態１では、電子供給層ＥＳとして、厚さが３０ｎｍのＡｌ０．２２Ｇａ０．７８Ｎ層を使用したが、用途に応じて、材料や厚さを選択することができる。また、アルミニウム組成比の異なる多層膜などのように、目的に応じて多層の積層構造とすることもできる。使用する材料としては、ＧａＮ、ＡｌＮ、ＩｎＮとその混晶を主成分とする材料があり、例えば、ＡｌＧａＮ層やＩｎＡｌＮ層などがある。本実施の形態１では、導電型不純物の添加に関して言及していないが、用途に応じて、適当な導電型不純物を添加することもできる。ドナー（ｎ型不純物）としては、例えば、Ｓｉ、Ｓ、Ｓｅなどがあり、アクセプタ（ｐ型不純物）としては、例えば、Ｂｅ、Ｃ、Ｍｇなどがある。また、電子供給層ＥＳは、電子走行層ＣＨよりも電子親和力が小さく、かつ、バッファ層ＢＵＦよりも格子定数が小さい材料から構成される。すなわち、電子供給層ＥＳには、引っ張りひずみが加わっており、その厚さは、転位が発生する臨界膜厚以下である必要がある。ただし、電子供給層ＥＳを多層の積層構造とした場合には、電子走行層ＣＨよりも電子親和力の大きな層や、バッファ層ＢＵＦよりも格子定数の大きな層を含んでもよいが、少なくとも、１層以上は、上述した条件を満たす層を含む必要がある。
本実施の形態１では、絶縁膜ＩＦ１として、厚さが８０ｎｍの窒化シリコン膜を使用したが、用途に応じて、材料や厚さを選択することが可能であり、数種類の膜の積層構造とすることもできる。通常、半導体と接触する絶縁膜ＩＦ１としては、バンドギャップが最表面の半導体層よりも大きいこと、電子親和力が最表面の半導体層よりも小さいことが求められるため、絶縁膜ＩＦ１は、この条件を満たす膜から構成することが望ましい。絶縁膜ＩＦ１としては、窒化シリコン膜の他に、酸化シリコン膜（ＳｉＯ２膜）、酸窒化シリコン膜（ＳｉＯＮ膜）、ＳｉＯＣ膜、酸化アルミニウム膜（Ａｌ２Ｏ３膜）、酸化ハフニウム膜（ＨｆＯ２膜）、酸化ジルコニウム膜（ＺｒＯ２膜）、有機絶縁膜などの多数の絶縁膜から構成することができる。ただし、アクティブ領域の絶縁膜ＩＦ１は、電流コラプスを抑制するため、半導体との界面に形成される界面準位密度の低い膜が望ましい。
本実施の形態１では、ゲート絶縁膜ＧＯＸとして、５０ｎｍの酸化アルミニウム膜を使用したが、用途に応じて材料や厚さを変更することができ、数種類の膜から構成される積層膜とすることも可能である。ゲート絶縁膜ＧＯＸとしては、バンドギャップが最表面の半導体層よりも大きいこと、電子親和力が最表面の半導体層よりも小さいことが求められるため、ゲート絶縁膜ＧＯＸとしては、これらの条件を満たす膜を使用することが望ましい。具体的に、ゲート絶縁膜ＧＯＸの材料としては、Ａｌ２Ｏ３の他、ＳｉＯ２、ＳｉＯＮ、ＳｉＮ、ＨｆＯ２、ＺｒＯ２などの多数の絶縁膜を候補として挙げることができる。ただし、ゲート電極ＧＥに印加できる電圧や、しきい値電圧に影響を及ぼすため、絶縁耐圧、誘電率、膜厚などを考慮して設計することが必要である。特に、本実施の形態１のように、ゲート絶縁膜ＧＯＸ中に電界が形成される場合、しきい値電圧がゲート絶縁膜の膜厚に比例するため、設計に一層の配慮が必要となる。
本実施の形態１では、ゲート電極ＧＥとして、厚さが５００ｎｍの窒化チタン（ＴｉＮ）を使用したが、用途に応じて、材料や厚さを選択することができ、さらには、数種類の膜の積層構造とすることも可能である。ただし、絶縁膜ＩＦ１やゲート絶縁膜ＧＯＸなどのゲート電極ＧＥと接する絶縁膜と反応しにくい材料からゲート電極ＧＥを構成することが望ましい。ゲート電極ＧＥとして、窒化チタン（ＴｉＮ）の他、例えば、ホウ素（Ｂ）やリン（Ｐ）などのドーパントを添加したポリシリコン、チタン（Ｔｉ）、アルミニウム（Ａｌ）、ニッケル（Ｎｉ）、金（Ａｕ）およびそのシリコン化合物や窒素化合物を候補として挙げることができる。
同様に、本実施の形態１では、ソース電極ＳＥおよびドレイン電極ＤＥとして、厚さが４００ｎｍのアルミニウム（Ａｌ）を使用したが、ソース電極ＳＥおよびドレイン電極ＤＥは、接する半導体層とオーミック接触する材料であればよい。特に、結晶成長時、もしくは、結晶成長後のイオン注入などにより半導体層がｎ型半導体層となっている場合は、大部分の伝導体は、オーミック接触するため、幅広い材料を用いることができる。ただし、接触する絶縁膜と反応しにくい材料からソース電極ＳＥおよびドレイン電極ＤＥを形成することが望ましい。一般的に、ソース電極ＳＥおよびドレイン電極ＤＥとしては、チタン（Ｔｉ）、アルミニウム（Ａｌ）、モリブデン（Ｍｏ）、ニオブ（Ｎｂ）、バナジウム（Ｖ）などとその混合物、積層物、シリコン化合物や窒素化合物を候補として挙げることができる。
なお、本実施の形態１では、主に、電界効果トランジスタの基本構成と、簡易な配線層についてだけ言及しているが、実際の半導体装置では、例えば、さらなる多層配線層を形成する場合もあるが、本実施の形態１での説明は省略している。
（実施の形態２）
本実施の形態２における高電子移動度トランジスタからなるパワーＦＥＴは、前記実施の形態１におけるパワーＦＥＴとゲート電極構造のみが相違する。前記実施の形態１におけるパワーＦＥＴを示す図３では、トレンチＴＲが形成され、そのトレンチＴＲの内壁を覆うゲート絶縁膜ＧＯＸと、ゲート絶縁膜ＧＯＸに接するゲート電極ＧＥが形成されている。
一方、図１５は、本実施の形態２におけるパワーＦＥＴの構成を示す断面図である。本実施の形態２では、図１５に示すように、電子供給層ＥＳに接して、ｐ型キャップ層ＰＣＰが形成され、その上にゲート電極ＧＥが形成されている。このとき、ｐ型キャップ層ＰＣＰとゲート電極ＧＥとは、電子に対してショットキー接続していることが望ましい。また、ｐ型キャップ層ＰＣＰとゲート電極ＧＥとの間に、絶縁膜からなるゲート絶縁膜（図示せず）を形成してもよい。このとき、ｐ型キャップ層ＰＣＰは、平面視において、ゲート電極ＧＥの内側に形成されていることが望ましい。ｐ型キャップ層ＰＣＰは、例えば、超格子層から構成することができる。つまり、ｐ型キャップ層ＰＣＰとして、前記実施の形態１で説明した超格子層を使用することができる。
ここで、図１５に示すパワーＦＥＴでは、ｐ型キャップ層ＰＣＰがゲート電極ＧＥの下に形成されているため、閾値電圧を正、つまりノーマリオフ型デバイスにすることができる。例えば、このｐ型キャップ層ＰＣＰがなく、電子供給層ＥＳの上に直接接してゲート電極ＧＥが形成された場合、閾値電圧が負、つまり、ノーマリオン型デバイスになってしまう。例えば、電力制御用トランジスタとして使用されるパワーＦＥＴでは、ノーマリオフ型デバイスであることが要求されているため、ノーマリオフ型デバイスの一例として、ｐ型キャップ層ＰＣＰがゲート電極ＧＥの下に形成された構造が提案されている。
例えば、窒化物半導体を電子走行層ＣＨおよび電子供給層ＥＳに用いた場合、電子走行層ＣＨと電子供給層ＥＳとの間の伝導帯オフセットによる井戸型ポテンシャルに加え、窒化物半導体を用いたことによるピエゾ分極と自発分極とにより、井戸型ポテンシャルの底が押し下げられる。この結果、ｐ型キャップ層ＰＣＰがない場合、ゲート電極ＧＥに電圧を印加しなくとも、電子走行層ＣＨの電子供給層ＥＳとの界面近傍に２次元電子ガスＤＥＧが発生する。この結果、ノーマリオン型デバイスになってしまう。
一方、ｐ型キャップ層ＰＣＰがゲート電極ＧＥの下に形成されている図１５の構成の場合、ｐ型キャップ層ＰＣＰのアクセプタのイオン化による負電荷により、電子供給層ＥＳの伝導帯が引き上げられる。その結果、熱平衡状態において、２次元電子ガスが電子走行層ＣＨに形成されないようにすることができる。こうして、図１５に示される構成のパワーＦＥＴでは、ノーマリオフ型デバイスを実現することができるのである。つまり、前記実施の形態１におけるパワーＦＥＴのように、ゲート電極構造をトレンチ構造とする場合の他に、本実施の形態２におけるパワーＦＥＴのように、ゲート電極ＧＥの直下領域にｐ型キャップ層ＰＣＰを設ける場合も、ノーマリオフ型デバイスを実現することができる。
そして、本実施の形態２においても、ｐ型キャップ層ＰＣＰに、前記実施の形態１における技術的思想を適用することができる。すなわち、本実施の形態２では、ｐ型キャップ層ＰＣＰを超格子層から形成することができる。この場合、超格子層の一部を構成するバンドギャップの小さな窒化物半導体層に導入されているアクセプタの濃度を、超格子層の他部を構成するバンドギャップの大きな窒化物半導体層に導入されているアクセプタの濃度よりも高くしている。これにより、ｐ型キャップ層ＰＣＰにおいて、アクセプタの活性化率を高めることができ、深い準位の発生を抑制することができる。この結果、本実施の形態２によれば、品質の良いｐ型キャップ層ＰＣＰを形成することができる。
特に、本実施の形態２によれば、ｐ型キャップ層ＰＣＰに導入されているアクセプタの活性化率を高めることができるため、アクセプタのイオン化による負電荷に起因する電子供給層ＥＳの伝導帯の引き上げが効率良く行われる。この結果、本実施の形態２におけるパワーＦＥＴによれば、ノーマリオフ型デバイスが実現しやすくなる利点が得られる。
さらに本実施の形態２の望ましい形態は、超格子を構成する複数の窒化物半導体層のうち、バンドギャップの小さな窒化物半導体層にだけアクセプタを導入し、バンドギャップの大きな窒化物半導体層には、アクセプタを導入しないように構成することである。このように構成することにより、超格子層の内部において、深い準位の発生を効果的に抑制できる。
また、本実施の形態２におけるパワーＦＥＴにおいても、図１６に示すように、バッファ層ＢＵＦと電子走行層ＣＨの間に超格子層ＰＳＬを挿入することを前提として、超格子層ＰＳＬの一部を構成する窒化物半導体層ＬＢＬに導入されているアクセプタの濃度を、超格子層ＰＳＬの他部を構成する窒化物半導体層ＨＢＬに導入されているアクセプタの濃度よりも高くする構成を採用することができる。この場合も、前記実施の形態１と同様に、深い準位に基づく電流コラプスを抑制しながら、パワーＦＥＴのしきい値電圧を上昇させるとともに、ソース電極ＳＥとドレイン電極ＤＥとの間の耐圧を向上させることができる。
（実施の形態３）
前記実施の形態１および前記実施の形態２では、技術的思想の適用例として、高電子移動度トランジスタからなるパワーＦＥＴについて説明したが、本実施の形態３では、技術的思想の適用例として、半導体レーザを取り上げて説明する。
＜実施の形態３における半導体レーザの構成＞
例えば、光ディスクの記録や再生には、半導体レーザが使用される。近年では、光ディスクの大容量化および高密度化に対応して、光ディスクの記録や再生に使用される半導体レーザの波長が短いものが使用されることが多くなってきている。つまり、光ディスクの記録用に使用される半導体レーザとしては、赤色の半導体レーザよりも波長の短い青紫色の半導体レーザの需要が高まっている。
半導体レーザでは、半導体材料のバンドギャップの大きさに対応した光が射出されることから、赤色よりも波長の短い（エネルギーの大きい）青紫色の光を射出するためには、バンドギャップの大きな半導体材料を使用する必要がある。このことから、青紫色の半導体レーザには、バンドギャップの大きな窒化物半導体が使用されている。
このような窒化物半導体を使用した半導体レーザの構造として、例えば、いわゆるリッジ構造がある。図１７は、リッジ構造をした半導体レーザの構成を示す断面図である。図１７に示すように、半導体基板ＳＵＢの下面（裏面）には、ｎ電極ＮＥが形成されている一方、半導体基板ＳＵＢの上面（主面）には、ｎ型クラッド層ＮＣＬが形成されている。そして、ｎ型クラッド層ＮＣＬ上には、例えば、多重量子井戸構造からなる活性層ＭＱＷが形成されており、この活性層ＭＱＷ上にｐ型クラッド層ＰＣＬが形成されている。本実施の形態３では、ｐ型クラッド層ＰＣＬを超格子層ＰＳＬから構成している。そして、この超格子層ＰＳＬでは、超格子層ＰＳＬの一部を構成するバンドギャップの小さな窒化物半導体層ＬＢＬに導入されているアクセプタの濃度を、超格子層ＰＳＬの他部を構成するバンドギャップの大きな窒化物半導体層ＨＢＬに導入されているアクセプタの濃度よりも高くしている。このように構成されているｐ型クラッド層ＰＣＬの上部は、メサ構造（リッジ構造）をしており、ｐ型クラッド層ＰＣＬ上にｐ型コンタクト層ＰＣＮＴを介して、ｐ電極ＰＥが形成されている。
ここで、リッジ構造とは、ｐ型クラッド層ＰＣＬやｐ型コンタクト層ＰＣＮＴの幅を狭くする（リッジを形成する）ことにより、活性層ＭＱＷで発光する光の光モード（横モード）を基本モード（０次モード）に制御する構造である。このリッジ構造の利点は、半導体基板ＳＵＢ上に形成されるｎ型クラッド層ＮＣＬや活性層ＭＱＷやｐ型クラッド層ＰＣＬに代表される半導体層を連続した一度の結晶成長により実現できる点にある。ただし、リッジ構造では、ｐ型クラッド層ＰＣＬやｐ型コンタクト層ＰＣＮＴの幅が小さくなることから、必然的に素子抵抗が大きくなり、低電圧動作が難しい構造であるともいえる。
＜実施の形態３における半導体レーザの動作＞
本実施の形態３における半導体レーザは、上記のように構成されており、以下に、その動作について簡単に説明する。まず、ｐ電極ＰＥに正電圧を印加するとともに、半導体基板ＳＵＢの裏面に形成されたｎ電極ＮＥに負電圧を印加する。これにより、本実施の形態３における半導体レーザでは、ｐ電極ＰＥからｎ電極ＮＥに向かって順方向電流が流れる。これにより、ｐ電極ＰＥからリッジ構造部（ｐ型コンタクト層ＰＣＮＴおよびｐ型クラッド層ＰＣＬ）を介して活性層ＭＱＷに正孔が注入される。
一方、ｎ電極ＮＥからは、半導体基板ＳＵＢに電子が注入され、注入された電子は、活性層ＭＱＷに注入される。活性層ＭＱＷでは、注入された正孔と電子によって反転分布が形成され、電子が伝導帯から価電子帯に誘導放出によって遷移することにより、位相の揃った光が発生する。そして、活性層ＭＱＷで発生した光は、活性層ＭＱＷよりも屈折率の低い周囲の半導体層（ｐ型クラッド層ＰＣＬおよびｎ型クラッド層ＮＣＬ）により、活性層ＭＱＷ内に閉じ込められる。そして、活性層ＭＱＷ内に閉じ込められている光は、半導体レーザに形成されているへき開面からなる共振器を往復することにより、さらなる誘導放出によって増幅される。その後、活性層ＭＱＷ内でレーザ光が発振して、半導体装置からレーザ光が射出される。このとき、リッジ構造部が形成されていることにより、活性層ＭＱＷで発振するレーザ光の光モード（横モード）が基本モード（０次モード）となる。このようにして、本実施の形態３における半導体レーザが動作することになる。特に、本実施の形態３における半導体レーザにおいては、ｐ電極ＰＥに印加される電圧とｎ電極ＮＥに印加される電圧を制御して、周期的に半導体レーザをオン／オフ動作させることにより、本実施の形態３における半導体レーザに対して、直接変調動作を行なわせることができる。
＜実施の形態３における利点＞
本実施の形態３の特徴点は、ｐ型クラッド層ＰＣＬを超格子層ＰＳＬから構成し、バンドギャップの小さな窒化物半導体層ＬＢＬに導入されているアクセプタの濃度を、バンドギャップの大きな窒化物半導体層ＨＢＬに導入されているアクセプタの濃度よりも高くする点にある。
例えば、ｐ型クラッド層ＰＣＬは、活性層ＭＱＷ内に光を閉じ込めるため、ｐ型クラッド層ＰＣＬの屈折率は、活性層ＭＱＷの屈折率よりも低くなっている。つまり、ｐ型クラッド層ＰＣＬは、相対的に屈折率の小さな材料から構成されることになる。言い換えれば、ｐ型クラッド層ＰＣＬは、バンドギャップの大きな材料から構成されることになる。したがって、ｐ型クラッド層ＰＣＬは、ＡｌＧａＮ層などから構成することができる。
このようにｐ型クラッド層ＰＣＬは、バンドギャップの大きな材料から構成されることになるが、バンドギャップの大きな材料は、前記実施の形態１でも説明した通り、アクセプタの活性化率が低いという性質がある。このため、本実施の形態３においても、ｐ型クラッド層ＰＣＬを単一のバンドギャップの大きな半導体層から構成する場合、活性化（イオン化）されないアクセプタに起因する深い準位が多数形成されてしまう。この場合、半導体レーザにおいては、ｐ型クラッド層ＰＣＬに形成される多数の深い準位に基づき、電流変動が生じるおそれがある。特に、半導体レーザでは、直接変調するように構成される場合があり、この場合には、半導体レーザを流れる電流が周期的に変化する。このとき、例えば、ｐ型クラッド層ＰＣＬ内に、多数の深い準位が存在すると、電流の周波数に応じて、深い準位で電子の出し入れが生じることになり、この深い準位での電子の出し入れに起因して電流変動が生じ、半導体レーザの直接変調に大きな影響を及ぼす懸念がある。
この点に関し、本実施の形態３における半導体レーザでは、ｐ型クラッド層ＰＣＬを超格子層ＰＳＬから構成し、バンドギャップの小さな窒化物半導体層ＬＢＬに導入されているアクセプタの濃度を、バンドギャップの大きな窒化物半導体層ＨＢＬに導入されているアクセプタの濃度よりも高くしている。さらに、望ましくは、バンドギャップの小さな窒化物半導体層ＬＢＬにだけアクセプタを導入し、バンドギャップの大きな窒化物半導体層ＨＢＬにはアクセプタを導入しないように構成する。
これにより、本実施の形態３によれば、バンドギャップの大きな窒化物半導体層ＨＢＬに導入されているアクセプタの割合が少なくなっているので、バンドギャップの大きな窒化物半導体層ＨＢＬに形成されやすい深い準位の発生を抑制することができる。この結果、本実施の形態３によれば、深い準位に起因する電流変動の発生を抑制することができる。つまり、本実施の形態３では、バンドギャップの小さな窒化物半導体層ＬＢＬと、バンドギャップの大きな窒化物半導体層ＨＢＬの積層構造から超格子層ＰＳＬを形成し、超格子層ＰＳＬのうち、バンドギャップの小さな窒化物半導体層ＬＢＬに優先的にアクセプタを導入している。このとき、バンドギャップの小さな窒化物半導体層ＬＢＬでは、バンドギャップの大きな窒化物半導体層ＨＢＬに比べて、アクセプタの活性化率が高くなる。このため、バンドギャップの小さな窒化物半導体層ＬＢＬに優先的にアクセプタを導入することにより、超格子層ＰＳＬ全体をｐ型半導体層としながらも、活性化しないアクセプタに起因する深い準位の発生を効果的に抑制することができる。
＜変形例＞
窒化物半導体を使用した半導体レーザの構造として、上述したリッジ構造の他に、いわゆる埋め込み構造と呼ばれる構造がある。以下に、この埋め込み構造をした半導体レーザの構成について図面を使用しながら説明する。
＜変形例における半導体レーザの構成＞
図１８は、埋め込み構造をした半導体レーザの構成を示す断面図である。図１８において、埋め込み構造をした半導体レーザは、例えば、ｎ型ＧａＮ（窒化ガリウム）からなる半導体基板ＳＵＢの裏面（下面）に、Ｔｉ（チタン）／Ｐｔ（プラチナ）／Ａｕ（金）からなるｎ電極ＮＥが形成され、半導体基板ＳＵＢの表面（上面、主面）に、例えば、ドナー（ｎ型不純物）を導入したＡｌＧａＮ（窒化アルミニウムガリウム）からなるｎ型クラッド層ＮＣＬが形成されている。そして、ｎ型クラッド層ＮＣＬ上に、例えば、ｎ型不純物を導入したＧａＮからなるｎ型光閉じ込め層ＮＬ２が形成され、このｎ型光閉じ込め層ＮＬ２上に、例えば、多重量子井戸構造からなる活性層ＭＱＷが形成されている。この活性層ＭＱＷ上には、例えば、アクセプタ（ｐ型不純物）を導入したＧａＮからなるｐ型光閉じ込め層ＰＬ２が形成され、ｐ型光閉じ込め層ＰＬ２上に、例えば、ＡｌＮ（窒化アルミニウム）からなる電流阻止層（電流狭窄層）ＣＯＬが形成されている。この電流阻止層ＣＯＬには、ストライプ形状をした開口部（軸方向に延在する開口部）が形成されており、開口部が形成された電流阻止層ＣＯＬ上に、例えば、アクセプタ（ｐ型不純物）を導入したＡｌＧａＮからなるｐ型クラッド層ＰＣＬが形成されている。そして、ｐ型クラッド層ＰＣＬ上に、例えば、アクセプタ（ｐ型不純物）を導入したＧａＮからなるｐ型コンタクト層ＰＣＮＴが形成され、このｐ型コンタクト層ＰＣＮＴ上に、例えば、Ｐｔ／Ａｕ／Ｔｉ／Ｐｔ／Ａｕからなるｐ電極ＰＥが形成されている。
このように構成されている埋め込み構造の半導体レーザでは、電流阻止層ＣＯＬに設けられた開口部によって、ｐ型クラッド層ＰＣＬから活性層ＭＱＷへ流れる電流経路を制限することにより、活性層ＭＱＷで発光する光の光モード（横モード）が基本モード（０次モード）となるように制御している。つまり、埋め込み構造の半導体レーザでは、電流阻止層ＣＯＬによる電流狭窄効果により、光モード（横モード）を基本モードに制御しているといえる。このことから、埋め込み構造では、上述したリッジ構造のように、ｐ型クラッド層ＰＣＬやｐ型コンタクト層ＰＣＮＴの幅を狭くする必要がなく、リッジ構造に比べて、ｐ型クラッド層ＰＣＬやｐ型コンタクト層ＰＣＮＴの幅を充分に大きくすることができる。すなわち、埋め込み構造をした半導体レーザでは、ｐ型クラッド層ＰＣＬやｐ型コンタクト層ＰＣＮＴの幅によって横モードを制御しているのではなく、電流阻止層ＣＯＬに設けられた開口部の幅によって、横モードが基本モードとなるように制御されている。このことから、埋め込み構造をした半導体レーザでは、ｐ型クラッド層ＰＣＬやｐ型コンタクト層ＰＣＮＴやｐ電極ＰＥの幅を大きくすることができる。
特に、窒化物半導体を使用した半導体レーザでは、ｐ型コンタクト層ＰＣＮＴやｐ型クラッド層ＰＣＬに代表されるバルク抵抗が素子抵抗の大部分を占める。このため、ｐ型コンタクト層ＰＣＮＴやｐ型クラッド層ＰＣＬの幅を大きくすることができる埋め込み構造の半導体レーザでは、リッジ構造に比べて、素子抵抗を低減することが可能となる。この結果、埋め込み構造をした半導体レーザでは、低電圧動作が可能となる利点を有することになる。
＜変形例における利点＞
本変形例における半導体レーザでも、ｐ型クラッド層ＰＣＬを超格子層ＰＳＬから構成し、バンドギャップの小さな窒化物半導体層ＬＢＬに導入されているアクセプタの濃度を、バンドギャップの大きな窒化物半導体層ＨＢＬに導入されているアクセプタの濃度よりも高くしている。さらに、望ましくは、バンドギャップの小さな窒化物半導体層ＬＢＬにだけアクセプタを導入し、バンドギャップの大きな窒化物半導体層ＨＢＬにはアクセプタを導入しないように構成する。
これにより、本変形例によっても、バンドギャップの大きな窒化物半導体層ＨＢＬに導入されているアクセプタの割合が少なくなっているので、バンドギャップの大きな窒化物半導体層ＨＢＬに形成されやすい深い準位の発生を抑制することができる。この結果、本変形例によれば、深い準位に起因する電流変動の発生を抑制することができる。つまり、本変形例では、バンドギャップの小さな窒化物半導体層ＬＢＬと、バンドギャップの大きな窒化物半導体層ＨＢＬの積層構造から超格子層ＰＳＬを形成し、超格子層ＰＳＬのうち、バンドギャップの小さな窒化物半導体層ＬＢＬに優先的にアクセプタを導入している。このとき、バンドギャップの小さな窒化物半導体層ＬＢＬでは、バンドギャップの大きな窒化物半導体層ＨＢＬに比べて、アクセプタの活性化率が高くなる。このため、バンドギャップの小さな窒化物半導体層ＬＢＬに優先的にアクセプタを導入することにより、超格子層ＰＳＬ全体をｐ型半導体層としながらも、活性化しないアクセプタに起因する深い準位の発生を効果的に抑制することができる。
以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
１Ｓ 半導体基板
ＡＣ アクセプタ
ＡＬ アクセプタ準位
ＢＧ１ バンドギャップ
ＢＧ２ バンドギャップ
ＢＵＦ バッファ層
ＣＢ１ 伝導帯の下端部
ＣＢ２ 伝導帯の下端部
ＣＨ 電子走行層
ＣＬ 核形成層
ＣＮＴ コンタクトホール
ＣＯＬ 電流阻止層
ＤＥ ドレイン電極
ＤＥＧ ２次元電子ガス
ＤＬ ドレイン配線
Ｄ１ アクセプタの濃度
Ｄ２ アクセプタの濃度
ＥＳ 電子供給層
ＧＥ ゲート電極
ＧＯＸ ゲート絶縁膜
ＨＢＬ 窒化物半導体層
ＩＦ１ 絶縁膜
ＩＦ２ 絶縁膜
ＩＬ１ 層間絶縁膜
ＬＢＬ 窒化物半導体層
ＭＱＷ 活性層
ＮＣＬ ｎ型クラッド層
ＮＥ ｎ電極
ＮＬ２ ｎ型光閉じ込め層
ＯＰ１ 開口部
ＰＣＮＴ ｐ型コンタクト層
ＰＣＰ ｐ型キャップ層
ＰＣＬ ｐ型クラッド層
ＰＥ ｐ電極
ＰＬ１ ｐ型半導体層
ＰＬ２ ｐ型光閉じ込め層
ＰＳＬ 超格子層
ＳＥ ソース電極
ＳＬ ソース配線
ＳＵＢ 半導体基板
ＴＲ トレンチ
ＶＢ１ 価電子帯の上端部
ＶＢ２ 価電子帯の上端部

Claims (17)

  1. 第１窒化物半導体層と、前記第１窒化物半導体層よりもバンドギャップの大きな第２窒化物半導体層との積層構造からなる超格子層を備え、
    前記第１窒化物半導体層に導入されている導電型不純物の濃度は、前記第２窒化物半導体層に導入されている導電型不純物の濃度よりも大きい、半導体装置。
  2. 請求項１に記載の半導体装置において、
    前記超格子層の中で、前記第１窒化物半導体層にだけ導電型不純物が導入され、前記第２窒化物半導体層には、導電型不純物が導入されていない、半導体装置。
  3. 請求項１に記載の半導体装置において、
    前記第１窒化物半導体層には、ｐ型不純物が導入されている、半導体装置。
  4. 請求項３に記載の半導体装置において、
    前記ｐ型不純物は、マグネシウムである、半導体装置。
  5. 請求項１に記載の半導体装置において、
    前記第１窒化物半導体層は、ＩｎＧａＮ層から構成され、
    前記第２窒化物半導体層は、ＡｌＧａＮ層から構成されている、半導体装置。
  6. 請求項１に記載の半導体装置において、
    前記半導体装置は、半導体素子を含み、
    前記半導体素子は、
    （ａ）半導体基板と、
    （ｂ）前記半導体基板上に形成され、窒化物半導体層からなる電子走行層と、
    （ｃ）前記電子走行層上に形成され、窒化物半導体層からなる電子供給層と、
    （ｄ）前記半導体基板と前記電子走行層との間に形成された前記超格子層と、
    を有する、半導体装置。
  7. 請求項６に記載の半導体装置において、
    前記超格子層の平均バンドギャップは、前記電子走行層のバンドギャップよりも大きい、半導体装置。
  8. 請求項６に記載の半導体装置において、
    前記半導体基板と前記超格子層との間に、格子不整合を緩和するバッファ層が形成されている、半導体装置。
  9. 請求項８に記載の半導体装置において、
    前記第１窒化物半導体層の格子定数と、前記バッファ層の格子定数とは異なり、
    前記第２窒化物半導体層の格子定数と、前記バッファ層の格子定数とは異なる、半導体装置。
  10. 請求項９に記載の半導体装置において、
    前記第１窒化物半導体層の厚さは、転位が発生する臨界膜厚よりも小さく、
    前記第２窒化物半導体層の厚さは、転位が発生する臨界膜厚よりも小さい、半導体装置。
  11. 請求項８に記載の半導体装置において、
    前記超格子層の平均格子定数と、前記バッファ層の格子定数とは異なる、半導体装置。
  12. 請求項１１に記載の半導体装置において、
    前記超格子層の総厚は、転位が発生する臨界膜厚よりも小さい、半導体装置。
  13. 請求項６に記載の半導体装置において、
    前記電子供給層の電子親和力は、前記電子走行層の電子親和力よりも小さい、半導体装置。
  14. 請求項１３に記載の半導体装置において、
    前記半導体素子は、高電子移動度トランジスタである、半導体装置。
  15. 請求項１４に記載の半導体装置において、
    前記半導体素子は、ノーマリオフ型の前記高電子移動度トランジスタである、半導体装置。
  16. 請求項１に記載の半導体装置において、
    前記半導体装置は、半導体素子を含み、
    前記半導体素子は、
    （ａ）半導体基板と、
    （ｂ）前記半導体基板上に形成され、窒化物半導体層からなる電子走行層と、
    （ｃ）前記電子走行層上に形成され、窒化物半導体層からなる電子供給層と、
    （ｄ）前記電子供給層上に形成されたｐ型キャップ層と、を有し、
    前記ｐ型キャップ層は、前記超格子層を含む、半導体装置。
  17. 請求項１に記載の半導体装置において、
    前記半導体装置は、半導体素子を含み、
    前記半導体素子は、
    （ａ）発光層として機能する活性層と、
    （ｂ）前記活性層よりも屈折率の小さなｐ型クラッド層と、
    （ｃ）前記活性層よりも屈折率の小さなｎ型クラッド層と、を有し、
    前記活性層は、前記ｐ型クラッド層とｎ型クラッド層で挟まれ、
    前記ｐ型クラッド層は、前記超格子層を含む、半導体装置。
JP2013051047A 2013-03-13 2013-03-13 半導体装置 Expired - Fee Related JP6013948B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2013051047A JP6013948B2 (ja) 2013-03-13 2013-03-13 半導体装置
US14/198,430 US9536978B2 (en) 2013-03-13 2014-03-05 Semiconductor device
CN201410090758.9A CN104051515B (zh) 2013-03-13 2014-03-12 半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013051047A JP6013948B2 (ja) 2013-03-13 2013-03-13 半導体装置

Publications (2)

Publication Number Publication Date
JP2014179389A true JP2014179389A (ja) 2014-09-25
JP6013948B2 JP6013948B2 (ja) 2016-10-25

Family

ID=51504140

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013051047A Expired - Fee Related JP6013948B2 (ja) 2013-03-13 2013-03-13 半導体装置

Country Status (3)

Country Link
US (1) US9536978B2 (ja)
JP (1) JP6013948B2 (ja)
CN (1) CN104051515B (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016134541A (ja) * 2015-01-21 2016-07-25 富士通株式会社 化合物半導体装置及びその製造方法
JP2016149410A (ja) * 2015-02-10 2016-08-18 Ｄｏｗａエレクトロニクス株式会社 電子デバイス用エピタキシャル基板および高電子移動度トランジスタならびにそれらの製造方法
JP2017529697A (ja) * 2014-09-30 2017-10-05 蘇州捷芯威半導体有限公司Ｇｐｏｗｅｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ，Ｉｎｃ． パワー半導体デバイス及びその製造方法
JP6292361B1 (ja) * 2016-12-14 2018-03-14 三菱電機株式会社 光半導体装置の製造方法
WO2018109982A1 (ja) * 2016-12-14 2018-06-21 三菱電機株式会社 光半導体装置の製造方法
JP2019054133A (ja) * 2017-09-15 2019-04-04 富士通株式会社 化合物半導体装置及びその製造方法

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014192493A (ja) 2013-03-28 2014-10-06 Toyoda Gosei Co Ltd 半導体装置
US10483386B2 (en) * 2014-01-17 2019-11-19 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device, transistor having doped seed layer and method of manufacturing the same
JP6270572B2 (ja) * 2014-03-19 2018-01-31 株式会社東芝 半導体装置及びその製造方法
US9711683B2 (en) * 2014-09-26 2017-07-18 Epistar Corporation Semiconductor device and the method of manufacturing the same
JP6468886B2 (ja) * 2015-03-02 2019-02-13 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
JP2017054960A (ja) * 2015-09-10 2017-03-16 株式会社東芝 半導体装置
JP6735078B2 (ja) * 2015-09-30 2020-08-05 サンケン電気株式会社 半導体基体及び半導体装置
ITUB20155862A1 (it) * 2015-11-24 2017-05-24 St Microelectronics Srl Transistore di tipo normalmente spento con ridotta resistenza in stato acceso e relativo metodo di fabbricazione
JP2018056506A (ja) * 2016-09-30 2018-04-05 ルネサスエレクトロニクス株式会社 半導体装置
JP2019045750A (ja) * 2017-09-05 2019-03-22 ルネサスエレクトロニクス株式会社 半導体装置
JP6791083B2 (ja) * 2017-09-28 2020-11-25 豊田合成株式会社 半導体装置の製造方法
DE112018006715T5 (de) * 2017-12-28 2020-09-10 Rohm Co., Ltd. Nitrid-halbleiterbauteil
WO2020090281A1 (ja) * 2018-10-31 2020-05-07 ソニーセミコンダクタソリューションズ株式会社 半導体装置、通信モジュール及び半導体装置の製造方法
CN112750904B (zh) * 2019-10-30 2024-01-02 联华电子股份有限公司 具有应力松弛层的半导体元件
WO2021200168A1 (ja) * 2020-03-31 2021-10-07 国立大学法人京都大学 ２次元フォトニック結晶レーザ
CN114551590A (zh) 2020-11-26 2022-05-27 联华电子股份有限公司 高电子迁移率晶体管及其制作方法
TWI774349B (zh) * 2021-04-29 2022-08-11 合晶科技股份有限公司 半導體基板結構

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003031909A (ja) * 2001-07-12 2003-01-31 Nichia Chem Ind Ltd 窒化ガリウム系化合物半導体レーザ
JP2010171032A (ja) * 2009-01-20 2010-08-05 New Japan Radio Co Ltd 窒化物半導体装置形成用基板及び窒化物半導体装置
JP2011205082A (ja) * 2010-03-01 2011-10-13 Dowa Electronics Materials Co Ltd 半導体素子およびその製造方法
JP2014072429A (ja) * 2012-09-28 2014-04-21 Fujitsu Ltd 半導体装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3778765B2 (ja) * 2000-03-24 2006-05-24 三洋電機株式会社 窒化物系半導体素子およびその製造方法
JP3864735B2 (ja) * 2000-12-28 2007-01-10 ソニー株式会社 半導体発光素子およびその製造方法
JP3960957B2 (ja) * 2003-09-05 2007-08-15 古河電気工業株式会社 半導体電子デバイス
JP2009295753A (ja) * 2008-06-04 2009-12-17 Showa Denko Kk Ｉｉｉ族窒化物半導体発光素子の製造方法及びｉｉｉ族窒化物半導体発光素子、並びにランプ
US8787418B2 (en) * 2011-08-11 2014-07-22 Sensor Electronic Technology, Inc. Emitting device with compositional and doping inhomogeneities in semiconductor layers
JP2013207107A (ja) * 2012-03-28 2013-10-07 Fujitsu Ltd 化合物半導体装置及びその製造方法
US8680536B2 (en) * 2012-05-23 2014-03-25 Hrl Laboratories, Llc Non-uniform two dimensional electron gas profile in III-Nitride HEMT devices

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003031909A (ja) * 2001-07-12 2003-01-31 Nichia Chem Ind Ltd 窒化ガリウム系化合物半導体レーザ
JP2010171032A (ja) * 2009-01-20 2010-08-05 New Japan Radio Co Ltd 窒化物半導体装置形成用基板及び窒化物半導体装置
JP2011205082A (ja) * 2010-03-01 2011-10-13 Dowa Electronics Materials Co Ltd 半導体素子およびその製造方法
JP2014072429A (ja) * 2012-09-28 2014-04-21 Fujitsu Ltd 半導体装置

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017529697A (ja) * 2014-09-30 2017-10-05 蘇州捷芯威半導体有限公司Ｇｐｏｗｅｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ，Ｉｎｃ． パワー半導体デバイス及びその製造方法
JP2016134541A (ja) * 2015-01-21 2016-07-25 富士通株式会社 化合物半導体装置及びその製造方法
JP2016149410A (ja) * 2015-02-10 2016-08-18 Ｄｏｗａエレクトロニクス株式会社 電子デバイス用エピタキシャル基板および高電子移動度トランジスタならびにそれらの製造方法
JP6292361B1 (ja) * 2016-12-14 2018-03-14 三菱電機株式会社 光半導体装置の製造方法
WO2018109982A1 (ja) * 2016-12-14 2018-06-21 三菱電機株式会社 光半導体装置の製造方法
WO2018109857A1 (ja) * 2016-12-14 2018-06-21 三菱電機株式会社 光半導体装置の製造方法
JPWO2018109857A1 (ja) * 2016-12-14 2018-12-13 三菱電機株式会社 光半導体装置の製造方法
US10819085B2 (en) 2016-12-14 2020-10-27 Mitsubishi Electric Corporation Method for manufacturing optical semiconductor device
JP2019054133A (ja) * 2017-09-15 2019-04-04 富士通株式会社 化合物半導体装置及びその製造方法

Also Published As

Publication number Publication date
CN104051515A (zh) 2014-09-17
US9536978B2 (en) 2017-01-03
JP6013948B2 (ja) 2016-10-25
US20140264274A1 (en) 2014-09-18
CN104051515B (zh) 2018-10-16

Similar Documents

Publication Publication Date Title
JP6013948B2 (ja) 半導体装置
JP4751150B2 (ja) 窒化物系半導体装置
US8674407B2 (en) Semiconductor device using a group III nitride-based semiconductor
JP6259611B2 (ja) 短波長発光素子のためのｐ側層
JP6192378B2 (ja) 窒化物半導体発光素子
JP4328366B2 (ja) 半導体素子
JP4832768B2 (ja) 半導体装置
JP5037594B2 (ja) 電界効果トランジスタ
WO2011118098A1 (ja) 電界効果トランジスタ、電界効果トランジスタの製造方法、および電子装置
JP2002335052A (ja) 窒化物半導体素子
KR20030083011A (ko) 질화물 반도체 소자
JP5534661B2 (ja) 半導体装置
JP2009200096A (ja) 窒化物半導体装置とそれを含む電力変換装置
JP2001196575A (ja) 半導体装置
JP2008004720A (ja) 窒化物半導体を用いたヘテロ構造電界効果トランジスタ
JP2010123965A (ja) インジウム窒化物を有する発光ダイオード
JP5779284B2 (ja) スイッチング素子
JP2011210750A (ja) 電界効果トランジスタ、電界効果トランジスタの製造方法、および電子装置
JP2011187591A (ja) 窒化物半導体紫外線発光素子
JP5292895B2 (ja) 窒化物半導体トランジスタ
JPWO2011118099A1 (ja) 電界効果トランジスタ、電界効果トランジスタの製造方法、および電子装置
JP2011009493A (ja) 半導体装置およびその製造方法
JPWO2006109418A1 (ja) 半導体発光素子
JP2005086102A (ja) 電界効果トランジスタ、及び電界効果トランジスタの作製方法
JP5510325B2 (ja) 電界効果トランジスタ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150811

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160526

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160705

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160817

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160906

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160923

R150 Certificate of patent or registration of utility model

Ref document number: 6013948

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees