JP2016015355A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2016015355A JP2016015355A JP2014135203A JP2014135203A JP2016015355A JP 2016015355 A JP2016015355 A JP 2016015355A JP 2014135203 A JP2014135203 A JP 2014135203A JP 2014135203 A JP2014135203 A JP 2014135203A JP 2016015355 A JP2016015355 A JP 2016015355A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- manufacturing
- forming
- etching
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
造方法を提供することである。
【解決手段】AlXGa1−XN(0≦X≦1)を含む第1半導体層の表面にマスク層を
形成する工程と、前記マスク層に選択的に開口部を形成する工程と、前記開口部に露出し
た前記第1半導体層にオゾンにより酸化膜を形成する工程と、前記酸化膜を酸により除去
する工程と、を備える半導体装置の製造方法。
【選択図】図1
Description
トランジスタ(Hetero-structure Field Effect Transistor;HFET)が挙げられる。
このHFETは、ヘテロ界面チャネルの高移動度と分極により発生する高電子濃度により
、低オン抵抗を実現することが可能である。
から、ゲート閾値電圧がマイナスであるノーマリーオン型素子となってしまう。パワー半
導体素子では、安全動作上、ゲート電圧が印加されていない場合には素子が動作しないノ
ーマリーオフ型素子が必要である。低いオン抵抗を維持したままゲート閾値電圧を高くし
、ノーマリーオフ型素子とするためには、ゲート下の電子濃度のみを選択的にゼロとなる
ような構造にすることで実現できる。
GaN/GaNへテロ構造の一部を除去するゲートリセス構造が用いられる。しかし、ド
ライエッチングではドライエッチングを行なった面の形状の不均一性やAlGaN層へエ
ッチングダメージが生じることで、ゲート閾値電圧のばらつき、ドレイン電流のばらつき
、電流コラプスの顕在化が起きるという問題がある。また、ウェットエッチングではエッ
チング速度の制御が難しく、ゲート下の電子濃度にばらつきが生じることで、ゲート閾値
電圧のばらつきが起きるという問題がある。
制御が可能な半導体装置の製造方法を提供することである。
スク層を形成する工程と、前記マスク層に選択的に開口部を形成する工程と、前記開口部
に露出した前記第1半導体層にオゾンにより酸化膜を形成する工程と、前記酸化膜を酸に
より除去する工程と、を備える。
図にわたり、共通する部分には共通する符号を付す。また、図面の寸法比率は、図示の比
率に限定されるものではない。
図1の(a)〜(g)は、第1の実施形態に係る半導体装置1の製造方法においてプロ
セス毎に半導体装置の断面を示した模式図である。図1に示すように第1の実施形態に係
る半導体装置1は、AlGaN/GaNヘテロ構造を用いたHFETである。
化学気相成長法(Metal Organic Chemical Vapor Deposition;MOCVD)によりAl
Nから成るバッファ層12を成膜する。基板11はSi、AlN、GaNなど、バッファ
層12はGaNなどでも実施可能である。MOCVD法による成膜はあくまで一例であり
、例えば分子線結晶成長法(Molecular Beam Epitaxy;MBE)によって形成することも
可能である。
プAlGaNから成るバリア層13(第1半導体層)を順次成膜する。MOCVD法によ
る成膜はあくまで一例であり、例えばMBE法によって形成することも可能である。
ition;PECVD)によりマスク層15としてSiNを成膜する。そして、フォトエッ
チングにより図1(b)に示すような一部を開口したマスク層15を形成する。
化させる。これにより、マスク層15の一部が開口してバリア層13が表面に曝されてい
る領域には、図1(c)に示すような酸化膜16が形成される。そして、酸化膜16を弗
酸によりウェットエッチングすることで、図1(d)に示すように酸化膜の膜厚分だけバ
リア層13をエッチングすることが可能となる。オゾン酸化による酸化膜16の形成と弗
酸によるウェットエッチングを繰り返すことで、図1(e)に示すようにバリア層13の
エッチング深さを調整することが可能である。ウェットエッチングには、濃度50%の弗
酸を用いた。オゾン酸化により形成された酸化膜16はAlGaOxであり、加熱した硫
酸とリン酸の混酸や有機カルボン酸とフッ化アンモニウムの混酸を用いても実施可能であ
る。
)によりSiO2から成るゲート絶縁膜17を成膜する。SiO2はあくまで一例であり
、Al2O3、HfO2、ZrO2などでも実施可能である。バリア層13がエッチング
された領域に、図1(g)に示すようなゲート電極18を形成する。ゲート電極18は、
減圧化学気相成長法(Low Pressure Chemical Vapor Deposition;LPCVD)によりポ
リシリコンを成膜することで形成する。その他、蒸着法やCVD法によるメタル成膜によ
っても形成可能である。
、酸化温度(常温(20℃)、150℃、300℃)の関係を示すグラフである。図2で
は、オゾン酸化による酸化膜16の形成と弗酸によるウェットエッチングをそれぞれ1回
ずつ、つまり酸化エッチングサイクルを1サイクル行なっている。
とエッチング深さの関係を示すグラフである。酸化エッチング1サイクルの酸化時間を3
分、酸化温度を常温とした条件(1)と酸化エッチング1サイクルの酸化時間を30分、酸
化温度を300℃とした条件(2)の酸化エッチングサイクル数とバリア層11のエッチン
グ深さを示している。酸化条件は、常圧で酸素ガス流量が0.5リットル/分、オゾン濃
度が約5g/m3 (約2000ppm)である。
層13のエッチング深さも深くなる。このように、オゾン酸化の速度は酸化温度に依存し
、常温から300℃で酸化することが望ましい。更に高い温度で酸化することで酸化レー
トが速くなり、少ない繰り返し回数で深いエッチングが可能となるが、オゾンの分解、マ
スク材の変形やエッチング表面の荒れが発生してしまう。また、酸化エッチングサイクル
数と酸化膜厚は比例しており、オゾン酸化による酸化膜16の形成と弗酸によるウェット
エッチングを繰り返すことで、バリア層13のエッチング深さを調整することが可能であ
る。以上の工程により、半導体装置1は製造される。
5をマスクとしてドライエッチングによりバリア層13をエッチングする。上記の製造方
法の場合、バリア層13の表面にエッチングガスやイオンによるダメージが残留したりす
ることで、エッチング表面の結晶品質が著しく低下していた。この結晶品質の低下は、ゲ
ート閾値電圧のばらつき、ドレイン電流のばらつきや低電圧動作でのオン抵抗と比べて高
電圧動作でのオン抵抗値が高くなってしまうという電流コラプス現象を起こす。
チング表面を形成することが可能である。図4に第1の実施形態に係る半導体装置1のエ
ッチングプロセスと従来のエッチングプロセスにより得られたAlGaNバリア層13の
表面を観察したAFM像を示す。従来のCl2を用いたドライエッチングでは表面が全面
的に粗いのに対し、本発明の表面は、エッチピット22を除いた表面は非常に平坦であり
、表面粗さを表すRMS値が低減している。
、オゾン酸化による酸化膜16の形成と弗酸によるウェットエッチングを繰り返すことで
、バリア層13のエッチング深さを調整でき、エッチング深さ制御が可能である。
リーオフ型のGaN−HFETを製造することが可能である。図1では、バリア層13を
途中までエッチングした構造を示したが、バリア層13を完全に除去した構造でも実施可
能である。
いことからAlGaN層に歪みが生じて、ピエゾ効果によりAlGaN層内にピエゾ分極
が生じる。これにより、GaN層におけるAlGaN層との界面付近に2次元電子ガスが
形成される。ゲート電極18に印加する電圧を制御することで、ゲート電極18下の2次
元電子ガス濃度が増減し、電流を制御できる。以上のように、半導体装置1は動作する。
図5の(a)〜(f)は、第2の実施形態に係る半導体装置2の製造方法においてプロ
セス毎に半導体装置の断面を示した模式図である。なお、第2の実施形態について、第1
の実施形態と同様の点については説明を省略し、異なる点について説明する。
、ゲート絶縁膜17を形成せずに、バリア層13上にショットキー接合を形成するように
ゲート電極18を形成している。
ロセスによりリセスゲート構造を形成することで、ゲートリーク電流を低減することが可
能である。また、AlGaNを用いたバリア層13の表面は、窒素抜けおよび自然酸化膜
形成によりN型ドープされたことと同様になり、ショットキーゲートリークが増加してし
まう。第2の実施形態の製造方法を用いることで、バリア層13表面の窒素抜けや自然酸
化膜形成が抑制された表面となり、ゲートリーク電流を低減することが可能となる。
図6の(a)〜(f)は、第3の実施形態に係る半導体装置3の製造方法においてプロ
セス毎に半導体装置の断面を示した模式図である。なお、第3の実施形態について、第2
の実施形態と同様の点については説明を省略し、異なる点について説明する。
、MOCVDによりMgが添加されたP型AlGaNから成るP型ゲート層19(第3半
導体層)を成膜する。MOCVD法による成膜はあくまで一例であり、例えば分子線結晶
成長法(Molecular Beam Epitaxy;MBE)によって形成することも可能である。そして
、P型ゲート層19の上にゲート電極18を形成する。
入によりチャネル部に伝導度変調を起こさせることにより、低オン抵抗とノーマリーオフ
が可能となる。エッチングダメージを抑制した製造方法により再成長した界面およびP型
ゲート層19の良好な結晶性が得られるため、高いゲート信頼性および低ゲートリークを
実現することができる。
図7の(a)〜(f)は、第4の実施形態に係る半導体装置4の製造方法においてプロ
セス毎に半導体装置の断面を示した模式図である。なお、第4の実施形態について、第2
の実施形態と同様の点については説明を省略し、異なる点について説明する。
電極21の下をエッチングしている点である。図7(b)に示すように、オーミック電極
となるソース電極20とドレイン電極21を形成する部分が開口したマスク層15を形成
する。図7(c)〜(e)に示すように、オゾン酸化とウェットエッチングの酸化エッチ
ングサイクルを繰り返すことによりバリア層13を削った後、図7(f)に示すようにバ
リア層13が薄くなった領域に、ソース電極20とドレイン電極21を形成する。ソース
電極20とドレイン電極21は、LPCVD法によりポリシリコンを成膜することで形成
する。その他、CVD法によるメタル成膜によっても形成可能である。
によりバリア層13の表面を削ることで、バリア層13の表面に形成された自然酸化膜を
除去することができ、ソース電極20とドレイン電極21のコンタクト抵抗を低減するこ
とが可能である。
図8の(a)〜(g)は、第5の実施形態に係る半導体装置5の製造方法においてプロ
セス毎に半導体装置の断面を示した模式図である。なお、第5の実施形態について、第2
の実施形態と同様の点については説明を省略し、異なる点について説明する。
に示すように、素子分離領域を形成する部分が開口したマスク層15を形成する。図8(
c)〜(e)に示すように、オゾン酸化とウェットエッチングによりバリア層13を削る
。そして、図8(f)に示すように、プラズマエッチングによりマスク層15を除去する
。2つの素子分離領域間にあるバリア層13上に図8(g)に示すようにソース電極20
とドレイン電極21を形成する。次に、ソース電極20とドレイン電極21の間にゲート
電極18を形成する。ゲート電極18、ソース電極20、ドレイン電極21は、蒸着法や
CVD法によるメタル成膜によって形成可能である。
引き出す際に、素子分離領域を電極が横断するため、素子分離領域にも電圧が印可される
。ダメージ層が存在すると、ダメージ層を介してリーク電流が流れてしまう。これに対し
て、第5の実施形態の製造方法を用いることでダメージ層の形成を防止し、リーク電流を
低減することが可能である。
たが、GaN/InGaN、AlN/AlGaN、InAlN/GaNなどの組み合わせ
を用いても実施可能である。また、バリア層13はノンドープAlGaNを用いて説明し
たが、n型AlGaNを用いても実施可能である。基板11及びバッファ層12の材料・
構造にもよらず実施可能である。
のであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その
他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の
省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や
要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる
。
第2半導体層)、15…マスク層、16…酸化膜、17…ゲート絶縁膜、18…ゲート電
極、19…P型ゲート層(第3半導体層)、20…ソース電極、21…ドレイン電極
Claims (9)
- AlXGa1−XN(0≦X≦1)を含む第1半導体層の表面にマスク層を形成する工
程と、
前記マスク層に選択的に開口部を形成する工程と、
前記開口部に露出した前記第1半導体層にオゾンにより酸化膜を形成する工程と、
前記酸化膜を酸により除去する工程と、
を備える半導体装置の製造方法。 - 前記酸化膜を形成する工程の雰囲気温度が常温から300℃である請求項1に記載の半
導体装置の製造方法。 - 前記酸化膜を除去する酸が弗酸である請求項1または2に記載の半導体装置の製造方法
。 - 前記酸化膜を形成し前記酸化膜を酸により除去する工程を複数回繰り返す請求項1から
3のいずれか一項に記載の半導体装置の製造方法。 - 前記第1半導体層に接し前記マスク層を形成する面とは反対側の面にAlYGa1−Y
N(0≦Y<1)を含み、前記第1半導体層との関係においてXはYより大きい第2半導
体層を形成する工程と、
前記開口部に電極を形成する工程と、
を備える請求項4に記載の半導体装置の製造方法。 - 前記第1半導体層はノンドープあるいはn型である請求項5に記載の半導体装置の製造
方法。 - 前記電極はゲート電極、ソース電極、ドレイン電極のいずれかである請求項6に記載の
半導体装置の製造方法。 - 前記ゲート電極を形成する工程の前にゲート絶縁膜を形成する工程を備える請求項7に
記載の半導体装置の製造方法。 - 前記ゲート電極と前記第1半導体層との間にP型であるAlZGa1−ZN(0≦Z≦
1)を含む第3半導体層を形成する工程を備える請求項7に記載の半導体装置の製造方法
。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014135203A JP2016015355A (ja) | 2014-06-30 | 2014-06-30 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014135203A JP2016015355A (ja) | 2014-06-30 | 2014-06-30 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2016015355A true JP2016015355A (ja) | 2016-01-28 |
Family
ID=55231367
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014135203A Pending JP2016015355A (ja) | 2014-06-30 | 2014-06-30 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2016015355A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111640797A (zh) * | 2020-06-02 | 2020-09-08 | 南方科技大学 | 半导体器件的制作方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005183733A (ja) * | 2003-12-19 | 2005-07-07 | Furukawa Electric Co Ltd:The | 高電子移動度トランジスタ |
JP2012064900A (ja) * | 2010-09-17 | 2012-03-29 | Panasonic Corp | 半導体装置 |
JP2013149914A (ja) * | 2012-01-23 | 2013-08-01 | Mitsubishi Electric Corp | 光電気化学装置および半導体装置の製造方法 |
-
2014
- 2014-06-30 JP JP2014135203A patent/JP2016015355A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005183733A (ja) * | 2003-12-19 | 2005-07-07 | Furukawa Electric Co Ltd:The | 高電子移動度トランジスタ |
JP2012064900A (ja) * | 2010-09-17 | 2012-03-29 | Panasonic Corp | 半導体装置 |
JP2013149914A (ja) * | 2012-01-23 | 2013-08-01 | Mitsubishi Electric Corp | 光電気化学装置および半導体装置の製造方法 |
Non-Patent Citations (1)
Title |
---|
応用物理学会: "オゾン酸化を用いたAlGaN/GaNのサブnmステップバイステップエッチング", 第60回応用物理学会春季学術講演会講演予稿集, JPN6017031532, 27 March 2013 (2013-03-27), JP, pages 14 - 106, ISSN: 0003767813 * |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111640797A (zh) * | 2020-06-02 | 2020-09-08 | 南方科技大学 | 半导体器件的制作方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6439789B2 (ja) | 電界効果トランジスタ | |
JP5906004B2 (ja) | 電界効果トランジスタおよびその製造方法 | |
JP5495257B2 (ja) | Iii族窒化物系電界効果トランジスタおよびその製造方法 | |
JP5564815B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP5088325B2 (ja) | 化合物半導体装置およびその製造方法 | |
JP5496635B2 (ja) | 半導体装置の製造方法 | |
JP5998446B2 (ja) | 化合物半導体装置及びその製造方法 | |
JP5724347B2 (ja) | 化合物半導体装置及びその製造方法 | |
JP5654884B2 (ja) | 窒化物半導体装置の製造方法 | |
JP2008270521A (ja) | 電界効果トランジスタ | |
JP2011044647A (ja) | Iii族窒化物系電界効果トランジスタおよびその製造方法 | |
JP2010192633A (ja) | GaN系電界効果トランジスタの製造方法 | |
US8999788B2 (en) | Manufacturing method of GaN-based semiconductor device and semiconductor device | |
JP2010166027A (ja) | GaN系電界効果トランジスタおよびその製造方法 | |
JP6834546B2 (ja) | 半導体装置及びその製造方法 | |
US9793370B2 (en) | Transistor with oxidized cap layer | |
US10395932B2 (en) | Semiconductor device and method for manufacturing the same | |
JP2017085058A (ja) | 化合物半導体装置及びその製造方法 | |
JP2013229458A (ja) | ヘテロ接合電界効果型トランジスタおよびその製造方法 | |
JP2013120871A (ja) | ヘテロ接合電界効果型トランジスタおよびその製造方法 | |
JP2010165783A (ja) | 電界効果型トランジスタおよびその製造方法 | |
JP2016015355A (ja) | 半導体装置の製造方法 | |
US20130309828A1 (en) | Manufacturing method of semiconductor device | |
JP2016136547A (ja) | 電界効果トランジスタ | |
JP2009049358A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20161125 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20170220 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170810 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170825 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20170929 Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20170929 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20180330 |