CN108206206B - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN108206206B
CN108206206B CN201710766837.0A CN201710766837A CN108206206B CN 108206206 B CN108206206 B CN 108206206B CN 201710766837 A CN201710766837 A CN 201710766837A CN 108206206 B CN108206206 B CN 108206206B
Authority
CN
China
Prior art keywords
region
semiconductor
semiconductor region
conductive
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710766837.0A
Other languages
English (en)
Other versions
CN108206206A (zh
Inventor
上杉谦次郎
彦坂年辉
布上真也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN108206206A publication Critical patent/CN108206206A/zh
Application granted granted Critical
Publication of CN108206206B publication Critical patent/CN108206206B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7781—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with inverted single heterostructure, i.e. with active layer formed on top of wide bandgap layer, e.g. IHEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/44—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明涉及半导体装置及其制造方法，提供能够提高性能的半导体装置的制造方法。根据实施方式，半导体装置的制造方法包括：通过使用了包含第1元素的气体的干法蚀刻去除设置于包含Alx1Ga1－x1N(0≤x1<1)的第1膜之上的包含Alx2Ga1－x2N(0<x2<1，x1<x2)的第2膜的一部分，形成槽，使第1膜的一部分在槽的底部露出。制造方法包括：使露出的第1膜的一部分与包含NH3的气氛接触来进行热处理。制造方法包括：在热处理之后在第1膜的一部分之上形成绝缘膜。制造方法包括：在绝缘膜之上形成电极。绝缘膜具有从第1膜的一部分朝向电极的第1方向上的中央的第1位置，第1位置处的所述第1元素的浓度为1×1018cm‑3以下。

Description

半导体装置及其制造方法
本申请以日本发明专利申请2016-245741(申请日2016年12月19日)为基础，根据该申请享受优先权。本申请通过参照该申请，从而包含同申请的全部内容。
技术领域
本发明的实施方式涉及半导体装置及其制造方法。
背景技术
例如，在半导体装置中，期望稳定的工作。
发明内容
本发明的实施方式提供能够提高工作稳定性的半导体装置及其制造方法。
根据实施方式，半导体装置包括：第1电极、第2电极、第3电极、Alx1Ga1－x1N(0≤x1<1)的第1半导体区域、Alx2Ga1－x2N(0<x2<1，x1<x2)的第2半导体区域、Alx3Ga1－x3N(0<x3<1，x2<x3)的第3半导体区域、Alx4Ga1－x4N(0<x4<1，x2<x4)的第4半导体区域以及Alx5Ga1－x5N(0≤x5<x2)或者Iny1Ga1－y1N(0≤y1<1)的第5半导体区域。所述第1电极包括第1导电区域。所述第2电极包括第2导电区域。所述第2导电区域在第1方向上与所述第1导电区域分离。所述第3电极包括第3导电区域。所述第1方向上的所述第3导电区域的第3位置处于所述第1方向上的所述第1导电区域的第1位置与所述第1方向上的所述第2导电区域的第2位置之间。所述第1半导体区域在与所述第1方向交叉的第2方向上，与所述第1导电区域、所述第2导电区域以及所述第3导电区域分离。所述第2半导体区域在所述第2方向上，设置于所述第1导电区域与所述第1半导体区域之间、所述第2导电区域与所述第1半导体区域之间以及所述第3导电区域与所述第1半导体区域之间。所述第3半导体区域在所述第2方向上，设置在所述第1导电区域与所述第2半导体区域之间。所述第4半导体区域在所述第2方向上，设置在所述第2导电区域与所述第2半导体区域之间。所述第5半导体区域在所述第2方向上设置在所述第3导电区域与所述第2半导体区域之间，在所述第1方向上设置在所述第3半导体区域与所述第4半导体区域之间。
根据本发明的其它实施方式，提供一种半导体装置的制造方法，
在Alx1Ga1－x1N(0≤x1<1)的第1半导体膜之上形成Alx2Ga1－x2N(0<x2<1，x1<x2)的第2半导体膜，
在所述第2半导体区域之上形成Alx5Ga1－x5N(0≤x5<x2)或者Iny1Ga1－y1N(0≤y1<1)的中间半导体膜，所述中间半导体膜包括第1中间区域、第2中间区域以及第3中间区域，所述第3中间区域处于所述第1中间区域与第2中间区域之间，
在所述第3中间区域之上形成掩模，去除所述第1中间区域以及所述第2中间区域，使所述第2半导体膜的一部分露出，
在露出的所述第2半导体膜的所述一部分之上形成Alx3Ga1－x3N(0<x3<1，x2<x3)的第3半导体膜。
附图说明
图1是举例说明实施方式的半导体装置的示意剖面图。
图2的图2(a)～图2(d)是举例说明实施方式的半导体装置的制造方法的工序顺序示意剖面图。
图3是举例说明实施方式的其它半导体装置的示意剖面图。
符号说明
10：基板；10a：第1面；10b：缓冲层；11：第1半导体区域；11f：第1半导体膜；11p、11q：部分；12：第2半导体区域；12f：第2半导体膜；13：第3半导体区域；13f：第3半导体膜；14：第4半导体区域；15：第5半导体区域；15a：第1部分区域；15b：第2部分区域；15f：中间半导体膜；15fa：第1中间区域；15fb：第2中间区域；15fc：第3中间区域；21：第1电极；21a：第1导电区域；21f：第6导电区域；22：第2电极；22b：第2导电区域；22g：第7导电区域；23：第3电极；23c：第3导电区域；23d：第4导电区域；23e：第5导电区域；30：绝缘膜；40：二维电子气；50：掩模；51：残渣；110、111：半导体装置；L15a：第1长度；L15b：第2长度；T12：第2半导体区域厚；T13、T14：厚度；T15：第5半导体区域厚
具体实施方式
以下，参照附图，对本发明的实施方式进行说明。
附图是示意性的或者概念性的图，各部分的厚度与宽度的关系、部分间的大小的比例等未必与现实的厚度与宽度的关系、大小的比例相同。即使在表示相同的部分的情况下，有时也根据附图而相互的尺寸、比例被表示得不同。
在本申请说明书和各图中，对于与在已示出过的图中说明过的要素相同的要素附加相同的符号，适当地省略详细说明。
图1是举例说明实施方式的半导体装置的示意剖面图。
如图1所示，实施方式的半导体装置110包括第1电极21、第2电极22、第3电极23、第1半导体区域11、第2半导体区域12、第3半导体区域13、第4半导体区域14以及第5半导体区域15。在该例子中，设置有基板10以及缓冲层10b。
第1电极21包括第1导电区域21a。第2电极22包括第2导电区域22b。第2导电区域22b在第1方向上与第1导电区域21a分离。
将第1方向设为X轴方向。将相对于X轴方向垂直的1个方向设为Z轴方向。将相对于X轴方向以及Z轴方向垂直的方向设为Y轴方向。
第3电极23包括第3导电区域23c。第1方向(X轴方向)上的第3导电区域23c的第3位置处于第1方向上的第1导电区域21a的第1位置与第1方向上的第2导电区域22b的第2位置之间。例如，也可以是在X轴方向上，第3导电区域23c的至少一部分位于第1导电区域21a与第2导电区域22b之间。
第1半导体区域11、第2半导体区域12、第3半导体区域13、第4半导体区域14以及第5半导体区域15包括例如氮化物半导体。
第1半导体区域11在第2方向上与第1导电区域21a、第2导电区域22b以及第3导电区域23c分离。第2方向与第1方向交叉。第2方向为例如Z轴方向。第1半导体区域11包含例如Alx1Ga1－x1N(0≤x1<1)。
第2半导体区域12在第2方向(Z轴方向)上，设置于第1导电区域21a与第1半导体区域11之间、第2导电区域22b与第1半导体区域11之间以及第3导电区域23c与第1半导体区域11之间。第2半导体区域12包含例如Alx2Ga1－x2N(0<x2<1，x1<x2)。
第3半导体区域13在第2方向上，设置于第1导电区域21a与第2半导体区域12之间。第3半导体区域13包含例如Alx3Ga1－x3N(0<x3<1，x2<x3)。
第4半导体区域14在第2方向上，设置于第2导电区域22b与第2半导体区域12之间。第4半导体区域14包含例如Alx4Ga1－x4N(0<x4<1，x2<x4)。
第5半导体区域15在第2方向上，设置于第3导电区域23c与第2半导体区域12之间。第5半导体区域15在第1方向(X轴方向)上，设置于第3半导体区域13与第4半导体区域14之间。第5半导体区域15包含例如Alx5Ga1－x5N(0≤x5<x2)。或者，第5半导体区域15包含例如Iny1Ga1－y1N(0≤y1<1)。
例如，在基板10的第1面10a之上设置缓冲层10b。在缓冲层10b之上，设置有上述半导体区域以及上述电极。基板10例如包括硅基板。基板10的材料是任意的。
第1电极21与第3半导体区域13电连接。第2电极22与第4半导体区域14电连接。第1电极21作为源极电极以及漏极电极的一方发挥功能。第2电极22作为源极电极以及漏极电极的另一方发挥功能。第3电极23作为例如栅极电极发挥功能。
如图1所示设置绝缘膜30。绝缘膜30设置于第3电极23的第3导电区域23c与第5半导体区域15之间。绝缘膜30作为例如栅极绝缘膜发挥功能。
第1半导体区域11包括在Z轴方向上与第3半导体区域13重叠的部分。在该部分，晶格长度(例如晶格常数)从第1半导体区域11朝向第3半导体区域13变小。晶格长度是半导体区域的层叠方向(Z轴方向)的长度。在Z轴方向上与第3半导体区域13重叠的部分，带隙能量从第1半导体区域11朝向第3半导体区域13上升。因此，在第1半导体区域11的该区域产生二维电子气40(参照图1)。
同样地，第1半导体区域11包括在Z轴方向上与第4半导体区域14重叠的部分。在该部分，晶格长度从第1半导体区域11朝向第4半导体区域14变小。在Z轴方向上与第4半导体区域14重叠的部分，带隙从第1半导体区域11朝向第4半导体区域14上升。因此，在第1半导体区域11的该区域产生二维电子气40(参照图1)。
另一方面，第1半导体区域11包括在Z轴方向上与第5半导体区域15重叠的部分。如已说明的那样，第5半导体区域15包含Alx5Ga1－x5N(0≤x5<x2)。或者，第5半导体区域15包含Iny1Ga1－y1N(0≤y1<1)。另一方面，第2半导体区域12包含Alx2Ga1－x2N(0<x2<1，x1<x2)。晶格长度沿着从第2半导体区域12朝向第5半导体区域15的方向而变大。在Z轴方向上与第5半导体区域15重叠的部分，带隙能量沿着从第2半导体区域12朝向第5半导体区域15的方向而减少。因此，在该第1半导体区域11的与第5半导体区域15重叠的区域，实质上不产生二维电子气40(参照图1)。
因此，在实施方式的半导体装置110中，在未对第3电极23施加有电压时，在第1电极21与第2电极22之间电流实质上不流动(截止状态)。而且，在对第3电极23施加有电压时，在第1电极21与第2电极22之间电流流动(导通状态)。这样，在半导体装置110中能够进行常截止工作。
例如，在第1状态下，第1电极21的电位与第3电极23的电位之差的绝对值为第1值。例如，在第2状态下，第1电极21的电位与第3电极23的电位之差的绝对值为第2值。第1值大于第2值。第1状态例如对应于导通状态。第2状态例如对应于截止状态。在第1状态下对第1电极21与第2电极22之间施加有电压时流过的电流大于在第2状态下对第1电极21与第2电极22之间施加有该电压时流过的电流。
例如，半导体装置110为常截止型的HEMT(High Electron Mobility Transistor，高电子迁移率晶体管)。
例如，当在第3电极23与第2半导体区域12之间设置如第3半导体区域13那样Al组成比高的半导体区域时，在与第3电极23重叠的区域也产生二维电子气40。因此，变为常导通。或者，阈值电压低，难以进行稳定的常截止工作。
例如，第5半导体区域15的带隙能量小于第2半导体区域12的带隙能量。例如，在实施方式中，与未设置有第5半导体区域15的参考例相比，阈值电压高。例如，常截止型的工作稳定。
在实施方式中，例如，利用第5半导体区域15来缓和第2半导体区域12的压电极化。通过缓和压电极化，例如二维电子气40的产生被有效地抑制。
在实施方式中，例如，第5半导体区域15与第2半导体区域12物理地相接。由此，在第1半导体区域11的与第5半导体区域15重叠的部分，二维电子气40的产生被有效地抑制。
第2半导体区域12具有沿着第2方向(Z轴方向)的厚度(第2半导体区域厚T12)。在实施方式中，第2半导体区域厚T12为例如2纳米(nm)以上且10nm以下。在第2半导体区域厚T12过厚的情况下，在第1半导体区域11的与第5半导体区域15重叠的部分变得容易产生二维电子气40。在第2半导体区域厚T12为10nm以下时，能够得到稳定的常截止工作。
第5半导体区域15具有沿着第2方向(Z轴方向)的厚度(第5半导体区域厚T15)。在实施方式中，第5半导体区域厚T15为例如0.5nm以上。在第5半导体区域厚T15小于0.5nm的情况下，例如，在第1半导体区域11的与第5半导体区域15重叠的部分变得容易产生二维电子气40。在第5半导体区域厚T15为0.5nm以上时，能够得到稳定的常截止工作。
如后所述，第5半导体区域厚T15能够通过在第2半导体区域12之上形成第5半导体区域厚T15的半导体膜并去除该半导体膜的一部分而形成。此时，如果第5半导体区域厚T15薄，则易于去除该半导体膜。能够通过利用含氢气氛的处理等去除该半导体膜。能够抑制半导体膜的去除时的基底的第2半导体区域12的损伤。由于该半导体膜(第5半导体区域15)的厚度薄，从而例如抑制第2半导体区域12的损伤。
第5半导体区域厚T15为例如5nm以下。由此，例如，抑制第2半导体区域12的损伤。
在该例子中，第3电极23包括第4导电区域23d以及第5导电区域23e。在第2方向(Z轴方向)上，在第4导电区域23d与第2半导体区域12之间具有第3半导体区域13的一部分。在第2方向(Z轴方向)上，在第5导电区域23e与第2半导体区域12之间具有第4半导体区域14的一部分。
在该例子中，绝缘膜30的一部分设置于第4导电区域23d与第3半导体区域13之间。绝缘膜30的另一部分设置于第5导电区域23e与第4半导体区域14之间。绝缘膜30使第4导电区域23d与第3半导体区域13之间绝缘。绝缘膜30使第5导电区域23e与第4半导体区域14之间绝缘。
绝缘膜30的一部分在第1方向(X轴方向)上处于第3电极23与第3半导体区域13之间。绝缘膜30的另一部分在第1方向(X轴方向)上处于第3电极23与第4半导体区域14之间。
第3电极23的一部分(第4导电区域23d以及第5导电区域23e)在Z轴方向上与第3半导体区域13以及第4半导体区域14重叠。第3电极23在Z轴方向上，与位于第3电极23与第3半导体区域13之间的绝缘膜30重叠。第3电极23在Z轴方向上，与位于第3电极23与第4半导体区域14之间的绝缘膜30重叠。
第1半导体区域11具有与第3半导体区域13与第3电极23之间的区域重叠的部分11p。第1半导体区域11具有与第4半导体区域14与第3电极23之间的区域重叠的部分11q。第3电极23在Z轴方向上，与部分11p以及部分11q重叠。例如，在对第3电极23施加有电压时，能够易于在部分11p以及部分11q产生载流子。由此，例如，能够降低导通电阻。例如，能够使工作加快。
在图1所示的例子中，第5半导体区域15的沿着X－Z平面(相对于第1方向以及第2方向平行的面)的剖面为梯形。梯形的斜面为正锥形。如图1所示，例如，第5半导体区域15包括第1部分区域15a以及第2部分区域15b。在第2方向(Z轴方向)上，第2部分区域15b处于第1部分区域15a与第2半导体区域12之间。第1部分区域15a具有沿着第1方向(X轴方向)的第1长度L15a。第2部分区域15b具有沿着第1方向的第2长度L15b。第1长度L15a短于第2长度L15b。
例如，如图1所示，第5半导体区域的一部分(端部)在第2方向(Z轴方向)上位于第3半导体区域13与第2半导体区域12之间。第5半导体区域15的另一部分(另一端部)在第2方向上，位于第4半导体区域14与第2半导体区域12之间。例如，在第5半导体区域15的锥形的斜面之上设置第3半导体区域13或者第4半导体区域14。
像第5半导体区域15这样的形状例如能够通过如后所述在第2半导体区域12之上形成作为第5半导体区域15的半导体膜并去除该半导体膜的一部分而得到。然后，能够通过在去除该半导体膜的一部分之后形成作为第3半导体区域13以及第4半导体区域14的其它半导体膜而得到。
在上述工序中，在作为第5半导体区域15的半导体膜之上形成后述的掩模，进行加工。作为第5半导体区域15的半导体膜例如作为覆盖层(capping layer)发挥功能。作为第5半导体区域15的半导体膜作为覆盖层发挥功能，从而抑制向第2半导体区域12、特别是在第2半导体区域12之中与第5半导体区域15重叠的区域导入晶体缺陷。其结果是能够抑制阈值电压的变动。
例如，作为常截止的半导体装置的参考例，考虑如下参考例：在第2半导体区域12的一部分之上形成第3半导体区域13以及第4半导体区域14，在它们之间不设置第5半导体区域15。在该参考例中，为了选择性地形成第3半导体区域13以及第4半导体区域14，具有规定的形状的掩模(例如，氧化硅膜等)设置于第2半导体区域12。在该掩模的加工中，有时在不被该掩模覆盖的第2半导体区域12残留有残渣(例如硅含有物)。如果在存在残渣的第2半导体区域12之上形成第3半导体区域13以及第4半导体区域14，则第3半导体区域13以及第4半导体区域14的特性有时会发生变动。因此，在这样的参考例中，导通电阻容易上升。在该参考例中，X轴方向的击穿电压(例如，横向击穿电压)容易下降。
在实施方式中，例如，形成作为第5半导体区域15的半导体膜，在该半导体膜之上形成掩模，去除该半导体膜的一部分。能够通过包含氢的处理等实施该半导体膜的一部分的去除。因此，即使在掩模的形成中在残渣残留于半导体膜的一部分之上的情况下，该部分也被去除。然后，第2半导体区域12由于该半导体膜的去除而露出，在露出的第2半导体区域12之上形成(晶体生长)第3半导体区域13以及第4半导体区域14。能够抑制第3半导体区域13以及第4半导体区域14的特性的变动。由此，能够抑制导通电阻的上升。能够抑制X轴方向的击穿电压的下降。
在实施方式中，能够抑制在第2半导体区域12与第3半导体区域13之间的界面、以及第2半导体区域12与第4半导体区域14之间的界面产生硅等杂质。由此，例如，能够提高X轴方向的击穿电压(例如横向击穿电压)。
在实施方式中，MOS界面具有例如绝缘膜30/第5半导体区域15/第2半导体区域12的层叠构造。由于Al组成低的第5半导体区域15与绝缘膜30接触，所以与Al组成高的半导体区域与绝缘膜30接触的情况相比，MOS界面易于稳定化。阈值电压的变动被抑制。
以下，对半导体区域的例子进行说明。
在第1半导体区域11，例如，组成比x1为0.01以下。第1半导体区域11包含例如GaN。第1半导体区域11处的(残留)载流子浓度小于例如1×10-17cm-3。第1半导体区域11为例如未有意地掺杂杂质的GaN(ud－GaN)。例如，为本征GaN(i－GaN)。
在第2半导体区域12，例如，组成比x2为0.1以上且小于0.2。第2半导体区域12包含例如Al0.15Ga0.85N。沿着第2方向的第2半导体区域12的第2半导体区域厚T12为例如2纳米以上且10纳米以下。
在第3半导体区域13，组成比x为例如0.2以上且0.3以下。第3半导体区域13包含例如Al0.3Ga0.7N。沿着第2方向的第3半导体区域13的厚度T13为例如20纳米以上且50纳米以下。
在第4半导体区域14，组成比x4为例如0.2以上且0.3以下。例如，组成比x4与组成比x3实质上相同。例如，组成比x3与组成比x4之差为组成比x3的0.1倍以下。第4半导体区域14包含例如Al0.3Ga0.7N。沿着第2方向的第4半导体区域14的厚度T14为例如20纳米以上且50纳米以下。厚度T13与厚度T14之差为例如厚度T13的0.1倍以下。
在第5半导体区域15包含Alx5Ga1－x5N(0≤x5<x2)的情况下，组成比x5为例如0.01以下。第5半导体区域15为例如GaN。在第5半导体区域15包含Iny1Ga1－y1N的情况下，组成比y1也可以为0.01以下。组成比y1也可以高于0.01。由此，例如，第5半导体区域15的晶格常数大于第2半导体区域12的晶格常数。
在第5半导体区域15包含In的情况下，第5半导体区域15的带隙能量变小。在第5半导体区域15包含In的情况下，第5半导体区域15的晶格长度变大。在与第3电极23重叠的区域，变得易于抑制压电极化。由此，阈值电压变高。能够得到更稳定的常截止工作。
进而，在作为第5半导体区域15的半导体膜包含In的情况下，例如，该半导体膜通过含氢处理等而变得更加易于被去除。因此，能够降低该处理的温度。能够抑制第2半导体区域12的损伤。
第5半导体区域15包含例如从包括Mg、Zn以及C的群中选择出的至少一个。第5半导体区域15为例如p型。由此，第3电极23一侧的传导带的能量上升。由此，能够增大阈值电压。由此，例如，使常截止工作更稳定化。
绝缘膜30包含例如从包括硅的氧化物、硅的氮化物、硅的氮氧化物、金属氧化物、金属氮化物、以及金属氮氧化物的群中选择出的至少一个。
第1电极21以及第2电极22中的至少任意一个包含例如从包括Al、Ti、Ni以及Au的群中选择出的至少一个。第3电极23包含例如从包括Al、Ni、Au、TiN、WN以及多晶硅的群中选择出的至少一个。
以下，对实施方式的半导体装置的制造方法的例子进行说明。
图2(a)～图2(d)是举例说明实施方式的半导体装置的制造方法的工序顺序示意剖面图。
如图2(a)所示，在基板10的第1面10a之上形成缓冲层10b。在缓冲层10b之上形成第1半导体膜11f。第1半导体膜11f为例如Alx1Ga1－x1N(0≤x1<1)。在第1半导体膜11f之上形成第2半导体膜12f。第2半导体膜12f为例如Alx2Ga1－x2N(0<x2<1，x1<x2)。在第2半导体膜12f之上形成中间半导体膜15f。中间半导体膜15f为例如Alx5Ga1－x5N(0≤x5<x2)或者Iny1Ga1－ y1N(0≤y1<1)。中间半导体膜15f包括第1中间区域15fa、第2中间区域15fb以及第3中间区域15fc。第3中间区域15fc处于第1中间区域15fa与第2中间区域15fb之间。在1个处理腔中连续进行中间半导体膜15f的形成和第2半导体膜12f的形成。例如通过晶体生长来形成这些半导体膜。
如图2(b)所示，在3中间区域15fc之上形成掩模50。掩模50包含例如硅氧化物。例如，在中间半导体膜15f之上形成包含作为掩模50的硅氧化物的膜。使用光刻法去除掩模50的一部分。掩模50不设置于第1中间区域15fa以及第2中间区域15fb之上。掩模50的剖面为例如正锥形的梯形。在形成掩模50时，在第1中间区域15fa以及第2中间区域15fb的表面有时会附着包含硅的残渣51。
如图2(c)所示，将掩模50用作蚀刻的掩模，去除第1中间区域15fa以及第2中间区域15fb。由此，第2半导体膜12f的一部分露出。残渣51与第1中间区域15fa以及第2中间区域15fb一起被去除。第1中间区域15fa以及第2中间区域15fb的去除例如包括基于氢气氛的处理。基于氢气氛的处理例如包括基于包含氢的气氛的热处理。热处理例如可以包括不使用等离子体的非等离子体的热处理。从中间半导体膜15f得到第5半导体区域15。例如，第5半导体区域15具有正锥形的梯形的形状。
如图2(d)所示，在露出的第2半导体膜12f的一部分之上形成第3半导体膜13f。第3半导体膜13f作为第3半导体区域13以及第4半导体区域14。第3半导体膜13f例如通过使用了MOCVD法的晶体生长而形成。在掩模50之上实质上不形成第3半导体膜13f。在第2半导体膜12f之上选择性地形成第3半导体膜13f。
能够在1个处理腔内连续进行第3半导体膜13f的形成和第1中间区域15fa以及第2中间区域15fb的去除。例如，能够将MOCVD装置分别用于第1中间区域15fa以及第2中间区域15fb的去除、和第3半导体膜13f的形成。例如，也可以在MOCVD装置的1个处理腔中连续进行第1中间区域15fa以及第2中间区域15fb的去除和第3半导体膜13f的形成。
像这样，在基板10的第1面10a之上形成第1半导体区域11、第2半导体区域12、第3半导体区域13、第4半导体区域14以及第5半导体区域15。之后，形成绝缘膜30、第1电极21、第2电极22以及第3电极23。由此形成半导体装置110。
在上述制造方法中，在去除第1中间区域15fa以及第2中间区域15fb而露出的第2半导体膜12f的一部分之上形成第3半导体膜13f。由此，在第2半导体区域12的一部分之上形成第3半导体区域13以及第4半导体区域14。
当按照这样的顺序形成第3半导体区域13以及第4半导体区域14时，例如，能够在第3半导体区域13与第2半导体区域12的界面(再生长界面，regrown interface)以及第4半导体区域14与第2半导体区域12的界面(再生长界面)减少残渣51的量。例如，得到减少了残渣51的再生长界面。由此，例如，能够提高横向击穿电压。
根据上述制造方法，能够提供能够提高工作稳定性的半导体装置的制造方法。
图3是举例说明实施方式的其它例子的半导体装置的示意剖面图。
如图3所示，在实施方式的半导体装置111中，第1电极21还包括第6导电区域21f。第6导电区域21f与第1导电区域21a连续。第2电极22还包括第7导电区域22g。第7导电区域22g与第2导电区域22b连续。在第1方向上，在第6导电区域21f与第7导电区域22g之间具有第2半导体区域12、第3半导体区域13、第4半导体区域14以及第5半导体区域15。半导体装置111中的除此以外的结构与半导体装置110相同。
在半导体装置111中，第1电极21以及第2电极22可以与第1半导体区域11相接。第1电极21可以与第3半导体区域13的侧面的至少一部分相接。第2电极22可以与第4半导体区域14的侧面的至少一部分相接。利用第6导电区域21f以及第7导电区域22g，电流路径稳定化。
实施方式也可以包括以下的技术方案。
(技术方案1)
一种半导体装置，具备：
第1电极，包括第1导电区域；
第2电极，包括第2导电区域，该第2导电区域在第1方向上与所述第1导电区域分离；
第3电极，包括第3导电区域，所述第1方向上的所述第3导电区域的第3位置处于所述第1方向上的所述第1导电区域的第1位置与所述第1方向上的所述第2导电区域的第2位置之间；
Alx1Ga1－x1N(0≤x1<1)的第1半导体区域，在与所述第1方向交叉的第2方向上，与所述第1导电区域、所述第2导电区域以及所述第3导电区域分离；
Alx2Ga1－x2N(0<x2<1，x1<x2)的第2半导体区域，在所述第2方向上，设置于所述第1导电区域与所述第1半导体区域之间、所述第2导电区域与所述第1半导体区域之间以及所述第3导电区域与所述第1半导体区域之间；
Alx3Ga1－x3N(0<x3<1，x2<x3)的第3半导体区域，在所述第2方向上，设置于所述第1导电区域与所述第2半导体区域之间；
Alx4Ga1－x4N(0<x4<1，x2<x4)的第4半导体区域，在所述第2方向上，设置于所述第2导电区域与所述第2半导体区域之间；
Alx5Ga1－x5N(0≤x5<x2)或者Iny1Ga1－y1N(0≤y1<1)的第5半导体区域，在所述第2方向上设置于所述第3导电区域与所述第2半导体区域之间，在所述第1方向上设置于所述第3半导体区域与所述第4半导体区域之间。
(技术方案2)
根据技术方案1所记载的半导体装置，其中，
所述第5半导体区域与所述第2半导体区域相接。
(技术方案3)
根据技术方案1或者2所记载的半导体装置，其中，
所述y1为0.01以下。
(技术方案4)
根据技术方案1～3中的任意一项所记载的半导体装置，其中，
所述y1高于0。
(技术方案5)
根据技术方案1～4中的任意一项所记载的半导体装置，其中，
所述第5半导体区域包括第1部分区域和第2部分区域，
在所述第2方向上，所述第2部分区域处于所述第1部分区域与所述第2半导体区域之间，所述第1部分区域的沿着所述第1方向的第1长度短于所述第2部分区域的沿着所述第1方向的第2长度。
(技术方案6)
根据技术方案1～5中的任意一项所记载的半导体装置，其中，
所述第5半导体区域的一部分在所述第2方向上位于所述第3半导体区域与所述第2半导体区域之间，
所述第5半导体区域的另一部分在所述第2方向上位于所述第4半导体区域与所述第2半导体区域之间。
(技术方案7)
根据技术方案1～6中的任意一项所记载的半导体装置，其中，
所述第3电极包括第4导电区域和第5导电区域，在所述第2方向上，所述第3半导体区域的一部分在所述第4导电区域与所述第2半导体区域之间，在所述第2方向上，第4半导体区域的一部分在所述第5导电区域与所述第2半导体区域之间。
(技术方案8)
根据技术方案7所记载的半导体装置，其中，
所述半导体装置还具备绝缘膜，该绝缘膜设置于所述第3导电区域与所述第5半导体区域之间、所述第4导电区域与所述第3半导体区域之间以及所述第5导电区域与所述第4半导体区域之间。
(技术方案9)
根据技术方案1～8中的任意一项所记载的半导体装置，其中，
所述半导体装置为常截止型。
(技术方案10)
根据技术方案1或者2所记载的半导体装置，其中，
所述第5半导体区域的沿着所述第2方向的第5半导体区域厚为5纳米以下。
(技术方案11)
根据技术方案10所记载的半导体装置，其中，
所述第5半导体区域厚为0.5纳米以上。
(技术方案12)
根据技术方案1～4中的任意一项所记载的半导体装置，其中，
所述第2半导体区域的沿着所述第2方向的第2半导体区域厚为2纳米以上且10纳米以下。
(技术方案13)
根据技术方案1～5中的任意一项所记载的半导体装置，其中，
所述第5半导体区域包含从包括Mg、Zn以及C的群中选择出的至少一个。
(技术方案14)
根据技术方案1～13中的任意一项所记载的半导体装置，其中，
所述第1电极与所述第3半导体区域电连接，
所述第2电极与所述第4半导体区域电连接。
(技术方案15)
根据技术方案14所记载的半导体装置，其中，
所述第1电极还包括与所述第1导电区域连续的第6导电区域，
所述第2电极还包括与所述第2导电区域连续的第7导电区域，
在所述第1方向上，所述第2半导体区域、所述第3半导体区域、所述第4半导体区域以及所述第5半导体区域在所述第6导电区域与所述第7导电区域之间。
(技术方案16)
根据技术方案1～15中的任意一项所记载的半导体装置，其中，
所述x3为0.2以上且0.3以下，
所述x4为0.2以上且0.3以下。
(技术方案17)
根据技术方案1～16中的任意一项所记载的半导体装置，其中，
所述x3与所述x4之差为所述x3的0.1倍以下。
(技术方案18)
根据技术方案1～17中的任意一项所记载的半导体装置，其中，
所述第3半导体区域的沿着所述第2方向的第3半导体区域厚与所述第4半导体区域的沿着所述第2方向的第4半导体区域厚之差为所述第3半导体区域厚的0.1倍以下。
(技术方案19)
根据技术方案18所记载的半导体装置，其中，
所述第3半导体区域厚为20纳米以上且50纳米以下，
所述第4半导体区域厚为20纳米以上且50纳米以下。
(技术方案20)
一种半导体装置的制造方法，
在Alx1Ga1－x1N(0≤x1<1)的第1半导体膜之上形成Alx2Ga1－x2N(0<x2<1，x1<x2)的第2半导体膜，
在所述第2半导体区域之上形成Alx5Ga1－x5N(0≤x5<x2)或者Iny1Ga1－y1N(0≤y1<1)的中间半导体膜，所述中间半导体膜包括第1中间区域、第2中间区域以及第3中间区域，所述第3中间区域处于所述第1中间区域与第2中间区域之间，
在所述第3中间区域之上形成掩模，去除所述第1中间区域以及所述第2中间区域，使所述第2半导体膜的一部分露出，
在露出的所述第2半导体膜的所述一部分之上形成Alx3Ga1－x3N(0<x3<1，x2<x3)的第3半导体膜。
根据实施方式，能够提供能够提高工作稳定性的半导体装置及其制造方法。
此外，在本说明书中“氮化物半导体”设为包括在BxInyAlzGa1－x－y－zN(0≤x≤1，0≤y≤1，0≤z≤1，x+y+z≤1)的化学式中使组成比x、y以及z在各自的范围内变化的所有组成的半导体。另外，进而，设为在上述化学式中还包含N(氮)以外的V族元素的情况、还包含为了控制导电类型等各种物质的性质而添加的各种元素的情况以及还包含非有意地包含的各种元素的情况也包含于“氮化物半导体”。
此外，在本申请说明书中，“垂直”以及“平行”不仅包含严格的垂直以及严格的平行，例如还包含制造工序中的偏差等，只要实质上垂直以及实质上平行即可。
关于本发明的实施方式，上述实施方式并不是唯一的。
以上，参照具体例对本发明的实施方式进行了说明。但是，本发明并非限定于这些具体例。例如，关于半导体装置所包含的电极、半导体区域、绝缘膜、基板以及缓冲层等各要素的具体的结构，只要能够通过本领域技术人员从公知的范围适当地选择而同样地实施本发明并得到同样的效果，就包含于本发明的范围。
只要包含本发明的要点，在能够在技术上实现的范围内组合各具体例中的任意两个以上的要素而成的例子也包含于本发明的范围。
除此之外，只要包含本发明的要点，以作为本发明的实施方式而在前说明的半导体装置及其制造方法为基础，本领域技术人员能够适当地变更设计来实施的所有的半导体装置及其制造方法也属于本发明的范围。
除此之外，可以认为在本发明的思想的范畴内，只要是本领域技术人员，就能够想到各种变更例以及修正例，关于这些变更例以及修正例也属于本发明的范围。
虽然对本发明的实施方式进行了说明，但实施方式是作为例子而提出的，并不意在限定发明的范围。新颖的实施方式能够以其它各种方式被实施，能够在不脱离发明的要点的范围内进行各种省略、置换、变更。这些实施方式及其变形包含于发明的范围和要点，并且包含于专利权利要求书所记载的发明和与其等同的范围内。

Claims (9)

1.一种半导体装置，具备：
第1电极，包括第1导电区域；
第2电极，包括第2导电区域，该第2导电区域在第1方向上与所述第1导电区域分离；
第3电极，包括第3导电区域，所述第1方向上的所述第3导电区域的第3位置处于所述第1方向上的所述第1导电区域的第1位置与所述第1方向上的所述第2导电区域的第2位置之间；
Alx1Ga1－x1N的第1半导体区域，在与所述第1方向交叉的第2方向上，与所述第1导电区域、所述第2导电区域以及所述第3导电区域分离，其中0≤x1<1；
Alx2Ga1－x2N的第2半导体区域，在所述第2方向上，设置于所述第1导电区域与所述第1半导体区域之间、所述第2导电区域与所述第1半导体区域之间以及所述第3导电区域与所述第1半导体区域之间，其中0<x2<1，x1<x2；
Alx3Ga1－x3N的第3半导体区域，在所述第2方向上，设置于所述第1导电区域与所述第2半导体区域之间，其中0<x3<1，x2<x3；
Alx4Ga1－x4N的第4半导体区域，在所述第2方向上，设置于所述第2导电区域与所述第2半导体区域之间，其中0<x4<1，x2<x4；
Iny1Ga1－y1N的第5半导体区域，在所述第2方向上设置于所述第3导电区域与所述第2半导体区域之间，在所述第1方向上设置于所述第3半导体区域与所述第4半导体区域之间，其中0<y1<1，
用于形成所述第5半导体区域的半导体膜的、第5半导体区域的以外的部分通过含氢处理比所述第2半导体区域更易于被去除。
2.根据权利要求1所述的半导体装置，其中，
所述第5半导体区域与所述第2半导体区域相接。
3.根据权利要求1所述的半导体装置，其中，
所述y1为0.01以下。
4.根据权利要求1所述的半导体装置，其中，
所述第5半导体区域包括第1部分区域和第2部分区域，
在所述第2方向上，所述第2部分区域处于所述第1部分区域与所述第2半导体区域之间，所述第1部分区域的沿着所述第1方向的第1长度短于所述第2部分区域的沿着所述第1方向的第2长度。
5.根据权利要求1所述的半导体装置，其中，
所述第5半导体区域的一部分在所述第2方向上位于所述第3半导体区域与所述第2半导体区域之间，
所述第5半导体区域的另一部分在所述第2方向上位于所述第4半导体区域与所述第2半导体区域之间。
6.根据权利要求1所述的半导体装置，其中，
所述第3电极包括第4导电区域和第5导电区域，在所述第2方向上，所述第3半导体区域的一部分在所述第4导电区域与所述第2半导体区域之间，在所述第2方向上，第4半导体区域的一部分在所述第5导电区域与所述第2半导体区域之间。
7.根据权利要求6所述的半导体装置，其中，
所述半导体装置还具备绝缘膜，该绝缘膜设置于所述第3导电区域与所述第5半导体区域之间、所述第4导电区域与所述第3半导体区域之间以及所述第5导电区域与所述第4半导体区域之间。
8.根据权利要求1所述的半导体装置，其中，
所述半导体装置为常截止型。
9.一种半导体装置的制造方法，
在Alx1Ga1－x1N的第1半导体膜之上形成Alx2Ga1－x2N的第2半导体膜，其中0≤x1<1，0<x2<1，x1<x2，
在所述第2半导体膜之上形成Iny1Ga1－y1N的中间半导体膜，所述中间半导体膜包括第1中间区域、第2中间区域以及第3中间区域，所述第3中间区域处于所述第1中间区域与第2中间区域之间，其中0<y1<1，
在所述第3中间区域之上形成掩模，去除所述第1中间区域以及所述第2中间区域，使所述第2半导体膜的一部分露出，
在露出的所述第2半导体膜的所述一部分之上形成Alx3Ga1－x3N的第3半导体膜，其中0<x3<1，x2<x3，
所述第1中间区域和所述第2中间区域通过含氢处理比所述第2半导体膜更易于被去除。
CN201710766837.0A 2016-12-19 2017-08-31 半导体装置及其制造方法 Active CN108206206B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016245741A JP6685890B2 (ja) 2016-12-19 2016-12-19 半導体装置及びその製造方法
JP2016-245741 2016-12-19

Publications (2)

Publication Number Publication Date
CN108206206A CN108206206A (zh) 2018-06-26
CN108206206B true CN108206206B (zh) 2022-02-22

Family

ID=62561966

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710766837.0A Active CN108206206B (zh) 2016-12-19 2017-08-31 半导体装置及其制造方法

Country Status (3)

Country Link
US (1) US10395932B2 (zh)
JP (1) JP6685890B2 (zh)
CN (1) CN108206206B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110310981B (zh) * 2019-07-08 2021-04-02 电子科技大学 氮面增强型复合势垒层氮化镓基异质结场效应管
JP7470008B2 (ja) 2020-10-19 2024-04-17 株式会社東芝 半導体装置
JP7446214B2 (ja) 2020-12-16 2024-03-08 株式会社東芝 半導体装置及びその製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102623494A (zh) * 2011-01-26 2012-08-01 株式会社东芝 氮化物半导体装置及其制造方法
CN105789047A (zh) * 2016-05-13 2016-07-20 中国科学院半导体研究所 一种增强型AlGaN/GaN高电子迁移率晶体管的制备方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008235347A (ja) 2007-03-16 2008-10-02 Sharp Corp リセスゲート型ｈｆｅｔの製造方法
TWI467759B (zh) * 2007-03-29 2015-01-01 Univ California 具有低緩衝漏電及低寄生阻抗之氮面高電子遷移電晶體
US7795642B2 (en) 2007-09-14 2010-09-14 Transphorm, Inc. III-nitride devices with recessed gates
JP4789973B2 (ja) * 2008-05-22 2011-10-12 シャープ株式会社 Ｍｏｓ電界効果トランジスタおよびその製造方法
JP2010114238A (ja) 2008-11-06 2010-05-20 Nec Corp Ｉｉｉ族窒化物半導体の製造方法，ｉｉｉ族窒化物半導体素子の製造方法，ｉｉｉ族窒化物半導体とｉｉｉ族窒化物半導体素子
JP5496635B2 (ja) * 2008-12-19 2014-05-21 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法
JP2011009493A (ja) 2009-06-26 2011-01-13 Toshiba Corp 半導体装置およびその製造方法
JP5589329B2 (ja) * 2009-09-24 2014-09-17 豊田合成株式会社 Ｉｉｉ族窒化物半導体からなる半導体装置、電力変換装置
JP2013041986A (ja) * 2011-08-16 2013-02-28 Advanced Power Device Research Association ＧａＮ系半導体装置
JP5784440B2 (ja) * 2011-09-28 2015-09-24 トランスフォーム・ジャパン株式会社 半導体装置の製造方法及び半導体装置
JP2015026629A (ja) * 2011-11-18 2015-02-05 パナソニック株式会社 窒化物半導体装置の構造及び製造方法
JP2014072427A (ja) * 2012-09-28 2014-04-21 Fujitsu Ltd 半導体装置及び半導体装置の製造方法
US9425276B2 (en) * 2013-01-21 2016-08-23 Taiwan Semiconductor Manufacturing Co., Ltd. High electron mobility transistors
JP5940481B2 (ja) * 2013-03-22 2016-06-29 株式会社東芝 半導体装置
JP6631950B2 (ja) * 2014-12-11 2020-01-15 パナソニックＩｐマネジメント株式会社 窒化物半導体装置および窒化物半導体装置の製造方法
JP6623691B2 (ja) * 2015-10-30 2019-12-25 富士通株式会社 化合物半導体装置及びその製造方法
JP6575304B2 (ja) * 2015-10-30 2019-09-18 富士通株式会社 半導体装置、電源装置、増幅器及び半導体装置の製造方法
WO2017138505A1 (ja) * 2016-02-12 2017-08-17 パナソニック株式会社 半導体装置
US10128364B2 (en) * 2016-03-28 2018-11-13 Nxp Usa, Inc. Semiconductor devices with an enhanced resistivity region and methods of fabrication therefor

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102623494A (zh) * 2011-01-26 2012-08-01 株式会社东芝 氮化物半导体装置及其制造方法
CN105789047A (zh) * 2016-05-13 2016-07-20 中国科学院半导体研究所 一种增强型AlGaN/GaN高电子迁移率晶体管的制备方法

Also Published As

Publication number Publication date
JP2018101667A (ja) 2018-06-28
US20180174849A1 (en) 2018-06-21
CN108206206A (zh) 2018-06-26
JP6685890B2 (ja) 2020-04-22
US10395932B2 (en) 2019-08-27

Similar Documents

Publication Publication Date Title
US10263091B2 (en) Multiple gate field effect transistors having oxygen-scavenged gate stack
US9768030B2 (en) Method for forming tunnel MOSFET with ferroelectric gate stack
JP5670427B2 (ja) ＧａＮバッファ層におけるドーパント拡散変調
KR101382846B1 (ko) 높은 이동도 및 변형 채널을 갖는 ＦｉｎＦＥＴ
CN103094335B (zh) 高电子迁移率晶体管及其形成方法
CN106486549B (zh) 用于finfet器件中的栅极氧化物的均匀性的平坦sti表面
US8759878B2 (en) Nitride semiconductor device and method for manufacturing same
JP6591169B2 (ja) 半導体装置及びその製造方法
JP2008205414A (ja) 窒化物半導体素子、窒化物半導体パッケージおよび窒化物半導体素子の製造方法
JP6640687B2 (ja) 半導体装置
JP2011198837A (ja) 半導体装置およびその製造方法
US9640660B2 (en) Asymmetrical FinFET structure and method of manufacturing same
CN108206206B (zh) 半导体装置及其制造方法
US20190019873A1 (en) Gate switching device and method manufacturing the same
US9484429B2 (en) High electron mobility transistor (HEMT) capable of absorbing a stored hole more efficiently and method for manufacturing the same
US20210234032A1 (en) Semiconductor device and method for manufacturing the same
TW201822305A (zh) 半導體元件、半導體基底及其形成方法
JP2018157100A (ja) 窒化物半導体装置
JP2007281453A (ja) 半導体電界効果トランジスタ及びその製造方法
CN108376645B (zh) 半导体装置的制造方法
JP2011044455A (ja) 半導体装置、半導体装置の製造方法
JP2016062910A (ja) 半導体装置
JP2007200975A (ja) 半導体装置とその製造法
TWI588936B (zh) 半導體結構及其製造方法
JP5707763B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant