JP7362410B2 - 半導体装置の製造方法及び半導体装置 - Google Patents

半導体装置の製造方法及び半導体装置 Download PDF

Info

Publication number
JP7362410B2
JP7362410B2 JP2019190351A JP2019190351A JP7362410B2 JP 7362410 B2 JP7362410 B2 JP 7362410B2 JP 2019190351 A JP2019190351 A JP 2019190351A JP 2019190351 A JP2019190351 A JP 2019190351A JP 7362410 B2 JP7362410 B2 JP 7362410B2
Authority
JP
Japan
Prior art keywords
ion implantation
layer
nitride semiconductor
semiconductor layer
hydrogen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019190351A
Other languages
English (en)
Other versions
JP2021068722A (ja
Inventor
達雄 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2019190351A priority Critical patent/JP7362410B2/ja
Priority to US16/992,335 priority patent/US11362174B2/en
Publication of JP2021068722A publication Critical patent/JP2021068722A/ja
Application granted granted Critical
Publication of JP7362410B2 publication Critical patent/JP7362410B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2654—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds
    • H01L21/26546—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2654—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds
    • H01L21/2656—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds characterised by the implantation of both electrically active and inactive species in the same semiconductor region to be doped
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28264—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being a III-V compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3228—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of AIIIBV compounds, e.g. to make them semi-insulating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3245—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering of AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/207—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7789—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface the two-dimensional charge carrier gas being at least partially not parallel to a main surface of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Description

本発明の実施形態は、半導体装置の製造方法及び半導体装置に関する。
スイッチング電源回路やインバータ回路などの回路には、トランジスタやダイオードなどの半導体素子が用いられる。これらの半導体素子には高耐圧及び低オン抵抗が求められる。そして、耐圧とオン抵抗の関係には、素子材料で決まるトレードオフ関係がある。
技術開発の進歩により、半導体素子は、主たる素子材料であるシリコンの限界近くまで低オン抵抗が実現されている。耐圧を更に向上させたり、オン抵抗を更に低減させたりするには、素子材料の変更が必要である。窒化ガリウムや窒化アルミニウムガリウムなどの窒化物半導体を半導体素子の素子材料として用いることで、素子材料で決まるトレードオフ関係を改善できる。このため、半導体素子の飛躍的な高耐圧化や低オン抵抗化が可能である。
窒化物半導体を用いて半導体素子を形成する場合、窒化物半導体の所望の位置に、イオン注入法を用いて局所的にｐ型不純物領域やｎ型不純物領域を形成することが望まれる。イオン注入法を用いて局所的にｐ型不純物領域やｎ型不純物領域を形成することにより、半導体素子の高性能化、低コスト化が容易になる。
特開２０１７－２１２４０７号公報
本発明が解決しようとする課題は、窒化物半導体にイオン注入法を用いて不純物領域を形成する半導体装置の製造方法を提供することにある。
実施形態の半導体装置の製造方法は、窒化物半導体層にベリリウム（Ｂｅ）、マグネシウム（Ｍｇ）、カルシウム（Ｃａ）、ストロンチウム（Ｓｒ）、バリウム（Ｂａ）、亜鉛（Ｚｎ）、カドミウム（Ｃｄ）、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、及び、スズ（Ｓｎ）から成る群から選ばれる少なくとも一つの元素を注入する第１のイオン注入を行い、前記窒化物半導体層に窒素（Ｎ）を注入する第２のイオン注入を行い、前記窒化物半導体層に水素（Ｈ）を注入する第３のイオン注入を行い、前記第１のイオン注入、前記第２のイオン注入、及び、前記第３のイオン注入の後に前記窒化物半導体層の表面に被覆層を形成し、前記被覆層を形成した後に第１の熱処理を行い、前記第１の熱処理の後に前記被覆層を剥離し、前記被覆層を剥離した後に第２の熱処理を行う。
第１の実施形態の半導体装置の製造方法の製造フローを示す図。 第１の実施形態の半導体装置の製造方法を示す模式断面図。 第１の実施形態の半導体装置の製造方法を示す模式断面図。 第１の実施形態の半導体装置の製造方法を示す模式断面図。 第１の実施形態の半導体装置の製造方法を示す模式断面図。 第１の実施形態の半導体装置の製造方法を示す模式断面図。 第１の実施形態の半導体装置の製造方法を示す模式断面図。 第１の実施形態の半導体装置の製造方法を示す模式断面図。 第１の実施形態の半導体装置の製造方法を示す模式断面図。 第１の実施形態の半導体装置の製造方法の作用及び効果の説明図。 第１の実施形態の半導体装置の製造方法の作用及び効果の説明図。 第１の実施形態の半導体装置の製造方法の作用及び効果の説明図。 第１の実施形態の半導体装置の製造方法の作用及び効果の説明図。 第２の実施形態の半導体装置の製造方法の製造フローを示す図。 第３の実施形態の半導体装置の製造方法の製造フローを示す図。 第４の実施形態の半導体装置の製造方法で製造される半導体装置の模式断面図。 第４の実施形態の半導体装置の製造方法の製造フローを示す図。 第４の実施形態の半導体装置の製造方法を示す断面図。 第４の実施形態の半導体装置の製造方法を示す断面図。 第４の実施形態の半導体装置の製造方法を示す断面図。 第４の実施形態の半導体装置の製造方法を示す断面図。 第４の実施形態の半導体装置の製造方法を示す断面図。 第４の実施形態の半導体装置の製造方法を示す断面図。 第４の実施形態の半導体装置の製造方法を示す断面図。 第４の実施形態の半導体装置の製造方法を示す断面図。 第４の実施形態の半導体装置の製造方法を示す断面図。 第４の実施形態の半導体装置の製造方法を示す断面図。 第４の実施形態の半導体装置の製造方法を示す断面図。 第４の実施形態の半導体装置の製造方法を示す断面図。 第４の実施形態の半導体装置の製造方法を示す断面図。 第４の実施形態の半導体装置の製造方法を示す断面図。 第５の実施形態の半導体装置の模式断面図。
以下、図面を参照しつつ本発明の実施形態を説明する。なお、以下の説明では、同一又は類似の部材には同一の符号を付し、一度説明した部材についてはその説明を省略する場合がある。
本明細書中、「窒化物半導体層」は「ＧａＮ系半導体」を含む。「ＧａＮ系半導体」とは、窒化ガリウム（ＧａＮ）、窒化アルミニウム（ＡｌＮ）、窒化インジウム（ＩｎＮ）及びそれらの中間組成を備える半導体の総称である。
本明細書中、「アンドープ」とは、不純物濃度が１×１０１５ｃｍ－３以下であることを意味する。
本明細書中、部品等の位置関係を示すために、図面の上方向を「上」、図面の下方向を「下」と記述する。本明細書中、「上」、「下」の概念は、必ずしも重力の向きとの関係を示す用語ではない。
（第１の実施形態）
第１の実施形態の半導体装置の製造方法は、窒化物半導体層にベリリウム（Ｂｅ）、マグネシウム（Ｍｇ）、カルシウム（Ｃａ）、ストロンチウム（Ｓｒ）、バリウム（Ｂａ）、亜鉛（Ｚｎ）、カドミウム（Ｃｄ）、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、及び、スズ（Ｓｎ）から成る群から選ばれる少なくとも一つの元素を注入する第１のイオン注入を行い、窒化物半導体層に窒素（Ｎ）を注入する第２のイオン注入を行い、窒化物半導体層に水素（Ｈ）を注入する第３のイオン注入を行い、第１のイオン注入、第２のイオン注入、及び、第３のイオン注入の後に窒化物半導体層の表面に被覆層を形成し、被覆層を形成した後に第１の熱処理を行い、第１の熱処理の後に被覆層を剥離し、被覆層を剥離した後に第２の熱処理を行う。
図１は、第１の実施形態の半導体装置の製造方法の製造フローを示す図である。第１の実施形態の半導体装置は、ｐ型不純物領域を有する窒化物半導体層である。
図２、図３、図４、図５、図６、図７、図８、図９は、第１の実施形態の半導体装置の製造方法を示す断面図である。
第１の実施形態の半導体装置の製造方法は、窒化物半導体層準備ステップＳ１０１、マグネシウムイオン注入ステップＳ１０２（第１のイオン注入）、窒素イオン注入ステップＳ１０３（第２のイオン注入）、水素イオン注入ステップＳ１０４（第３のイオン注入）、酸化シリコン層形成ステップＳ１０５（被覆層形成）、第１の窒素アニールステップＳ１０６（第１の熱処理）、酸化シリコン層剥離ステップＳ１０７（被覆層剥離）、第２の窒素アニールステップＳ１０８（第２の熱処理）を備える。
最初に、窒化物半導体層１０を準備する（Ｓ１０１：図２）。窒化物半導体層１０は、ＧａＮ系半導体である。以下、窒化物半導体層１０が窒化ガリウム（ＧａＮ）である場合を例に説明する。
次に、窒化物半導体層１０の表面に、公知のイオン注入法を用いてマグネシウム（Ｍｇ）をイオン注入する（Ｓ１０２：図３）。マグネシウムのイオン注入は、第１のイオン注入に相当する。第１のイオン注入で注入される元素は、マグネシウム（Ｍｇ）に限らず、ベリリウム（Ｂｅ）、マグネシウム（Ｍｇ）、カルシウム（Ｃａ）、ストロンチウム（Ｓｒ）、バリウム（Ｂａ）、亜鉛（Ｚｎ）、カドミウム（Ｃｄ）、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、及び、スズ（Ｓｎ）から成る群から選ばれる少なくとも一つの元素（導電性不純物）であれば構わない。
マグネシウムをイオン注入することにより、窒化物半導体層１０に不純物領域１０ａが形成される。例えば、マグネシウムは、異なるイオン注入エネルギーで複数回に分けてイオン注入されても構わない。
マグネシウムのドーズ量は、例えば、１×１０１１ｃｍ－２以上１×１０１５ｃｍ－２以下である。図３には、深さ方向のマグネシウムの濃度分布も示す。マグネシウムの濃度分布は、マグネシウムイオン注入の、イオン注入エネルギー、ドーズ量、及び、イオン注入回数を調整することで制御される。
次に、窒化物半導体層１０の表面に、公知のイオン注入法を用いて窒素（Ｎ）をイオン注入する（Ｓ１０３：図４）。窒素のイオン注入は、第２のイオン注入に相当する。
窒素は、不純物領域１０ａに導入される。例えば、窒素は、異なるイオン注入エネルギーで複数回に分けてイオン注入されても構わない。
窒素のドーズ量は、例えば、マグネシウムのドーズ量よりも多い。窒素のドーズ量は、例えば、１×１０１１ｃｍ－２以上１×１０１５ｃｍ－２以下である。
図４には、窒素イオン注入直後の深さ方向の窒素の濃度分布も示す。図４に示すように、例えば、第２のイオン注入で形成される窒素の濃度分布が、マグネシウムの濃度分布を包含するように形成される。言い換えれば、例えば、不純物領域１０ａにおいて、深さ方向の任意の位置の窒素濃度が、マグネシウム濃度よりも高い。窒素の濃度分布は、窒素イオン注入のイオン注入エネルギー、ドーズ量、及び、イオン注入回数を調整することで制御される。
次に、窒化物半導体層１０の表面に、公知のイオン注入法を用いて水素（Ｈ）を、イオン注入する（Ｓ１０４：図５）。水素のイオン注入は、第３のイオン注入に相当する。
水素は、不純物領域１０ａに導入される。例えば、水素は、異なるイオン注入エネルギーで複数回に分けてイオン注入されても構わない。
第３のイオン注入の水素のドーズ量は、例えば、第１のイオン注入のマグネシウムのドーズ量よりも多い。第３のイオン注入の水素のドーズ量は、例えば、第２のイオン注入の窒素のドーズ量よりも多い。水素のドーズ量は、例えば、１×１０１５ｃｍ－２以上１×１０１６ｃｍ－２以下である。
図５には、水素イオン注入直後の深さ方向の水素の濃度分布も示す。図５に示すように、例えば、第３のイオン注入で形成される水素の濃度分布が、第１のイオン注入で形成されるマグネシウムの濃度分布を包含し、第２のイオン注入で形成される窒素の濃度分布を包含するように形成される。言い換えれば、例えば、不純物領域１０ａにおいて、深さ方向の任意の位置の水素濃度がマグネシウム濃度及び窒素濃度よりも高い。水素の濃度分布は、水素イオン注入のイオン注入エネルギー、ドーズ量、及び、イオン注入回数を調整することで制御される。
次に、公知の膜成長法を用いて、窒化物半導体層１０の表面に、酸化シリコン層５０を形成する（Ｓ１０５：図６）。酸化シリコン層５０は、被覆層の一例である。被覆層は、酸化シリコンに限られない。
被覆層は、例えば、絶縁体である。被覆層は、例えば、酸化シリコン、窒化シリコン、酸窒化シリコン、又は、窒化アルミニウムである。
被覆層は、例えば、導電体又は半導体である。被覆層は、例えば、多結晶シリコンである。
次に、第１の窒素アニールを行う（Ｓ１０６：図７）。第１の窒素アニールは、例えば、窒素ガス雰囲気中で、９５０℃以上１２５０℃以下の温度条件で行う。第１の窒素アニールは、第１の熱処理の一例である。
第１の熱処理は、例えば、アルゴン、窒素、水素、又は、ヘリウムを含む非酸化性雰囲気中で行われる。
次に、公知のウェットエッチング法を用いて、窒化物半導体層１０の表面の酸化シリコン層５０を剥離する（Ｓ１０７：図８）。窒化物半導体層１０の表面が露出する。
次に、第２の窒素アニールを行う（Ｓ１０８：図９）。第２の窒素アニールは、例えば、窒素ガス雰囲気中で、９５０℃以上１２５０℃以下の温度条件で行う。第２の窒素アニールは、第２の熱処理の一例である。
第２の熱処理は、例えば、アルゴン、窒素、又は、ヘリウムを含む非酸化性雰囲気中で行われる。第２の熱処理は、例えば、水素を含まない雰囲気中で行われる。
以上の製造方法により、不純物領域１０ａを有する窒化物半導体層１０が製造される。不純物領域１０ａは、導電性不純物が活性化された導電性の不純物領域である。上述のように、導電性不純物がｐ型不純物のマグネシウムである場合、不純物領域１０ａは、マグネシウムが活性化されたｐ型不純物領域となる。
以下、第１の実施形態の半導体装置の製造方法の作用及び効果について説明する。
窒化物半導体を用いて半導体素子を形成する場合、窒化物半導体の所望の位置に、イオン注入法を用いて局所的にｐ型不純物領域やｎ型不純物領域を形成することが望まれる。イオン注入法を用いて局所的にｐ型不純物領域やｎ型不純物領域を形成することにより、半導体素子の高性能化、低コスト化が容易になる。
しかし、単に、窒化物半導体にｐ型やｎ型の導電性不純物をイオン注入し熱処理を行っても、低抵抗な導電性不純物領域を形成することが困難である。これは、熱処理により導電性不純物の活性化率を高くすることが困難なためである。
第１の実施形態の半導体装置の製造方法によれば、導電性不純物の活性化率を高くし、低抵抗な導電性不純物領域を形成することが可能となる。以下、詳述する。以下、第１のイオン注入で窒化物半導体層に注入される導電性不純物が、マグネシウムである場合を例に説明する。
図１０は、第１の実施形態の半導体装置の製造方法の作用及び効果の説明図である。図１０は、マグネシウムが窒化ガリウム（ＧａＮ）の格子間位置に存在する状態と、マグネシウムが格子点位置に存在する状態とのエネルギー差の計算結果を示す。エネルギー差の計算は、第１原理計算により行われている。以下、格子間位置に存在するマグネシウムを格子間マグネシウムとも記載する。
図１０（ａ）は、窒化ガリウムの中に窒素空孔が存在しない場合、図１０（ｂ）は窒化ガリウムの中に窒素空孔が存在する場合である。図１０（ｃ）は窒化ガリウムの中にガリウム空孔が存在する場合である。
図１０（ａ）に示すように、窒化ガリウムの中に窒素空孔が存在しない場合、マグネシウムが格子点位置に存在する状態と、格子間位置に存在する状態とのエネルギー差は、＋３．９ｅＶである。マグネシウムが格子点位置に存在する状態の方が、格子間位置に存在する状態よりもエネルギーが高く不安定なため、マグネシウムが格子点位置に入りにくいことが分かる。
図１０（ａ）の場合は、格子間マグネシウムがガリウム（Ｇａ）と置換し、ガリウムサイトに入る場合を仮定している。置換されたガリウムは格子間位置に存在することになる。以下、格子間位置に存在するガリウムを格子間ガリウムと称する。
マグネシウムを活性化するには、マグネシウムがガリウムサイトに入ることが必要である。図１０（ａ）から、マグネシウムがガリウムサイトに入り活性化することが、困難であることが分かる。
例えば、マグネシウムをイオン注入により窒化ガリウムの中に導入する場合、イオン注入のエネルギーにより窒素サイトの窒素が離脱し、窒素空孔が形成される。図１０（ｂ）に示すように、マグネシウムが窒素格子点位置（窒素サイト）に存在する状態と、格子間位置に存在する状態とのエネルギー差は、－１．９ｅＶである。マグネシウムが窒素格子点位置に存在する状態の方が、格子間位置に存在する状態よりもエネルギーが低く安定なため、マグネシウムが窒素格子点位置に入りやすいことが分かる。
ただし、図１０（ｂ）の場合、格子間マグネシウムが窒素（Ｎ）と置換し、窒素サイトに入るため、マグネシウムは活性化されない。
なお、図１０（ｃ）に示すように、イオン注入により窒化ガリウムの中に形成されたガリウム空孔に、格子間マグネシウムが入る場合は、マグネシウムが格子間位置に存在する状態と、ガリウム格子点位置に存在する状態とのエネルギー差が－１３．０ｅＶ程度となる。この場合は、マグネシウムがガリウム格子点位置に存在する状態の方が、格子間位置に存在する状態よりもエネルギーがはるかに低く安定であるため、マグネシウムがガリウム格子点位置に入りやすいことが分かる。
ただし、ガリウム空孔よりも窒素空孔の方が出来やすい。したがって、イオン注入によってできる空孔の大部分は窒素空孔となる。よって、マグネシウムのイオン注入のみでは、マグネシウムの大部分は窒素格子点位置に入ることになる。
図１０（ｂ）より、マグネシウムをイオン注入により窒化ガリウムの中に導入する場合、少なくとも、マグネシウムが窒素サイトに入り不活性となることを回避すべきことが分かる。
第１の実施形態の半導体装置の製造方法では、窒化物半導体層１０の中に、第１のイオン注入でマグネシウムを注入し、第２のイオン注入で更に窒素を注入する。このため、窒化物半導体層１０の中の窒素の濃度が高くなる。したがって、注入された窒素により窒素空孔が埋められ、窒素空孔の量が低減する。よって、マグネシウムが窒素サイトに入り不活性となることが抑制できる。
更に、窒化物半導体層１０の中に、窒素空孔があると、マグネシウムが窒素空孔を介して拡散し易くなる。その結果、マグネシウムが周囲に拡散し、デバイス特性を劣化させるおそれがある。第１の実施形態の半導体装置の製造方法では、窒素空孔の量が低減するため、マグネシウムの拡散が抑制され、マグネシウムを局在させることができる。よって、デバイス特性の劣化が抑制される。マグネシウム以外の不純物についても同様の作用が得られる、不純物を局在させることができる。
図１１は、第１の実施形態の半導体装置の製造方法の作用及び効果の説明図である。
図１１（ａ）は、格子間マグネシウムと格子間水素が存在する状態と、水素が結合したガリウム格子点位置のマグネシウムと格子間ガリウムが存在する状態とのエネルギー差の計算結果を示す。以下、水素が結合したガリウム格子点位置のマグネシウムを、ガリウム格子点位置の水素結合マグネシウムとも記載する。
図１１（ｂ）は、格子間マグネシウムと格子間水素が存在する状態と、ガリウム格子点位置の水素結合マグネシウムと酸化シリコン（ＳｉＯ２）中の格子間ガリウムが存在する状態とのエネルギー差の計算結果を示す。
図１１（ａ）、図１１（ｂ）において、水素結合マグネシウムは、ガリウムを置換して、ガリウムサイトに入る場合を仮定している。
また、図１１（ｃ）は、ガリウム格子点位置に水素結合マグネシウムが存在する状態と、ガリウム格子点位置に存在するマグネシウムから水素が離脱して水素分子（Ｈ２）になった状態とのエネルギー差の計算結果を示す。エネルギー差の計算は、第１原理計算により行われている。
図１１（ａ）に示すように、格子間マグネシウムと格子間水素が存在する状態と、ガリウム格子点位置の水素結合マグネシウムと格子間ガリウムが存在する状態とのエネルギー差は、－０．０３ｅＶである。水素結合マグネシウムがガリウム格子点位置に存在する状態の方が、格子間位置に存在する状態よりもエネルギーが低く安定なため、水素結合マグネシウムがガリウム格子点位置に入りやすいことが分かる。
図１１（ｂ）に示すように、格子間マグネシウムと格子間水素が存在する状態と、ガリウム格子点位置の水素結合マグネシウムと酸化シリコン中の格子間ガリウムが存在する状態とのエネルギー差は、－５．０ｅＶである。格子間ガリウムが酸化シリコン中に入る場合、格子間ガリウムが窒化ガリウムの中に入る場合に比べ、ガリウム格子点位置の水素結合マグネシウムが更にエネルギー的に安定となる。よって、水素結合マグネシウムがガリウム格子点位置に更に入りやすいことが分かる。
第１の実施形態の半導体装置の製造方法では、窒化物半導体層１０の中に、第１のイオン注入でマグネシウムを注入し、第２のイオン注入で窒素を注入し、更に第３のイオン注入で水素をイオン注入する。その後、第１の窒素アニールを行う。第１の熱処理により、窒化物半導体層１０の中で、マグネシウムと水素が結合し、水素結合マグネシウムが形成される。そして、水素結合マグネシウムが格子点位置に入る。
第１の実施形態の半導体装置の製造方法では、特に、窒化物半導体層１０の表面に、酸化シリコン層５０を被覆層として形成する。そして、酸化シリコン層５０が設けられた状態で第１の窒素アニールを行う。第１の窒素アニールは、キャップした状態でのアニール（キャップアニール）である。このキャップは、窒化物半導体中に水素を留める効果を持つ。更に、図１１（ｂ）に示すように、キャップ中にガリウム元素を逃すことで効率よく水素結合マグネシウムがガリウム格子点位置に入ることになる。つまり、格子間ガリウムが酸化シリコン層５０の中に入ることで、水素結合マグネシウムがガリウム格子点位置に更に入りやすくなる。
なお、水素結合マグネシウムは、窒化ガリウムの中で不活性である。窒化ガリウムの中のマグネシウムを活性化させるためには、水素結合マグネシウムから水素を離脱させる必要がある。
図１１（ｃ）に示すように、ガリウム格子点位置に水素結合マグネシウムが存在する状態と、ガリウム格子点位置に存在するマグネシウムから水素が離脱して水素分子（Ｈ２）になった状態とのエネルギー差は、－０．３ｅＶである。格子点位置に存在するマグネシウムから水素が離脱して水素分子（Ｈ２）になった状態の方が、ガリウム格子点位置に水素結合マグネシウムが存在する状態よりもエネルギーが低く安定なため、マグネシウムから水素が離脱して水素分子（Ｈ２）になりやすいことが分かる。
第１の実施形態の半導体装置の製造方法では、窒化物半導体層１０の表面の、酸化シリコン層５０を剥離することで、窒化物半導体層１０の表面を露出させる。この状態で、第２の窒素アニールを行う。第２の熱処理は、キャップを取った上でのアニール（キャプレスアニール）となる。
第２の窒素アニールをキャップレスアニールとしたことで、水素を窒化物半導体中に留めることが困難になる。このため、第２の窒素アニールにより、窒化物半導体層１０の中の水素の外方拡散が促進される。したがって、マグネシウムから水素が離脱し、ガリウム格子点位置にマグネシウムが入った状態、すなわち、マグネシウムが活性化した状態が実現される。
以上、第１の実施形態の半導体装置の製造方法よれば、窒化物半導体層１０の中に第１のイオン注入で導電性不純物を注入し、第２のイオン注入で窒素を注入し、更に第３のイオン注入で水素を注入し、第１の熱処理（キャップアニール）及び第２の熱処理（キャップレスアニール）を行うことで、導電性不純物の活性化率を高め、低抵抗の導電性不純物領域を形成することが可能となる。
被覆層は、水素の窒化物半導体層１０からの外方拡散を抑制し、水素結合マグネシウムの生成効率を高くする観点から、窒化シリコンであることが好ましい。窒化シリコン中でのガリウム原子の拡散のし易さは、酸化シリコン中でのガリウム原子の拡散のし易さと同等である。これは、ガリウムのシリコンとの相互作用に比べて、ガリウムの酸素及び窒素との相互作用が弱いためである。
第１の熱処理は、水素の窒化物半導体層１０からの外方拡散を抑制し、水素結合マグネシウムの生成効率を高くする観点から、水素を含む雰囲気中で行われることが好ましい。また、第１の熱処理を、ヘリウムを含む雰囲気にて行うことが好ましい。ヘリウムを含む雰囲気により、被覆層中の水素の通り道を塞ぐことで、水素の外方拡散を抑制することができる。
第２の熱処理は、水素の窒化物半導体層１０からの外方拡散を促進する観点から、水素を含まない雰囲気中で行われることが好ましい。また、第２の熱処理は、水素の窒化物半導体層１０からの外方拡散を促進する観点から、第１の熱処理より低い圧力で行われることが好ましい。また、第２の熱処理は、水素の窒化物半導体層１０からの外方拡散を促進する観点から、大気圧より低い圧力で行われることが好ましい。また、第２の熱処理は、水素の窒化物半導体層１０からの外方拡散を促進する観点から、被覆層を剥離した後に行うことが好ましい。
窒化物半導体層１０中の窒素空孔を低減し、マグネシウムがガリウムサイトに入ることを促進する観点から、第２のイオン注入の窒素のドーズ量は、第１のイオン注入のマグネシウのドーズ量よりも多いことが好ましい。更に、第２のイオン注入の窒素の濃度は、第１のイオン注入のマグネシウムの濃度よりも、任意の位置において多いことが好ましい。
窒化物半導体層１０中の窒素空孔を低減し、マグネシウムがガリウムサイトに入ることを促進する観点から、図４に示すように、第２のイオン注入で形成される窒素の濃度分布が、第１のイオン注入で形成されるマグネシウムの濃度分布を包含することが好ましい。余分な窒素は、被服膜中に拡散させることができるため、窒化ガリウム中に残留して問題になることがない。むしろ、十分な量の窒素を導入することで、被服膜中の窒素密度が高くなり、エッチングし易くなるという付加的な効果がでてくる。
窒化物半導体層１０中の水素結合マグネシウムの生成効率を高くする観点から、第３のイオン注入の水素のドーズ量は、第１のイオン注入のマグネシウムのドーズ量よりも多く、第２のイオン注入の窒素のドーズ量よりも多いことが好ましい。
窒化物半導体層１０中の水素結合マグネシウムの生成効率を高くする観点から、第３のイオン注入で形成される水素の濃度分布が、第１のイオン注入で形成されるマグネシウム濃度分布を包含することが好ましい。
窒化物半導体層１０中の水素結合マグネシウムの生成効率を高くする観点から、第３のイオン注入の水素のドーズ量は、１×１０１５ｃｍ－２以上であることが好ましい。水素はＣ軸方向（基板垂直方向）に拡散し易いため、１×１０１５ｃｍ－２以上導入することで、確実に第１のイオン注入のマグネシウムの隣接位置に拡散することが可能となる。最終的には、水素を外部に放出させてしまうため、窒化ガリウム中に残留して問題になることはない。よって、水素の残留を気にせずに、十分な量の水素を導入することができる。
第３のイオン注入の水素のドーズ量は、１×１０１６ｃｍ－２以下であることが好ましい。水素は軽元素ではあるが、１×１０１６ｃｍ－２を超えてイオン注入するとする、基板へのダメージが微量ながら生じるおそれがある。なお、１×１０１６ｃｍ－２以下でも水素結合マグネシウムを十分に生成することが可能である。
なお、窒化物半導体層１０が窒化ガリウム（ＧａＮ）である場合を例に説明したが、窒化物半導体層１０が、ＡｌＧａＮ、ＡｌＮ、あるいはＩｎＧａＮなどの「ＧａＮ系半導体」を含めば、窒化ガリウムと同様の作用及び効果が実現される。
また、第１のイオン注入でマグネシウム（Ｍｇ）をイオン注入する場合を例に説明したが、第１のイオン注入で注入される元素は、マグネシウム（Ｍｇ）に限らず、ベリリウム（Ｂｅ）、マグネシウム（Ｍｇ）、カルシウム（Ｃａ）、ストロンチウム（Ｓｒ）、バリウム（Ｂａ）、亜鉛（Ｚｎ）、カドミウム（Ｃｄ）、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、及び、スズ（Ｓｎ）から成る群から選ばれる少なくとも一つの元素であれば、マグネシウムと同様の作用及び効果が実現される。
上記元素が、ｐ型不純物である場合、すなわち、ベリリウム（Ｂｅ）、マグネシウム（Ｍｇ）、カルシウム（Ｃａ）、ストロンチウム（Ｓｒ）、バリウム（Ｂａ）、亜鉛（Ｚｎ）、又は、カドミウム（Ｃｄ）である場合、不純物領域１０ａは、ｐ型不純物領域となる。図１０、図１１を用いて、ｐ型不純物のマグネシウムが活性化するまでのプロセスを説明したが、他のｐ型不純物に於いても同様のプロセスが成立する。
上記元素が、ｎ型不純物である場合、すなわち、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、又は、スズ（Ｓｎ）である場合、不純物領域１０ａは、ｎ型不純物領域となる。以下、ｎ型不純物についても、ｐ型不純物と同様の作用が得られる点について説明する。ｎ型不純物がシリコンである場合を例に説明する。
図１２は、第１の実施形態の半導体装置の製造方法の作用及び効果の説明図である。図１２は、シリコンが窒化ガリウム（ＧａＮ）の格子間位置に存在する状態と、シリコンが格子点位置に存在する状態とのエネルギー差の計算結果を示す。エネルギー差の計算は、第１原理計算により行われている。以下、格子間位置に存在するシリコンを格子間シリコンとも記載する。
図１２（ａ）は、窒化ガリウムの中に窒素空孔が存在しない場合、図１２（ｂ）は窒化ガリウムの中に窒素空孔が存在する場合である。図１２（ｃ）は窒化ガリウムの中にガリウム空孔が存在する場合である。
図１２（ａ）に示すように、窒化ガリウムの中に窒素空孔が存在しない場合、シリコンが格子点位置に存在する状態と、格子間位置に存在する状態とのエネルギー差は、＋０．２ｅＶである。シリコンが格子点位置に存在する状態の方が、格子間位置に存在する状態よりもエネルギーが高く不安定なため、シリコンが格子点位置に入りにくいことが分かる。
図１２（ａ）の場合は、格子間シリコンがガリウム（Ｇａ）と置換し、ガリウムサイトに入る場合を仮定している。置換されたガリウムは格子間位置に存在することになる。以下、格子間位置に存在するガリウムを格子間ガリウムと称する。
シリコンを活性化するには、シリコンがガリウムサイトに入ることが必要である。図１２（ａ）から、シリコンがガリウムサイトに入り活性化することが、困難であることが分かる。
例えば、シリコンをイオン注入により窒化ガリウムの中に導入する場合、イオン注入のエネルギーにより窒素サイトの窒素が離脱し、窒素空孔が形成される。図１２（ｂ）に示すように、シリコンが窒素格子点位置（窒素サイト）に存在する状態と、格子間位置に存在する状態とのエネルギー差は、－６．４ｅＶである。シリコンが窒素格子点位置に存在する状態の方が、格子間位置に存在する状態よりもエネルギーが低く安定なため、シリコンが窒素格子点位置に入りやすいことが分かる。
ただし、図１２（ｂ）の場合、格子間シリコンが窒素（Ｎ）と置換し、窒素サイトに入るため、シリコンは活性化されない。
なお、図１２（ｃ）に示すように、イオン注入により窒化ガリウムの中に形成されたガリウム空孔に、格子間シリコンが入る場合は、シリコンが格子間位置に存在する状態と、ガリウム格子点位置に存在する状態とのエネルギー差が－１６．７ｅＶ程度となる。この場合は、シリコンがガリウム格子点位置に存在する状態の方が、格子間位置に存在する状態よりもエネルギーがはるかに低く安定であるため、シリコンがガリウム格子点位置に入りやすいことが分かる。
ただし、ガリウム空孔よりも窒素空孔の方が出来やすい。したがって、イオン注入によってできる空孔の大部分は窒素空孔となる。よって、シリコンのイオン注入のみでは、シリコンの大部分は窒素格子点位置に入ることになる。
図１２（ｂ）より、シリコンをイオン注入により窒化ガリウムの中に導入する場合、少なくとも、シリコンが窒素サイトに入り不活性となることを回避すべきことが分かる。
第１の実施形態の半導体装置の別の製造方法では、例えば、窒化物半導体層１０の中に、第１のイオン注入でシリコンを注入し、第２のイオン注入で更に窒素を注入する。このため、窒化物半導体層１０の中の窒素の濃度が高くなる。したがって、注入された窒素により窒素空孔が埋められ、窒素空孔の量が低減する。よって、シリコンが窒素サイトに入り不活性となることが回避できる。
図１３は、第１の実施形態の半導体装置の製造方法の作用及び効果の説明図である。
図１３（ａ）は、格子間シリコンと格子間水素が存在する状態と、水素が結合したガリウム格子点位置のシリコンと格子間ガリウムが存在する状態とのエネルギー差の計算結果を示す。以下、水素が結合したガリウム格子点位置のシリコンを、ガリウム格子点位置の水素結合シリコンとも記載する。
図１３（ｂ）は、格子間シリコンと格子間水素が存在する状態と、ガリウム格子点位置の水素結合シリコンと酸化シリコン（ＳｉＯ２）中の格子間ガリウムが存在する状態とのエネルギー差の計算結果を示す。
図１３（ａ）、図１３（ｂ）において、水素結合シリコンは、ガリウムを置換して、ガリウムサイトに入る場合を仮定している。
また、図１３（ｃ）は、ガリウム格子点位置に水素結合シリコンが存在する状態と、ガリウム格子点位置に存在するシリコンから水素が離脱して水素分子（Ｈ２）になった状態とのエネルギー差の計算結果を示す。エネルギー差の計算は、第１原理計算により行われている。
図１３（ａ）に示すように、格子間シリコンと格子間水素が存在する状態と、ガリウム格子点位置の水素結合シリコンと格子間ガリウムが存在する状態とのエネルギー差は、－２．１ｅＶである。水素結合シリコンがガリウム格子点位置に存在する状態の方が、格子間位置に存在する状態よりもエネルギーが低く安定なため、水素結合シリコンがガリウム格子点位置に入りやすいことが分かる。
図１３（ｂ）に示すように、格子間シリコンと格子間水素が存在する状態と、ガリウム格子点位置の水素結合シリコンと酸化シリコン中の格子間ガリウムが存在する状態とのエネルギー差は、－７．１ｅＶである。格子間ガリウムが酸化シリコン中に入る場合、格子間ガリウムが窒化ガリウムの中に入る場合に比べ、ガリウム格子点位置の水素結合シリコンが更にエネルギー的に安定となる。よって、水素結合シリコンがガリウム格子点位置に更に入りやすいことが分かる。
以上のように、ｎ型不純物についても、ｐ型不純物と同様の作用が得られる。なお、図１２、図１３を用いて、ｎ型不純物のシリコンが活性化するまでのプロセスを説明したが、他のｎ型不純物に於いても同様のプロセスが成立する。
以上、第１の実施形態の半導体装置の製造方法によれば、窒化物半導体にイオン注入法を用いて低抵抗の不純物領域を局所的に形成する半導体装置の製造方法を提供することが可能となる。
（第２の実施形態）
第２の実施形態の半導体装置の製造方法は、窒化物半導体層にベリリウム（Ｂｅ）、マグネシウム（Ｍｇ）、カルシウム（Ｃａ）、ストロンチウム（Ｓｒ）、バリウム（Ｂａ）、亜鉛（Ｚｎ）、カドミウム（Ｃｄ）、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、及び、スズ（Ｓｎ）から成る群から選ばれる少なくとも一つの元素を注入する第１のイオン注入を行い、窒化物半導体層に窒素（Ｎ）を注入する第２のイオン注入を行い、窒化物半導体層に水素（Ｈ）を注入する第３のイオン注入を行い、第１のイオン注入、第２のイオン注入、及び、第３のイオン注入の後に窒化物半導体層の表面に被覆層を形成し、被覆層を形成した後に第１の熱処理を行い、第１の熱処理の後に第１の熱処理の条件と異なる条件の第２の熱処理を行う。第１の熱処理は水素を含む雰囲気中で行われ、第２の熱処理は水素を含まない雰囲気中か、又は、第１の熱処理の水素分圧よりも低い水素分圧の雰囲気中で行われる。
第２の実施形態の半導体装置の製造方法は、第２の熱処理の前に被覆層を剥離しない点、及び、第１の熱処理の条件と第２の熱処理の条件とが異なる点で、第１の実施形態の半導体装置の製造方法と異なる。以下、第１の実施形態と重複する内容については記述を省略する。
図１４は、第２の実施形態の半導体装置の製造方法の製造フローを示す図である。第２の実施形態の半導体装置は、ｐ型不純物領域を有する窒化物半導体層である。
第２の実施形態の半導体装置の製造方法は、窒化物半導体層準備ステップＳ２０１、マグネシウムイオン注入ステップＳ２０２（第１のイオン注入）、窒素イオン注入ステップＳ２０３（第２のイオン注入）、水素イオン注入ステップＳ２０４（第３のイオン注入）、酸化シリコン層形成ステップＳ２０５（被覆層形成）、水素アニールステップＳ２０６（第１の熱処理）、窒素アニールステップＳ２０７（第２の熱処理）を備える。
第２の実施形態の半導体装置の製造方法では、第１の熱処理の後に、被覆層を剥離せずに、第１の熱処理の条件と異なる条件の第２の熱処理を行う。
被覆層の形成までは、第１の実施形態の半導体装置の製造方法と同様である。
次に、水素アニールを行う（Ｓ２０６）。水素アニールは、例えば、水素を含む雰囲気中で、９５０℃以上１２５０℃以下の温度条件で行う。水素アニールは、第１の熱処理の一例である。水素アニールの際の雰囲気中の水素分圧は、例えば、１００％である。
次に、窒素アニールを行う（Ｓ２０７）。窒素アニールは、例えば、窒素ガス雰囲気中で、９５０℃以上１２５０℃以下の温度条件で行う。窒素アニールは、第２の熱処理の一例である。
第２の熱処理は、水素を含まない雰囲気中か、又は、第１の熱処理よりも低い水素分圧の雰囲気中で行われる。第２の熱処理は、例えば、アルゴン、窒素、又は、ヘリウムを含む非酸化性雰囲気中で行われる。
第２の実施形態の半導体装置の製造方法では、窒化物半導体層１０の表面に、酸化シリコン層５０を被覆層として形成する。そして、酸化シリコン層５０が設けられた状態で水素アニールを行う。水素アニールは、キャップした状態でのアニール（キャップアニール）である。このキャップは、窒化物半導体中に水素を留める効果を持つ。特に、水素を含む雰囲気中で行うことにより、窒化物半導体中から水素が外方拡散することが抑制される。
また、第１の実施形の半導体装置の製造方法と同様、キャップ中にガリウム元素を逃すことで効率よく水素結合マグネシウムがガリウム格子点位置に入ることになる。つまり、格子間ガリウムが酸化シリコン層５０の中に入ることで、水素結合マグネシウムがガリウム格子点位置に更に入りやすくなる。
なお、水素結合マグネシウムは、窒化ガリウムの中で不活性である。窒化ガリウムの中のマグネシウムを活性化させるためには、水素結合マグネシウムから水素を離脱させる必要がある。
第２の実施形態の半導体装置の製造方法では、第２の熱処理を、水素を含まない雰囲気中か、又は、第１の熱処理の水素分圧よりも低い水素分圧の雰囲気中で行う。したがって、窒化物半導体層１０の中の水素の外方拡散が促進される。よって、水素結合マグネシウムから水素が離脱し、ガリウム格子点位置にマグネシウムが入った状態、すなわち、マグネシウムが活性化した状態が実現される。
以上、第２の実施形態の半導体装置の製造方法によれば、第１の実施形態と同様、窒化物半導体にイオン注入法を用いて低抵抗の不純物領域を局所的に形成する半導体装置の製造方法を提供することが可能となる。
（第３の実施形態）
第３の実施形態の半導体装置の製造方法は、窒化物半導体層にベリリウム（Ｂｅ）、マグネシウム（Ｍｇ）、カルシウム（Ｃａ）、ストロンチウム（Ｓｒ）、バリウム（Ｂａ）、亜鉛（Ｚｎ）、カドミウム（Ｃｄ）、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、及び、スズ（Ｓｎ）から成る群から選ばれる少なくとも一つの元素を注入する第１のイオン注入を行い、窒化物半導体層に窒素（Ｎ）を注入する第２のイオン注入を行い、窒化物半導体層に水素（Ｈ）を注入する第３のイオン注入を行い、第１のイオン注入、第２のイオン注入、及び、第３のイオン注入の後に窒化物半導体層の表面に被覆層を形成し、被覆層を形成した後に第１の熱処理を行い、第１の熱処理の後に第１の熱処理の条件と異なる条件の第２の熱処理を行う。第２の熱処理は第１の熱処理の圧力よりも低い圧力で行われる。
第３の実施形態の半導体装置の製造方法は、第２の熱処理の前に被覆層を剥離しない点、及び、第１の熱処理の条件と第２の熱処理の条件とが異なる点で、第１の実施形態の半導体装置の製造方法と異なる。また、第２の熱処理は第１の熱処理の圧力よりも低い圧力で行われる点で、第２の実施形態の半導体装置の製造方法と異なる。以下、第１の実施形態及び第２の実施形態と重複する内容については記述を省略する。
図１５は、第３の実施形態の半導体装置の製造方法の製造フローを示す図である。第３の実施形態の半導体装置は、ｐ型不純物領域を有する窒化物半導体層である。
第３の実施形態の半導体装置の製造方法は、窒化物半導体層準備ステップＳ２０１、マグネシウムイオン注入ステップＳ２０２（第１のイオン注入）、窒素イオン注入ステップＳ２０３（第２のイオン注入）、水素イオン注入ステップＳ２０４（第３のイオン注入）、酸化シリコン層形成ステップＳ２０５（被覆層形成）、第１の窒素アニールステップＳ２０８（第１の熱処理）、第２の窒素アニールステップＳ２０９（第２の熱処理）を備える。
第３の実施形態の半導体装置の製造方法では、第１の熱処理の後に、被覆層を剥離せずに、第１の熱処理の条件と異なる条件の第２の熱処理を行う。
被覆層の形成までは、第１の実施形態の半導体装置の製造方法と同様である。
次に、第１の窒素アニールを行う（Ｓ２０８）。第１の窒素アニールは、例えば、窒素ガス雰囲気中で、９５０℃以上１２５０℃以下の温度条件で行う。第１の窒素アニールは、例えば、大気圧で行われる。第１の窒素アニールは、第１の熱処理の一例である。
第１の熱処理は、例えば、アルゴン、窒素、水素、又は、ヘリウムを含む非酸化性雰囲気中で行われる。
次に、第２の窒素アニールを行う（Ｓ２０９）。第２の窒素アニールは、第１の窒素アニールよりも低い圧力で行われる。第２の窒素アニールは、例えば、大気圧より低い圧力で行われる。第２の窒素アニールは、例えば、窒素ガス雰囲気中で、９５０℃以上１２５０℃以下の温度条件で行う。第２の窒素アニールは、第２の熱処理の一例である。
第２の熱処理は、例えば、アルゴン、窒素、又は、ヘリウムを含む非酸化性雰囲気中で行われる。第２の熱処理は、例えば、水素を含まない雰囲気中で行われる。
第３の実施形態の半導体装置の製造方法では、窒化物半導体層１０の表面に、酸化シリコン層５０を被覆層として形成する。そして、酸化シリコン層５０が設けられた状態で第１の窒素アニールを行う。第１の窒素アニールは、キャップした状態でのアニール（キャップアニール）である。このキャップは、窒化物半導体中に水素を留める効果を持つ。
また、第１の実施形態の半導体装置の製造方法と同様、キャップ中にガリウム元素を逃すことで効率よく水素結合マグネシウムがガリウム格子点位置に入ることになる。つまり、格子間ガリウムが酸化シリコン層５０の中に入ることで、水素結合マグネシウムがガリウム格子点位置に更に入りやすくなる。
なお、水素結合マグネシウムは、窒化ガリウムの中で不活性である。窒化ガリウムの中のマグネシウムを活性化させるためには、水素結合マグネシウムから水素を離脱させる必要がある。
第３の実施形態の半導体装置の製造方法では、第２の熱処理を、第１の熱処理よりも低い圧力で行う。例えば、第１の熱処理を大気圧で行い、第２の熱処理を大気圧よりも低い圧力で行う。
したがって、窒化物半導体層１０の中の水素の外方拡散が促進される。よって、水素結合マグネシウムから水素が離脱し、ガリウム格子点位置にマグネシウムが入った状態、すなわち、マグネシウムが活性化した状態が実現される。
以上、第３の実施形態の半導体装置の製造方法によれば、第１の実施形態と同様、窒化物半導体にイオン注入法を用いて低抵抗の不純物領域を局所的に形成する半導体装置の製造方法を提供することが可能となる。
（第４の実施形態）
第４の実施形態の半導体装置の製造方法は、第１のイオン注入、第２のイオン注入、及び、第３のイオン注入の前に、窒化物半導体層にトレンチを形成し、第２の熱処理の後に、トレンチの中にゲート絶縁層を形成し、ゲート絶縁層を形成した後に、トレンチの中にゲート電極を形成し、第１のイオン注入、第２のイオン注入、及び、第３のイオン注入はトレンチの底面に行われる点で、第１の実施形態の半導体装置の製造方法と異なっている。また、第４の実施形態の半導体装置の製造方法は、第２の熱処理の後に、窒化物半導体層の表面に、金属層を形成する点で異なっている。以下、第１の実施形態と重複する内容については、一部、記述を省略する。
図１６は、第４の実施形態の半導体装置の製造方法で製造される半導体装置の模式断面図である。半導体装置は、ＧａＮ系半導体を用いたＭＩＳ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）構造のＨＥＭＴ（Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ）１００である。ＨＥＭＴ１００は、ゲート電極がトレンチ（リセス）内に設けられるゲート・リセス構造を備える。
ＨＥＭＴ１００は、窒化物半導体層１０、ゲート絶縁層１６、ゲート電極１８、ソース電極２０（金属層）、ドレイン電極２２（金属層）、層間絶縁層３０を備える。
窒化物半導体層１０は、不純物領域１０ａ、不純物領域１０ｂ、基板１１、バッファ層１２、チャネル層１４、バリア層１５、トレンチ４０を備える。不純物領域１０ａはｐ型不純物領域、不純物領域１０ｂはｎ型不純物領域である。
基板１１は、例えば、シリコン（Ｓｉ）で形成される。シリコン以外にも、例えば、サファイア（Ａｌ２Ｏ３）や炭化珪素（ＳｉＣ）を適用することも可能である。
基板１１上に、バッファ層１２が設けられる。バッファ層１２は、基板１１とチャネル層１４との間の格子不整合を緩和する機能を備える。バッファ層１２は、例えば、窒化アルミニウムガリウム（ＡｌＷＧａ１－ＷＮ（０＜Ｗ≦１））の多層構造で形成される。
チャネル層１４は、バッファ層１２上に設けられる。チャネル層１４は電子走行層とも称される。チャネル層１４は、例えば、アンドープの窒化アルミニウムガリウム（ＡｌＸＧａ１－ＸＮ（０≦Ｘ＜１））である。より具体的には、例えば、アンドープの窒化ガリウム（ＧａＮ）である。チャネル層１４の膜厚は、例えば、０．１μｍ以上１０μｍ以下である。
バリア層１５は、チャネル層１４上に設けられる。バリア層１５は電子供給層とも称される。バリア層１５のバンドギャップは、チャネル層１４のバンドギャップよりも大きい。バリア層１５は、例えば、アンドープの窒化アルミニウムガリウム（ＡｌＹＧａ１－ＹＮ（０＜Ｙ≦１、Ｘ＜Ｙ））である。より具体的には、例えば、アンドープのＡｌ０．２５Ｇａ０．７５Ｎである。バリア層１５の膜厚は、例えば、１０ｎｍ以上１００ｎｍ以下である。
チャネル層１４とバリア層１５との間は、ヘテロ接合界面となる。ヘテロ接合界面に２次元電子ガス（２ＤＥＧ）が形成されＨＥＭＴ１００のキャリアとなる。
ソース電極２０は、チャネル層１４及びバリア層１５の上に設けられる。ソース電極２０は、チャネル層１４及びバリア層１５に電気的に接続される。ソース電極２０は、例えば、バリア層１５の表面に設けられる。
ソース電極２０は、例えば、金属電極である。ソース電極２０は、例えば、チタン（Ｔｉ）とアルミニウム（Ａｌ）の積層構造である。ソース電極２０と、バリア層１５との間はオーミックコンタクトであることが望ましい。
ドレイン電極２２は、チャネル層１４及びバリア層１５の上に設けられる。ドレイン電極２２は、チャネル層１４及びバリア層１５に電気的に接続される。ドレイン電極２２は、例えば、バリア層１５の表面に設けられる。
ドレイン電極２２は、例えば、金属電極である。ドレイン電極２２は、例えば、チタン（Ｔｉ）とアルミニウム（Ａｌ）の積層構造である。ドレイン電極２２と、バリア層１５との間はオーミックコンタクトであることが望ましい。
ソース電極２０とドレイン電極２２との距離は、例えば、５μｍ以上３０μｍ以下である。
なお、ソース電極２０及びドレイン電極２２は、チャネル層１４に接する構造とすることも可能である。
トレンチ４０は、ソース電極２０とドレイン電極２２の間に設けられる。
ゲート電極１８の少なくとも一部は、トレンチ４０の中に形成される。ゲート電極１８は、バリア層１５の上に設けられる。ゲート電極１８は、ソース電極２０とドレイン電極２２の間に設けられる。
ゲート電極１８は、例えば、導電性不純物を含む多結晶シリコンである。また、ゲート電極１８は、例えば、金属である。ゲート電極１８は、例えば、窒化チタン（ＴｉＮ）である。
ゲート絶縁層１６の少なくとも一部は、トレンチ４０内に形成される。ゲート絶縁層１６は、チャネル層１４とゲート電極１８との間に位置する。ゲート絶縁層１６は、トレンチ４０の底面とゲート電極１８との間、及び、トレンチ４０の側面とゲート電極１８との間に位置する。
ゲート絶縁層１６は、ゲート電極１８とドレイン電極２２との間のバリア層１５上にも形成される。ゲート絶縁層１６は、ゲート電極１８とソース電極２０との間のバリア層１５上にも形成される。
ゲート絶縁層１６は、例えば、酸化物又は酸窒化物である。ゲート絶縁層１６は、例えば、酸化シリコン、酸化アルミニウム、酸窒化シリコン、又は、酸窒化アルミニウムである。
ゲート絶縁層１６の厚さは、例えば、２０ｎｍ以上１００ｎｍ以下である。ゲート絶縁層１６の酸化シリコン膜換算膜厚（ＥＯＴ：Ｅｑｕｉｖａｌｅｎｔ Ｏｘｉｄｅ Ｔｈｉｃｋｎｅｓｓ）は、例えば、２０ｎｍ以上４０ｎｍ以下である。
トレンチ４０の底面はチャネル層１４の中に位置する。ゲート絶縁層１６及びゲート電極１８は、トレンチ４０の中に形成される。トレンチ４０の底面がチャネル層１４内に位置することにより、ゲート電極１８の下の２次元電子ガスが消滅する。したがって、ノーマリーオフ動作の実現が可能となる。
不純物領域１０ａは、トレンチ４０の下のチャネル層１４の中に位置する。不純物領域１０ａは、ベリリウム（Ｂｅ）、マグネシウム（Ｍｇ）、カルシウム（Ｃａ）、ストロンチウム（Ｓｒ）、バリウム（Ｂａ）、亜鉛（Ｚｎ）、及び、カドミウム（Ｃｄ）から成る群から選ばれる少なくとも一つのｐ型不純物を含む。不純物領域１０ａは、ｐ型不純物領域である。
不純物領域１０ａのｐ型不純物濃度は、例えば、１×１０１６ｃｍ－３以上１×１０１９ｃｍ－３以下である。
不純物領域１０ａは、トレンチ４０と不純物領域１０ａとの間のチャネル層１４のポテンシャルを持ち上げる。不純物領域１０ａは、ＨＥＭＴ１００の閾値電圧を高くする機能を有する。
不純物領域１０ｂは、ソース電極２０の直下、及び、ドレイン電極２２の直下のチャネル層１４及びバリア層１５の中に設けられる。ソース電極２０及びドレイン電極２２は、不純物領域１０ｂに接する。不純物領域１０ｂは、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、及び、スズ（Ｓｎ）から成る群から選ばれる少なくとも一つのｎ型不純物を含む。不純物領域１０ｂは、ｎ型不純物領域である。
不純物領域１０ｂのｎ型不純物濃度は、例えば、１×１０１９ｃｍ－３以上１×１０２２ｃｍ－３以下である。
不純物領域１０ｂは、活性化された高濃度のｎ型不純物を含む。したがって、不純物領域１０ｂは、ソース電極２０及びドレイン電極２２のコンタクト抵抗を低減し、オーミックコンタクトを実現する機能を有する。
図１７は、第４の実施形態の半導体装置の製造方法の製造フローを示す図である。
図１８、図１９、図２０、図２１、図２２、図２３、図２４、図２５、図２６、図２７、図２８、図２９、図３０、図３１は、第４の実施形態の半導体装置の製造方法を示す断面図である。
第４の実施形態の半導体装置の製造方法は、窒化物半導体層準備ステップＳ３０１、トレンチ形成ステップＳ３０２、マグネシウムイオン注入ステップＳ３０３（第１のイオン注入）、窒素イオン注入ステップＳ３０４（第２のイオン注入）、シリコンイオン注入ステップＳ３０５（第１のイオン注入）、窒素イオン注入ステップＳ３０６（第２のイオン注入）、水素イオン注入ステップＳ３０７（第３のイオン注入）、酸化シリコン層形成ステップＳ３０８（被覆層形成）、第１の窒素アニールステップＳ３０９（第１の熱処理）、酸化シリコン層剥離ステップＳ３１０（被覆層剥離）、第２の窒素アニールステップＳ３１１（第２の熱処理）、ゲート絶縁層形成ステップＳ３１２、ゲート電極形成ステップＳ３１３、ソース電極・ドレイン電極形成ステップＳ３１４（金属層形成）を備える。
最初に、窒化物半導体層１０を準備する（Ｓ３０１：図１８）。窒化物半導体層１０は、基板１１、バッファ層１２、チャネル層１４、バリア層１５を有する。
次に、窒化物半導体層１０の表面に、公知の膜成長法を用いて、マスク材５２を形成する。マスク材５２は、例えば、酸化シリコンである。
次に、マスク材５２を公知のリソグラフィ法及びドライエッチング法を用いてパターニングする。次に、マスク材５２をマスクに、公知のドライエッチング法を用いてトレンチ４０を形成する（Ｓ３０２：図１９）。
次に、マスク材５２をマスクにトレンチ４０の底面に、公知のイオン注入法を用いて、マグネシウム（Ｍｇ）をイオン注入する（Ｓ３０３：図２０）。マグネシウムのイオン注入は、第１のイオン注入に相当する。第１のイオン注入で注入される元素は、マグネシウム（Ｍｇ）に限らず、ベリリウム（Ｂｅ）、マグネシウム（Ｍｇ）、カルシウム（Ｃａ）、ストロンチウム（Ｓｒ）、バリウム（Ｂａ）、亜鉛（Ｚｎ）、及びカドミウム（Ｃｄ）から成る群から選ばれる少なくとも一つの元素（導電性不純物）であれば構わない。
マグネシウムをイオン注入することにより、トレンチ４０の下のチャネル層１４に不純物領域１０ａが形成される。例えば、マグネシウムは、異なるイオン注入エネルギーで複数回に分けてイオン注入されても構わない。
マグネシウムのドーズ量は、例えば、１×１０１１ｃｍ－２以上１×１０１５ｃｍ－２以下である。
次に、マスク材５２をマスクにトレンチ４０の底面に、公知のイオン注入法を用いて窒素（Ｎ）をイオン注入する（Ｓ３０４：図２１）。窒素のイオン注入は、第２のイオン注入に相当する。
窒素は、不純物領域１０ａに導入される。例えば、窒素は、異なるイオン注入エネルギーで複数回に分けてイオン注入されても構わない。
窒素のドーズ量は、例えば、マグネシウムのドーズ量よりも多い。窒素のドーズ量は、例えば、１×１０１１ｃｍ－２以上１×１０１５ｃｍ－２以下である。窒素のドーズ量は、マグネシウのドーズ量よりも、イオン注入された各位置においても、多いことが好ましい。
窒素の濃度分布が、マグネシウムの濃度分布を包含することが好ましい。
次に、公知のエッチング法を用いてマスク材５２を剥離する。次に、トレンチ４０を覆うパターニングされたマスク材５４を、例えば、公知のリソグラフィ法を用いて形成する。マスク材５４は、例えば、フォトレジストである。
次に、マスク材５４をマスクに窒化物半導体層１０の表面に、公知のイオン注入法を用いて、シリコン（Ｓｉ）をイオン注入する（Ｓ３０５：図２２）。シリコンのイオン注入は、第１のイオン注入に相当する。第１のイオン注入で注入される元素は、シリコン（Ｓｉ）に限らず、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、及び、スズ（Ｓｎ）から成る群から選ばれる少なくとも一つの元素（導電性不純物）であれば構わない。
シリコンをイオン注入することにより、チャネル層１４及びバリア層１５に不純物領域１０ｂが形成される。例えば、シリコンは、異なるイオン注入エネルギーで複数回に分けてイオン注入されても構わない。
シリコンのドーズ量は、例えば、１×１０１１ｃｍ－２以上１×１０１５ｃｍ－２以下である。
次に、マスク材５４をマスクに窒化物半導体層１０の表面に、公知のイオン注入法を用いて窒素（Ｎ）をイオン注入する（Ｓ３０６：図２３）。窒素のイオン注入は、第２のイオン注入に相当する。
窒素は、不純物領域１０ｂに導入される。例えば、窒素は、異なるイオン注入エネルギーで複数回に分けてイオン注入されても構わない。
窒素のドーズ量は、例えば、シリコンのドーズ量よりも多い。窒素のドーズ量は、例えば、１×１０１１ｃｍ－２以上１×１０１５ｃｍ－２以下である。窒素のドーズ量は、シリコンのドーズ量よりも、イオン注入された各位置においても、多いことが好ましい。窒素の濃度分布が、シリコンの濃度分布を包含することが好ましい。
次に、公知のエッチング法を用いてマスク材５２を剥離する。次に、窒化物半導体層１０の表面に、公知のイオン注入法を用いて水素（Ｈ）を、イオン注入する（Ｓ３０７：図２４）。水素のイオン注入は、第３のイオン注入に相当する。
水素は、不純物領域１０ａ及び不純物領域１０ｂに導入される。例えば、水素は、異なるイオン注入エネルギーで複数回に分けてイオン注入されても構わない。
第３のイオン注入の水素のドーズ量は、例えば、第１のイオン注入のマグネシウムのドーズ量よりも多い。第３のイオン注入の水素のドーズ量は、マグネシウムのドーズ量よりも、イオン注入された各位置においても、多いことが好ましい。第３のイオン注入で形成される水素の濃度分布が、第１のイオン注入で形成されるマグネシウム濃度分布を包含することが好ましい。
第３のイオン注入の水素のドーズ量は、例えば、第１のイオン注入のシリコンのドーズ量よりも多い。第３のイオン注入の水素のドーズ量は、シリコンのドーズ量よりも、イオン注入された各位置においても、多いことが好ましい。第３のイオン注入で形成される水素の濃度分布が、第１のイオン注入で形成されるシリコン濃度分布を包含することが好ましい。
水素のドーズ量は、例えば、１×１０１５ｃｍ－２以上１×１０１６ｃｍ－２以下である。
次に、公知の膜成長法を用いて、窒化物半導体層１０の表面に、酸化シリコン層５０を形成する（Ｓ３０８：図２５）。酸化シリコン層５０は、被覆層の一例である。被覆層は、酸化シリコンに限られない。
被覆層は、例えば、絶縁体である。被覆層は、例えば、酸化シリコン、窒化シリコン、酸窒化シリコン、又は、窒化アルミニウムである。
被覆層は、例えば、導電体又は半導体である。被覆層は、例えば、多結晶シリコンである。
次に、第１の窒素アニールを行う（Ｓ３０９：図２６）。第１の窒素アニールは、例えば、窒素ガス雰囲気中で、９５０℃以上１２５０℃以下の温度条件で行う。第１の窒素アニールは、第１の熱処理の一例である。
第１の熱処理は、例えば、アルゴン、窒素、水素、又は、ヘリウムを含む非酸化性雰囲気中で行われる。
次に、公知のウェットエッチング法を用いて、窒化物半導体層１０の表面の酸化シリコン層５０を剥離する（Ｓ３１０：図２７）。窒化物半導体層１０の表面が露出する。
次に、第２の窒素アニールを行う（Ｓ３１１：図２８）。第２の窒素アニールは、例えば、窒素ガス雰囲気中で、９５０℃以上１２５０℃以下の温度条件で行う。第２の窒素アニールは、第２の熱処理の一例である。
第２の熱処理は、例えば、アルゴン、窒素、又は、ヘリウムを含む非酸化性雰囲気中で行われる。第２の熱処理は、例えば、水素を含まない雰囲気中で行われる。
次に、公知の膜成長法を用いてゲート絶縁層１６を形成する（Ｓ３１２：図２９）。ゲート絶縁層１６は、トレンチ４０の中に形成される。
次に、公知の膜成長法、リソグラフィ法、ドライエッチング法を用いてゲート電極１８を形成する（Ｓ３１３：図３０）。ゲート電極１８は、トレンチ４０の中に形成される。
次に、公知の膜成長法を用いて、ソース電極２０及びドレイン電極２２が形成される（Ｓ３１４：図３１）。ソース電極２０及びドレイン電極２２は、金属層の一例である。次に、公知の膜成長法を用いて、ゲート電極１８、ソース電極２０、及び、ドレイン電極２２の上に層間絶縁層３０を形成する。
以上の製造方法により、不純物領域１０ａ及び不純物領域１０ｂを有するＨＥＭＴ１００が形成される。不純物領域１０ａは、マグネシウムが活性化されたｐ型不純物領域となる。不純物領域１０ｂは、シリコンが活性化されたｎ型不純物領域となる。
以上、第４の実施形態の半導体装置の製造方法によれば、第１の実施形態と同様、窒化物半導体にイオン注入法を用いて低抵抗の不純物領域を局所的に形成する半導体装置の製造方法を提供することが可能となる。
（第５の実施形態）
第５の実施形態の半導体装置は、第１の窒化物半導体層と、第１の窒化物半導体層の上に位置し、第１の窒化物半導体層よりもバンドギャップが大きい第２の窒化物半導体層と、第２の窒化物半導体層の上に位置し、第２の窒化物半導体層に電気的に接続された第１の電極と、第２の窒化物半導体層の上に位置し、第２の窒化物半導体層に電気的に接続された第２の電極と、第１の電極と第２の電極との間に位置し、第１の側面と、第２の側面と、第１の側面と第２の側面との間の底面とを有し、第１の側面及び第２の側面は底面に対して傾斜し、底面が第１の窒化物半導体層の中に位置するトレンチと、トレンチの中に位置するゲート電極と、底面とゲート電極との間、及び、第１の側面及び第２の側面とゲート電極との間に位置するゲート絶縁層と、底面とゲート絶縁層との間、及び、第１の側面及び第２の側面とゲート絶縁層との間に位置し、第１の窒化物半導体層及び第２の窒化物半導体層よりもバンドギャップが大きい第３の窒化物半導体層と、を備え、第１の窒化物半導体層は、第１の側面及び第２の側面の少なくともいずれか一方の側方に、ベリリウム（Ｂｅ）、マグネシウム（Ｍｇ）、カルシウム（Ｃａ）、ストロンチウム（Ｓｒ）、バリウム（Ｂａ）、亜鉛（Ｚｎ）、及び、カドミウム（Ｃｄ）から成る群から選ばれる少なくとも一つの元素を含む第１の領域を有する。
第５の実施形態の半導体装置は、第３の窒化物半導体層及び第１の領域を備える点で、第４の実施形態の半導体装置と異なる。以下、第１ないし第４の実施形態と重複する内容については、記述を省略する。
図３２は、第５の実施形態の半導体装置の模式断面図である。半導体装置は、ＧａＮ系半導体を用いたＭＩＳ構造のＨＥＭＴ２００である。ＨＥＭＴ２００は、ゲート電極がトレンチ（リセス）内に設けられるゲート・リセス構造を備える。
ＨＥＭＴ２００は、窒化物半導体層１０、ゲート絶縁層１６、ゲート電極１８、ソース電極２０（第１の電極）、ドレイン電極２２（第２の電極）、第１の層間絶縁層３１、第２の層間絶縁層３２、第１の窒化アルミニウム層６１（第３の窒化物半導体層）を備える。
窒化物半導体層１０は、不純物領域１０ｂ、不純物領域１０ｘ、基板１１、バッファ層１２、チャネル層１４（第１の窒化物半導体層）、バリア層１５（第２の窒化物半導体層）、トレンチ４０、第２の窒化アルミニウム層６２（第４の窒化物半導体層）を備える。不純物領域１０ｂ（第２の領域）はｎ型不純物領域、不純物領域１０ｘ（第１の領域）はｐ型不純物領域である。トレンチ４０は、第１の側面４０ａ、第２の側面４０ｂ、及び、底面４０ｃを有する。
基板１１は、例えば、シリコン（Ｓｉ）で形成される。シリコン以外にも、例えば、サファイア（Ａｌ２Ｏ３）や炭化珪素（ＳｉＣ）を適用することも可能である。
基板１１上に、バッファ層１２が設けられる。バッファ層１２は、基板１１とチャネル層１４との間の格子不整合を緩和する機能を備える。バッファ層１２は、例えば、窒化アルミニウムガリウム（ＡｌＷＧａ１－ＷＮ（０＜Ｗ≦１））の多層構造で形成される。
チャネル層１４は、バッファ層１２上に設けられる。チャネル層１４は電子走行層とも称される。チャネル層１４は、例えば、アンドープの窒化アルミニウムガリウム（ＡｌＸＧａ１－ＸＮ（０≦Ｘ＜１））である。より具体的には、例えば、アンドープの窒化ガリウム（ＧａＮ）である。チャネル層１４の膜厚は、例えば、０．１μｍ以上１０μｍ以下である。
バリア層１５は、チャネル層１４上に設けられる。バリア層１５は電子供給層とも称される。バリア層１５のバンドギャップは、チャネル層１４のバンドギャップよりも大きい。バリア層１５は、例えば、アンドープの窒化アルミニウムガリウム（ＡｌＹＧａ１－ＹＮ（０＜Ｙ≦１、Ｘ＜Ｙ））である。より具体的には、例えば、アンドープのＡｌ０．２５Ｇａ０．７５Ｎである。バリア層１５の膜厚は、例えば、１０ｎｍ以上１００ｎｍ以下である。
第２の窒化アルミニウム層６２は、チャネル層１４とバリア層１５との間に設けられる。第２の窒化アルミニウム層６２のバンドギャップは、チャネル層１４のバンドギャップ及びバリア層１５のバンドギャップよりも大きい。第２の窒化アルミニウム層６２の膜厚は、例えば、０．５ｎｍ以上３０ｎｍ以下である。
第２の窒化アルミニウム層６２とチャネル層１４との間は、ヘテロ接合界面となる。ヘテロ接合界面に２次元電子ガス（２ＤＥＧ）が形成され、ＨＥＭＴ２００のキャリアとなる。第２の窒化アルミニウム層６２の膜厚が厚いほど、２ＤＥＧ量が大きくなるので、第２の窒化アルミニウム層６２の膜厚は厚い方が好ましい。一方、第２の窒化アルミニウム層６２の膜厚が厚いほど２ＤＥＧへの障壁が増すため、２ＤＥＧへのオーミックコンタクトが取りにくくなる。よって、例えば、０．５ｎｍから３ｎｍ程度の第２の窒化アルミニウム層６２を導入することが考えられる。
例えば、第１ないし第３の実施形態のｎ型不純物領域の形成方法により、第２の窒化アルミニウム層６２の膜厚が厚い方が、２ＤＥＧへのオーミックコンタクトが取り易くなる。このため、第１ないし第３の実施形態のｎ型不純物領域の形成方法を用いない場合よりも、厚い第２の窒化アルミニウム層６２を適用することが可能となっている。
第２の窒化アルミニウム層６２を厚くすることで２ＤＥＧへのオーミックコンタクトが取り易くなる機構は、以下の２点である。１点目は、第２の窒化アルミニウム層６２を含むように局所的なｎ型不純物領域を作っているためである。２点目は、厚い第２の窒化アルミニウム層６２を導入することで、大量の２ＤＥＧが湧き、第２の窒化アルミニウム層６２を含む局所的なｎ型不純物領域内部でも、２ＤＥＧが湧いているためである。上記２つの理由により、第２の窒化アルミニウム層６２が厚い方が、オーミックコンタクトが取り易くなっている。
第１ないし第３の実施形態のｎ型不純物領域の形成方法を用いない場合は、第２の窒化アルミニウム層６２の膜厚は、０．５ｎｍ以上３ｎｍ以下程度が好ましい。しかし、第１ないし第３の実施形態のｎ型不純物領域の形成方法を用いる場合は、第２の窒化アルミニウム層６２の膜厚は３ｎｍ以上が好ましく、５ｎｍ以上がより好まく、１０ｎｍ以上が更に好ましい。
第２の窒化アルミニウム層６２の膜厚は厚いほど好ましい。しかし、第２の窒化アルミニウム層６２の膜厚が１０ｎｍを超えると、次第に第２の窒化アルミニウム層６２のエピタキシャル成長が難しくなり、界面欠陥が入り始める。第２の窒化アルミニウム層６２の厚さが２５ｎｍを超えると、界面欠陥が顕著になり、３０ｎｍ以上で耐圧低下が起こり始める。よって、第２の窒化アルミニウム層６２の膜厚は、３０ｎｍ以下であることが好ましい。
以上から、第２の窒化アルミニウム層６２の膜厚は、３ｎｍ以上３０ｎｍ以下であることが好ましく、５ｎｍ以上３０ｎｍ以下であることがより好ましく、１０ｎｍ以上２５ｎｍ以下が更に好ましい。第２の窒化アルミニウム層６２の膜厚は、典型的には１０ｎｍである。
第１ないし第３の実施形態のｎ型不純物領域の形成方法を用いない場合、低抵抗素子を実現するために、例えば、１ｎｍ程度の膜厚の第２の窒化アルミニウム層６２を導入する。この場合、例えば、第２の窒化アルミニウム層６２は２ＤＥＧへのコンタクトを阻害する障壁となる。このため、例えば、第２の窒化アルミニウム層６２をエッチングで取り除き、２ＤＥＧの側面からコンタクトをとる。この場合、２ＤＥＧへのコンタクト面が線状になってしまいコンタクト面積が小さくなる。したがって、低抵抗コンタクトを形成することが困難である。
第１ないし第３の実施形態のｎ型不純物領域の形成方法を用いれば、第２の窒化アルミニウム層６２によって形成される２ＤＥＧを含む形でｎ型不純物領域を形成することが可能である。この方法により、２ＤＥＧに電子をより多く与えることができる。また、２ＤＥＧ全体に面状にコンタクトを形成することができる。その結果、第２の窒化アルミニウム層６２の膜厚を厚くしても低抵抗コンタクトが取れるようになる。
さらに、第２の窒化アルミニウム層６２の膜厚を厚くすると、２ＤＥＧ量を増やすことも可能となり、コンタクト抵抗が更に小さくなる。したがって、より低抵抗の素子が実現する。
第１ないし第３の実施形態のｎ型不純物領域の形成方法を用いない場合は、ソース・ドレインへの低抵抗コンタクトの実現と、低抵抗素子の実現とは、トレードオフの関係にあった。しかし、窒化アルミニウム層６２の膜厚を厚くしても低抵抗コンタクトが取れるようになったために、上記トレードオフ関係が解消し、低抵抗コンタクトと低抵抗素子を同時に実現することが可能となる。
第２の窒化アルミニウム層６２は、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、及び、スズ（Ｓｎ）から成る群から選ばれる少なくとも一つの元素を含む。
ソース電極２０は、バリア層１５の上に設けられる。ソース電極２０は、チャネル層１４及びバリア層１５に電気的に接続される。ソース電極２０は、例えば、バリア層１５の表面に設けられる。
ソース電極２０は、例えば、金属電極である。ソース電極２０は、例えば、チタン（Ｔｉ）とアルミニウム（Ａｌ）の積層構造である。ソース電極２０と、バリア層１５との間はオーミックコンタクトであることが望ましい。
ドレイン電極２２は、バリア層１５の上に設けられる。ドレイン電極２２は、チャネル層１４及びバリア層１５に電気的に接続される。ドレイン電極２２は、例えば、バリア層１５の表面に設けられる。
ドレイン電極２２は、例えば、金属電極である。ドレイン電極２２は、例えば、チタン（Ｔｉ）とアルミニウム（Ａｌ）の積層構造である。ドレイン電極２２と、バリア層１５との間はオーミックコンタクトであることが望ましい。
ソース電極２０とドレイン電極２２との距離は、例えば、５μｍ以上３０μｍ以下である。
トレンチ４０は、ソース電極２０とドレイン電極２２の間に設けられる。トレンチ４０は、第１の側面４０ａ、第２の側面４０ｂ、底面４０ｃを有する。底面４０ｃは、第１の側面４０ａと第２の側面４０ｂとの間に位置する。
第１の側面４０ａ及び第２の側面４０ｂは、底面４０ｃに対して傾斜する。第１の側面４０ａ及び第２の側面４０ｂは、窒化物半導体層１０の表面に対して傾斜する。トレンチ４０は、順テーパ形状を有する。
第１の側面４０ａ及び第２の側面４０ｂの、底面４０ｃ又は窒化物半導体層１０の表面に対する傾斜角は、例えば、３０度以上８０度以下である。トレンチ４０のテーパ角は、例えば、３０度以上８０度以下である。
ゲート電極１８の少なくとも一部は、トレンチ４０の中に形成される。ゲート電極１８は、ソース電極２０とドレイン電極２２の間に設けられる。
ゲート電極１８は、例えば、導電性不純物を含む多結晶シリコンである。また、ゲート電極１８は、例えば、金属である。また、ゲート電極１８は、例えば、窒化チタン（ＴｉＮ）である。
ゲート絶縁層１６の少なくとも一部は、トレンチ４０内に形成される。ゲート絶縁層１６は、チャネル層１４とゲート電極１８との間に位置する。ゲート絶縁層１６は、トレンチ４０の第１の側面４０ａとゲート電極１８との間、トレンチ４０の第２の側面４０ｂとゲート電極１８との間、及び、トレンチ４０の底面４０ｃとゲート電極１８との間に位置する。
ゲート絶縁層１６は、ゲート電極１８とドレイン電極２２との間の第１の層間絶縁層３１上にも形成される。ゲート絶縁層１６は、ゲート電極１８とソース電極２０との間のバリア層１５上にも形成される。
ゲート絶縁層１６は、例えば、酸化物又は酸窒化物である。ゲート絶縁層１６は、例えば、酸化シリコン（ＳｉＯ２）、酸化アルミニウム（Ａｌ２Ｏ３）、酸窒化シリコン（ＳｉＯＮ）、酸窒化アルミニウム（ＡｌＯＮ）、又は、酸窒化アルミニウムシリケート（ＳｉＡｌＯＮ）である。これらの積層構造（例えば、ＳｉＡｌＯＮ／ＳｉＯ２）でもよい。
ゲート絶縁層１６の厚さは、例えば、２０ｎｍ以上１００ｎｍ以下である。ゲート絶縁層１６の酸化シリコン膜換算膜厚（ＥＯＴ：Ｅｑｕｉｖａｌｅｎｔ Ｏｘｉｄｅ Ｔｈｉｃｋｎｅｓｓ）は、例えば、２０ｎｍ以上４０ｎｍ以下である。
トレンチ４０の底面４０ｃはチャネル層１４の中に位置する。ゲート絶縁層１６及びゲート電極１８は、トレンチ４０の中に形成される。
第１の窒化アルミニウム層６１の少なくとも一部は、トレンチ４０内に形成される。第１の窒化アルミニウム層６１は、トレンチ４０の第１の側面４０ａとゲート絶縁層１６との間、トレンチ４０の第２の側面４０ｂとゲート絶縁層１６との間、及び、トレンチ４０の底面４０ｃとゲート絶縁層１６との間に位置する。
第１の窒化アルミニウム層６１のバンドギャップは、チャネル層１４のバンドギャップ及びバリア層１５のバンドギャップよりも大きい。第１の窒化アルミニウム層６１の膜厚は、例えば、０．５ｎｍ以上３０ｎｍ以下である。
第１の窒化アルミニウム層６１は、トレンチ内部では結晶性を持ち、第１の層間絶縁層３１上ではアモルファス構造であることが好ましい。２ＤＥＧを大量に湧かせるためには、第１の窒化アルミニウム層６１の膜厚は厚い方が良い。しかし、第１の窒化アルミニウム層６１の上にはゲート絶縁層１６が接触するため、厚い窒化アルミニウム層６１を導入すると、界面に電荷トラップが発生する。よって、第１の窒化アルミニウム層６１の膜厚は０．５ｎｍ以上３ｎｍ以下が好ましい。
例えば、第１の窒化アルミニウム層６１とゲート絶縁層１６との間に、アモルファス層が設けられる。アモルファス層の材料は、例えば、第１の窒化アルミニウム層６１及びゲート絶縁層１６の材料と異なる。アモルファス層の化学組成は、例えば、第１の窒化アルミニウム層６１及びゲート絶縁層１６の化学組成と異なる。第１の窒化アルミニウム層６１とゲート絶縁層１６が接触した界面に、ＡｌＯＮ、ＳｉＯＮ、ＳｉＡｌＯＮなどのアモルファス層を反応生成することで電荷トラップを抑制することができる。例えば、最初に、５ｎｍ程度の窒化アルミニウム（ＡｌＮ）を成膜し、その上に３０ｎｍ程度の酸化シリコン（ＳｉＯ２）を成膜し、アニールする。この方法により、界面での元素の相互拡散が起こり、結晶性ＡｌＮ（２ｎｍ）／アモルファスＳｉＡｌＯＮ（５ｎｍ程度）／アモルファスＳｉＯ２（２８ｎｍ程度）の積層構造が生成される。
第１の窒化アルミニウム層６１とチャネル層１４との間は、ヘテロ接合界面となる。ヘテロ接合界面に２次元電子ガス（２ＤＥＧ）が形成されＨＥＭＴ２００のキャリアとなる。
トレンチ４０の第１の側面４０ａに接する結晶性の第１の窒化アルミニウム層６１とチャネル層１４との間は、ヘテロ接合界面となる。ヘテロ接合界面に傾斜トレンチによるＣ軸成分が残留している。このため、ヘテロ接合界面に２次元電子ガス（２ＤＥＧ）が形成されＨＥＭＴ２００のキャリアとなる。
トレンチ４０の第２の側面４０ｂに接する結晶性の第１の窒化アルミニウム層６１とチャネル層１４との間も同様に、ヘテロ接合界面となる。ヘテロ接合界面に傾斜トレンチによるＣ軸成分が残留している。このため、ヘテロ接合界面に２次元電子ガス（２ＤＥＧ）が形成されＨＥＭＴ２００のキャリアとなる。
すなわち、トレンチ４０の底面４０ｃ、第１の側面４０ａ，第２の側面４０ｂには２ＤＥＧが形成される。したがって、第１の窒化アルミニウム層６１を設けない場合に比較して、高移動度の界面が形成される。よって、ＨＥＭＴ２００の低抵抗化、及び、高速動作が可能となる。
トレンチ４０の傾斜角は２ＤＥＧを湧かせるために、順テーパである（０度より大きく、９０度より小さい）。トレンチ４０の傾斜角は、傾斜が浅い程、２ＤＥＧを湧かせることができる。このため、トレンチ４０の傾斜角は８０度以下であることが好ましく、Ｃ軸分極の半分程度の成分が残留する５０度以下であることがより好ましい。
トレンチ４０の斜め成分を生かすためには、チャネル層１４内部に、トレンチ４０を少なくとも３０ｎｍ以上掘り込むことが好ましく、５０ｎｍ以上彫り込むことがより好ましく、１００ｎｍ以上掘り込むことが更に好ましい。
トレンチ４０の角度が浅くなると、傾斜部分のチャネル長が長くなる。このため、トレンチ４０の傾斜角（順テーパ角）は３０度以上が好ましく、４０度以上がより好ましい。典型的には、トレンチ４０のチャネル層１４内部への１００ｎｍの彫り込みと、トレンチの４５度の傾斜角を採用する。
順テーパをつけずに、例えば、９０度から逆テーパにすることで、２ＤＥＧを分離し、閾値電圧を上げることもできる。しかし、この場合、高い移動度が確保できず、高速動作には向かない。また、ＭＯＳ界面をｐ型にした、反転動作をする素子も高速動作には向かない。
第５の実施形態のＨＥＭＴ２００では、例えば、４５度程度の順テーパ角をトレンチ４０につけることで、高移動度による低オン抵抗、高速動作を確保できる。加えて、例えば、第１ないし第３の実施形態のイオン注入による局所的なｐ型不純物領域の形成方法を用いて、チャネル層１４のポテンシャルを上げることで、閾値電圧を上げることが可能となる。
不純物領域１０ｘは、トレンチ４０の側方のチャネル層１４の中に位置する。不純物領域１０ｘは、トレンチ４０の第２の側面４０ｂの側方に位置する。不純物領域１０ｘの上端は、トレンチ４０の底面４０ｃよりも浅い位置にある。
不純物領域１０ｘは、ベリリウム（Ｂｅ）、マグネシウム（Ｍｇ）、カルシウム（Ｃａ）、ストロンチウム（Ｓｒ）、バリウム（Ｂａ）、亜鉛（Ｚｎ）、及び、カドミウム（Ｃｄ）から成る群から選ばれる少なくとも一つのｐ型不純物を含む。不純物領域１０ａは、ｐ型不純物領域である。
不純物領域１０ｘのｐ型不純物濃度は、例えば、１×１０１６ｃｍ－３以上１×１０１９ｃｍ－３以下である。
不純物領域１０ｘは、トレンチ４０と不純物領域１０ｘとの間のチャネル層１４のポテンシャルを持ち上げる。不純物領域１０ｘは、ＨＥＭＴ２００の閾値電圧を高くする機能を有する。チャネル部分をｐ型にした反転ＭＯＳとは異なり、ＨＥＭＴ２００は、界面の２ＤＥＧを用いるため、高移動度であり、高速動作が可能である。
不純物領域１０ｘは、例えば、第１の側面４０ａ及び第２の側面４０ｂの少なくともいずれか一方の側方に設けられる。不純物領域１０ｘは、例えば、第１の側面４０ａの側方のみに位置しても構わない。また、不純物領域１０ｘは、例えば、第１の側面４０ａ及び第２の側面４０ｂの両方の側方に位置しても構わない。
第２の側面４０ｂ側は、高電圧のかかるドレイン側であり、第１の側面４０ａ側に比較して、閾値電圧が低下する傾向（Ｄｒａｉｎ－ｉｎｄｕｃｅｄ ｂａｒｒｉｅｒ ｌｏｗｅｒｉｎｇ、ＤＩＢＬ）がある。第２の側面４０ｂ側に不純物領域１０ｘを配置することで、ＤＩＢＬを抑制することができる。また、例えば、第１の側面４０ａ側に不純物領域１０ｘを配置することで、ＤＩＢＬの起こらない側の閾値電圧を調整することができる。したがって、効率よく、閾値電圧を向上させることができる。ＨＥＭＴ２００は、底面４０ｃの２ＤＥＧは保ったまま、側面の２ＤＥＧの感じるポテンシャルを上げることで、閾値電圧を上げている。
例えば、不純物領域１０ｘと第２の側面４０ｂは、離間する。不純物領域１０ｘと第２の側面４０ｂとの間の距離は、例えば、２ｎｍ以上５ｎｍ以下である。
不純物領域１０ｘは、例えば、底面４０ｃの直下には設けられない。
不純物領域１０ｘの形成は、例えば、窒化物半導体層１０にトレンチ４０を形成した後に、底面４０ｃの上にマスク材を形成する。そして、例えば、斜めイオン注入法を用いて、トレンチ４０の第２の側面４０ｂから窒化物半導体層１０にｐ型不純物を導入することで形成できる。
窒化物半導体層１０の中に、例えば、斜めイオン注入法を用いて、第１のイオン注入でマグネシウムを注入し、第２のイオン注入で窒素を注入し、更に第３のイオン注入で水素をイオン注入する。
不純物領域１０ｂは、ソース電極２０の直下、及び、ドレイン電極２２の直下の窒化物半導体層１０の中に設けられる。不純物領域１０ｂは、チャネル層１４、第２の窒化アルミニウム層６２、及び、バリア層１５の中に設けられる。ソース電極２０及びドレイン電極２２は、不純物領域１０ｂに接する。
不純物領域１０ｂは、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、及び、スズ（Ｓｎ）から成る群から選ばれる少なくとも一つのｎ型不純物を含む。不純物領域１０ｂは、ｎ型不純物領域である。
不純物領域１０ｂのｎ型不純物濃度は、例えば、１×１０１９ｃｍ－３以上１×１０２２ｃｍ－３以下である。
不純物領域１０ｂは、活性化された高濃度のｎ型不純物を含む。したがって、不純物領域１０ｂは、ソース電極２０及びドレイン電極２２のコンタクト抵抗を低減し、オーミックコンタクトを実現する機能を有する。
不純物領域１０ｂは、例えば、第４の実施形態の半導体装置の製造方法と同様、第１のイオン注入でシリコンを注入し、第２のイオン注入で窒素を注入し、更に第３のイオン注入で水素をイオン注入することで形成できる。
第１の層間絶縁層３１は、窒化物半導体層１０と第１の窒化アルミニウム層６１との間に設けられる。第１の層間絶縁層３１は、例えば、窒化シリコンである。
第２の層間絶縁層３２は、ゲート絶縁層１６、ゲート電極１８、ソース電極２０、及び、ドレイン電極２２との間に設けられる。第２の層間絶縁層３２は、例えば、窒化シリコンである。
第５の実施形態のＨＥＭＴ２００は、トレンチ４０内にチャネル層１４と接する第１の窒化アルミニウム層６１を備える。そして、トレンチ４０は、順テーパ形状を有する。このため、トレンチ４０の第１の側面４０ａ、第２の側面４０ｂ、及び、底面４０ｃとチャネル層１４との間に、２次元電子ガスが形成される。第１の窒化アルミニウム層６１とチャネル層１４との界面に、２次元電子ガスが形成される。したがって、高い移動度が実現できる。
形成される２次元電子ガスの濃度は、底面４０ｃよりも、第１の側面４０ａ及び第２の側面４０ｂ近傍で小さくなる。第５の実施形態のＨＥＭＴ２００は、２次元電子ガスの濃度が比較的小さい第２の側面４０ｂの側方に、不純物領域１０ｘを形成する。したがって、例えば、底面４０ｃの下方に不純物領域を設けるよりも、ＨＥＭＴ２００の閾値電圧を高くすることが容易となる。
高い移動度を実現する観点から、不純物領域１０ｘと第１の側面４０ａ、不純物領域１０ｘと第２の側面４０ｂ、及び、不純物領域１０ｘと底面４０ｃとの間の距離は、２ｎｍ以上であることが好ましい。
高い閾値電圧を実現する観点から、不純物領域１０ｘと第１の側面４０ａ、不純物領域１０ｘと第２の側面４０ｂ、及び、不純物領域１０ｘと底面４０ｃとの間の距離は、５ｎｍ以下であることが好ましい。
不純物領域１０ｘを形成する際、第１のイオン注入でマグネシウムを注入し、第２のイオン注入で窒素を注入し、更に第３のイオン注入で水素をイオン注入することで、低抵抗の不純物領域１０ｘを局所的に形成することが可能となる。
また、第５の実施形態のＨＥＭＴ２００は、チャネル層１４とバリア層１５との間にバンドギャップの大きい第２の窒化アルミニウム層６２を備える。第２の窒化アルミニウム層６２とチャネル層１４との界面に２次元電子ガスが形成される。したがって、高い移動度が実現できる。
第２の窒化アルミニウム層６２は、バンドギャップが大きいため、高抵抗となる。第２の窒化アルミニウム層６２は、ソース電極２０の直下、及び、ドレイン電極２２の直下で、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、及び、スズ（Ｓｎ）から成る群から選ばれる少なくとも一つのｎ型不純物を含む。したがって、ソース電極２０の直下、及び、ドレイン電極２２の直下で、第２の窒化アルミニウム層６２は、低抵抗となる。よって、ソース電極２０とチャネル層１４との間の抵抗、及び、ドレイン電極２２とチャネル層１４との間の抵抗が低減される。
ソース電極２０とチャネル層１４との間の抵抗、及び、ドレイン電極２２とチャネル層１４との間の抵抗を低くする観点から、第２の窒化アルミニウム層６２の中に、ｎ型不純物の深さ方向の濃度分布のピークが位置することが好ましい。
不純物領域１０ｂを形成する際、第１のイオン注入でマグネシウムを注入し、第２のイオン注入で窒素を注入し、更に第３のイオン注入で水素をイオン注入することで、低抵抗の不純物領域１０ｂを局所的に形成することが可能となる。
また、不純物領域１０ｂのｎ型不純物の側方への拡散が抑制されるため、不純物領域１０ｂを設けることによるＨＥＭＴ２００の耐圧の低下が抑制される。
以上、第５の実施形態の半導体装置によれば、移動度が高く、閾値電圧の高いＨＥＭＴが実現できる。
第４及び第５の実施形態では、半導体装置としてＨＥＭＴを例に説明したが、本発明はＨＥＭＴ以外の半導体装置に適用することも可能である。例えば、ＬＥＤ（Ｌｉｇｈｔ Ｅｍｍｉｔｔｉｎｇ Ｄｉｏｄｅ）などの光半導体装置に、本発明を適用することも可能である。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。例えば、一実施形態の構成要素を他の実施形態の構成要素と置き換え又は変更してもよい。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０ 窒化物半導体層
１０ｂ 不純物領域（第２の領域）
１０ｘ 不純物領域（第１の領域）
１４ チャネル層（第１の窒化物半導体層）
１５ バリア層（第２の窒化物半導体層）
１６ ゲート絶縁層
１８ ゲート電極
２０ ソース電極（金属層、第１の電極）
２２ ドレイン電極（金属層、第２の電極）
４０ トレンチ
４０ａ 第１の側面
４０ｂ 第２の側面
４０ｃ 底面
５０ 酸化シリコン層（被覆層）
６１ 第１の窒化アルミニウム層（第３の窒化物半導体層）
６２ 第２の窒化アルミニウム層（第４の窒化物半導体層）
１００ ＨＥＭＴ（半導体装置）
２００ ＨＥＭＴ（半導体装置）

Claims (20)

  1. 窒化物半導体層にベリリウム（Ｂｅ）、マグネシウム（Ｍｇ）、カルシウム（Ｃａ）、ストロンチウム（Ｓｒ）、バリウム（Ｂａ）、亜鉛（Ｚｎ）、カドミウム（Ｃｄ）、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、及び、スズ（Ｓｎ）から成る群から選ばれる少なくとも一つの元素を注入する第１のイオン注入を行い、
    前記窒化物半導体層に窒素（Ｎ）を注入する第２のイオン注入を行い、
    前記窒化物半導体層に水素（Ｈ）を注入する第３のイオン注入を行い、
    前記第１のイオン注入、前記第２のイオン注入、及び、前記第３のイオン注入の後に前記窒化物半導体層の表面に被覆層を形成し、
    前記被覆層を形成した後に第１の熱処理を行い、
    前記第１の熱処理の後に前記被覆層を剥離し、
    前記被覆層を剥離した後に第２の熱処理を行う半導体装置の製造方法。
  2. 前記被覆層は、絶縁体である請求項１記載の半導体装置の製造方法。
  3. 前記被覆層は、酸化シリコン、窒化シリコン、酸窒化シリコン、又は、窒化アルミニウムである請求項２記載の半導体装置の製造方法。
  4. 前記第１の熱処理は、アルゴン、窒素、水素、又は、ヘリウムを含む雰囲気中で行われる請求項１ないし請求項３いずれか一項記載の半導体装置の製造方法。
  5. 前記第１の熱処理は、水素を含む雰囲気中で行われる請求項４記載の半導体装置の製造方法。
  6. 前記第２の熱処理は、アルゴン、窒素、又は、ヘリウムを含む雰囲気中で行われる請求項１ないし請求項５いずれか一項記載の半導体装置の製造方法。
  7. 前記第２の熱処理は、第１の熱処理より低い圧力で行われる請求項１ないし請求項６いずれか一項記載の半導体装置の製造方法。
  8. 前記第２のイオン注入の窒素のドーズ量は、前記第１のイオン注入の前記少なくとも一つの元素のドーズ量よりも多い請求項１ないし請求項７いずれか一項記載の半導体装置の製造方法。
  9. 前記第２のイオン注入で形成される窒素の濃度分布が、前記第１のイオン注入で形成される前記少なくとも一つの元素の濃度分布を包含する請求項１ないし請求項８いずれか一項記載の半導体装置の製造方法。
  10. 前記第３のイオン注入の水素のドーズ量は、前記第１のイオン注入の前記少なくとも一つの元素のドーズ量よりも多く、前記第２のイオン注入の窒素のドーズ量よりも多い請求項１ないし請求項９いずれか一項記載の半導体装置の製造方法。
  11. 前記第３のイオン注入で形成される水素の濃度分布が、前記第１のイオン注入で形成される前記少なくとも一つの元素の濃度分布を包含する請求項１ないし請求項１０いずれか一項記載の半導体装置の製造方法。
  12. 前記第１のイオン注入の前記少なくとも一つの元素のドーズ量は、１×１０１１ｃｍ－２以上１×１０１５ｃｍ－２以下である請求項１ないし請求項１１いずれか一項記載の半導体装置の製造方法。
  13. 前記第３のイオン注入の水素のドーズ量は、１×１０１５ｃｍ－２以上である請求項１ないし請求項１２いずれか一項記載の半導体装置の製造方法。
  14. 前記第１のイオン注入、前記第２のイオン注入、及び、前記第３のイオン注入の前に、前記窒化物半導体層にトレンチを形成し、
    前記第２の熱処理の後に、前記トレンチの中にゲート絶縁層を形成し、
    前記ゲート絶縁層を形成した後に、前記トレンチの中にゲート電極を形成し、
    前記第１のイオン注入、前記第２のイオン注入、及び、前記第３のイオン注入は前記トレンチの底面に行われる請求項１ないし請求項１３いずれか一項記載の半導体装置の製造方法。
  15. 前記第２の熱処理の後に、前記窒化物半導体層の表面に、金属層を形成する請求項１ないし請求項１４いずれか一項記載の半導体装置の製造方法。
  16. 窒化物半導体層にベリリウム（Ｂｅ）、マグネシウム（Ｍｇ）、カルシウム（Ｃａ）、ストロンチウム（Ｓｒ）、バリウム（Ｂａ）、亜鉛（Ｚｎ）、カドミウム（Ｃｄ）、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、及び、スズ（Ｓｎ）から成る群から選ばれる少なくとも一つの元素を注入する第１のイオン注入を行い、
    前記窒化物半導体層に窒素（Ｎ）を注入する第２のイオン注入を行い、
    前記窒化物半導体層に水素（Ｈ）を注入する第３のイオン注入を行い、
    前記第１のイオン注入、前記第２のイオン注入、及び、前記第３のイオン注入の後に前記窒化物半導体層の表面に被覆層を形成し、
    前記被覆層を形成した後に第１の熱処理を行い、
    前記第１の熱処理の後に前記第１の熱処理の条件と異なる条件の第２の熱処理を行う半導体装置の製造方法。
  17. 前記第１の熱処理は水素を含む雰囲気中で行われ、前記第２の熱処理は水素を含まない雰囲気中か、又は、前記第１の熱処理の水素分圧よりも低い水素分圧の雰囲気中で行われる請求項１６記載の半導体装置の製造方法。
  18. 前記第２の熱処理は前記第１の熱処理の圧力よりも低い圧力で行われる請求項１６記載の半導体装置の製造方法。
  19. 第１の窒化物半導体層と、
    前記第１の窒化物半導体層の上に位置し、前記第１の窒化物半導体層よりもバンドギャップが大きい第２の窒化物半導体層と、
    前記第２の窒化物半導体層の上に位置し、前記第２の窒化物半導体層に電気的に接続された第１の電極と、
    前記第２の窒化物半導体層の上に位置し、前記第２の窒化物半導体層に電気的に接続された第２の電極と、
    前記第１の電極と前記第２の電極との間に位置し、第１の側面と、第２の側面と、前記第１の側面と前記第２の側面との間の底面とを有し、前記第１の側面及び前記第２の側面は前記底面に対して傾斜し、前記底面が前記第１の窒化物半導体層の中に位置するトレンチと、
    前記トレンチの中に位置するゲート電極と、
    前記底面と前記ゲート電極との間、及び、前記第１の側面及び前記第２の側面と前記ゲート電極との間に位置するゲート絶縁層と、
    前記底面と前記ゲート絶縁層との間、及び、前記第１の側面及び前記第２の側面と前記ゲート絶縁層との間に位置し、前記第１の窒化物半導体層及び前記第２の窒化物半導体層よりもバンドギャップが大きい第３の窒化物半導体層と、を備え、
    前記第１の窒化物半導体層は、前記第１の側面及び前記第２の側面の少なくともいずれか一方の側方に、ベリリウム（Ｂｅ）、マグネシウム（Ｍｇ）、カルシウム（Ｃａ）、ストロンチウム（Ｓｒ）、バリウム（Ｂａ）、亜鉛（Ｚｎ）、及び、カドミウム（Ｃｄ）から成る群から選ばれる少なくとも一つの元素を含む第１の領域を有する半導体装置。
  20. 前記第１の窒化物半導体層と前記第２の窒化物半導体層との間に設けられ、前記第１の窒化物半導体層及び前記第２の窒化物半導体層よりもバンドギャップが大きく、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、及び、スズ（Ｓｎ）から成る群から選ばれる少なくとも一つの元素を含む第２の領域を有する第４の窒化物半導体層を、更に備える請求項１９記載の半導体装置。
JP2019190351A 2019-10-17 2019-10-17 半導体装置の製造方法及び半導体装置 Active JP7362410B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2019190351A JP7362410B2 (ja) 2019-10-17 2019-10-17 半導体装置の製造方法及び半導体装置
US16/992,335 US11362174B2 (en) 2019-10-17 2020-08-13 Method of manufacturing semiconductor device and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019190351A JP7362410B2 (ja) 2019-10-17 2019-10-17 半導体装置の製造方法及び半導体装置

Publications (2)

Publication Number Publication Date
JP2021068722A JP2021068722A (ja) 2021-04-30
JP7362410B2 true JP7362410B2 (ja) 2023-10-17

Family

ID=75492217

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019190351A Active JP7362410B2 (ja) 2019-10-17 2019-10-17 半導体装置の製造方法及び半導体装置

Country Status (2)

Country Link
US (1) US11362174B2 (ja)
JP (1) JP7362410B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11335798B2 (en) * 2020-01-06 2022-05-17 Semiconductor Components Industries, Llc Enhancement mode MISHEMT with GaN channel regrowth under a gate area
JP7434234B2 (ja) 2021-09-16 2024-02-20 株式会社東芝 半導体装置の製造方法及び半導体装置
CN116978943B (zh) * 2023-09-14 2024-01-30 广东致能科技有限公司 一种增强型半导体器件及其制备方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002176004A (ja) 2000-12-08 2002-06-21 Toyota Central Res & Dev Lab Inc Ｉｉｉ族窒化物半導体の製造方法及びｉｉｉ族窒化物半導体素子
JP2003124515A (ja) 2001-10-19 2003-04-25 Sumitomo Chem Co Ltd 窒化物系化合物半導体の製造方法及び半導体素子
JP2004356257A (ja) 2003-05-28 2004-12-16 Toyota Central Res & Dev Lab Inc ｐ型ＩＩＩ族窒化物半導体の製造方法
JP2009231395A (ja) 2008-03-19 2009-10-08 Sumitomo Chemical Co Ltd 半導体装置および半導体装置の製造方法
JP2012054471A (ja) 2010-09-02 2012-03-15 Fujitsu Ltd 半導体装置及びその製造方法、電源装置
JP2014135347A (ja) 2013-01-09 2014-07-24 Transphorm Japan Inc 半導体装置及び半導体装置の製造方法
JP2017135174A (ja) 2016-01-26 2017-08-03 豊田合成株式会社 半導体装置、電力変換装置及び半導体装置の製造方法
JP2019079930A (ja) 2017-10-24 2019-05-23 富士電機株式会社 ＧａＮ系半導体装置の製造方法およびＧａＮ系半導体装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5242068B2 (ja) 2007-03-23 2013-07-24 古河電気工業株式会社 ＧａＮ系半導体デバイスおよびその製造方法
EP3284107B1 (en) * 2015-04-14 2023-06-14 Hrl Laboratories, Llc Iii-nitride transistor with trench gate
JP6402746B2 (ja) 2016-05-27 2018-10-10 株式会社豊田中央研究所 半導体基板と、その調整方法と、半導体装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002176004A (ja) 2000-12-08 2002-06-21 Toyota Central Res & Dev Lab Inc Ｉｉｉ族窒化物半導体の製造方法及びｉｉｉ族窒化物半導体素子
JP2003124515A (ja) 2001-10-19 2003-04-25 Sumitomo Chem Co Ltd 窒化物系化合物半導体の製造方法及び半導体素子
JP2004356257A (ja) 2003-05-28 2004-12-16 Toyota Central Res & Dev Lab Inc ｐ型ＩＩＩ族窒化物半導体の製造方法
JP2009231395A (ja) 2008-03-19 2009-10-08 Sumitomo Chemical Co Ltd 半導体装置および半導体装置の製造方法
JP2012054471A (ja) 2010-09-02 2012-03-15 Fujitsu Ltd 半導体装置及びその製造方法、電源装置
JP2014135347A (ja) 2013-01-09 2014-07-24 Transphorm Japan Inc 半導体装置及び半導体装置の製造方法
JP2017135174A (ja) 2016-01-26 2017-08-03 豊田合成株式会社 半導体装置、電力変換装置及び半導体装置の製造方法
JP2019079930A (ja) 2017-10-24 2019-05-23 富士電機株式会社 ＧａＮ系半導体装置の製造方法およびＧａＮ系半導体装置

Also Published As

Publication number Publication date
JP2021068722A (ja) 2021-04-30
US20210118984A1 (en) 2021-04-22
US11362174B2 (en) 2022-06-14

Similar Documents

Publication Publication Date Title
JP6813466B2 (ja) 半導体装置、電源回路、コンピュータ、及び、半導体装置の製造方法
JP6357037B2 (ja) 常時オフ半導体デバイスおよびその作製方法
CN105190896B (zh) Resurf iii-n高电子迁移率晶体管
JP7362410B2 (ja) 半導体装置の製造方法及び半導体装置
US8766276B2 (en) Semiconductor device and method of manufacturing semiconductor device
WO2010109566A1 (ja) 半導体装置及びその製造方法
US10276454B2 (en) Semiconductor substrate having amorphous and single crystalline III-V compound semiconductor layers
JP6591169B2 (ja) 半導体装置及びその製造方法
JP2023537713A (ja) 空乏層を有するｉｉｉ族窒化物デバイス
CN108735811B (zh) 半导体装置、电源电路以及计算机
JP6848020B2 (ja) 半導体装置、電源回路、及び、コンピュータ
JP7119350B2 (ja) 縦型ＧａＮ系半導体装置の製造方法および縦型ＧａＮ系半導体装置
US10566451B2 (en) Semiconductor device, semiconductor device manufacturing method, power supply circuit, and computer
JP6682391B2 (ja) 半導体装置、電源回路、及び、コンピュータ
JP6732821B2 (ja) 半導体装置の製造方法
JP2019062140A (ja) 半導体装置の製造方法
JP2019175905A (ja) 半導体装置の製造方法
JP7434234B2 (ja) 半導体装置の製造方法及び半導体装置
US20240088281A1 (en) Dope p galium nitride electronic component
JP6930010B2 (ja) 半導体装置、電源回路、及び、コンピュータ
CN108695144B (zh) 一种半导体器件的制造方法
KR20200045141A (ko) 질화 갈륨 반도체 공정의 이온 주입 방법
JP2022077406A (ja) 窒化物半導体装置の製造方法及び窒化物半導体装置
CN111092118A (zh) 半导体装置及其制造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220224

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230320

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230404

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230905

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231004

R151 Written notification of patent or utility model registration

Ref document number: 7362410

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151