JP7434234B2 - 半導体装置の製造方法及び半導体装置 - Google Patents

半導体装置の製造方法及び半導体装置 Download PDF

Info

Publication number
JP7434234B2
JP7434234B2 JP2021150895A JP2021150895A JP7434234B2 JP 7434234 B2 JP7434234 B2 JP 7434234B2 JP 2021150895 A JP2021150895 A JP 2021150895A JP 2021150895 A JP2021150895 A JP 2021150895A JP 7434234 B2 JP7434234 B2 JP 7434234B2
Authority
JP
Japan
Prior art keywords
ion implantation
semiconductor device
nitride semiconductor
manufacturing
hydrogen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021150895A
Other languages
English (en)
Other versions
JP2023043339A (ja
Inventor
達雄 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2021150895A priority Critical patent/JP7434234B2/ja
Priority to US17/653,173 priority patent/US20230081981A1/en
Publication of JP2023043339A publication Critical patent/JP2023043339A/ja
Application granted granted Critical
Publication of JP7434234B2 publication Critical patent/JP7434234B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2654—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds
    • H01L21/26546—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7788—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2654—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds
    • H01L21/2656—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds characterised by the implantation of both electrically active and inactive species in the same semiconductor region to be doped
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3245—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering of AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/326—Application of electric currents or fields, e.g. for electroforming
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/207—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1087—Substrate region of field-effect devices of field-effect transistors with insulated gate characterised by the contact structure of the substrate region, e.g. for controlling or preventing bipolar effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H01L29/7828—Vertical transistors without inversion channel, e.g. vertical ACCUFETs, normally-on vertical MISFETs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

本発明の実施形態は、半導体装置の製造方法及び半導体装置に関する。
スイッチング電源回路やインバータ回路などの回路には、トランジスタやダイオードなどの半導体素子が用いられる。これらの半導体素子には高耐圧及び低オン抵抗が求められる。そして、耐圧とオン抵抗の関係には、素子材料で決まるトレードオフ関係がある。
技術開発の進歩により、半導体素子は、主たる素子材料であるシリコンの限界近くまで低オン抵抗が実現されている。耐圧を更に向上させたり、オン抵抗を更に低減させたりするには、素子材料の変更が必要である。窒化ガリウムや窒化アルミニウムガリウムなどの窒化物半導体を半導体素子の素子材料として用いることで、素子材料で決まるトレードオフ関係を改善できる。このため、半導体素子の飛躍的な高耐圧化や低オン抵抗化が可能である。
窒化物半導体を用いて半導体素子を形成する場合、窒化物半導体の所望の位置に、イオン注入法を用いて局所的にｐ型不純物領域やｎ型不純物領域を形成することが望まれる。イオン注入法を用いて局所的にｐ型不純物領域やｎ型不純物領域を形成することにより、半導体素子の高性能化、低コスト化が容易になる。
特許第５５４６５１４号公報
本発明が解決しようとする課題は、窒化物半導体にイオン注入法を用いて不純物領域を形成する半導体装置の製造方法を提供することにある。
実施形態の半導体装置の製造方法は、窒化物半導体層に炭素（Ｃ）又は酸素（Ｏ）のいずれか一方の元素を注入する第１のイオン注入を行い、前記窒化物半導体層に水素（Ｈ）を注入する第２のイオン注入を行い、前記第１のイオン注入、及び、前記第２のイオン注入の後に前記窒化物半導体層の表面に被覆層を形成し、前記被覆層を形成した後に第１の熱処理を行い、前記第１の熱処理の後に前記被覆層を剥離し、前記被覆層を剥離した後に第２の熱処理を行う。
第１の実施形態の半導体装置の製造方法の製造フローを示す図。 第１の実施形態の半導体装置の製造方法を示す模式断面図。 第１の実施形態の半導体装置の製造方法を示す模式断面図。 第１の実施形態の半導体装置の製造方法を示す模式断面図。 第１の実施形態の半導体装置の製造方法を示す模式断面図。 第１の実施形態の半導体装置の製造方法を示す模式断面図。 第１の実施形態の半導体装置の製造方法を示す模式断面図。 第１の実施形態の半導体装置の製造方法を示す模式断面図。 第１の実施形態の半導体装置の製造方法を示す模式断面図。 第１の実施形態の半導体装置の製造方法の作用及び効果の説明図。 第２の実施形態の半導体装置の製造方法の製造フローを示す図。 第３の実施形態の半導体装置の製造方法の製造フローを示す図。 第４の実施形態の半導体装置の製造方法を示す断面図。 第４の実施形態の半導体装置の製造方法を示す断面図。 第４の実施形態の半導体装置の製造方法の作用及び効果の説明図。 第５の実施形態の半導体装置の模式断面図。 第６の実施形態の半導体装置の模式断面図。 第７の実施形態の半導体装置の模式断面図。 第８の実施形態の半導体装置の模式断面図。
以下、図面を参照しつつ本発明の実施形態を説明する。なお、以下の説明では、同一又は類似の部材には同一の符号を付し、一度説明した部材についてはその説明を省略する場合がある。
本明細書中、「窒化物半導体層」は「ＧａＮ系半導体」を含む。「ＧａＮ系半導体」とは、窒化ガリウム（ＧａＮ）、窒化アルミニウム（ＡｌＮ）、窒化インジウム（ＩｎＮ）及びそれらの中間組成を備える半導体の総称である。
本明細書中、「アンドープ」とは、不純物濃度が１×１０１５ｃｍ－３以下であることを意味する。
本明細書中、部品等の位置関係を示すために、図面の上方向を「上」、図面の下方向を「下」と記述する。本明細書中、「上」、「下」の概念は、必ずしも重力の向きとの関係を示す用語ではない。
また、以下の説明において、ｎ＋、ｎ、ｎ－及び、ｐ＋、ｐ、ｐ－の表記がある場合は、各導電型における不純物濃度の相対的な高低を表す。すなわちｎ＋はｎよりもｎ型不純物濃度が相対的に高く、ｎ－はｎよりもｎ型不純物濃度が相対的に低いことを示す。また、ｐ＋はｐよりもｐ型不純物濃度が相対的に高く、ｐ－はｐよりもｐ型不純物濃度が相対的に低いことを示す。なお、ｎ＋型、ｎ－型を単にｎ型、ｐ＋型、ｐ－型を単にｐ型と記載する場合もある。
（第１の実施形態）
第１の実施形態の半導体装置の製造方法は、窒化物半導体層に炭素（Ｃ）又は酸素（Ｏ）のいずれか一方の元素を注入する第１のイオン注入を行い、窒化物半導体層に水素（Ｈ）を注入する第２のイオン注入を行い、第１のイオン注入、及び、第２のイオン注入の後に窒化物半導体層の表面に被覆層を形成し、被覆層を形成した後に第１の熱処理を行い、第１の熱処理の後に被覆層を剥離し、被覆層を剥離した後に第２の熱処理を行う。
図１は、第１の実施形態の半導体装置の製造方法の製造フローを示す図である。第１の実施形態の半導体装置の製造方法で製造される半導体装置は、ｐ型不純物領域を有する窒化物半導体層を含む。
図２、図３、図４、図５、図６、図７、図８、図９は、第１の実施形態の半導体装置の製造方法を示す断面図である。
第１の実施形態の半導体装置の製造方法は、窒化物半導体層準備ステップＳ１０１、炭素イオン注入ステップＳ１０２（第１のイオン注入）、ガリウムイオン注入ステップＳ１０３（第３のイオン注入）、水素イオン注入ステップＳ１０４（第２のイオン注入）、窒化シリコン層形成ステップＳ１０５（被覆層形成）、第１の窒素アニールステップＳ１０６（第１の熱処理）、窒化シリコン層剥離ステップＳ１０７（被覆層剥離）、第２の窒素アニールステップＳ１０８（第２の熱処理）を備える。
最初に、窒化物半導体層１０を準備する（Ｓ１０１：図２）。窒化物半導体層１０は、ＧａＮ系半導体である。以下、窒化物半導体層１０が窒化ガリウム（ＧａＮ）である場合を例に説明する。
次に、窒化物半導体層１０の表面に、公知のイオン注入法を用いて炭素（Ｃ）をイオン注入する（Ｓ１０２：図３）。炭素のイオン注入は、第１のイオン注入に相当する。
炭素をイオン注入することにより、窒化物半導体層１０に不純物領域１０ａが形成される。例えば、炭素は、異なるイオン注入エネルギーで複数回に分けてイオン注入されても構わない。
炭素のドーズ量は、例えば、１×１０１１ｃｍ－２以上１×１０１５ｃｍ－２以下である。図３には、深さ方向の炭素の濃度分布も示す。炭素の濃度分布は、炭素イオン注入の、イオン注入エネルギー、ドーズ量、及び、イオン注入回数を調整することで制御される。
次に、窒化物半導体層１０の表面に、公知のイオン注入法を用いてガリウム（Ｇａ）をイオン注入する（Ｓ１０３：図４）。ガリウムのイオン注入は、第３のイオン注入に相当する。
ガリウムは、不純物領域１０ａに導入される。例えば、ガリウムは、異なるイオン注入エネルギーで複数回に分けてイオン注入されても構わない。
ガリウムのドーズ量は、例えば、炭素のドーズ量よりも少ない。ガリウムのドーズ量は、例えば、１×１０１１ｃｍ－２以上１×１０１５ｃｍ－２以下である。
図４には、ガリウムイオン注入直後の深さ方向のガリウムの濃度分布も示す。図４に示すように、例えば、第３のイオン注入で形成されるガリウムの濃度分布が、第１のイオン注入で形成される炭素の濃度分布に包含されるように形成される。言い換えれば、例えば、不純物領域１０ａにおいて、深さ方向の任意の位置のガリウム濃度が、炭素濃度よりも低い。ガリウムの濃度分布は、ガリウムイオン注入の、イオン注入エネルギー、ドーズ量、及び、イオン注入回数を調整することで制御される。
次に、窒化物半導体層１０の表面に、公知のイオン注入法を用いて水素（Ｈ）を、イオン注入する（Ｓ１０４：図５）。水素のイオン注入は、第２のイオン注入に相当する。
水素は、不純物領域１０ａに導入される。例えば、水素は、異なるイオン注入エネルギーで複数回に分けてイオン注入されても構わない。
第２のイオン注入の水素のドーズ量は、例えば、第１のイオン注入の炭素のドーズ量よりも多い。第２のイオン注入の水素のドーズ量は、例えば、第３のイオン注入のガリウムのドーズ量よりも多い。水素のドーズ量は、例えば、１×１０１５ｃｍ－２以上１×１０１６ｃｍ－２以下である。
図５には、水素イオン注入直後の深さ方向の水素の濃度分布も示す。図５に示すように、例えば、第２のイオン注入で形成される水素の濃度分布が、第１のイオン注入で形成される炭素の濃度分布を包含し、かつ、第３のイオン注入で形成されるガリウムの濃度分布を包含するように形成される。言い換えれば、例えば、不純物領域１０ａにおいて、深さ方向の任意の位置の水素濃度が炭素濃度及びガリウム濃度よりも高い。水素の濃度分布は、水素イオン注入の、イオン注入エネルギー、ドーズ量、及び、イオン注入回数を調整することで制御される。
なお、第１のイオン注入、第２のイオン注入、及び第３のイオン注入の順序は、入れ替わっても構わない。
次に、公知の膜成長法を用いて、窒化物半導体層１０の表面に、窒化シリコン層５０を形成する（Ｓ１０５：図６）。窒化シリコン層５０は、被覆層の一例である。被覆層は、窒化シリコンに限られない。
被覆層は、例えば、絶縁体である。被覆層は、例えば、酸化シリコン、窒化シリコン、酸窒化シリコン、又は、窒化アルミニウムである。
被覆層は、例えば、導電体又は半導体である。被覆層は、例えば、多結晶シリコンである。
次に、第１の窒素アニールを行う（Ｓ１０６：図７）。第１の窒素アニールは、例えば、窒素ガス雰囲気中で、９００℃以上１２５０℃以下の温度条件で行う。第１の窒素アニールは、第１の熱処理の一例である。
第１の熱処理は、例えば、アルゴン、窒素、水素、又は、ヘリウムを含む非酸化性雰囲気中で行われる。
次に、公知のウェットエッチング法を用いて、窒化物半導体層１０の表面の窒化シリコン層５０を剥離する（Ｓ１０７：図８）。窒化物半導体層１０の表面が露出する。
次に、第２の窒素アニールを行う（Ｓ１０８：図９）。第２の窒素アニールは、例えば、窒素ガス雰囲気中で、９００℃以上１２５０℃以下の温度条件で行う。第２の窒素アニールは、第２の熱処理の一例である。
第２の熱処理は、例えば、アルゴン、窒素、又は、ヘリウムを含む非酸化性雰囲気中で行われる。第２の熱処理は、例えば、水素を含まない雰囲気中で行われる。
以上の製造方法により、不純物領域１０ａを有する窒化物半導体層１０が製造される。不純物領域１０ａは、導電性不純物である炭素が活性化されたｐ型の窒化物半導体領域である。不純物領域１０ａは、炭素を含むｐ型不純物領域である。不純物領域１０ａの炭素濃度は、例えば、１×１０１６ｃｍ－３以上である。
以下、第１の実施形態の半導体装置の製造方法の作用及び効果について説明する。
窒化物半導体を用いて半導体素子を形成する場合、窒化物半導体の所望の位置に、イオン注入法を用いて局所的にｐ型不純物領域やｎ型不純物領域を形成することが望まれる。イオン注入法を用いて局所的にｐ型不純物領域やｎ型不純物領域を形成することにより、半導体素子の高性能化、低コスト化が容易になる。
しかし、単に、窒化物半導体にｐ型やｎ型の導電性不純物をイオン注入し熱処理を行っても、低抵抗な導電性不純物領域を形成することが困難である。これは、熱処理により導電性不純物の活性化率を高くすることが困難なためである。
第１の実施形態の半導体装置の製造方法によれば、導電性不純物の活性化率を高くし、低抵抗な導電性不純物領域を形成することが可能となる。以下、詳述する。
窒化ガリウム中の炭素は、空孔や格子間原子等の欠陥が存在しない理想的な状態では、ガリウムサイトよりも窒素サイトに入る方がエネルギー的に安定である。炭素は、窒化ガリウムの窒素サイトに入ることで、ｐ型不純物すなわちアクセプタとして機能する。
しかし、窒化ガリウム中に炭素を導入しても、炭素のアクセプタとしての活性化率が高くならず、炭素を含むｐ型不純物領域の電気抵抗が低くならないという問題がある。この問題の一因は、窒化ガリウム中に導入した炭素の一部がガリウムサイトに入ることによると考えられる。
炭素は、窒化ガリウムのガリウムサイトに入ると、ｎ型不純物すなわちドナーとして機能する。したがって、結果的に炭素のアクセプタとしての活性化率が低くなると考えられる。炭素が窒素サイトではなく、ガリウムサイトに入る要因は、例えば、窒化ガリウム中のガリウム空孔の存在が考えられる。また、ｐ型不純物であるＮサイトの炭素ができると、ｎ型不純物であるＧａサイトの炭素とが同時に出来るセルフコンペンセーションが起こり易くなると考えられる。本特許では、ｐ型不純物を作る際に、不活性な水素結合炭素（Ｈ結合Ｃ）を経由するため、セルフコンペンセーションを起こさずに、最終的にｐ型不純物であるＮサイトの炭素を形成することができる。
炭素を含むｐ型不純物領域の電気抵抗を低下させるためには、炭素が窒化ガリウムのガリウムサイトに入ることを抑制し、窒化ガリウムの窒素サイトに入る炭素の割合を高くすることが必要となる。
図１０は、第１の実施形態の半導体装置の製造方法の作用及び効果の説明図である。図１０は、炭素が窒化ガリウム（ＧａＮ）に存在する各種状態のエネルギー計算の結果を示す図である。各種状態のエネルギーの計算は、第１原理計算により行われている。
図１０（ａ）は、炭素（Ｃ）が窒化ガリウム（ＧａＮ）の格子間位置に存在する状態（左図）と、窒素サイトに入った炭素（Ｃ）と格子間位置に存在する窒素（Ｎ）が共存する状態（右図）とのエネルギー差を比較する図である。以下、格子間位置に存在する炭素を格子間炭素、格子間位置に存在する窒素を格子間窒素とも記載する。
図１０（ａ）に示すように、窒素サイトに入った炭素（Ｃ）と格子間窒素が共存する状態の方が、格子間炭素が単独で存在する状態よりもエネルギー的に高い。窒素サイトに入った炭素（Ｃ）と格子間窒素が共存する状態のエネルギーが、格子間炭素が単独で存在する状態のエネルギーよりも３．０ｅＶ高い。したがって、格子間に炭素を導入するだけでは、窒素を窒素サイトから押し出し、炭素が窒素サイトに入ってアクセプタとなることが困難であることが分かる。
発明者による検討の結果、格子間炭素が格子間水素と共存すると、炭素が水素と結合することで窒素サイトに入りやすくなることが明らかになった。図１０（ｂ）は、格子間炭素が格子間水素と共存する状態（左図）と、水素と結合して窒素サイトに入った炭素が、格子間窒素と共存する状態（右図）とのエネルギー差を比較する図である。以下、水素と結合して窒素サイトに入った炭素を水素結合炭素（Ｈ結合Ｃ）とも記載する。
図１０（ｂ）に示すように、水素結合炭素が格子間窒素と共存する状態の方が、格子間炭素が格子間水素と共存する状態よりもエネルギー的に低い。水素結合炭素が格子間窒素と共存する状態のエネルギーが、格子間炭素が格子間水素と共存する状態のエネルギーよりも１．０ｅＶ低い。
第１の実施形態の半導体装置の製造方法では、窒化物半導体層１０の中に、第１のイオン注入で炭素を注入し、第２のイオン注入で水素を注入する。その後、第１の窒素アニールを行う。第１の窒素アニールにより、窒化物半導体層１０の中で、炭素と水素が結合し、水素結合炭素が形成される。そして、水素結合炭素が窒化ガリウムの窒素サイトに入る。
第１の実施形態の半導体装置の製造方法では、特に、窒化物半導体層１０の表面に、窒化シリコン層５０を被覆層として形成する。そして、窒化シリコン層５０が設けられた状態で第１の窒素アニールを行う。第１の窒素アニールは、窒化物半導体層１０の表面をキャップした状態でのアニール（キャップアニール）である。このキャップは、窒化物半導体層１０に水素を留める効果を発現する。したがって、水素結合炭素の形成が促進され、水素結合炭素が効率よく窒素サイトに入る
また、第１の実施形態の製造方法では、炭素をイオン注入により、窒化物半導体層１０に導入する。イオン注入のエネルギーにより、窒化ガリウム中に窒素空孔が形成される。窒素空孔が形成されることで、炭素が窒素サイトに入ることが更に促進される。
第１の実施形態の製造方法によれば、窒化物半導体層１０に炭素と水素を導入することにより、炭素が窒素サイトに入ることが促進される。したがって、窒化ガリウムの窒素サイトに入る炭素の割合を高くすることが可能となる。
なお、水素結合炭素は、窒化ガリウムの中で不活性である。したがって、窒化ガリウムの中の炭素を活性化させるためには、水素結合炭素から水素を離脱させる必要がある。
図１０（ｃ）に示すように、窒素サイトに水素結合炭素が存在する状態（左図）と、窒素サイトに存在する炭素から水素が離脱して水素分子（Ｈ２）になった状態（右図）とのエネルギー差は、－０．２ｅＶである。窒素サイトに存在する炭素から水素が離脱して水素分子（Ｈ２）になった状態の方が、窒素サイトに水素結合炭素が存在する状態よりもエネルギーが低く安定である。したがって、炭素から水素が離脱して水素分子（Ｈ２）になりやすいことが分かる。
第１の実施形態の半導体装置の製造方法では、窒化物半導体層１０の表面の、窒化シリコン層５０を剥離することで、窒化物半導体層１０の表面を露出させる。この状態で、第２の窒素アニールを行う。第２の熱処理は、窒化物半導体層１０の表面のキャップを取った上でのアニール（キャプレスアニール）となる。
第２の窒素アニールをキャップレスアニールとしたことで、水素を窒化物半導体中に留めることが困難になる。このため、第２の窒素アニールにより、窒化物半導体層１０の中の水素の外方拡散が促進される。したがって、炭素から水素が離脱し、窒素サイトに炭素が入った状態、すなわち、炭素が活性化した状態が実現される。炭素がｐ型不純物領域中で、アクセプタとして活性化された状態となる。
第１の実施形態の半導体装置の製造方法では、第１のイオン注入で炭素を窒化物半導体層１０に注入する。この時、イオン注入のエネルギーにより、窒化ガリウム中に窒素空孔に加え、ガリウム空孔が形成される。形成されたガリウム空孔に炭素が入ると、炭素はドナーとして機能することになり好ましくない。
第１の実施形態の半導体装置の製造方法では、第３のイオン注入でガリウムを窒化物半導体層１０に注入する。注入されたガリウムは第１の熱処理の際に、ガリウム空孔を埋める。したがって、ガリウム空孔に炭素が入ることが抑制され、ドナーとして機能する炭素が減少する。よって、第３のイオン注入を行うことにより、窒化ガリウムの窒素サイトに入る炭素の割合を更に高くすることが可能となる。
第１の実施形態の半導体装置の製造方法によれば、例えば、ｐ型の不純物領域１０ａに含まれる炭素の、アクセプタとしての活性化率を９０％以上とすることが可能である。言い換えれば、ｐ型の不純物領域１０ａに含まれるすべての炭素原子の中で、アクセプタとして機能する炭素原子の割合を９０％以上とすることが可能である。
以上、第１の実施形態の半導体装置の製造方法よれば、窒化物半導体層１０の中に第１のイオン注入で炭素を注入し、第２のイオン注入で水素を注入し、更に第３のイオン注入でガリウムを注入し、第１の熱処理（キャップアニール）及び第２の熱処理（キャップレスアニール）を行うことで、炭素のアクセプタとしての活性化率を高め、低抵抗のｐ型不純物領域を形成することが可能となる。
被覆層は、水素の窒化物半導体層１０からの外方拡散を抑制し、水素結合炭素の生成効率を高くする観点から、窒化シリコンを含むことが好ましい。
第１の熱処理は、水素の窒化物半導体層１０からの外方拡散を抑制し、水素結合炭素の生成効率を高くする観点から、水素を含む雰囲気中で行われることが好ましい。また、第１の熱処理を、ヘリウムを含む雰囲気中で行うことが好ましい。ヘリウムを含む雰囲気中で第１の熱処理を行うことにより、被覆層中の水素の通り道を塞ぎ、水素の外方拡散を抑制することができる。
第２の熱処理は、水素の窒化物半導体層１０からの外方拡散を促進する観点から、水素を含まない雰囲気中で行われることが好ましい。また、第２の熱処理は、水素の窒化物半導体層１０からの外方拡散を促進する観点から、第１の熱処理より低い圧力で行われることが好ましい。また、第２の熱処理は、水素の窒化物半導体層１０からの外方拡散を促進する観点から、大気圧より低い圧力で行われることが好ましい。また、第２の熱処理は、水素の窒化物半導体層１０からの外方拡散を促進する観点から、第１の熱処理より低い水素分圧で行われることが好ましい。また、第２の熱処理は、水素の窒化物半導体層１０からの外方拡散を促進する観点から、被覆層を剥離した後に行うことが好ましい。
窒化物半導体層１０中の水素結合炭素の生成効率を高くする観点から、第２のイオン注入の水素のドーズ量は、第１のイオン注入の炭素のドーズ量よりも多いことが好ましい。
窒化物半導体層１０中の水素結合炭素の生成効率を高くする観点から、図５に示すように、第２のイオン注入で形成される水素の濃度分布が、第１のイオン注入で形成される炭素濃度分布を包含することが好ましい。
窒化物半導体層１０中の水素結合炭素の生成効率を高くする観点から、第２のイオン注入の水素のドーズ量は、１×１０１５ｃｍ－２以上であることが好ましい。水素はｃ軸方向（基板垂直方向）に拡散し易いため、１×１０１５ｃｍ－２以上導入することで、確実に第１のイオン注入の炭素の隣接位置に拡散することが可能となる。最終的には、水素を外部に放出させてしまうため、窒化ガリウム中に水素が残留して問題になることはない。よって、水素の残留を気にせずに、十分な量の水素を導入することができる。
第２のイオン注入の水素のドーズ量は、１×１０１６ｃｍ－２以下であることが好ましい。水素は軽元素ではあるが、１×１０１６ｃｍ－２を超えてイオン注入するとする、基板へのダメージが微量ながら生じるおそれがある。なお、１×１０１６ｃｍ－２以下でも水素結合炭素を十分に生成することが可能である。
窒化物半導体層１０中に窒素空孔が過剰に形成されることを抑制する観点から、第３のイオン注入のガリウムのドーズ量は、第１のイオン注入の炭素のドーズ量よりも少ないことが好ましい。更に、第３のイオン注入で注入されるガリウムの濃度は、第１のイオン注入で注入される炭素の濃度よりも、任意の位置において低いことが好ましい。
窒化物半導体層１０中の窒素空孔は、ドナーとして機能する。したがって、第３のイオン注入で窒素空孔が過剰に形成され、炭素で埋めることができないと、ｐ型の不純物領域１０ａの電気抵抗が高くなる。
窒化物半導体層１０中に窒素空孔が過剰に形成されることを抑制する観点から、図４に示すように、第３のイオン注入で形成されるガリウムの濃度分布は、第１のイオン注入で形成される炭素の濃度分布で包含されることが好ましい。
なお、窒化物半導体層１０が窒化ガリウム（ＧａＮ）である場合を例に説明したが、窒化物半導体層１０が、ＡｌＧａＮ、ＡｌＮ、あるいはＩｎＧａＮなどの「ＧａＮ系半導体」を含めば、窒化ガリウムと同様の作用及び効果が実現される。
（変形例）
第１の実施形態の半導体装置の製造方法の変形例は、第１のイオン注入において、炭素（Ｏ）に代えて、酸素（Ｏ）をイオン注入する点で、第１の実施形態の半導体装置の製造方法と異なる。第１の実施形態の半導体装置の製造方法の変形例で製造される半導体装置は、ｎ型不純物領域を有する窒化物半導体層を含む。
変形例の製造方法では、炭素イオン注入ステップＳ１０２（第１のイオン注入）に代えて、酸素イオン注入ステップを第１のイオン注入として備える。変形例の製造方法で形成される不純物領域１０ａはｎ型となる。
窒化ガリウム中の酸素は、空孔や格子間原子等の欠陥が存在しない理想的な状態では、ガリウムサイトよりも窒素サイトに入る方がエネルギー的に安定である。酸素は、窒化ガリウムの窒素サイトに入ることで、ｎ型不純物すなわちドナーとして機能する。
しかし、窒化ガリウム中に酸素を導入しても、酸素のドナーとしての活性化率が高くならず、酸素を含むｎ型不純物領域の電気抵抗が低くならないという問題がある。この問題の一因は、窒化ガリウム中に導入した酸素の一部がガリウムサイトに入ることによると考えられる。
酸素は、窒化ガリウムのガリウムサイトに入ると、ｐ型不純物すなわちアクセプタとして機能する。したがって、結果的に酸素のドナーとしての活性化率が低くなると考えられる。酸素が窒素サイトではなく、ガリウムサイトに入る要因は、例えば、窒化ガリウム中のガリウム空孔の存在が考えられる。また、ｎ型不純物であるＮサイトの酸素ができると、ｐ型不純物であるＧａサイトの酸素とが同時に出来るセルフコンペンセーションが起こり易くなると考えられる。本特許では、ｎ型不純物を作る際に、不活性な水素結合酸素（Ｈ結合Ｏ）を経由するため、セルフコンペンセーションを起こさずに、最終的にｎ型不純物であるＮサイトの酸素を形成することができる。
酸素を含むｎ型不純物領域の電気抵抗を低下させるためには、酸素が窒化ガリウムのガリウムサイトに入ることを抑制し、窒化ガリウムの窒素サイトに入る酸素の割合を高くすることが必要となる。
発明者による検討の結果、炭素の場合と同様、格子間酸素が格子間水素と共存すると、酸素が水素と結合することで窒素サイトに入りやすくなることが明らかになった。したがって、第１の実施形態の半導体装置の製造方法において、第１のイオン注入を炭素から酸素に代えることで、酸素についても、炭素と同様の作用が得られる。したがって、第１の実施形態の半導体装置の製造方法の変形例によれば、酸素のドナーとしての活性化率を高め、低抵抗のｎ型不純物領域を形成することが可能となる。
変形例の製造方法により、不純物領域１０ａを有する窒化物半導体層１０が製造される。不純物領域１０ａは、導電性不純物である酸素が活性化されたｎ型の窒化物半導体領域である。不純物領域１０ａは、酸素を含むｎ型不純物領域である。不純物領域１０ａの酸素濃度は、例えば、１×１０１６ｃｍ－３以上である。
第１の実施形態の半導体装置の製造方法の変形例によれば、例えば、ｎ型の不純物領域１０ａに含まれる酸素の、ドナーとしての活性化率を９０％以上とすることが可能である。言い換えれば、ｎ型の不純物領域１０ａに含まれるすべての酸素原子の中で、ドナーとして機能する酸素原子の割合を９０％以上とすることが可能である。
以上、第１の実施形態の半導体装置の製造方法及び変形例によれば、窒化物半導体にイオン注入法を用いて低抵抗の不純物領域を局所的に形成する半導体装置の製造方法を提供することが可能となる。
（第２の実施形態）
第２の実施形態の半導体装置の製造方法は、窒化物半導体層に炭素（Ｃ）又は酸素（Ｏ）のいずれか一方の元素を注入する第１のイオン注入を行い、窒化物半導体層に水素（Ｈ）を注入する第２のイオン注入を行い、第１のイオン注入、及び、第２のイオン注入の後に窒化物半導体層の表面に被覆層を形成し、被覆層を形成した後に第１の熱処理を行い、第１の熱処理の後に第１の熱処理の条件と異なる条件の第２の熱処理を行う。
第２の実施形態の半導体装置の製造方法は、第２の熱処理の前に被覆層を剥離しない点、及び、第１の熱処理の条件と第２の熱処理の条件とが異なる点で、第１の実施形態の半導体装置の製造方法と異なる。以下、第１の実施形態と重複する内容については、一部記述を省略する。
図１１は、第２の実施形態の半導体装置の製造方法の製造フローを示す図である。第２の実施形態の半導体装置の製造方法で製造される半導体装置は、ｐ型不純物領域を有する窒化物半導体層を含む。
第２の実施形態の半導体装置の製造方法は、窒化物半導体層準備ステップＳ１０１、炭素イオン注入ステップＳ１０２（第１のイオン注入）、ガリウムイオン注入ステップＳ１０３（第３のイオン注入）、水素イオン注入ステップＳ１０４（第２のイオン注入）、窒化シリコン層形成ステップＳ１０５（被覆層形成）、水素アニールステップＳ１０６（第１の熱処理）、窒素アニールステップＳ１０８（第２の熱処理）を備える。
第２の実施形態の半導体装置の製造方法では、第１の熱処理の後に、被覆層を剥離せずに、第１の熱処理の条件と異なる条件の第２の熱処理を行う。
被覆層の形成までは、第１の実施形態の半導体装置の製造方法と同様である。
次に、水素アニールを行う（Ｓ１０６）。水素アニールは、例えば、水素を含む雰囲気中で、９００℃以上１２５０℃以下の温度条件で行う。水素アニールは、第１の熱処理の一例である。水素アニールの際の雰囲気中の水素分圧は、例えば、１００％である。
次に、窒素アニールを行う（Ｓ１０８）。窒素アニールは、例えば、窒素ガス雰囲気中で、９００℃以上１２５０℃以下の温度条件で行う。窒素アニールは、第２の熱処理の一例である。
第２の熱処理は、水素を含まない雰囲気中か、又は、第１の熱処理よりも低い水素分圧の雰囲気中で行われる。第２の熱処理は、例えば、アルゴン、窒素、又は、ヘリウムを含む非酸化性雰囲気中で行われる。
第２の実施形態の半導体装置の製造方法では、窒化物半導体層１０の表面に、窒化シリコン層５０を被覆層として形成する。そして、窒化シリコン層５０が設けられた状態で水素アニールを行う。水素アニールは、窒化物半導体層１０の表面をキャップした状態でのアニール（キャップアニール）である。このキャップは、窒化物半導体層１０に水素を留める効果を発現する。特に、水素を含む雰囲気中で行うことにより、窒化物半導体層１０から水素が外方拡散することが抑制される。
なお、水素結合炭素は、窒化ガリウムの中で不活性である。窒化ガリウムの中の炭素を活性化させるためには、水素結合炭素から水素を離脱させる必要がある。
第２の実施形態の半導体装置の製造方法では、第２の熱処理を、水素を含まない雰囲気中か、又は、第１の熱処理の水素分圧よりも低い水素分圧の雰囲気中で行う。したがって、窒化物半導体層１０の中の水素の外方拡散が促進される。よって、水素結合炭素から水素が離脱し、窒素サイトに炭素が入った状態、すなわち、炭素がアクセプタとして活性化した状態が実現される。第２の実施形態の半導体装置の製造方法によれば、炭素のアクセプタとしての活性化率を高め、低抵抗のｐ型不純物領域を形成することが可能となる。
なお、第１の実施形態の半導体装置の製造方法の変形例と同様、第２の実施形態の半導体装置の製造方法の変形例として、第１のイオン注入で酸素を注入することで、酸素のドナーとしての活性化率を高め、低抵抗のｎ型不純物領域を形成することが可能となる。
以上、第２の実施形態の半導体装置の製造方法及び変形例によれば、窒化物半導体にイオン注入法を用いて低抵抗の不純物領域を局所的に形成する半導体装置の製造方法を提供することが可能となる。
（第３の実施形態）
第３の実施形態の半導体装置の製造方法は、第２の熱処理の前に被覆層を剥離しない点、及び、第１の熱処理の条件と第２の熱処理の条件とが異なる点で、第１の実施形態の半導体装置の製造方法と異なる。また、第２の熱処理は第１の熱処理の圧力よりも低い圧力で行われる点で、第２の実施形態の半導体装置の製造方法と異なる。以下、第１の実施形態及び第２の実施形態と重複する内容については一部記述を省略する。
図１２は、第３の実施形態の半導体装置の製造方法の製造フローを示す図である。第３の実施形態の半導体装置の製造方法で製造される半導体装置は、ｐ型不純物領域を有する窒化物半導体層を含む。
第３の実施形態の半導体装置の製造方法は、窒化物半導体層準備ステップＳ１０１、炭素イオン注入ステップＳ１０２（第１のイオン注入）、ガリウムイオン注入ステップＳ１０３（第３のイオン注入）、水素イオン注入ステップＳ１０４（第２のイオン注入）、窒化シリコン層形成ステップＳ１０５（被覆層形成）、第１の窒素アニールステップＳ１０６（第１の熱処理）、第２の窒素アニールステップＳ１０８（第２の熱処理）を備える。
第３の実施形態の半導体装置の製造方法では、第１の熱処理の後に、被覆層を剥離せずに、第１の熱処理の条件と異なる条件の第２の熱処理を行う。
被覆層の形成までは、第１の実施形態の半導体装置の製造方法と同様である。
次に、第１の窒素アニールを行う（Ｓ１０６）。第１の窒素アニールは、例えば、窒素ガス雰囲気中で、９００℃以上１２５０℃以下の温度条件で行う。第１の窒素アニールは、例えば、大気圧で行われる。第１の窒素アニールは、第１の熱処理の一例である。
第１の熱処理は、例えば、アルゴン、窒素、水素、又は、ヘリウムを含む非酸化性雰囲気中で行われる。
次に、第２の窒素アニールを行う（Ｓ１０８）。第２の窒素アニールは、第１の窒素アニールよりも低い圧力で行われる。第２の窒素アニールは、例えば、大気圧より低い圧力で行われる。第２の窒素アニールは、例えば、窒素ガス雰囲気中で、９００℃以上１２５０℃以下の温度条件で行う。第２の窒素アニールは、第２の熱処理の一例である。
第２の熱処理は、例えば、アルゴン、窒素、又は、ヘリウムを含む非酸化性雰囲気中で行われる。第２の熱処理は、例えば、水素を含まない雰囲気中で行われる。
第３の実施形態の半導体装置の製造方法では、窒化物半導体層１０の表面に、窒化シリコン層５０を被覆層として形成する。そして、窒化シリコン層５０が設けられた状態で第１の窒素アニールを行う。第１の窒素アニールは、窒化物半導体層１０の表面をキャップした状態でのアニール（キャップアニール）である。このキャップは、窒化物半導体層１０中に水素を留める効果を発現する。
なお、水素結合炭素は、窒化ガリウムの中で不活性である。窒化ガリウムの中の炭素を活性化させるためには、水素結合炭素から水素を離脱させる必要がある。
第３の実施形態の半導体装置の製造方法では、第２の熱処理を、第１の熱処理よりも低い圧力で行う。例えば、第１の熱処理を大気圧で行い、第２の熱処理を大気圧よりも低い圧力で行う。
したがって、窒化物半導体層１０の中の水素の外方拡散が促進される。よって、水素結合炭素から水素が離脱し、窒素サイトに炭素が入った状態、すなわち、炭素がアクセプタとして活性化した状態が実現される。第３の実施形態の半導体装置の製造方法によれば、炭素のアクセプタとしての活性化率を高め、低抵抗のｐ型不純物領域を形成することが可能となる。
なお、第１の実施形態の半導体装置の製造方法の変形例と同様、第３の実施形態の半導体装置の製造方法の変形例として、第１のイオン注入で酸素を注入することで、酸素のドナーとしての活性化率を高め、低抵抗のｎ型不純物領域を形成することが可能となる。
以上、第３の実施形態の半導体装置の製造方法及び変形例によれば、窒化物半導体にイオン注入法を用いて低抵抗の不純物領域を局所的に形成する半導体装置の製造方法を提供することが可能となる。
（第４の実施形態）
第４の実施形態の半導体装置の製造方法は、第１の熱処理は、第１のステップと第１のステップに続く第２のステップを有し、第１のステップは被覆層の側が窒化物半導体層の側に対して正となる電圧を印加した状態で熱処理を行い、第２のステップは被覆層の側が窒化物半導体層の側に対して負となる電圧を印加した状態で熱処理を行う点で、第１の実施形態の半導体装置の製造方法と異なる。以下、第１の実施形態と重複する内容については一部記述を省略する。
第４の実施形態の半導体装置の製造方法で製造される半導体装置は、ｐ型不純物領域を有する窒化物半導体層を含む。
第４の実施形態の半導体装置の製造方法は、第１の窒素アニールステップＳ１０６（第１の熱処理）が、第１のステップと第２のステップとを有する以外は、第１の実施形態の半導体装置の製造方法と同様である。
図１３及び図１４は、第４の実施形態の半導体装置の製造方法を示す断面図である。図１３は、第１の熱処理の第１のステップの説明図である。図１４は、第１の熱処理の第２のステップの説明図である。
第１の窒素アニールは、例えば、窒素ガス雰囲気中で、９００℃以上１２５０℃以下の温度条件で行う。第１の窒素アニールは、第１の熱処理の一例である。
第１の熱処理は、例えば、アルゴン、窒素、水素、又は、ヘリウムを含む非酸化性雰囲気中で行われる。
第１の熱処理の第１のステップは、図１３に示すように、窒化シリコン層５０の側が窒化物半導体層１０の側に対して正となる電圧を印加した状態で熱処理を行う。例えば、窒化物半導体層１０と窒化シリコン層５０に電極を接触させて電圧を印加する。
第１の熱処理の第２のステップは、図１４に示すように、窒化シリコン層５０の側が窒化物半導体層１０の側に対して負となる電圧を印加した状態で熱処理を行う。
第４の実施形態の半導体装置の製造方法では、第１の熱処理の前に、窒化物半導体層１０に、第２のイオン注入で水素（Ｈ）、第３のイオン注入でガリウム（Ｇａ）をイオン注入する。絶縁層の中で、水素及びガリウムは正電荷を帯びる。
第１のステップで、窒化シリコン層５０の側が窒化物半導体層１０の側に対して正となる電圧を印加することで、窒化物半導体層１０の中の水素及びガリウムが、窒化シリコン層５０を通って外方拡散することを抑制できる。したがって、水素結合炭素の生成効率を高くすることができる。また、炭素がガリウム空孔に入りドナーとなることが抑制できる。
図１５は、第４の実施形態の半導体装置の製造方法の作用及び効果の説明図である。図１５は、炭素が窒化ガリウム（ＧａＮ）に存在する状態のエネルギー計算の結果を示す図である。
図１５（ａ）は、格子間炭素が格子間水素と共存する状態（左図）と、水素結合炭素が、格子間窒素と共存する状態（右図）とのエネルギー差を比較する図である。図１５（ａ）は、図１０（ｂ）と同じ図である。
図１５（ｂ）は、格子間炭素が格子間水素と共存する状態（左図）と、水素結合炭素が存在する状態（右図）とのエネルギー差を比較する図である。すなわち、図１５（ｂ）の右図の状態は、図１５（ａ）の右図の状態から窒素が外方拡散した状態を示す。
図１５（ｂ）に示す窒素が外方拡散した場合の方が、図１５（ａ）に示す格子間窒素が
共存する場合に比べ、エネルギーが格段に低く安定である。
絶縁層中の窒素は負に帯電する。したがって、第１のステップで、窒化シリコン層５０の側が窒化物半導体層１０の側に対して正となる電圧を印加することで、窒化物半導体層１０の中の窒素が、窒化シリコン層５０を通って外方拡散することを促進できる。よって、水素結合炭素の形成が促進される。
また、第２のステップで、窒化シリコン層５０の側が窒化物半導体層１０の側に対して負となる電圧を印加することで、窒化物半導体層１０の中の余剰のガリウム、及び水素が、窒化シリコン層５０を通って外方拡散することを促進できる。窒化物半導体層１０の中の余剰のガリウムは、半導体装置の特性を劣化させるおそれがある。したがって、第２のステップを行うことで、半導体装置の特性劣化を抑制できる。
第４の実施形態の半導体装置の製造方法によれば、炭素のアクセプタとしての活性化率を更に高め、更に低抵抗のｐ型不純物領域を形成することが可能となる。また、半導体装置の特性の劣化を抑制できる。
なお、第１の実施形態の半導体装置の製造方法の変形例と同様、第４の実施形態の半導体装置の製造方法の変形例として、第１のイオン注入で酸素を注入することで、酸素のドナーとしての活性化率を高め、低抵抗のｎ型不純物領域を形成することが可能となる。
以上、第４の実施形態の半導体装置の製造方法及び変形例によれば、窒化物半導体にイオン注入法を用いて低抵抗の不純物領域を局所的に形成する半導体装置の製造方法を提供することが可能となる。
（第５の実施形態）
第５の実施形態の半導体装置は、窒化物半導体層と、窒化物半導体層の中に位置し、アクセプタとしての活性化率が９０％以上の炭素（Ｃ）を含むｐ型の第１の窒化物半導体領域と、窒化物半導体層の中に位置し、ドナーとしての活性化率が９０％以上の酸素（Ｏ）を含むｎ型の第２の窒化物半導体領域と、を備える。第５の実施形態の半導体装置は、第１ないし第４の実施形態の半導体装置の製造方法を用いて製造される。
図１６は、第５の実施形態の半導体装置の模式断面図である。第５の実施形態の半導体装置は、縦型のＨｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ（ＨＥＭＴ）である。
第５の実施形態の縦型ＨＥＭＴは、窒化物半導体層１０、ソース電極１１、ドレイン電極１２、ゲート電極１３、窒化アルミニウム層１４、層間絶縁層１５を備える。窒化物半導体層１０は、ｎ＋型のドレイン領域２１、ｎ－形のドリフト領域２２、ｐ型のボディ領域２３（第１の窒化物半導体領域）、ｎ＋型のソース領域２４（第２の窒化物半導体領域、窒化物半導体領域）、ｐ＋型のコンタクト領域２５（第１の窒化物半導体領域）を含む。
窒化物半導体層１０は、例えば、窒化ガリウムである。
ｐ型のボディ領域２３は、炭素（Ｃ）をｐ型不純物として含む。ボディ領域２３のｐ型不純物濃度は、例えば、１×１０１６ｃｍ－３以上１×１０１９ｃｍ－３以下である。ボディ領域２３の炭素のアクセプタとしての活性化率は９０％以上である。ボディ領域２３は、第１の窒化物半導体領域の一例である。
ｎ＋型のソース領域２４は、酸素（Ｏ）をｎ型不純物として含む。ソース領域２４のｎ型不純物濃度は、例えば、１×１０１８ｃｍ－３以上１×１０２１ｃｍ－３以下である。ソース領域２４の酸素のドナーとしての活性化率は９０％以上である。ソース領域２４は、第２の窒化物半導体領域又は窒化物半導体領域の一例である。
ｐ型のコンタクト領域２５は、炭素（Ｃ）をｐ型不純物として含む。コンタクト領域２５のｐ型不純物濃度は、例えば、１×１０１８ｃｍ－３以上１×１０２１ｃｍ－３以下である。コンタクト領域２５の炭素のアクセプタとしての活性化率は９０％以上である。コンタクト領域２５は、第１の窒化物半導体領域の一例である。
なお、不純物領域の活性化率は、例えば、Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ（ＳＩＭＳ）を用いた不純物濃度測定と、ホール効果測定を用いたキャリア濃度測定から算出することができる。
ボディ領域２３、ソース領域２４、及び、コンタクト領域２５は、第１ないし第４の実施形態の半導体装置の製造方法を用いることで、高い活性化率を実現することが可能となる。イオン注入法を用いて局所的にｐ型不純物領域やｎ型不純物領域を形成することにより、高性能化、低コスト化が実現している。
第５の実施形態の縦型ＨＥＭＴは、ドリフト領域２２と窒化アルミニウム層１４との間に形成される２次元電子ガスをキャリアとすることで、低いオン抵抗を実現できる。また、低抵抗なソース領域２４を備えることで、低いオン抵抗を実現できる。また、ゲート電極１３の直下にｐ型不純物濃度の高いボディ領域２３を備えることで、ノーマリーオフ動作を実現できる。
（第６の実施形態）
第６の実施形態の半導体装置は、窒化物半導体層と、窒化物半導体層の中に位置し、アクセプタとしての活性化率が９０％以上の炭素（Ｃ）を含むｐ型の第１の窒化物半導体領域と、を備える。第６の実施形態の半導体装置は、第１ないし第４の実施形態の半導体装置の製造方法を用いて製造される。
図１７は、第６の実施形態の半導体装置の模式断面図である。第６の実施形態の半導体装置は、Ｍｅｒｇｅｄ ＰｉＮ Ｓｃｈｏｔｔｋｙ Ｄｉｏｄｅ（ＭＰＳダイオード）である。
第６の実施形態のＭＰＳダイオードは、窒化物半導体層１０、アノード電極３１、カソード電極３２を備える。窒化物半導体層１０は、ｎ＋型領域３３、ｎ－形領域３４、ｐ＋型領域３５（第１の窒化物半導体領域）を含む。
窒化物半導体層１０は、例えば、窒化ガリウムである。
ｐ＋型領域３５は、炭素（Ｃ）をｐ型不純物として含む。ｐ＋型領域３５のｐ型不純物濃度は、例えば、１×１０１８ｃｍ－３以上１×１０２１ｃｍ－３以下である。ｐ＋型領域３５のアクセプタとしての活性化率は９０％以上である。ｐ＋型領域３５は、第１の窒化物半導体領域の一例である。
ｐ＋型領域３５は、第１ないし第４の実施形態の半導体装置の製造方法を用いることで、高い活性化率を実現することが可能となる。イオン注入法を用いて局所的にｐ型不純物領域を形成することにより、高性能化、低コスト化が実現している。
第６の実施形態のＭＰＳダイオードは、ｐ型不純物濃度の高いｐ＋型領域３５を備えることで、アノード電極３１とｐ＋型領域３５のコンタクト抵抗が低減する。したがって、大きな順方向電流を流すことが可能となる。よって、高いサージ電流耐性が実現できる。
（第７の実施形態）
第７の実施形態の半導体装置は、窒化物半導体層と、窒化物半導体層の中に位置し、アクセプタとしての活性化率が９０％以上の炭素（Ｃ）を含むｐ型の第１の窒化物半導体領域と、窒化物半導体層の中に位置し、ドナーとしての活性化率が９０％以上の酸素（Ｏ）を含むｎ型の第２の窒化物半導体領域と、を備える。第７の実施形態の半導体装置は、第１ないし第４の実施形態の半導体装置の製造方法を用いて製造される。
図１８は、第７の実施形態の半導体装置の模式断面図である。第７の実施形態の半導体装置は、横型ＨＥＭＴである。横型ＨＥＭＴは、ゲート電極がトレンチ（リセス）内に設けられるゲート・リセス構造を備える。
第７の実施形態の横型ＨＥＭＴは、窒化物半導体層１０、ソース電極４１、ドレイン電極４２、ゲート電極４３、ゲート絶縁層４４、層間絶縁層４５を備える。窒化物半導体層１０は、基板５１、バッファ層５２、チャネル層５３、バリア層５４、ｎ＋型のソース領域５５（第２の窒化物半導体領域、窒化物半導体領域）、ｎ＋型のドレイン領域５６（第２の窒化物半導体領域、窒化物半導体領域）、ｐ型のトレンチ底部領域５７（第１の窒化物半導体領域）、トレンチ５８を備える。
窒化物半導体層１０は、例えば、窒化ガリウムである。
ｎ＋型のソース領域５５は、酸素（Ｏ）をｎ型不純物として含む。ソース領域５５のｎ型不純物濃度は、例えば、１×１０１８ｃｍ－３以上１×１０２１ｃｍ－３以下である。ソース領域５５の酸素のドナーとしての活性化率は９０％以上である。ソース領域５５は、第２の窒化物半導体領域又は窒化物半導体領域の一例である。
ｎ＋型のドレイン領域５６は、酸素（Ｏ）をｎ型不純物として含む。ドレイン領域５６のｎ型不純物濃度は、例えば、１×１０１８ｃｍ－３以上１×１０２１ｃｍ－３以下である。ドレイン領域５６の酸素のドナーとしての活性化率は９０％以上である。ドレイン領域５６は、第２の窒化物半導体領域又は窒化物半導体領域の一例である。
ｐ型のトレンチ底部領域５７は、炭素（Ｃ）をｐ型不純物として含む。トレンチ底部領域５７のｐ型不純物濃度は、例えば、１×１０１６ｃｍ－３以上１×１０１９ｃｍ－３以下である。トレンチ底部領域５７の炭素のアクセプタとしての活性化率は９０％以上である。トレンチ底部領域５７は、第１の窒化物半導体領域の一例である。
ソース領域５５、ドレイン領域５６、及び、トレンチ底部領域５７は、第１ないし第４の実施形態の半導体装置の製造方法を用いることで、高い活性化率を実現することが可能となる。イオン注入法を用いて局所的にｐ型不純物領域やｎ型不純物領域を形成することにより、高性能化、低コスト化が実現している。
第７の実施形態の横型ＨＥＭＴは、チャネル層５３とバリア層５４との間に形成される２次元電子ガスをキャリアとすることで、低いオン抵抗を実現できる。また、低抵抗なソース領域５５、及び、ドレイン領域５６を備えることで、低いオン抵抗を実現できる。また、ゲート電極４３の直下にｐ型不純物濃度の高いトレンチ底部領域５７を備えることで、閾値電圧を高くすることができる。
（第８の実施形態）
第８の実施形態の半導体装置は、窒化物半導体層と、窒化物半導体層の中に位置し、アクセプタとしての活性化率が９０％以上の炭素（Ｃ）を含むｐ型の第１の窒化物半導体領域と、窒化物半導体層の中に位置し、ドナーとしての活性化率が９０％以上の酸素（Ｏ）を含むｎ型の第２の窒化物半導体領域と、を備える。第８の実施形態の半導体装置は、第１ないし第４の実施形態の半導体装置の製造方法を用いて製造される。
図１９は、第８の実施形態の半導体装置の模式断面図である。第８の実施形態の半導体装置は、横型のＨＥＭＴである。横型ＨＥＭＴは、ゲート電極がトレンチ（リセス）内に設けられるゲート・リセス構造を備える。
第８の実施形態の横型ＨＥＭＴは、窒化物半導体層１０、ソース電極４１、ドレイン電極４２、ゲート電極４３、ゲート絶縁層４４、第１の層間絶縁層４５、第２の層間絶縁層４６、第１の窒化アルミニウム層４７を備える。窒化物半導体層１０は、基板５１、バッファ層５２、チャネル層５３、バリア層５４、ｎ＋型のソース領域５５（第２の窒化物半導体領域、窒化物半導体領域）、ｎ＋型のドレイン領域５６（第２の窒化物半導体領域、窒化物半導体領域）、ｐ型のトレンチ底部領域５７（第１の窒化物半導体領域）、トレンチ５８、第２の窒化アルミニウム層５９を備える。
窒化物半導体層１０は、例えば、窒化ガリウムである。
ｎ＋型のソース領域５５は、酸素（Ｏ）をｎ型不純物として含む。ソース領域５５のｎ型不純物濃度は、例えば、１×１０１８ｃｍ－３以上１×１０２１ｃｍ－３以下である。ソース領域５５の酸素のドナーとしての活性化率は９０％以上である。ソース領域５５は、第２の窒化物半導体領域又は窒化物半導体領域の一例である。
ｎ＋型のドレイン領域５６は、酸素（Ｏ）をｎ型不純物として含む。ドレイン領域５６のｎ型不純物濃度は、例えば、１×１０１８ｃｍ－３以上１×１０２１ｃｍ－３以下である。ドレイン領域５６の酸素のドナーとしての活性化率は９０％以上である。ドレイン領域５６は、第２の窒化物半導体領域又は窒化物半導体領域の一例である。
ｐ型のトレンチ底部領域５７は、炭素（Ｃ）をｐ型不純物として含む。トレンチ底部領域５７のｐ型不純物濃度は、例えば、１×１０１６ｃｍ－３以上１×１０１９ｃｍ－３以下である。トレンチ底部領域５７の炭素のアクセプタとしての活性化率は９０％以上である。トレンチ底部領域５７は、第１の窒化物半導体領域の一例である。
ソース領域５５、ドレイン領域５６、及び、トレンチ底部領域５７は、第１ないし第４の実施形態の半導体装置の製造方法を用いることで、高い活性化率を実現することが可能となる。イオン注入法を用いて局所的にｐ型不純物領域やｎ型不純物領域を形成することにより、高性能化、低コスト化が実現している。
第８の実施形態の横型ＨＥＭＴは、第２の窒化アルミニウム層５９とチャネル層５３との間は、ヘテロ接合界面となる。ヘテロ接合界面に２次元電子ガスが形成され、キャリアとなる。したがって、低いオン抵抗を実現できる。また、低抵抗なソース領域５５、及び、ドレイン領域５６を備えることで、２次元電子ガスへのコンタクト抵抗が低減され、低いオン抵抗を実現できる。また、ｐ型不純物濃度の高いトレンチ底部領域５７を備えることで、閾値電圧を高くすることができる。トレンチ底部領域５７は、トレンチ底付近の側面から底面の少なくとも一部の領域である。
第５ないし第８の実施形態では、半導体装置としてＨＥＭＴ又はダイオードを例に説明したが、本発明はその他の半導体装置に適用することも可能である。例えば、ＬＥＤ（Ｌｉｇｈｔ Ｅｍｍｉｔｔｉｎｇ Ｄｉｏｄｅ）などの光半導体装置に、本発明を適用することも可能である。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。例えば、一実施形態の構成要素を他の実施形態の構成要素と置き換え又は変更してもよい。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０ 窒化物半導体層
１０ａ 不純物領域（第１の窒化物半導体領域、第２の窒化物半導体領域）
２３ ボディ領域（第１の窒化物半導体領域）
２４ ソース領域（第２の窒化物半導体領域、窒化物半導体領域）
２５ コンタクト領域（第１の窒化物半導体領域）
３５ ｐ＋型領域（第１の窒化物半導体領域）
５０ 窒化シリコン層（被覆層）
５５ ソース領域（第２の窒化物半導体領域、窒化物半導体領域）
５６ ドレイン領域（第２の窒化物半導体領域、窒化物半導体領域）
５７ トレンチ底部領域（第１の窒化物半導体領域）

Claims (20)

  1. 窒化物半導体層に炭素（Ｃ）又は酸素（Ｏ）のいずれか一方の元素を注入する第１のイオン注入を行い、
    前記窒化物半導体層に水素（Ｈ）を注入する第２のイオン注入を行い、
    前記第１のイオン注入、及び、前記第２のイオン注入の後に前記窒化物半導体層の表面に被覆層を形成し、
    前記被覆層を形成した後に第１の熱処理を行い、
    前記第１の熱処理の後に前記被覆層を剥離し、
    前記被覆層を剥離した後に第２の熱処理を行う半導体装置の製造方法。
  2. 前記第２のイオン注入の水素のドーズ量は、前記第１のイオン注入の前記いずれか一方の元素のドーズ量よりも多い請求項１記載の半導体装置の製造方法。
  3. 前記第２のイオン注入で形成される水素の濃度分布が、前記第１のイオン注入で形成される前記いずれか一方の元素の濃度分布を包含する請求項１又は請求項２記載の半導体装置の製造方法。
  4. 前記被覆層を形成する前に、前記窒化物半導体層にガリウム（Ｇａ）を注入する第３のイオン注入を、更に行う請求項１ないし請求項３いずれか一項記載の半導体装置の製造方法。
  5. 前記第３のイオン注入のガリウムのドーズ量は、前記第１のイオン注入の前記いずれか一方の元素のドーズ量よりも少ない請求項４記載の半導体装置の製造方法。
  6. 前記第３のイオン注入で形成されるガリウムの濃度分布は、前記第１のイオン注入で形成される前記いずれか一方の元素の濃度分布に包含される請求項４又は請求項５記載の半導体装置の製造方法。
  7. 前記第１のイオン注入の前記いずれか一方の元素のドーズ量は、１×１０１１ｃｍ－２以上１×１０１５ｃｍ－２以下である請求項１ないし請求項６いずれか一項記載の半導体装置の製造方法。
  8. 前記第２のイオン注入の水素のドーズ量は、１×１０１５ｃｍ－２以上である請求項１ないし請求項７いずれか一項記載の半導体装置の製造方法。
  9. 前記第２の熱処理は、前記第１の熱処理より低い圧力で行われる請求項１ないし請求項８いずれか一項記載の半導体装置の製造方法。
  10. 前記被覆層は、窒化シリコンを含む請求項１ないし請求項９いずれか一項記載の半導体装置の製造方法。
  11. 前記第１の熱処理は、第１のステップと前記第１のステップに続く第２のステップを有し、前記第１のステップは前記被覆層の側が前記窒化物半導体層の側に対して正となる電圧を印加した状態で熱処理を行い、前記第２のステップは前記被覆層の側が前記窒化物半導体層の側に対して負となる電圧を印加した状態で熱処理を行う請求項１ないし請求項１０いずれか一項記載の半導体装置の製造方法。
  12. 窒化物半導体層に炭素（Ｃ）又は酸素（Ｏ）のいずれか一方の元素を注入する第１のイオン注入を行い、
    前記窒化物半導体層に水素（Ｈ）を注入する第２のイオン注入を行い、
    前記第１のイオン注入、及び、前記第２のイオン注入の後に前記窒化物半導体層の表面に被覆層を形成し、
    前記被覆層を形成した後に第１の熱処理を行い、
    前記第１の熱処理の後に前記第１の熱処理の条件と異なる条件の第２の熱処理を行う半導体装置の製造方法。
  13. 前記被覆層を形成する前に、前記窒化物半導体層にガリウム（Ｇａ）を注入する第３のイオン注入を、更に行う請求項１２記載の半導体装置の製造方法。
  14. 前記第１の熱処理は水素を含む雰囲気中で行われ、前記第２の熱処理は水素を含まない雰囲気中か、又は、前記第１の熱処理の水素分圧よりも低い水素分圧の雰囲気中で行われる請求項１２又は請求項１３記載の半導体装置の製造方法。
  15. 前記第２の熱処理は前記第１の熱処理の圧力よりも低い圧力で行われる請求項１２ないし請求項１４いずれか一項記載の半導体装置の製造方法。
  16. 窒化物半導体層と、
    前記窒化物半導体層の中に位置し、アクセプタとしての活性化率が９０％以上の炭素（Ｃ）を含むｐ型の第１の窒化物半導体領域と、
    を備える半導体装置。
  17. 前記第１の窒化物半導体領域の炭素濃度は１×１０１６ｃｍ－３以上である請求項１６記載の半導体装置。
  18. 前記窒化物半導体層の中に位置し、ドナーとしての活性化率が９０％以上の酸素（Ｏ）を含むｎ型の第２の窒化物半導体領域を、更に備える請求項１６又は請求項１７記載の半導体装置。
  19. 窒化物半導体層と、
    前記窒化物半導体層の中に位置し、ドナーとしての活性化率が９０％以上の酸素（Ｏ）を含むｎ型の窒化物半導体領域と、
    を備える半導体装置。
  20. 前記窒化物半導体領域の酸素濃度は１×１０１６ｃｍ－３以上である請求項１９記載の半導体装置。
JP2021150895A 2021-09-16 2021-09-16 半導体装置の製造方法及び半導体装置 Active JP7434234B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2021150895A JP7434234B2 (ja) 2021-09-16 2021-09-16 半導体装置の製造方法及び半導体装置
US17/653,173 US20230081981A1 (en) 2021-09-16 2022-03-02 Semiconductor device manufacturing method and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021150895A JP7434234B2 (ja) 2021-09-16 2021-09-16 半導体装置の製造方法及び半導体装置

Publications (2)

Publication Number Publication Date
JP2023043339A JP2023043339A (ja) 2023-03-29
JP7434234B2 true JP7434234B2 (ja) 2024-02-20

Family

ID=85478209

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021150895A Active JP7434234B2 (ja) 2021-09-16 2021-09-16 半導体装置の製造方法及び半導体装置

Country Status (2)

Country Link
US (1) US20230081981A1 (ja)
JP (1) JP7434234B2 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007335508A (ja) 2006-06-13 2007-12-27 Nec Electronics Corp 電界効果トランジスタおよびその製造方法
JP2010132556A (ja) 1998-05-28 2010-06-17 Sumitomo Electric Ind Ltd ｎ型窒化ガリウム単結晶基板
JP2014041917A (ja) 2012-08-22 2014-03-06 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物半導体を作製する方法、半導体素子を作製する方法、ｉｉｉ族窒化物半導体装置、熱処理を行う方法
JP2021068722A (ja) 2019-10-17 2021-04-30 株式会社東芝 半導体装置の製造方法及び半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010132556A (ja) 1998-05-28 2010-06-17 Sumitomo Electric Ind Ltd ｎ型窒化ガリウム単結晶基板
JP2007335508A (ja) 2006-06-13 2007-12-27 Nec Electronics Corp 電界効果トランジスタおよびその製造方法
JP2014041917A (ja) 2012-08-22 2014-03-06 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物半導体を作製する方法、半導体素子を作製する方法、ｉｉｉ族窒化物半導体装置、熱処理を行う方法
JP2021068722A (ja) 2019-10-17 2021-04-30 株式会社東芝 半導体装置の製造方法及び半導体装置

Also Published As

Publication number Publication date
US20230081981A1 (en) 2023-03-16
JP2023043339A (ja) 2023-03-29

Similar Documents

Publication Publication Date Title
US9484470B2 (en) Method of fabricating a GaN P-i-N diode using implantation
US8253170B2 (en) Electronic devices with improved OHMIC contact
CN105190896B (zh) Resurf iii-n高电子迁移率晶体管
US11362174B2 (en) Method of manufacturing semiconductor device and semiconductor device
JP2020053585A (ja) 窒化物半導体装置及びその製造方法
US10374031B2 (en) Semiconductor device and manufacturing method of semiconductor device
US11101355B2 (en) Semiconductor device, power circuit, and computer
US10879349B2 (en) Method for manufacturing semiconductor device and edge termination structure of semiconductor device
JP6848020B2 (ja) 半導体装置、電源回路、及び、コンピュータ
JP2019062140A (ja) 半導体装置の製造方法
US10497572B2 (en) Method for manufacturing semiconductor device
US20190305114A1 (en) Method for manufacturing semiconductor device
JP7434234B2 (ja) 半導体装置の製造方法及び半導体装置
JP2007250955A (ja) 電界効果トランジスタ
US10490408B2 (en) Method for manufacturing semiconductor device
JP7024319B2 (ja) ＧａＮ系半導体装置の製造方法およびＧａＮ系半導体装置
US20240088281A1 (en) Dope p galium nitride electronic component
US20230268434A1 (en) Nitride semiconductor device and manufacturing method of nitride semiconductor device
JP2022077406A (ja) 窒化物半導体装置の製造方法及び窒化物半導体装置
KR20200045141A (ko) 질화 갈륨 반도체 공정의 이온 주입 방법
WO2024170052A1 (en) Method for producing a semiconductor device and semiconductor device
JP2023546803A (ja) パワー半導体デバイスおよび動作方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230309

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20231226

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240109

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240207

R151 Written notification of patent or utility model registration

Ref document number: 7434234

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151